KR101012794B1 - 다결정 규소막의 형성 방법 - Google Patents

다결정 규소막의 형성 방법 Download PDF

Info

Publication number
KR101012794B1
KR101012794B1 KR1020030087612A KR20030087612A KR101012794B1 KR 101012794 B1 KR101012794 B1 KR 101012794B1 KR 1020030087612 A KR1020030087612 A KR 1020030087612A KR 20030087612 A KR20030087612 A KR 20030087612A KR 101012794 B1 KR101012794 B1 KR 101012794B1
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
forming
silicon film
gas
layer
Prior art date
Application number
KR1020030087612A
Other languages
English (en)
Other versions
KR20050054262A (ko
Inventor
우에모토쯔토모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030087612A priority Critical patent/KR101012794B1/ko
Publication of KR20050054262A publication Critical patent/KR20050054262A/ko
Application granted granted Critical
Publication of KR101012794B1 publication Critical patent/KR101012794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 제1 다결정 규소막을 형성하는 단계, 제1 다결정 규소막 위에 비정질 규소막을 형성하는 단계, 비정질 규소막에 열처리를 이용한 결정화 공정을 진행하여 제2 다결정 규소막을 형성하는 단계를 포함한다.
박막트랜지스터, 다결정 규소, 결정화, 열처리

Description

다결정 규소막의 형성 방법{FORMING METHOD OF POLYCRYSTALLINE SILICON}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3은 도 1 및 도 2에 도시한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 단면도이고,
도 4는 도 1 및 도 2에 도시한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 단면도로 도 3 다음 단계에서의 도면이고,
도 5, 도 7, 도 11, 도 13 및 도 15는 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이고,
도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도로서 도 8 다음 단계에서의 도면이고,
도 10은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고,
도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII' 선을 따라 잘라 도시한 단면도이고,
도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 잘라 도시한 단면도이고,
도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI' 선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 표시판에 관한 것으로서, 더욱 상세하게는 다결정 규소 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
박막 트랜지스터 표시판(Thin Film Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호선 또는 게이트선과 화상 신호를 전달하는 화상 신호선 또는 데이터선이 형성되어 있고, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트 랜지스터와 연결되어 있는 화소 전극 등을 포함하고 있다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 채널을 형성하는 다결정 규소층, 데이터선에 연결되어 있는 소스 전극과 다결정 규소층을 중심으로 소스 전극과 마주하는 드레인 전극 등으로 이루어진다. 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 화소 전극에 전달되는 화상 신호를 제어하는 스위칭 소자이다. 이때, 박막 트랜지스터 표시판에 형성되어 있는 박막 트랜지스터는 다결정 규소 또는 비정질 규소를 이용하여 형성할 수 있다.
다결정 규소를 이용한 박막 트랜지스터는 비정질 규소를 이용한 박막 트랜지스터에 비해서 전자 이동도가 크기 때문에 고속 구동을 할 수 있다. 또한, 박막 트랜지스터 표시판을 구동하기 위한 구동 회로를 별도의 회로로 부착하지 않고 박막 트랜지스터와 동일한 기판 위에 형성할 수 있는 장점이 있다.
다결정 규소를 형성하는 방법에는 ELA(eximer laser anneal), 로 열처리(chamber annal) 등이 있으며 최근에는 레이저로 규소 결정의 측면 성장을 유도하여 다결정 규소를 제조하는 SLS(sequential lateral solidification) 기술이 제안되었다.
SLS 기술은 규소 입자가 액상 규소와 고상 규소의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저빔 에너지의 크기와 레이저빔의 조사 범위의 이동을 광계(optic system) 및 마스크를 이용하여 적절하게 조절하여 규소 입자를 소정의 길이만큼 측면 성장시킴으로서 비정질 규소를 결정화하는 것이다. 즉, 이러한 다결정 규소를 형성하는 방법은 일반적으로 우선 화학 기상 증착법에 의해 비정질 규소막을 형성한 후, 이를 레이저 따위를 사용하여 열처리하여 비정질 규소를 결정화한다.
종래의 기술에 따른 다결정 규소의 형성 방법 중 레이저를 이용한 방법은 레이저빔에 의해 녹은 액상의 비정질 규소가 냉각되면서 결정화가 이루어지는 바, 결정은 레이저가 조사되지 않은 고상 영역과 액상 영역의 경계면에서부터 성장하고, 그 경계면에 대해서 수직 방향으로 성장한다. 또한 입자들의 성장은 서로 다른 방향에서 성장하다가 액상 영역의 중앙에서 만나면 멈춘다. 그러나, 서로 다른 방향에서 성장하던 입자들이 액상 영역의 중앙에서 서로 충돌하여 액상 영역의 중앙 부분에 돌기를 형성하며, 이러한 돌기는 다결정 규소층 표면에 요철 형태로 존재한다. 이에 따라, 다결정 규소층 위에 절연막을 형성할 때, 스텝 커버러지(step coverage)가 떨어지는 부분에서 돌기로 인한 단락 현상이 일어나며, 포인트 결함(point defect) 따위의 문제가 발생한다.
한편, 이러한 돌기를 방지하는 방법으로는 로 열처리 따위의 열 결정화 방법이 있으나, 이는 고온에서 열처리를 하게 되면, 비정질 규소막이 형성되어 있는 절연 기판이 휘는 문제가 발생함에 따라 이를 방지하기 위해 오랜 시간 저온에서 열처리하기 때문에 공정 시간이 길어져 생산 수율이 떨어진다. 또한, 결정의 크기도 레이저를 이용해 형성한 결정에 비해 작은 크기로 성장되어 전자 이동도가 떨어진다.
본 발명이 이루고자 하는 기술적 과제는 균일한 결정을 가지는 다결정 규소층을 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
이러한 과제를 달성하기 위해 본 발명에서는 다음과 같은 박막 트랜지스터 표시판의 제조 방법을 마련한다.
보다 상세하게는 절연 기판 위에 제1 다결정 규소막을 형성하는 단계, 제1 다결정 규소막 위에 비정질 규소막을 형성하는 단계, 비정질 규소막에 열처리를 이용한 결정화 공정을 진행하여 제2 다결정 규소막을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 마련한다.
여기서 제1 다결정 규소막은 H2 가스 및 SiH4 가스를 소스 가스로 이용하여 형성하는 것이 바람직하다.
또한 제1 다결정 규소막은 H2 가스 및 SiH4 가스의 비가 50 : 1을 이루는 것이 바람직하다.
또한 제1 다결정 규소막 및 상기 비정질 규소막은 플라즈마 화학 기상 증착법으로 형성하는 것이 바람직하다.
또한 제1 다결정 규소막은 상기 절연 기판을 고온 열처리한 다음 그 위에 H2 가스 및 SiH4 가스를 흘려 형성하는 것이 바람직하다.
또한 열처리를 이용한 결정화 공정은 650℃~700℃의 온도에서 진행하는 것이 바람직하다.
또한 열처리를 이용한 결정화 공정은 10분 이하로 진행하는 것이 바람직하다.
또한 열처리를 이용한 결정화 공정의 승온 속도는 10℃/sec 이상으로 진행하는 것이 바람직하다.
또한 제1 및 제2 다결정 규소막을 사진 식각하여 다결정 규소층을 형성하는 단계, 다결정 규소층의 소정 영역에 도전형 불순물을 도핑하여 소스 영역, 드레인 영역 및 불순물이 도핑되지 않은 채널 영역을 형성하는 단계, 다결정 규소층 위에 게이트 절연막을 차례로 형성하는 단계, 게이트 절연막 위에 게이트 전극을 가지는 게이트선을 형성하는 단계, 게이트선을 덮으며 제1 및 제2 접촉구를 가지는 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 제1 접촉구를 통해 소스 영역과 연결되는 소스 전극을 가지는 데이터선과 제2 접촉구를 통해 드레인 영역과 연결되는 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극을 덮으며 제3 접촉구를 가지는 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 제3 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
또한 다결정 규소층에 도전형 불순물을 도핑하여 저농도 도핑 영역을 형성하는 단계를 더 포함하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명 하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위에 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)이 포함된 다결정 규소층(150)이 형성되어 있다.
다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스 터의 게이트 전극(124)으로 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 저농도 도핑 영역(152)이 형성되어 있다.
또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)이 된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에 층간 절연막(601)이 형성되어 있다. 제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(141, 142)를 포함하고 있다.
제1 층간 절연막(601) 위에 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(141)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극으로 사용된다. 데이터선(171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성(도시하지 않음)할 수 있다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(142)를 통해 드레인 영역(155)과 연결되어 있는 드레 인 전극(175)이 형성되어 있다.
드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극(173)을 노출하는 제3 접촉구(143)를 가진다.
제2 층간 절연막(602) 위에는 제3 접촉구(143)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 형성되어 있다.
이상 기술한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 3은 도 1 및 도 2에 도시한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 단면도이고, 도 4는 도 1 및 도 2에 도시한 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법의 중간 단계에서의 단면도로 도 3 다음 단계에서의 도면이고, 도 5, 도 7, 도 11, 도 13 및 도 15는 각각 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI' 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도이고, 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도로서 도 8 다음 단계에서의 도면이고, 도 10은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선을 따라 잘라 도시한 단면도로서 도 9 다음 단계에서의 도면이고, 도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII' 선 을 따라 잘라 도시한 단면도이고, 도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV' 선을 따라 잘라 도시한 단면도이고, 도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI' 선을 따라 잘라 도시한 단면도이다.
먼저 도 3에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단층(111)을 형성한다. 이때 사용되는 투명 절연 기판(110)으로는 유리, 석영 또는 사파이어 등을 사용할 수 있으며, 차단층(111)은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 증착하여 형성한다.
그리고, 차단층(111) 위에 10Å 이상의 두께로 제1 다결정 규소막(150p)을 형성하고, 제1 다결정 규소막(150p) 위에 비정질 규소막(50)을 형성한다. 제1 다결정 규소막(150p) 및 비정질 규소막은 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방식으로 형성한다. 이때, 제1 다결정 규소막(150p)은 H2 가스 및 SiH4 가스를 소스 가스로 사용하여 형성하되, H 2 가스 및 SiH4 가스가 50 : 1의 비율을 이루도록 한다.
한편, 제1 다결정 규소막은 H2 가스 및 SiH4 가스를 히터에 의해 고온 열처리한 기판(110) 위에 단시간, 예를 들어 10분 이내로 흘려 형성할 수 있다.
이어, 도 4에 도시한 바와 같이, 제1 다결정 규소막(150p) 및 비정질 규소막(도시하지 않음)이 형성되어 있는 기판(110) 전체에 빠른 열처리(rapid thermal process : RTP) 공정을 진행하여 비정질 규소막의 비정질 규소를 다결정 규소로 결정화한다. 빠른 열처리 공정은 승온 속도가 10℃/sec 이상을 가지는 650 ℃~700℃의 온도 조건에서 10분 이내로 진행한다. 즉, 비정질 규소막의 비정질 규소가 다결정 규소로 결정화되어 제1 다결정 규소막(150p) 위에 제2 다결정 규소막(150q)을 형성한다.
도 5 및 도 6에 도시된 바와 같이, 제1 및 제2 다결정 규소막(150p, 150q)을 사진 식각 방법으로 패터닝하여 다결정 규소층(150)을 형성한다.
이어 도 7 및 도 8에 도시한 바와 같이, 다결정 규소층(150) 위에 질화 규소 또는 산화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.
게이트 절연막(140) 위에 몰리브덴 텅스텐 등의 금속 물질을 증착하여 게이트 금속막(도시하지 않음)을 형성한 다음, 게이트 금속막을 사진 식각하여 다결정 규소층(150)과 일부분 중첩하는 게이트 전극(124)을 가지는 게이트선(121) 및 유지 전극(133)을 가지는 유지 전극선(131)을 형성한다.
그리고 도 9에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131)을 마스크로 다결정 규소층(150)에 N형 또는 P형 도전형 불순물을 저농도로 주입하여 저농도 도핑 영역(152)을 형성한다.
도 10에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 감광막을 형성한 후 패터닝하여 감광막 패턴(PR)을 형성한다. 여기서 감광막 패턴(PR)은 감광막 패턴의 가장자리가 게이트선(121) 측벽을 덮는 형태로 형성한다. 따라서 게이트선(121) 및 유지 전극선(131)과 인접한 다결정 규소층(150)의 소정 부분이 노출되지 않도록 한다. 노광량은 형성한 감광막의 두께에 따라 노광 시간 및 광의 세기 등으로 조정한다.
이후 감광막 패턴(PR)을 마스크로 N형 또는 P형 도전형 불순물을 고농도로 도핑하여 소스 영역(153), 드레인 영역(155) 및 채널 영역(154)을 형성한다. 채널 영역(154)은 게이트 전극(124) 아래에 위치한 다결정 규소층(150)으로 불순물이 도핑되지 않으며 소스 영역(153)과 드레인 영역(155)을 분리한다. 그리고 저농도 도핑 영역(152)은 감광막 패턴(PR)에 의해 보호된 다결정 규소층(150)의 소정 부분으로, 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이 및 유지 전극선(131, 133)과 인접한 부분으로 축소된다.
또한, 다결정 규소층(150)과 유지 전극선(131)의 길이 및 폭의 차이 때문에 유지 전극선(131) 바깥에 노출되는 다결정 규소층(150A)이 생길 수 있다. 이들 영역도 도핑되어 있으며 유지 전극 영역(157)에 인접하며 드레인 영역(155)과는 분리되어 있다.
이어 도 11 및 도 12에 도시한 바와 같이, 다결정 규소층(150)을 덮도록 기판 전면에 절연 물질을 적층하여 층간 절연막(601)을 형성한다. 이후 층간 절연막(601)에 사진 식각 방법으로 소스 영역(153)과 드레인 영역(155)을 노출하는 제1 접촉구(141) 및 제2 접촉구(142)를 형성한다.
도 13 및 도 14에 도시한 바와 같이, 제1 접촉구(141) 및 제2 접촉구(142) 내부를 포함하여 제1층간 절연막(601) 위에 데이터 도전막을 형성한 후 패터닝하여 데이터선(171)과 드레인 전극(175)을 형성한다. 데이터선(171)은 제1 접촉구(141)를 통해 소스 영역(153)과 연결하고, 드레인 전극(175)은 제2 접촉구(142)를 통해 드레인 영역(155)과 연결한다.
데이터선(171)은 알루미늄 또는 알루미늄 네오디뮴(AlND)과 같은 알루미늄 함유 금속의 단일층이나 알루미늄 합금층과 크롬(Cr)이나 몰리브덴(Mo) 합금층 등으로 이루어지는 복수층의 도전 물질을 증착하여 데이터 도전막을 형성한 후 사진 식각하여 형성한다.
도 15 및 도 16에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)을 포함하여 제1층간 절연막(601) 위에 절연 물질을 적층하여 제2 층간 절연막(602)을 형성한다. 이후 제2 층간 절연막(602)에 사진 식각 방법으로 드레인 전극(175)을 노출하는 제3 접촉구(143)를 형성한다.
도 1 및 도 2에 도시한 바와 같이, 제3 접촉구(143) 내부를 포함하는 제2 층간 절연막(602) 위에 투명한 물질인 ITO(indium tin oxide), IZO(indium zinc oxide) 등을 증착한 후, 이를 패터닝하여 화소 전극(190)과 게이트선 또는 데이터선의 한쪽 끝부분과 연결되는 접촉 보조 부재(도시하지 않음)를 형성한다. 화소 전극(190)은 제3 접촉구(143)를 통해 드레인 전극(175)과 연결한다. 접촉 보조 부재는 제1 및 2 층간 절연층(601, 602)에 걸쳐 형성되어 있는 제4 접촉구(도시하지 않음), 제1 및 제2층간 절연층(601, 602)과 게이트 절연막(140)에 걸쳐 형성되어 있는 제5 접촉구(도시하지 않음)를 통해 각각 데이터선(171) 및 게이트선(121)의 한쪽 끝부분과 연결한다.
앞서 설명한 바와 같이 비정질 규소막 아래에 위치하는 제1 다결정 규소막은 빠른 열처리 공정을 이용한 결정화 공정 시, 제1 다결정 규소막의 다결정 규소가 결정의 핵 역할을 하게 되어 비정질 규소막의 비정질 규소가 다결정 규소로 결정화 하는 속도를 빠르게 촉진시켜준다. 따라서 비정질 규소막의 비정질 규소를 650℃~700℃의 온도에서 10분 이내에 다결정 규소로 결정화 할 수 있어 결정화하는 공정 시간을 단축한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명에 따르면 다결정 규소막의 다결정 규소를 결정의 핵으로 이용하여 비정질 규소를 다결정 규소로 결정화함으로써, 결함이 없는 균일한 다결정 규소로 이루어진 다결정 규소층을 얻을 수 있다. 또한, 다결정 규소층을 형성하는 공정 시간을 단축할 수 있다.
따라서 다결정 규소층을 포함하는 표시판을 형성할 때 다결정 규소층의 전류 특성이 향상되므로 고품질의 표시판을 얻을 수 있으며, 표시판의 제조 수율을 향상시킬 수 있다.

Claims (10)

  1. 절연 기판 위에 플라스마 화학 기상 증착법으로 제1 다결정 규소막을 형성하는 단계,
    상기 제1 다결정 규소막 위에 비정질 규소막을 형성하는 단계,
    상기 비정질 규소막에 열처리를 이용한 결정화 공정을 진행하여 제2 다결정 규소막을 형성하는 단계를 포함하는 다결정 규소막의 형성 방법.
  2. 제1항에서,
    상기 제1 다결정 규소막은 H2 가스 및 SiH4 가스를 소스 가스로 이용하여 형성하는 다결정 규소막의 형성 방법.
  3. 제1항 또는 2항에서,
    상기 제1 다결정 규소막은 H2 가스 및 SiH4 가스의 비가 50 : 1을 이루는 다결정 규소막의 형성 방법.
  4. 삭제
  5. 제1항에서,
    상기 제1 다결정 규소막은 상기 절연 기판을 고온 열처리한 다음 그 위에 H2 가스 및 SiH4 가스를 흘려 형성하는 다결정 규소막의 형성 방법.
  6. 제1항에서,
    상기 열처리를 이용한 결정화 공정은 650℃~700℃의 온도에서 진행하는 다결정 규소막의 형성 방법.
  7. 제1항 또는 제6항에서,
    상기 열처리를 이용한 결정화 공정은 10분 이하로 진행하는 다결정 규소막의 형성 방법.
  8. 제1항에서,
    상기 열처리를 이용한 결정화 공정의 승온 속도는 10℃/sec 이상으로 진행하는 다결정 규소막의 형성 방법.
  9. 제1항에서,
    상기 제1 및 제2 다결정 규소막을 사진 식각하여 다결정 규소층을 형성하는 단계,
    상기 다결정 규소층에 도전형 불순물을 도핑하여 소스 영역, 드레인 영역 및 상기 소스 영역과 드레인 영역 사이에 위치하는 채널 영역을 형성하는 단계,
    상기 다결정 규소층 위에 게이트 절연막을 차례로 형성하는 단계,
    상기 게이트 절연막 위에 게이트 전극을 가지는 게이트선을 형성하는 단계,
    상기 게이트선을 덮으며 제1 및 제2 접촉구를 가지는 제1 층간 절연막을 형성하는 단계,
    상기 제1 층간 절연막 위에 상기 제1 접촉구를 통해 상기 소스 영역과 연결되는 소스 전극을 가지는 데이터선과 상기 제2 접촉구를 통해 상기 드레인 영역과 연결되는 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극을 덮으며 제3 접촉구를 가지는 제2 층간 절연막을 형성하는 단계,
    상기 제2 층간 절연막 위에 상기 제3 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함하는 다결정 규소막의 형성 방법.
  10. 제9항에서,
    상기 다결정 규소층에 도전형 불순물을 도핑하여 저농도 도핑 영역을 형성하는 단계를 더 포함하는 다결정 규소막의 형성 방법.
KR1020030087612A 2003-12-04 2003-12-04 다결정 규소막의 형성 방법 KR101012794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030087612A KR101012794B1 (ko) 2003-12-04 2003-12-04 다결정 규소막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087612A KR101012794B1 (ko) 2003-12-04 2003-12-04 다결정 규소막의 형성 방법

Publications (2)

Publication Number Publication Date
KR20050054262A KR20050054262A (ko) 2005-06-10
KR101012794B1 true KR101012794B1 (ko) 2011-02-08

Family

ID=37249613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087612A KR101012794B1 (ko) 2003-12-04 2003-12-04 다결정 규소막의 형성 방법

Country Status (1)

Country Link
KR (1) KR101012794B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089959A (ko) * 2001-05-25 2002-11-30 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
KR20020090429A (ko) * 2001-05-25 2002-12-05 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 박막트랜지스터 제조방법 및액정표시장치 제조방법
KR20030058543A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 다결정질 실리콘 박막 트랜지스터의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089959A (ko) * 2001-05-25 2002-11-30 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
KR20020090429A (ko) * 2001-05-25 2002-12-05 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 박막트랜지스터 제조방법 및액정표시장치 제조방법
KR20030058543A (ko) * 2001-12-31 2003-07-07 비오이 하이디스 테크놀로지 주식회사 다결정질 실리콘 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
KR20050054262A (ko) 2005-06-10

Similar Documents

Publication Publication Date Title
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
JP4282954B2 (ja) ポリシリコン結晶化方法、そして、これを用いたポリシリコン薄膜トランジスタの製造方法及び液晶表示素子の製造方法
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
JPH01241862A (ja) 表示装置の製造方法
KR100585873B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
US7858450B2 (en) Optic mask and manufacturing method of thin film transistor array panel using the same
KR101012794B1 (ko) 다결정 규소막의 형성 방법
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
JP3244518B2 (ja) アクティブマトリクス基板の製造方法
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
KR100271493B1 (ko) 박막트랜지스터의 제조방법
JP2001067019A (ja) アクティブマトリクス基板及びアクティブマトリクス基板の製造方法
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
KR100480827B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한박막트랜지스터의 형성방법
KR100749872B1 (ko) 실리콘 박막 트랜지스터 및 그 제조방법
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법
KR101152115B1 (ko) 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
JPH0645607A (ja) 液晶表示装置及びその製造方法
JP2004214546A (ja) トランジスタの製造方法、トランジスタ、半導体集積回路、表示装置
KR101018757B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050054240A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100997966B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080098978A (ko) 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조
KR20050057924A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 9