KR20020089959A - 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 - Google Patents
폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 Download PDFInfo
- Publication number
- KR20020089959A KR20020089959A KR1020010029069A KR20010029069A KR20020089959A KR 20020089959 A KR20020089959 A KR 20020089959A KR 1020010029069 A KR1020010029069 A KR 1020010029069A KR 20010029069 A KR20010029069 A KR 20010029069A KR 20020089959 A KR20020089959 A KR 20020089959A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- forming
- semiconductor layer
- polysilicon
- source
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 55
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000003054 catalyst Substances 0.000 claims abstract description 14
- 238000009832 plasma treatment Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 230000003197 catalytic effect Effects 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000004925 Acrylic resin Substances 0.000 claims description 2
- 229920000178 Acrylic resin Polymers 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 2
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 55
- 238000005516 engineering process Methods 0.000 description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 13
- 239000011521 glass Substances 0.000 description 11
- 229910052786 argon Inorganic materials 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- -1 argon ions Chemical class 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 150000002815 nickel Chemical group 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052770 Uranium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000007809 chemical reaction catalyst Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 비정질실리콘을 폴리실리콘으로 결정화하는 FEMIC 기술에 있어서, 촉매금속인 니켈을 극미량으로 제어하여 반응시킴으로써 소자의 신뢰성을 향상시키고자 하는 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법에 관한 것으로서, 특히 폴리실리콘 박막트랜지스터의 제조방법은 기판상에 비정질실리콘을 증착하는 단계와, 상기 비정질실리콘 상에 촉매 금속을 증착하고 플라즈마 트리트먼트 방법에 의해 극미량의 촉매금속을 남기고 식각하는 단계와, 상기 극미량의 촉매 금속을 씨드로 하여 상기 비정질 실리콘을 폴리실리콘으로 결정화하는 단계와, 상기 폴리실리콘을 패터닝하여 반도체층을 형성하는 단계와, 상기 반도체층의 소정 부위에 상기 반도체층과 절연된 게이트 전극을 형성하는 단계와, 상기 반도체층에 이온주입하여 소스/드레인 영역을 형성하는 단계와, 상기 소스/드레인 영역과 연결되는 소스전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 FEMIC 기술이 적용되는 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법에 관한 것이다.
휴대용 컴퓨터 등에 널리 이용되는 평판표시장치로서의 액티브매트릭스 액정표시장치는 스위칭소자로서 박막트랜지스터를 주로 이용한다. 그 중, 폴리실리콘 박막트랜지스터는 비정질실리콘 박막트랜지스터보다 이동도가 높아 기판 위에 구동회로를 만들 수 있으므로, 고해상도 패널의 스위칭소자로 유리하다.
그러나, 오프(off) 상태에서 누설전류가 발생하는 문제점이 있다. 이러한 누설전류는 채널영역에 잔존하는 니켈로 인하여 일어나므로 극미량의 니켈만으로 결정화반응이 일어날 수 있도록 그 양을 제어하는 것이 중요하다.
이하, 첨부된 도면을 참조하여 종래 기술의 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 의한 폴리실리콘 박막트랜지스터의 제조방법을 설명하기 위한 공정단면도이고, 도 2a 내지 도 2c는 종래 기술에 의한 FEMIC 기술을 설명하기 위한 공정단면도이다.
폴리실리콘 박막트랜지스터의 제조방법은, 우선, 도 1a에서와 같이 유리기판(10) 전면에 실리콘산화물을 재료로 한 버퍼층(11)을 형성하고, 그 위에 비정질 실리콘층(12)을 형성한 뒤, 상기 비정질 실리콘층(12)에 레이저를 조사하여 비정질실리콘을 폴리실리콘으로 결정화한다.
비정질 실리콘을 폴리실리콘으로 결정화하는 방법은 다양한데, 그 중에서 촉매 금속을 이용한 저온 결정화 방법인 FEMIC(Feild Enhanced Metal Induced Crystallization) 기술을 주로 이용한다. 이 기술은 결정화 속도가 빠르고 비용이 적게 들며 대면적 유리기판에 적용이 가능하다는 장점이 있다.
결정화 방법을 보다 상세히 설명하면, 도 2a에서와 같이 비정질 실리콘층(12)이 형성된 유리기판(10)을 진공 챔버(30) 내의 하부전극(37) 상면에 탑재시키고, 외부의 전압 공급 장치로부터 챔버(30)로 전압을 인가하여 저압의 아르곤(Ar) 기체를 이온화시켜 아르곤 이온(35)을 형성한다. 상기 아르곤 이온(35)들은 전기장에 의해 가속되어 타겟(33)에 충격을 가하고, 이에 의해 발생하는 운동에너지에 의해 타겟(33) 상에 정렬된 니켈 원자(34)를 비정질실리콘층(12)으로 이동시킨다. 그 후, 도 2b에서와 같이 니켈 원자(34)가 배치된 비정질실리콘층(12)에 전극(40)을 통해 전압을 인가한 상태로 500℃이하의 온도에서 열처리함으로써, 상기 니켈원자(34)를 씨드(seed)로 하여 결정입자의 성장이 일어나도록 한다.
이로써, 도 2c에서와 같이 유리기판(10) 상의 비정질실리콘층은 결정입자를 가지는 폴리실리콘층(13)이 된다.
결정화 과정 후, 도 1b에서와 같이 결정화된 폴리실리콘층(13)을 패터닝하여 활성 반도체층(13)을 형성하고, 상기 반도체층(13)을 포함한 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 게이트 절연막(15)을 형성한다.
이 후, 상기 게이트 절연막(15) 상에 알루미늄(Al) 또는 Al합금 등의 금속막을 증착하고 사진식각(photolithography) 방법으로 패터닝하여 게이트전극(16)을 형성하고, 상기 게이트 전극(16)을 마스크로 하여 상기 반도체층(13)에 불순물을 이온주입함으로써 소스/드레인 영역(13a,13b)을 형성한다.
한편, 상기 소스 영역(13a)과 드레인 영역(13b) 사이의 경로는 채널영역이 된다.
그리고, 도 1d에서와 같이 상기 게이트 전극(16)을 포함한 전면에 SiNx 또는 SiOx 등의 무기절연막을 증착하여 층간절연막(18)을 형성하고, 상기 층간절연막(18)과 게이트 절연막(14)을 선택적으로 제거하여 상기 소스/드레인 영역(13a,13b)이 노출되는 콘택홀(17)을 형성한다.
마지막으로, 도 1e에서와 같이 상기 콘택홀(17)이 매립되도록 상기 층간절연막(18) 상에 Al 또는 Al합금 등의 금속막을 증착하고 사진식각(photolithography) 방법으로 패터닝하여 상기 소스/드레인 영역(13a,13b)에 각각 연결되는 소스전극(19) 및 드레인 전극(20)을 형성한다.
이 때, 상기 게이트 전극(16), 소스 전극(19) 및 드레인 전극(20)은 그 물리적 특성을 보강하기 위해 상기 알루미늄 단일금속막에 몰리브덴(Mo), 크롬(Cr), 우라늄(W) 등의 금속을 더 적층하여 이중금속막으로 하여도 무방하다.
이로써, 폴리실리콘을 반도체층으로 하는 폴리실리콘 박막트랜지스터가 완성된다.
참고로, 상기 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자는 교차로 배열되어 화소영역을 정의하는 게이트 배선과 데이터 배선과 상기 화소영역에 형성된 폴리실리콘 박막트랜지스터와 화소전극을 가지는 제 1 기판과, 컬러필터층과 공통전극을 가지는 제 2 기판과, 상기 제 1 ,제 2 기판 사이에 개재된 액정층으로 구성된다.
그러나, 상기와 같은 종래의 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법은 다음과 같은 문제점이 있다.
첫째, FEMIC 기술을 이용한 폴리실리콘 결정화 기술은 극미량의 니켈원자의 증착이 요구되는데, 니켈 양이 많아지면 결정 입자의 크기가 커지지 못하고 최종소자 작동시 채널영역에 잔존하는 니켈에 의하여 전류가 누설되는 문제점이 발생하기 때문이다.
하지만, 종래에는 비정질실리콘 상면에 증착되는 니켈원자의 밀도(density)를 제어하는 것이 어려웠다.
둘째, 폴리실리콘 박막트랜지스터를 가지는 액정표시소자는 오프(off) 상태에서 전류가 누설되는 약점을 가지는데, 이로 인해 화상 품질이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 플라즈마 트리트먼트를 통해 촉매 금속의 양을 제어하는 FEMIC 기술을 적용함으로써 소자의 신뢰성을 향상시키는 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 의한 폴리실리콘 박막트랜지스터의 제조방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2c는 종래 기술에 의한 FEMIC 기술을 설명하기 위한 공정단면도.
도 3a 내지 도 3d는 본 발명에 의한 FEMIC 기술을 설명하기 위한 공정단면도.
도 4a 내지 도 4e는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호설명
50, 110 : 유리기판 111 : 버퍼층
52, 112 : 비정질실리콘층 53, 113 : 폴리실리콘층
113a : 소스영역 113b : 드레인 영역
115 : 게이트절연막 116 : 게이트전극
118 : 층간절연막 119 : 소스 전극
120 : 드레인전극 121 : 보호막
122 : 화소전극 130 : 진공챔버
132 : 상부전극 133 : 타켓
134 : 니켈 원자 135 : 아르곤 이온
137 : 하부전극 138 : 고주파전원
140 : 전극
상기와 같은 목적을 달성하기 위한 본 발명의 폴리실리콘 박막트랜지스터의 제조방법은 기판상에 비정질실리콘을 증착하는 단계와, 상기 비정질실리콘 상에 촉매 금속을 증착하고 플라즈마 트리트먼트 방법에 의해 극미량의 촉매금속을 남기고 식각하는 단계와, 상기 극미량의 촉매 금속을 씨드로 하여 상기 비정질 실리콘을 폴리실리콘으로 결정화하는 단계와, 상기 폴리실리콘을 패터닝하여 반도체층을 형성하는 단계와, 상기 반도체층의 소정 부위에 상기 반도체층과 절연된 게이트 전극을 형성하는 단계와, 상기 반도체층에 이온주입하여 소스/드레인 영역을 형성하는 단계와, 상기 소스/드레인 영역과 연결되는 소스전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 본 발명은 FEMIC 기술을 이용하여 폴리실리콘을 결정화하는 기술에 있어서, 치밀하게 피착된 촉매금속을 플라즈마 트리트먼트(plasma treatment)를 통해 제거함으로써 비정질 실리콘층 상면에 극미량의 촉매금속만 남도록 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명에 의한 FEMIC 기술을 설명하기 위한 공정단면도이고, 도 4a 내지 도 4e는 본 발명에 의한 액정표시소자의 제조방법을 설명하기 위한 공정단면도이다.
먼저, 폴리실리콘 박막트랜지스터의 제조방법은 유리기판 전면에 실리콘산화물을 증착하여 버퍼층을 형성하고, 상기 버퍼층 상에 플라즈마 CVD로 비정질 실리콘을 증착한 뒤, 촉매 금속을 이용한 저온 결정화 방법인 FEMIC 기술을 이용하여 비정질실리콘을 폴리실리콘으로 결정화한다.
구체적으로, 상기 결정화 방법은 도 3a에서와 같이 비정질 실리콘층(52)이 형성된 유리기판(50)을 진공 챔버(130) 내의 하부전극(137) 상에 탑재시키고, 상부전극(132)에 연결된 고주파(RF : Radio Frequency) 전원(138)으로부터 고주파전력을 인가하여 챔버(130) 내의 저압의 아르곤(Ar) 기체를 플라즈마화시켜 아르곤 이온(135)을 형성한다. 상기 아르곤 이온(135)은 전기장에 의해 가속되어 타겟(133)에 충격을 가하고, 이에 의해 발생하는 운동에너지에 의해 타겟(133) 상에 정렬된 니켈 원자(134)는 상기 유리기판(50) 쪽으로 이동하여 비정질실리콘층(52) 상면에 치밀하게 피착된다.
상기와 같이 스퍼터링 공정을 이용하여 촉매금속인 니켈원자(134)를 배치시킨 다음에는, 극미량의 니켈원자만을 남기고 모두 식각하는 플라즈마 트리트먼트를수행한다.
즉, 도 3b에서와 같이 상부전극(132)에 배치된 타겟을 제거하고 아르곤 기체를 플라즈마화시켜 활성화된 아르곤 이온(135)은 전기장에 의해 유리기판(50)에 충격을 가하고, 이에 의해 발생하는 운동에너지에 의해 유리기판(50) 상에 치밀하게 피착된 니켈원자(134)를 이탈시켜 플라즈마 내로 확산시킨다.
이 때, 상기 스퍼터링 공정과 플라즈마 트리트먼트 공정은 동일 챔버 또는 서로 다른 챔버 내에서 행하며, 고주파전원(138)의 세기로 공정조건을 조절한다.
플라즈마 트리트먼트 공정 이후에는, 도 3c에서와 같이 극미량의 니켈원자만이 존재하는 비정질실리콘층(52)에 전극(140)을 통해 전압을 인가한 상태로 500℃이하의 온도에서 열처리함으로써, 상기 니켈원자(134)를 씨드로 하여 열처리에 의해 결정입자의 성장이 일어나도록 한다. 이 때, 니켈원자(134)가 극미량이기 때문에 결정입자의 크기가 커지고, 잔존하는 니켈원자에 의해 발생하는 불량을 방지할 수 있다.
이로써, 도 3d에서와 같이 유리기판(50) 상에 성막되었던 비정질 실리콘층(112)이 결정화되어 폴리실리콘층(53)이 된다.
이상으로 결정화 과정을 마친 후에는, 상기 폴리실리콘층을 패터닝하여 반도체층을 형성한다. 그리고, 상기 반도체층을 포함한 전면에 SiNx 또는 SiOx 등의 무기절연막을 스퍼터링방법으로 적층하여 1800Å 두께의 게이트 절연막을 형성한다.
이 후, 상기 게이트 절연막 상에 3000Å의 알루미늄(Al)과 500Å의 몰리브덴(Mo)을 차례로 증착한 후 사진식각(photolithography) 방법으로 패터닝하여 게이트전극을 형성한다. 이 때, 상기 몰리브덴 이외에 우라늄(W), 크롬(Cr), 백금(Pt) 등을 사용할 수 있고 또한, 몰리브덴을 증착하지 않고, 알루미늄의 단일금속막으로 게이트전극을 형성하여도 무방하다.
이어서, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 n+불순물을 이온주입하여 소스/드레인 영역을 형성한다. 이온 주입 후, 레이저를 이용하거나 450℃정도의 열처리 등을 이용하여 주입이온을 활성화시킨다.
한편, 상기 소스 영역과 드레인 영역 사이의 경로는 채널영역이 된다.
그리고, 상기 게이트 전극을 포함한 전면에 SiNx 또는 SiOx 등의 무기절연막을 플라즈마 CVD방법으로 적층하여 7000Å의 층간절연막을 형성하고, 상기 층간절연막과 게이트 절연막을 선택적으로 제거하여 상기 소스/드레인 영역이 노출되는 콘택홀을 형성한다.
마지막으로, 상기 콘택홀이 매립되도록 상기 층간절연막 상에 알루미늄을 증착하고 그 위에 몰리브덴(Mo)을 차례로 증착한 후, 사진식각(photolithography) 방법으로 패터닝하여 소스 전극 및 드레인 전극을 형성한다. 이 때, 상기 몰리브덴 이외에 우라늄(W), 크롬(Cr), 백금(Pt) 등을 사용할 수 있고 또한, 몰리브덴을 증착하지 않고 알루미늄의 단일금속막으로 소스/드레인 전극을 형성하여도 무방하다.
이로써, 폴리실리콘을 반도체층으로 하는 폴리실리콘 박막트랜지스터가 완성된다.
이와같이 형성된 폴리실리콘 박막트랜지스터는 채널영역에 잔존하는 니켈원자가 거의 없어 소자로 적용시 오프 상태에서의 누설전류가 발생할 염려가 없다.
일예로, 상기 폴리실리콘 박막트랜지스터의 제조방법을 적용한 액정표시소자의 제조방법을 살펴보면, 도 4a에서와 같이 제 1 기판(110) 전면에 실리콘산화물(예, SiO2)을 재료로 한 버퍼층(111)을 형성하고, 상기 버퍼층(111) 상에 비정질실리콘을 차례로 적층한다. 상기 비정질실리콘층 상면에 촉매금속인 니켈원자를 스퍼터링방법으로 증착한 뒤, 상기 니켈원자를 극미량만 남기고 모두 식각해내는 플라즈마 트리트먼트 공정을 수행한다. 다음, 상기 비정질실리콘층에 전압을 인가한 상태로 열처리하여, 니켈원자를 씨드로 하는 결정을 성장시킴으로써 비정질실리콘을 폴리실리콘으로 결정화한다.
결정화 공정이 끝난 후에는, 상기 폴리실리콘층을 사진식각공정으로 패터닝하여 반도체층(113)을 형성하고, 상기 반도체층(113)을 포함한 전면에 실리콘질화물을 도포하여 게이트 절연막(115)을 형성한다.
그리고, 도 4b에서와 같이 상기 게이트 절연막(115) 상에 저저항의 금속을 증착하고 사진시각공정으로 패터닝하여 복수개의 게이트 배선과 상기 반도체층(113) 상의 게이트 전극(116)을 형성한 뒤, 상기 게이트 전극(116)을 마스크로 하여 반도체층(113)에 불순물을 이온주입하여 소스/드레인 영역(113a,113b)을 형성한다. 한편, 상기 소스 영역(113a)과 드레인 영역(113b) 사이의 경로는 채널영역이 된다.
이어, 도 4c에서와 같이 상기 게이트 전극(116)을 포함한 전면에 실리콘질화물을 도포하여 층간절연막(118)을 형성하고, 상기 층간절연막(118)과 게이트 절연막(115)을 차례로 제거하여 상기 소스/드레인 영역(113a,113b)이 노출되는 제 1 콘택홀(117a) 및 제 2 콘택홀(117b)을 형성한다.
계속하여, 도 4d에서와 같이 상기 제 1 콘택홀(117a) 및 제 2 콘택홀(117b)이 매립되도록 상기 층간절연막(118) 상에 저저항의 금속을 증착한 뒤, 사진시각공정으로 패터닝하여 상기 게이트 배선과 교차하는 데이터 배선 및 상기 제 1 콘택홀(117a) 및 제 2 콘택홀(117b)을 통해 소스/드레인 영역(113a,113b)과 연결되는 소스 전극(119) 및 드레인 전극(120)을 형성한다.
이와같이, 서로 수직 교차하는 복수의 게이트 배선과 데이터 배선을 형성하여 복수의 화소부를 정의하고, 상기 두 배선의 교차지점에 반도체층(113), 게이트 전극(116), 소스/드레인 전극(119,120)을 포함하여 이루어지는 폴리실리콘 박막트랜지스터을 형성한 다음에는, 도 4e에서와 같이 상기 소스/드레인 전극(119,120)을 포함한 전면에 BCB 또는 아크릴 수지 등의 유기절연막을 소정 두께로 증착하여 보호막(121)을 형성한다.
그리고, 상기 보호막(121)을 선택적으로 제거하여 상기 드레인 전극(120)이 노출되는 제 3 콘택홀(123)을 형성한 후, 상기 보호막(121) 상에 상기 제 3 콘택홀(123)을 통해 드레인 전극(120)과 연결되는 ITO 재질의 화소전극(122)을 형성한다.
다음, 도시하지는 않았지만 제 2 기판 상에 염색법, 전착법, 안료분산법, 인쇄법 등을 사용하여 R,G,B(red, green, blue)로 이루어진 칼라필터층을 형성하고, 상기 칼라필터층 상에 ITO 재질의 공통전극을 형성한다.
마지막으로, 상기 제 1 기판과 제 2 기판을 대향합착하고 그 사이의 수 μm의 공간에 액정을 주입하고 액정 주입구를 밀봉처리하면 폴리실리콘을 포함하는 액정표시소자가 완성된다.
이와같이, 극미량의 니켈원자만을 이용한 FEMIC 기술을 적용하여 제작된 액정표시소자는 니켈원자에 의해 전류가 누설되는 현상이 억제된다.
상기와 같은 본 발명의 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 니켈을 반응촉매로 사용하여 비정질실리콘을 폴리실리콘으로 결정화하는 FEMIC 기술 적용시, 극미량의 니켈 증착이 제어 가능해진다.
따라서, 폴리실리콘으로 결정화할 때 그 결정 입자의 크기가 커지고, 잔존하는 니켈에 의한 불량이 방지된다.
둘째, 액정표시소자를 제조할 때 극미량의 니켈을 씨드로 하여 폴리실리콘으로 결정화하면 최종소자에 잔존하는 니켈에 의해 발생하는 누설전류가 방지되어 소자의 신뢰성이 향상된다.
Claims (18)
- 기판상에 비정질실리콘을 증착하는 단계;상기 비정질실리콘 상에 촉매 금속을 증착하고 플라즈마 트리트먼트 방법에 의해 극미량의 촉매금속을 남기고 식각하는 단계;상기 극미량의 촉매 금속을 씨드로 하여 상기 비정질 실리콘을 폴리실리콘으로 결정화하는 단계;상기 폴리실리콘을 패터닝하여 반도체층을 형성하는 단계;상기 반도체층의 소정 부위에 상기 반도체층과 절연된 게이트 전극을 형성하는 단계;상기 반도체층에 이온주입하여 소스/드레인 영역을 형성하는 단계;상기 소스/드레인 영역과 연결되는 소스전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 촉매금속을 니켈로 하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 극미량의 촉매금속을 씨드로 하여 상기 비정질 실리콘을 폴리실리콘으로 결정화하는 단계는,상기 비정질 실리콘 상부에서 전압을 인가한 상태에서 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 스퍼터링 공정과 플라즈마 트리트먼트 공정은 동일 챔버 또는 서로 다른 챔버 내에서 수행하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 플라즈마 트리트먼트 공정은 플라즈마 건식식각장비에서 행하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서, 상기 기판 상에 비정질실리콘을 증착하기 전, 버퍼층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 6 항에 있어서, 상기 버퍼층은 실리콘산화물을 재료로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 기판에 비정질실리콘을 증착하는 단계;상기 비정질 실리콘 상면에 스퍼터링 공정으로 촉매금속을 증착하는 단계;플라즈마 트리트먼트 공정으로 상기 촉매금속을 극미량만 남기고 식각하는단계;상기 비정질실리콘을 상기 극미량의 촉매금속을 씨드로 하여 폴리실리콘으로 결정화하는 단계;상기 폴리실리콘을 패터닝하여 반도체층을 형성하는 단계;상기 반도체층 상에 제 1 절연막을 형성하는 단계;상기 반도체층 상부의 제 1 절연막에 게이트 전극을 형성하는 단계;상기 반도체층에 불순물을 이온주입하여 소스/드레인 영역을 형성하는 단계;상기 게이트 전극 상에 제 2 절연막을 형성한 후, 그 위에 상기 소스/드레인 영역과 연결되는 소스/드레인 전극을 형성하는 단계;상기 드레인 전극과 연결되는 화소전극을 형성하는 단계;상기 제 1 기판에 대향하도록 제 2 기판을 합착하고, 그 사이에 액정을 주입하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 8 항에 있어서, 상기 촉매금속을 니켈로 하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 8 항에 있어서, 상기 폴리실리콘을 결정화하는 단계는 저온에서 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 8 항에 있어서, 상기 극미량의 촉매금속을 씨드로 하여 상기 비정질 실리콘을 폴리실리콘으로 결정화하는 단계는, 상기 비정질 실리콘에 전압을 인가하여 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 8 항에 있어서, 상기 플라즈마 트리트먼트 공정은 플라즈마 건식식각장비에서 행하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 8 항에 있어서, 상기 게이트 전극과 동시에 게이트 배선을 형성하는 단계;상기 소스/드레인 전극과 동시에 상기 게이트 배선에 교차하는 데이터 배선을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 8 항에 있어서, 상기 기판 상에 비정질실리콘을 증착하기 전, 버퍼층을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 14 항에 있어서, 상기 버퍼층은 실리콘산화물을 재료로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 8 항에 있어서, 상기 소스/드레인 전극 형성 후, 상기 드레인 전극의 소정 부위를 노출시키는 보호막을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 16 항에 있어서, 상기 보호막은 실리콘질화물, 실리콘산화물, BCB 또는 아크릴 수지를 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 8 항에 있어서, 상기 제 1 ,제 2 절연막은 실리콘질화물 또는 실리콘 산화물을 재료로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010029069A KR20020089959A (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010029069A KR20020089959A (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020089959A true KR20020089959A (ko) | 2002-11-30 |
Family
ID=27706516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010029069A KR20020089959A (ko) | 2001-05-25 | 2001-05-25 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020089959A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012794B1 (ko) * | 2003-12-04 | 2011-02-08 | 삼성전자주식회사 | 다결정 규소막의 형성 방법 |
| US8324085B2 (en) | 2008-12-08 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of manufacturing crystalline silicon |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980070631A (ko) * | 1997-01-20 | 1998-10-26 | 야마자끼순페이 | 반도체 장치 및 그의 제조 방법 |
| KR20000062534A (ko) * | 1999-02-09 | 2000-10-25 | 가네꼬 히사시 | 다결정 실리콘 막의 형성 방법 |
| KR20020013635A (ko) * | 2000-08-12 | 2002-02-21 | 장 진 | 금속과 전계를 이용한 비정질 막의 결정화 방법. |
-
2001
- 2001-05-25 KR KR1020010029069A patent/KR20020089959A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980070631A (ko) * | 1997-01-20 | 1998-10-26 | 야마자끼순페이 | 반도체 장치 및 그의 제조 방법 |
| KR20000062534A (ko) * | 1999-02-09 | 2000-10-25 | 가네꼬 히사시 | 다결정 실리콘 막의 형성 방법 |
| KR20020013635A (ko) * | 2000-08-12 | 2002-02-21 | 장 진 | 금속과 전계를 이용한 비정질 막의 결정화 방법. |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012794B1 (ko) * | 2003-12-04 | 2011-02-08 | 삼성전자주식회사 | 다결정 규소막의 형성 방법 |
| US8324085B2 (en) | 2008-12-08 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of manufacturing crystalline silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942768A (en) | Semiconductor device having improved crystal orientation | |
| KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR100292922B1 (ko) | 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치 | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| KR20040061190A (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| KR20050003273A (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| KR100662493B1 (ko) | 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법 | |
| KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
| KR100662492B1 (ko) | 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법 | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| KR20020089959A (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| KR100425159B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR100289649B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR20020032196A (ko) | 다결정실리콘 박막트랜지스터 소자 및 그 제조방법 | |
| KR100525434B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100425158B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| KR20050045983A (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR20040054433A (ko) | 구동회로 일체형 액정표시장의 스위칭 소자 또는구동소자의 제조방법 | |
| KR100459211B1 (ko) | 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법 | |
| KR20050027466A (ko) | 블랙 매트릭스를 포함하는 박막 트랜지스터 및 이 박막트랜지스터에 사용되는 다결정 실리콘의 제조 방법 | |
| KR20040040241A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040304 Effective date: 20050923 |