KR20020013635A - 금속과 전계를 이용한 비정질 막의 결정화 방법. - Google Patents

금속과 전계를 이용한 비정질 막의 결정화 방법. Download PDF

Info

Publication number
KR20020013635A
KR20020013635A KR1020000046736A KR20000046736A KR20020013635A KR 20020013635 A KR20020013635 A KR 20020013635A KR 1020000046736 A KR1020000046736 A KR 1020000046736A KR 20000046736 A KR20000046736 A KR 20000046736A KR 20020013635 A KR20020013635 A KR 20020013635A
Authority
KR
South Korea
Prior art keywords
metal
amorphous
amorphous film
crystallizing
film
Prior art date
Application number
KR1020000046736A
Other languages
English (en)
Inventor
장진
김경호
김아영
Original Assignee
장 진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장 진 filed Critical 장 진
Priority to KR1020000046736A priority Critical patent/KR20020013635A/ko
Publication of KR20020013635A publication Critical patent/KR20020013635A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

비정질 막의 저온 결정화 방법으로 금속유도 결정화법이 있다. 즉 특정한 종류의 금속을 비정질 막에 접촉시켜 낮은 온도에서 결정화를 유도할 수 있다. 본 발명은 니켈 등의 아주 얇은 금속 층을 비정질 막 전체 형성시키고 그 위의 일부분 위에 제2금속 층을 형성한 후, 전계를 인가하면서 열처리하여 비정질 실리콘을 결정화 시키는 방법에 관한 것으로, 상기 방법으로 제작된 다결정 실리콘 박막은 박막 트랜지스터와 태양전지, 이미지 센서 등의 실리콘 반도체 소자 제작에 사용될 수 있다.

Description

금속과 전계를 이용한 비정질 막의 결정화 방법.{ Crystallization method of amorphous silicon using metal and electric field }
현재 사용되고 있는 비정질 막의 결정화법은 열처리에 의한 고상 결정화 방법과 레이저를 이용한 방법 등이 있다. 고상결정화 방법은 비정질 실리콘 박막을 600oC 이상의 고온에서 장시간 열처리하여 다결정 실리콘 박막을 제작하는 비교적 간단한 결정화 방법이나 높은 결정화 온도와 긴 열처리 시간이 필수적이다. 또한 결정화된 결정립 내부에 많은 결함이 있어 소자 제작에 어려움이 있으며, 높은 결정화 온도로 인하여 유리기판을 사용할 수 없다. 한편 레이저를 이용한 결정화 방법은 레이저 빔 조사에 의해 비정질 막을 재결정화 시키는 방법으로 400oC 이하의 저온 결정화가 가능하고 (Hiroyaki Kuriyam et al., Jpn. J. Appl. Phys. 31, 4550 (1992)) 우수한 특성의 다결정 실리콘 박막을 제작할 수 있다. 그러나, 대면적 시료 제작에 따른 결정화된 시료 특성의 균일 도에 어려움이 있으며, 대량생산에 많은 문제가 있다.
비정질 실리콘 박막에 금속 불순물을 첨가하는 경우, 박막의 결정화 온도는 현저히 낮아진다. 이러한 금속 유도 결정화는 금속의 자유전자의 작용으로 인하여 실리콘의 결합에너지가 작아지기 때문에 결정화가 쉽게 일어날 수 있다(M. S. Hanque et al., J. Appl. Phys. 79, 7529 (1996)). 니켈 실리사이드를 이용한 비정질 실리콘의 결정화의 경우, 니켈 실리사이드의 이동에 의해서 <111> 방향의 막대모양 결정상이 성장하여( S. Y. Yoon et al., J. Appl. Phys. 82, 5865 (1997)), 이러한 막대모양의 결정성장에 의해서 박막이 결정화된다(C. Hayzelden et al., Appl. Phys. Lett. 60, 225 (1992)). 이러한 금속 유도 결정화 방법은 금속이 포함된 비정질 실리콘 박막에 전기장을 인가할 경우, 기존의 금속 유도 결정화 방법에서 요구되는 결정화 시간이 극적으로 짧아지고, 결정화 온도도 낮아진다(J. Jang et al., Nature, Vol. 395, pp. 481-483 (1998)). 일반적으로 금속 유도 결정화 방법은 금속의 양에 영향을 받는데, 금속의 양이 증가함에 따라 결정화 온도는 낮아지는 경향이 있다.
금속 유도 결정화 방법으로 결정화된 다결정 실리콘 박막을 반도체 소자의 대면적 공정에 응용하기 위해서 결정화에 사용된 금속이 결정화된 실리콘 박막 내에 남아 있는 잔류금속의 양을 최소화 시키는 것이 매우 중요하다. 이러한 문제를 해결하기 위하여 금속 유도측면 결정화(MILC : metal induced lateral crystallization) 방법이 사용되고 있으나 500oC에서 ~2mm/h의 결정화 속도로, 결정화에 필요한 시간이 상대적으로 증가하게 된다. 그러므로 본 발명에서는 비정질 막 상에 제1금속을 입히고, 제2금속을 비정질 막의 일부분에 증착하여 전계을 인가하면서 열처리하는 방법의 결정화로 잔류 금속의 양을 최대한 줄일 수 있고 결정화된 박막의 결정성을 향상 시키고, 결정화 시간 또한 감소시킬 수 있다.
도 1 는
절연기판(1) 위에 형성된 비정질 막(2) 상에 제1금속(3-a)을 증착하고 비정질 막의 일부분 위에 제2금속(3-b)이 증착된 형태.
절연기판(1) 상에 제 1 비정질 막(2-a)을 형성하고, 상기의 비정질 막 상에 제 1금속(3-a)을 증착하고 제 1금속(3-a)위에 제 2비정질 막(2-b)을 증착하여 상기의 비정질 막 상의 일부분에 제 2금속(3-b)이 증착된 형태.
절연기판(1) 위에 제 1금속(3-a)을 증착하고 그 위에 비정질 막을 증착하고, 비정질 막(2) 상의 일부분에 제2금속(3-b)이 증착된 형태.
도 2 는 제 1금속을 포함한 비정질 막(5)상의 일부분 위에 제 2금속이 증착된 비정질 막(6)의 형태.
도 3 는 본 발명의 실시 예의 의해 절연기판(1) 위에 제작된 다결정 실리콘 박막(4).
도 4는 본 발명의 실시 예의 의해 결정화된 다결정 실리콘 박막(4)의 인가한 전계의 세기에 따른 광학 현미경 사진. 전계 세기 : (a) 0V/cm, (b) 40V/cm, (c) 60V/cm, (d) 80V/cm, (e) 100V/cm.
도 5은 본 발명의 실시 예에 의해 절연기판(1) 위에 제작된 다결정 실리콘 박막(4)의 라만 스펙트럼.
* 도면의 주요 부분에 대한 부호의 설명
1 : 절연기판
2 : 비정질 막 ( 2-a : 제1비정질 막, 2-b : 제2비정질 막 )
3 : 금속 ( 3-a : 제1금속, 3-b : 제2금속 ) 4 : 다결정 실리콘 박막
5 : 제 1금속이 포함된 비정질 막
6 : 제 2금속이 포함된 비정질 막
상기와 같은 목적을 달성하기 위한 본 발명에 따른 다결정 실리콘 박막을 얻기 위한 방법의 특징은 금속과 전기장을 이용하여 비정질 막을 결정화 하는데 있다.
유리 등의 절연기판(1) 위에 비정질 실리콘 박막을 증착한 후 얇은 금속층을 증착하고 전기장을 인가한 상태에서 열처리하여 비정질 실리콘 박막을 금속 유도 결정화 한다.
도 1은 본 발명의 실시 예에 의해서 결정화되기 전 상태의 비정질 실리콘 박막(2)에 금속(2)이 증착된 상태를 나타낸다. 도 1(a)는10x10cm2크기의 비정질 실리콘 박막(2) 위에 균일하게 제 1 금속(3-a)을 평균적으로 5x1012~ 1014cm-2증착하고 마스크를 통하여 비정질 막의 일부분에 제 2 금속(3-b)을 평균적으로 1014~ 1016cm-2증착한다. 이때 사용되는 금속은 플라즈마, 이온 빔, 금속 용액 등으로 증착한다. 도 1(b)는 절연기판(1) 상에 제 1금속(3-a)이 평균적으로 5x1012~ 1014cm-2포함된 비정질 막(2)을 형성하고 상기의 비정질 막의 일부분에만 제 2금속(3-b)이 단위 면적 당 평균적으로 1014~ 1016cm-2가 되도록 증착하는 것을 나타낸다. 도 1(c)는 절연기판(1) 상에 제 1금속(3-a)을 평균적으로 5x1012~ 1014cm-2증착 후, 비정질 막(2)을 증착하고 마스크를 통하여 비정질 막의 일부분에 제 2금속(3-b)을 평균적으로 1014~ 1016cm-2증착하는 형태이다.
도 2 는 본 발명의 실시 예에 의해서 제 1금속을 평균적으로 5x1012~ 1014cm-2 포함된 비정질 막(5) 상에 제 2금속을 평균적으로 1014~ 1016cm-2포함된 비정질 막(6)의 증착하는 형태이다.
도 3은 본 발명의 실시 예에 의해서 절연기판(1) 위에 제작된 다결정 실리콘 박막(4)이다. 비정질 막 상에 제1 금속 (니켈) (3-a)과 일부분에 제2금속 (니켈) (3-b)을 증착하여 전기장이 세기를 0 ~ 500V/cm 인가한 상태에서 열처리하여 비정질 실리콘 박막(2)을 결정화한 다결정 실리콘 박막을 나타낸다.
도 4는 본 발명의 실시 예에 의해서 제작된 결정화된 다결정 실리콘 박막(4)의 광학 현미경 사진을 인가한 전계의 세기에 따라 나타낸 것이다. 200nm의 비정질 실리콘 박막(2)을 증착한 후, 비정질 막 위에 제 1금속인 니켈(3-a)을 평균적으로5x1013cm-2증착하고 마스크를 이용하여 제 2금속인 니켈(3-b)을 비정질 막의 일부분 위에 5x1014cm-2증착하여 500oC에서 인가한 전계의 세기를 변화시키면서 30분 열처리하는 방법으로 제작된 다결정 실리콘 박막(4)의 광학 현미경 사진이다. 도 4(a)는 전계를 인가하지 않은 상태에서 결정화 시킨 다결정 실리콘 박막의 광학 현미경 사진으로 비정질 막(2) 위에 일부분 제 2금속인 니켈(3-b)을 증착한 부분에서 결정화가 일어난 것을 확인할 수 있다. 결정화가 일어나면 박막의 광학적 투과도가 증가하므로 비정질 실리콘 박막(2)이 결정화됨을 알 수 있다. 도 4(b)는 40V/cm의 전계를 인가하여 결정화 시킨 다결정 실리콘 박막(4)의 광학 현미경 사진으로, 전계를 인가하지 않은 시료에 대한 도 4(a)와 큰 차이를 보이고 있지 않고 있다. 도 4(c)는 60V/cm의 전계를 인가하여 결정화 시킨 다결정 실리콘 박막(4)의 광학 현미경 사진으로, 제 2금속인 니켈(3-b)을 증착한 부분에서 결정화가 먼저 일어나고, 제 1금속인 니켈(3-a)을 증착한 부분에서도 결정화가 일어나고 있음을 알 수 있다. 도 4(d)는 80V/cm의 전계를 인가하여 결정화 시킨 다결정 실리콘 박막(4)의 광학 현미경 사진으로 제 2금속인 니켈 (3-b)을 증착한 부분이 결정화되고 이러한 영역의 주변에도 결정화되어 결정화 영역이 증가되었다. 여기서, 결정화가 제2 금속이 입혀진 영역 중에서 금속 유도 측면 결정화처럼 제1금속 영역에서 옆으로 진행됨을 알 수 있다. 도 4(e)는 100V/cm의 전계을 인가하여 결정화 시킨 다결정 실리콘 박막(4)의 광학 현미경 사진으로 제2 영역이 먼저 결정화되고 연속적으로 제 1 금속이 있는 영역에도 모두 결정화가 진행되어 전체의 비정질 실리콘이 결정화되었다.
도 5는 본 발명의 실시 예에 따라 비정질 막(2) 위에 제 1니켈 금속(3-a)을 평균적으로 5x1013cm-2증착하고 마스크를 이용하여 제 2니켈 금속(3-b)을 비정질 막의 일부분에 5x1014cm-2증착하여 500oC에서 100V/cm을 인가한 상태에서 30분 열처리하는 방법으로 제작된 제 2금속(3-b)이 증착된 부분의 다결정 실리콘 박막(4)의 라만 스펙트럼이다. ~520cm-1부근의 결정질 실리콘에 의한 날카로운 피크와 ~500 cm-1부근의 미세 결정입자에 의한 부드러운 넓은 피크가 나타나고 있다. 480 cm-1부근에서 보이는 비정질 실리콘에 의한 피크가 없다는 것은 박막 내에 결정화되지 않은 비정질 실리콘이 없이 완전 결정화가 이루어졌음을 나타낸다.
본 발명에 의한 결정화 방법은 금속과 전계를 이용하여 박막내의 잔류 금속의 양을 최소화 시키고, 결정화된 다결정 실리콘의 결정성을 향상시킨다. 따라서 현재 사용되어 지고 있는 레이저 다결정 실리콘 박막을 대신하여 박막 트랜지스터 액정 디스플레이(TFT-LCD), 태양전지, 이미지 센서 등에 필요한 다결정 실리콘 박막으로 대체 될 수 있다. 나아가서 저온에서 제작할 수 있다는 이점으로 인해 고온 고상 결정화 방법에 의한 다결정 실리콘 박막의 대체도 가능하다.

Claims (42)

  1. 절연기판 위에 비정질 막을 입히는 단계와,
    상기의 비정질 막 상에 제1금속을 평균적으로 5x1012~ 1014cm-2입히는 단계와,
    상기의 비정질 막 상의 일부분에만 제2 금속을 입히는 단계와,
    상기의 비정질 막을 가열하면서 결정화 하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  2. 청구항 1에서,
    제2의 금속 입자 밀도가 평균적으로 1014~ 1016cm-2인 것을 특징으로 하는 비정질 막의 결정화 방법.
  3. 청구항 1에서,
    제1의 금속이 니켈 혹은 코발트인 것을 특징으로 하는 비정질 막의 결정화 방법.
  4. 청구항 1에서,
    비정질 막 상에 금속을 증착하는 방법으로 이온 빔을 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  5. 청구항 1에서,
    비정질막 상에 금속을 증착하기 위하여 플라즈마를 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  6. 청구항 1에서,
    비정질 막 상에 금속을 증착하기 위하여 금속 용액을 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  7. 청구항 1에서,
    비정질 막 상에 금속을 증착하여 일부분에 증착된 금속을 식각 방법에 의하여 일정 두께로 에칭하여 제1 및 제2 금속으로 사용하여 비정질 막을 결정화하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  8. 청구항 1에서,
    제2 금속이 니켈 혹은 코발트인 것을 특징으로 하는 비정질 막의 결정화 방법.
  9. 청구항 1에서,
    제1 금속을 증착한 후에 비정질 막 기판을 일정 시간 가열 하는 단계와
    제2금속 막을 증착하여 2차 가열에 의하여 비정질 막을 결정화 하는 것을 특징으로하는 비정질 막의 결정화 방법.
  10. 청구항 1에서,
    비정질 막이 비정질 실리콘인 것을 특징으로 하는 비정질 막의 결정화 방법.
  11. 청구항 1에서,
    전기장이 있는 경우의 비정질 막의 결정화 방법.
  12. 청구항 11에서,
    전기장의 세기가 시간에 따라서 변화하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  13. 청구항 11에서,
    전기장의 세기가 0 V/cm - 500 V/cm 인 것을 특징으로 하는 비정질 막의 결정화 방법.
  14. 청구항 1에서,
    제 2금속의 면적이 제 1금속 면적의 1/2이하인 비정질 막의 결정화 방법.
  15. 절연기판 상에 제1금속을 평균적으로 5x1012~ 1014cm-2포함된 비정질 막을 형성하는 단계와,
    상기의 비정질 막의 일부분에만 제2 금속이 포함된 비정질 막을 형성하는 단계와,
    상기의 비정질 막을 가열하는 단계를 포함하는 비정질 막의 결정화 방법.
  16. 청구항 15에서,
    제2의 금속 입자 밀도가 평균적으로 1014~ 1016cm-2인 것을 특징으로 하는 비정질 막의 결정화 방법.
  17. 청구항 15에서,
    제1의 금속이 니켈 혹은 코발트인 것을 특징으로 하는 비정질 막의 결정화 방법.
  18. 청구항 15에서,
    비정질 막 상에 금속을 증착하는 방법으로 이온 빔을 이용하는 것을 특징으로 하는비정질 막의 결정화 방법.
  19. 청구항 15에서,
    비정질막 상에 금속을 증착하기 위하여 플라즈마를 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  20. 청구항 15에서,
    비정질 막 상에 금속을 증착하기 위하여 금속 용액을 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  21. 청구항 15에서,
    비정질 막 상에 금속을 증착하여 일부분에 증착된 금속을 식각 방법에 의하여 일정 두께로 에칭하여 제1 및 제2 금속으로 사용하여 비정질 막을 결정화하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  22. 청구항 15에서,
    제2 금속이 니켈 혹은 코발트인 것을 특징으로 하는 비정질 막의 결정화 방법.
  23. 청구항 15에서,
    제1 금속이 포함된 비정질 막 기판을 일정 시간 가열 하는 단계와
    제2금속을 증착하여 2차 가열에 의하여 비정질 막을 결정화 하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  24. 청구항 15에서,
    비정질 막이 비정질 실리콘인 것을 특징으로 하는 비정질 막의 결정화 방법.
  25. 청구항 15에서,
    전기장이 있는 경우의 비정질 막의 결정화 방법.
  26. 청구항 25에서,
    전기장의 세기가 시간에 따라서 변화하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  27. 청구항 25에서,
    전기장의 세기가 0 V/cm - 500 V/cm 인 것을 특징으로 하는 비정질 막의 결정화 방법.
  28. 청구항 15에서,
    제 2금속의 면적이 제 1금속 면적의 1/2이하인 비정질 막의 결정화 방법.
  29. 절연기판 상에 제1금속을 평균적으로 5x1012~ 1014cm-2증착하고 비정질 막을 형성하는 단계와,
    상기의 비정질 막의 일부분에만 제2 금속이 포함된 비정질 막을 형성하는 단계와,
    상기의 비정질 막을 가열하면서 결정화하는 것을 특징으로 하는
    비정질 막의 결정화 방법.
  30. 청구항 29에서,
    제2의 금속 입자 밀도가 평균적으로 1014~ 1016cm-2인 것을 특징으로 하는 비정질막의 결정화 방법.
  31. 청구항 29에서,
    제1의 금속이 니켈 혹은 코발트인 것을 특징으로 하는 비정질 막의 결정화 방법.
  32. 청구항 29에서,
    절연기판 상에 금속을 증착하는 방법으로 이온 빔을 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  33. 청구항 29에서,
    절연기판 상에 금속을 증착하기 위하여 플라즈마를 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  34. 청구항 29에서,
    절연기판 상에 금속을 증착하기 위하여 금속 용액을 이용하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  35. 청구항 29에서,
    절연기판 상에 금속을 증착하여 일부분에 증착된 금속을 식각 방법에 의하여 일정 두께로 에칭하여 제1 및 제2 금속으로 사용하여 비정질 막을 결정화하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  36. 청구항 29에서,
    제2 금속이 니켈 혹은 코발트인 것을 특징으로 하는 비정질 막의 결정화 방법.
  37. 청구항 29에서,
    제1 금속 상에 증착된 비정질 막 기판을 일정 시간 가열 하는 단계와 제2금속을 증착하여 2차 가열에 의하여 비정질 막을 결정화 하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  38. 청구항 29에서,
    비정질 막이 비정질 실리콘인 것을 특징으로 하는 비정질 막의 결정화 방법.
  39. 청구항 29에서,
    전기장이 있는 경우의 비정질 막의 결정화 방법.
  40. 청구항 39에서,
    전기장의 세기가 시간에 따라서 변화하는 것을 특징으로 하는 비정질 막의 결정화 방법.
  41. 청구항 39에서,
    전기장의 세기가 0 V/cm - 500 V/cm 인 것을 특징으로 하는 비정질 막의 결정화 방법.
  42. 청구항 29에서,
    제 2금속의 면적이 제 1금속 면적의 1/2이하인 비정질 막의 결정화 방법.
KR1020000046736A 2000-08-12 2000-08-12 금속과 전계를 이용한 비정질 막의 결정화 방법. KR20020013635A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046736A KR20020013635A (ko) 2000-08-12 2000-08-12 금속과 전계를 이용한 비정질 막의 결정화 방법.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046736A KR20020013635A (ko) 2000-08-12 2000-08-12 금속과 전계를 이용한 비정질 막의 결정화 방법.

Publications (1)

Publication Number Publication Date
KR20020013635A true KR20020013635A (ko) 2002-02-21

Family

ID=19682941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046736A KR20020013635A (ko) 2000-08-12 2000-08-12 금속과 전계를 이용한 비정질 막의 결정화 방법.

Country Status (1)

Country Link
KR (1) KR20020013635A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089959A (ko) * 2001-05-25 2002-11-30 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
KR100796613B1 (ko) * 2006-12-18 2008-01-22 삼성에스디아이 주식회사 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법
KR100947269B1 (ko) * 2002-10-31 2010-03-11 엘지디스플레이 주식회사 전극과 이를 이용한 다결정 박막트랜지스터의 제조방법
US8324085B2 (en) 2008-12-08 2012-12-04 Samsung Electronics Co., Ltd. Method of manufacturing crystalline silicon

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089959A (ko) * 2001-05-25 2002-11-30 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
KR100947269B1 (ko) * 2002-10-31 2010-03-11 엘지디스플레이 주식회사 전극과 이를 이용한 다결정 박막트랜지스터의 제조방법
KR100796613B1 (ko) * 2006-12-18 2008-01-22 삼성에스디아이 주식회사 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법
US8324085B2 (en) 2008-12-08 2012-12-04 Samsung Electronics Co., Ltd. Method of manufacturing crystalline silicon

Similar Documents

Publication Publication Date Title
US20020098297A1 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
JP2007502025A (ja) シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜
CN102969250A (zh) Ltps薄膜及薄膜晶体管的制备方法、阵列基板及显示装置
US20070105373A1 (en) Method of direct deposition of polycrystalline silicon
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
KR20020013635A (ko) 금속과 전계를 이용한 비정질 막의 결정화 방법.
KR20020027775A (ko) 인이 도핑된 비정질 막의 금속 유도 결정화 방법
JP2002252181A (ja) 多結晶半導体層の製造方法及びレーザアニール装置
KR100480367B1 (ko) 비정질막을결정화하는방법
KR100333134B1 (ko) 전계와 자외선을 이용한 비정질 막의 결정화 방법
KR101744006B1 (ko) 플라즈마에 의한 비정질 실리콘의 결정화 방법
RU2333567C2 (ru) Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов
KR100434313B1 (ko) 비정질 실리콘의 결정화 방법
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
KR100222913B1 (ko) 다결성 규소박막의 제조방법
KR100316270B1 (ko) 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
KR100365328B1 (ko) 플라즈마를이용한비정질막의결정화장비
KR19990023052A (ko) 비정질 막을 결정화하는 방법
JP2000232066A (ja) 半導体基板の製造方法
KR100370114B1 (ko) 비정질 실리콘의 결정화 장비
KR100371096B1 (ko) 플라즈마와 전계를 이용한 비정질막의 결정화 장비 및 결정화방법
KR100425857B1 (ko) 비정질실리콘박막의결정화방법
KR20000001232A (ko) 비정질 막을 결정화하는 방법
KR20040087238A (ko) 구리와 니켈을 사용하여 측면성장 유도방식으로폴리실리콘 박막을 제조하는 방법
JP3291149B2 (ja) 結晶質薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
WITB Written withdrawal of application