KR100316270B1 - 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법 - Google Patents

Abstract

저온 다결정 실리콘은 형성온도가 낮아 제조단가가 낮고, 대면적화가 가능하다. 저온 결정화 방법인 금속유도 결정화는 특정한 종류의 금속을 비정질 실리콘에 접촉시켜 낮은 온도에서 결정화를 유도할 수 있다. 금속 유도 결정화는 저온 결정화라는 장점에도 불구하고, ~500℃에서 20여시간 정도의 많은 결정화시간이 요구된다. 본 발명은 플라즈마를 이용하여 전기장하에서 비정질막의 형성 중에 결정화한 다결정 실리콘에 관한 것으로 결정화가 비정질막 형성 중에 시작하여 비정질막의 형성이 완료된 이후 10분 이내에 끝나며, 결정화 온도는 520℃이하이다. 비정질 실리콘의 결정화 속도를 빨리 하기 위하여 기판 양단에 전기장을 가한 상태에서 비정질막을 형성한다. 상기 방법으로 제작된 다결정 실리콘 박막은 박막트랜지스터와 태양전지에 응용될 수 있다.

Description

전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법{DEPOSITION METHOD OF POLYCRYSTALLINE SILICON USING AN ELECTRIC FIELD AND RF PLASMA.}

본 발명은 플라즈마 입자와 전기장을 이용하여 비정질막이 형성 중에 결정화한 다결정 실리콘(polycrystallne silicon)에 관한 것으로서, 특히, 비정질 실리콘 막의 결정화 시간 및 결정화 온도를 낮출 수 있는 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법에 관한 것이다.

저온 다결정 실리콘은 형성온도가 낮아 제조단가가 낮고, 대면적화가 가능하며 성능 면에서 고온 다결정 실리콘과 대등하다. 이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화방법(solid phase crystallization ; SPC), 레이저 결정화법(laser crystallization) 등이 있다. 레이저를 이용한 결정화 방법은 400℃ 이하의 저온결정화가 가능하고 [Hiroyaki Kuriyama, et. al, Jpn. J. Appl. Phys. 31, 4550 (1992)] 우수한 특성을 갖는 장점이 있으나, 결정화가 불균일하게 일어나고 고가의 장비와 낮은 생산성으로 인하여 대면적의 기판 위에 다결정 실리콘을 제작하는 경우에 적합하지 않다. 또한 고상 결정화 방법은 저가의 장비를 사용하여 균일한 결정질을 얻을 수 있으나, 높은 결정화온도와 장시간이라는 문제점으로 인하여 유리기판을 사용할 수 없고, 생산성이 낮다는 단점을 가지고 있다.

낮은 온도에서 비정질 실리콘을 결정화 시키는 새로운 방법으로 금속유도 결정화법이 있다[M. S. Haque, et. al, J. Appl. Phys. 79, 7529(1996)]. 금속유도 결정화 방법은 특정한 종류의 금속을 비정질 실리콘에 접촉하게 하여 비정질 실리콘의 결정화 온도를 낮추는 방법이다. 니켈에 의한 금속유도 결정화는 니켈 실리사이드의 마지막 상인 NiSi₂가 결정화 핵[C. Hayazelden, et. al, J. Appl. Phys. 73, 8279 (1993)]으로 작용하여 결정화를 촉진한다. 실제로 NiSi₂는 실리콘과 같은 구조를 갖으며, 격자상수는 5.406Å으로 실리콘의 5.430Å과 매우 비슷하여, 비정질 실리콘의 결정화 핵으로 작용하여 <111> 방향으로 결정화를 촉진한다 [C.Hayzelden, et. al, Appl. Phys. Lett. 60, 225 (1992)]. 비정질 실리콘의 결정화는 금속 전극을 이용한 N₂, He 등의 플라즈마에 의해 결정화가 촉진된다. 이는 플라즈마에 의해 챔버 내부의 금속원자들이 비정질 실리콘 박막 위에 증착 되어 금속유도 결정화가 일어난다[Tanemasa. Asano, et. al, Jpn. J. Appl. Phys. Vol 36, pp. 1415-1419 (1997)]. 이러한 금속유도 결정화 방법은 어닐링 시간, 어닐링 온도, 금속의 양에 영향을 받는다. 일반적을 금속의 양이 증가함에 따라 결정화 온도는 낮아진다.그러나, 상술한 종래 기술들에 따른 비정질 실리콘을 금속유도 결정화하는 방법은 저온 결정화라는 장점에도 불구하고, 결정화를 위해서는 500℃이상에서 20 시간 이상의 열처리 시간이 필요하므로 양산에 적용하기 어려운 문제점이 있었다. 또한, 금속유도에 의한 결정화시 금속의 양이 많아짐에 따라 효과가 커지지만 이에 따른 금속오염도 커지게 되어 결정화된 실리콘 박막 본래의 특성이 변화되는 문제점이 있었다.

따라서, 본 발명의 목적은 비정질 실리콘을 저온에서 짧은 시간 동안 결정화할 수 있는 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법을 제공함에 있다.본 발명의 다른 목적은 금속에 의해 결정화된 실리콘 박막의 특성이 변하되는 것을 방지할 수 있는 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법을 제공함에 있다.상기와 목적들을 달성하기 위한 본 발명에 따른 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법은 기판 상에 플라즈마 생성에 의해 챔버 내부의 전극에서 이탈된 전이 금속을 증착시켜 결정화 유도층을 형성하는 단계와, 상기 기판에 전기장을 인가하면서 상기 결정화 유도층 상에 비정질실리콘을 증착하는 단계를 구비한다.

도 1은 본 발명의 실시 예를 나타낸 다결정 실리콘의 단면도.

도 2a, 도 2b, 도 2c는 도 1의 다결정 실리콘의 결정화 공정을 나타낸 단면도.

도 3은 본 발명의 실시 예에 의해 520℃에서 결정화된 다결정 실리콘 박막의 라만 스펙트럼.

도 4는 본 발명의 실시 예에 의해 제작된 다결정 실리콘 박막의 전기 전도도.

*도면의 주요 부분에 대한 부호의 명칭

11 : 유리 12 : 절연체

13 : 플라즈마 입자 노출 14 : 전극

15 : 비정질 실리콘

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.도 1은 본 발명의 실시 예를 나타낸 다결정 실리콘(16)의 단면도로, 절연막(12)상에 형성된 다결정 실리콘을 보여주고 있다.유리기판(11)에 절연막(12)이 형성되어 있고, 전압을 가하기 위한 전극(14)이 형성되어 있다. 절연막(12)에 결정화 유도층(13)을 형성한 후에, 전극(14)을 통해 전기장을 가한 상태에서 비정질 실리콘을 형성함과 동시에 다결정 실리콘(16)이 성장한다.상기에서 결정화 유도층(13)은 화학기상증착 장치의 내부를 질소(N2) 혹은 헬륨(He) 가스 등의 불활성 가스 분위기로 만든 후 RF 또는 DC 전압을 인가하여 플라즈마 상태로 만들 때 장치 내의 RF 또는 DC 전압이 인가되는 전극(도시되지 않음)으로 부터 이탈되어 절연막(12)에 증착되므로 형성된다. 이때, RF 또는 DC 플라즈마 세기 및 노출시간을 조절하여, 박막내의 금속 양을 조절하여야 한다. 그리고, 결정화 유도층(13)이 Ni, Mo, Co, Fe, NiAu 등의 전이금속으로 형성되는 데, 이를 위해 화학기상증착장치 내부의 전극은 Ni, Mo, Co, Fe, NiAu 등의 전이금속의 금속봉 및 금속편으로 형성되어야 한다.도 2a, 도 2b, 도 2c는 도 1의 다결정 실리콘의 결정화 공정을 나타낸 것이다.도 2a를 참조하면, 유리기판(11)에 1000Å 정도의 두께를 가지는 절연막(12)을 형성한다. 절연막(12)은 이 후 공정 중 유리기판(11)에서 불순물이 확산되는 것을 방지하는 것으로 PECVD 방법으로 실리콘 산화막을 증착하므로써 형성된다. 이 절연막(12) 위에 전극(14)을 형성한다. 상기에서 전극(14)은 절연막(12) 위의 전 표면에 Ni 또는 Mo 등의 도전성 금속을 증착하고 포토리쏘그래피 방법으로 패터닝하므로써 형성된다.도 2b를 참조하면, 화학기상증착장치의 챔버 내부를 질소(N2) 혹은 헬륨(He) 가스 분위기로 만든 후 챔버 내부의 전극(도시되지 않음)에 RF 전압 또는 DC 전압을 플라즈마를 발생시킨다. 이 때, 전극을 이루는 금속 입자가 플라즈마에 이탈되어 절연막(12)에 증착되므로 결정화 유도층(13)이 형성된다. 상기에서 결정화 유도층(13)은 절연막(12)을 플라즈마 상태에서 0.1초부터 1,000초 동안 노출시켜 Ni, Mo, Co, Fe, NiAu 등의 전이금속으로 0.01Å에서 10Å 정도의 두께로 형성된다.도 2c를 참조하면, 전극(14) 사이에 1~100V/cm 정도의 전기장을 인가하면서 결정화 유도층(13) 상에 비정질 실리콘을 5~1000Å 정도의 두께로 증착한다. 이 때, 증착되는 비정질 실리콘의 하부 표면은 결정화 유도층(13)을 이루는 금속과 결합하여 실리사이드가 형성되는 데, 이 실리사이드에 의해 결정화를 가속시키는 금속유도 결정화가 일어나 비정질 실리콘은 증착 되는 동시에 다결정 실리콘(15)으로 결정화된다. 비정질 실리콘층은 증착과 동시에 결정화되어 다결정실리콘(15)으로 변화되기 때문에 비정질 실리콘의 증착이 끝난 후, 10분 이내에 실리콘 막 전체의 결정화가 이루어진다.

도 3은 본 발명의 실시 예에 따라 520℃에서 결정화된 다결정 실리콘의 라만 스펙트럼이다. 이때 플라즈마는 Rf 플라즈마를 사용하였으며, 플라즈마 전력은 80W, 여기 가스로는 질소를 사용하였고, 기판 양단에 최대 6.5V/cm의 전기장을 가하였다. 결정질에 의한 라만피크는 ~520cm^-1부근의 TO(transverse optical) 포논 모드(phonon mode)에 의한 날카로운 피크와 ~500cm^-1부근의 미세 결정입자에 의한 넓은 피크가 나타나고 있다. 결정화도는 90.5%, 반측폭은 9.8cm^-1이다.

도 4는 본 발명의 실시 예에 의해 제작된 다결정 실리콘 박막의 전기 전도도 특성이다. RF 전력 80W로 20분 플라즈마 노출 후, 실리콘 양단에 6.5V/cm의 전기장을 가해주면서 520℃에서 10분간 결정화하였다. 결정화된 다결정 실리콘 박막의 전기전도도 활성화 에너지는 0.63eV이며, 결정화 후 암전기전도도는 10^-6S/cm이다. 호핑(hopping) 전도는 나타나고 있지 않으며, ELA(eximer laser annealing) poly-Si 과 같은 활성화된 형태(activated form)를 나타낸다.

본 발명은 플라즈마 입자 노출에 의해 형성한 금속층을 실리콘 층의 하부에 형성하여, 520℃ 이하에서 비정질 실리콘의 형성 중에 결정화가 시작되어 10분 이내의 짧은 열처리시간 동안에 박막 전체가 완전히 결정화가 되었다. 플라즈마 노출 시간에 따라 박막내의 금속 양을 조절하여 결정화된 박막내의 금속오염을 줄였으며, 두께에 관계없이 다결정 실리콘을 형성할 수 있으므로 수㎛ 두께의 다결정질실리콘을 제작할 수 있다.

Claims (6)

1. 기판 상에 플라즈마 생성에 의해 챔버 내부의 전극에서 이탈된 전이 금속을 증착시켜 결정화 유도층을 형성하는 단계와,

   플라즈마가 없는 상태에서 상기 기판양단에 전기장을 인가하면서 상기 결정화 유도층 상에 비정질실리콘을 증착하는 단계를 구비하는 것을 특징으로 하는 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법.
2. 제 1항에 있어서, 상기 결정화 유도층을 0.01Å-10Å의 두께로 형성하는 것을 특징으로 하는 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법.
3. 제 1항에 있어서 상기 전기장의 세기가 1~100V/cm인 것을 특징으로 하는 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법.
4. 제 1항에 있어서 상기 결정화 유도층을 형성하기 위한 상기 챔버 내부의 전극이 전이금속인 것을 특징으로 하는 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법.
5. 제 7항에 있어서 상기 챔버 내부의 전극이 Ni, Mo, Co, Fe, NiAu으로 이루어진 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법.
6. 제 1항에 있어서 상기 결정화 유도층을 0.1초부터 1,000초 동안 플라즈마에 노출시켜 형성하는 것을 특징으로 하는 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법.