KR20000052007A - 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법 - Google Patents

전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법 Download PDF

Info

Publication number
KR20000052007A
KR20000052007A KR1019990002776A KR19990002776A KR20000052007A KR 20000052007 A KR20000052007 A KR 20000052007A KR 1019990002776 A KR1019990002776 A KR 1019990002776A KR 19990002776 A KR19990002776 A KR 19990002776A KR 20000052007 A KR20000052007 A KR 20000052007A
Authority
KR
South Korea
Prior art keywords
plasma
substrate
silicon
crystallizing
amorphous
Prior art date
Application number
KR1019990002776A
Other languages
English (en)
Other versions
KR100316270B1 (ko
Inventor
장진
김성훈
Original Assignee
장진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장진 filed Critical 장진
Priority to KR1019990002776A priority Critical patent/KR100316270B1/ko
Priority to US09/493,201 priority patent/US6451637B1/en
Publication of KR20000052007A publication Critical patent/KR20000052007A/ko
Application granted granted Critical
Publication of KR100316270B1 publication Critical patent/KR100316270B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

저온 다결정 실리콘은 형성온도가 낮아 제조단가가 낮고, 대면적화가 가능하다. 저온 결정화 방법인 금속유도 결정화는 특정한 종류의 금속을 비정질 실리콘에 접촉시켜 낮은 온도에서 결정화를 유도할 수 있다. 금속 유도 결정화는 저온 결정화라는 장점에도 불구하고, ~500℃에서 20여시간 정도의 많은 결정화시간이 요구된다. 본 발명은 플라즈마를 이용하여 전기장하에서 비정질막의 형성 중에 결정화한 다결정 실리콘에 관한 것으로 결정화가 비정질막 형성 중에 시작하여 비정질막의 형성이 완료된 이후 10분 이내에 끝나며, 결정화 온도는 520℃이하이다. 비정질 실리콘의 결정화 속도를 빨리 하기 위하여 기판 양단에 전기장을 가한 상태에서 비정질막을 형성한다. 상기 방법으로 제작된 다결정 실리콘 박막은 박막트랜지스터와 태양전지에 응용될 수 있다.

Description

전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법{DEPOSITION METHOD OF POLYCRYSTALLINE SILICON USING AN ELECTRIC FIELD AND RF PLASMA.}
본 발명은 플라즈마 입자와 전기장을 이용하여 비정질막이 형성 중에 결정화한 다결정 실리콘(polycrystallne silicon)에 관한 것이다. 본 발명의 목적은 비정질 실리콘 막의 결정화 시간 및 결정화 온도를 낮추는 데에 있다. 또한 플라즈마의 밀도 및 노출 시간을 조절하고, 기판에 플라즈마를 먼저 노출하여 결정화된 실리콘 박막표면의 금속오염을 감소시키는데 있다.
저온 다결정 실리콘은 형성온도가 낮아 제조단가가 낮고, 대면적화가 가능하며 성능 면에서 고온 다결정 실리콘과 대등하다. 이러한 저온의 다결정 실리콘을 형성하는 방법으로는 고상 결정화방법(solid phase crystallization ; SPC), 레이저 결정화법(laser crystallization) 등이 있다. 레이저를 이용한 결정화 방법은 400℃ 이하의 저온결정화가 가능하고 [Hiroyaki Kuriyama, et. al, Jpn. J. Appl. Phys. 31, 4550 (1992)] 우수한 특성을 갖는 장점이 있으나, 결정화가 불균일하게 일어나고 고가의 장비와 낮은 생산성으로 인하여 대면적의 기판 위에 다결정 실리콘을 제작하는 경우에 적합하지 않다. 또한 고상 결정화 방법은 저가의 장비를 사용하여 균일한 결정질을 얻을 수 있으나, 높은 결정화온도와 장시간이라는 문제점으로 인하여 유리기판을 사용할 수 없고, 생산성이 낮다는 단점을 가지고 있다.
낮은 온도에서 비정질 실리콘을 결정화 시키는 새로운 방법으로 금속유도 결정화법이 있다[M. S. Haque, et. al, J. Appl. Phys. 79, 7529(1996)]. 금속유도 결정화 방법은 특정한 종류의 금속을 비정질 실리콘에 접촉하게 하여 비정질 실리콘의 결정화 온도를 낮추는 방법이다. 니켈에 의한 금속유도 결정화는 니켈 실리사이드의 마지막 상인 NiSi2가 결정화 핵[C. Hayazelden, et. al, J. Appl. Phys. 73, 8279 (1993)]으로 작용하여 결정화를 촉진한다. 실제로 NiSi2는 실리콘과 같은 구조를 갖으며, 격자상수는 5.406Å으로 실리콘의 5.430Å과 매우 비슷하여, 비정질 실리콘의 결정화 핵으로 작용하여 <111> 방향으로 결정화를 촉진한다 [C.Hayzelden, et. al, Appl. Phys. Lett. 60, 225 (1992)]. 비정질 실리콘의 결정화는 금속 전극을 이용한 N2, He 등의 플라즈마에 의해 결정화가 촉진된다. 이는 플라즈마에 의해 챔버 내부의 금속원자들이 비정질 실리콘 박막 위에 증착 되어 금속유도 결정화가 일어난다[Tanemasa. Asano, et. al, Jpn. J. Appl. Phys. Vol 36, pp. 1415-1419 (1997)]. 이러한 금속유도 결정화 방법은 어닐링 시간, 어닐링 온도, 금속의 양에 영향을 받는다. 일반적을 금속의 양이 증가함에 따라 결정화 온도는 낮아진다.
금속유도 결정화는 저온 결정화라는 장점에도 불구하고, 결정화를 위해서는 500℃이상에서 20 시간 이상의 열처리 시간이 필요하다. 여전히 양산에 적용하기에는 결정화 온도가 높고, 긴 열처리 시간이 요구된다. 또한 금속의 양이 많아짐에 따라 금속유도 결정화 효과는 증가하지만 이에 따른 금속오염 문제도 점점 커지게 되어 결정화된 실리콘 박막내의 금속에 의한 오염으로 실리콘 박막 본래의 특성이 변화한다. 따라서 결정화를 위한 열처리 시간과 온도를 낮추고, 금속유도 결정화된 실리콘 박막내의 금속오염을 줄이는 것이 매우 중요한다.
도 1은 본 발명의 실시 예를 나타낸 다결정 실리콘의 단면도.
도 2는 본 발명에 의한 전기장과 플라즈마를 이용한 절연막/기판, 플라즈마 입자 노출/절연막/기판, 플라즈마 입자 노출/비정질 실리콘/절연막/기판 구조의 단면도.
도 3은 본 발명의 실시 예에 의해 520℃에서 결정화된 다결정 실리콘 박막의 라만 스펙트럼.
도 4는 본 발명의 실시 예에 의해 제작된 다결정 실리콘 박막의 전기 전도도.
*도면의 주요 부분에 대한 부호의 명칭
11 : 유리 12 : 절연체
13 : 플라즈마 입자 노출 14 : 전극
15 : 비정질 실리콘 16 : 다결정 실리콘
상기와 같은 목적을 달성하기 위한 본 발명에 따른 다결정 실리콘의 특징은 전기장과 플라즈마 입자를 이용하여 박막의 결정화를 촉진시켜 낮은 온도에서 비정질 실리콘의 형성 중에 결정화를 시작하여 결정화시간을 줄이는데 있다. 먼저, 석영이나 유리 또는 산화막 등의 절연기판상에 RF 또는 DC 플라즈마를 노출시킨 후, 전기장을 가해주면서 비정질 실리콘 박막의 형성 중에 결정화한다.
질소(N2) 혹은 헬륨(He) 가스를 사용하여 절연기판상에 Ni 등의 금속으로 형성된 전극에 RF전압을 인가하면 플라즈마가 형성된다. 플라즈마에 노출된 기판에 전기장을 가하면서 실리콘을 증착하면 실리콘의 증착 중에 결정화된 다결정 실리콘 반도체 층을 형성한다. 이때 RF 또는 DC 플라즈마 세기 및 노출시간을 조절하여, 박막내의 금속 양을 조절하며, 기판을 플라즈마에 노출시킨 후 플라즈마가 없는 상태에서 기판 양단에 전압을 가해준다. 기판 양단에 전기장을 가하기 위하여 금속판를 기판 위의 양단에 두어 전극으로 사용한다. 플라즈마에 의해 특정 금속만이 기판 위에 증착되기 위하여, 챔버 내부에 금속봉 또는 금속판을 통해 플라즈마를 생성시킨다. 이때 금속물질로는 Ni, Mo, Co, Fe, NiAu 등의 전이금속을 사용한다.
도 1은 본 발명의 실시 예를 나타낸 다결정 실리콘(16)의 단면도로, 절연막(12)상에 형성된 다결정 실리콘을 보여주고 있다.
유리기판(11)에 절연막(12)이 형성되어 있고, 전압을 가하기 위한 전극(14)이 형성되어 있다. 절연막(12)에 플라즈마 입자 노출(13)을 한 후에, 전극(14)을 통해 전기장을 가한 상태에서 비정질 실리콘을 형성함과 동시에 다결정 실리콘(16)이 성장한다.
도 2a, 도 2b, 도 2c는 도 1의 다결정 실리콘의 결정화 공정을 나타낸 것이다.
도 2a를 참조하면, 유리기판(11)에 1000Å 정도의 두께를 가지는 절연막(12)을 형성하여 유리기판(11)에서 불순물이 확산되는 것을 막아 주며 절연막(12)은 PECVD 방법으로 형성할 수 있으며 실리콘 산화막이 주로 이용된다. 이 절연막(12) 위에 실리콘에 전압을 인가시키기 위한 전극(14)을 형성한다.
도 2b를 참조하면, 절연막(12)을 Ni 등의 금속으로 형성된 전극에 RF 전압을 인가하여 형성된 플라즈마 입자 노출(13)과정을 행한다. 플라즈마 입자 노출(13)과정은 플라즈마를 형성하기 위한 전극을 이루는 금속으로 절연막(12)위에 두께 0.01Å에서 10Å의 금속층을 형성하여 금속유도 결정화를 일으키기 위함이다.
도 2c를 참조하면, RF 전력을 인가하여 형성된 플라즈마 입자 노출(13)과정을 거친 절연막(12)위에 비정질 실리콘(15)이 100Å정도 증착한 상태에서 전극(14)을 통해 1~100V/cm의 전기장을 가한 상태에서 비정질 실리콘(15)을 증착한다. 이 비정질 실리코(15)이 형성되면서 하부의 실리콘은 플라즈마 입자 노출(13)에 의해 형성된 금속과 결합하여 실리사이드를 형성하고, 이 실리사이드가 결정화를 가속시키는 금속유도 결정화가 일어나 비정질 실리콘(15)이 증착 되는 동시에 다결정 실리콘(16)으로 결정화된다. 비정질 실리콘(15)층의 성장과 동시에 다결정 실리콘(16)으로 변화되기 때문에 비정질 실리콘(15)의 증착이 끝난 후, 10분 이내에 실리콘 막 전체의 결정화가 이루어진다.
도 3은 본 발명의 실시 예에 따라 520℃에서 결정화된 다결정 실리콘의 라만 스펙트럼이다. 이때 플라즈마는 Rf 플라즈마를 사용하였으며, 플라즈마 전력은 80W, 여기 가스로는 질소를 사용하였고, 기판 양단에 최대 6.5V/cm의 전기장을 가하였다. 결정질에 의한 라만피크는 ~520cm-1부근의 TO(transverse optical) 포논 모드(phonon mode)에 의한 날카로운 피크와 ~500cm-1부근의 미세 결정입자에 의한 넓은 피크가 나타나고 있다. 결정화도는 90.5%, 반측폭은 9.8cm-1이다.
도 4는 본 발명의 실시 예에 의해 제작된 다결정 실리콘 박막의 전기 전도도 특성이다. RF 전력 80W로 20분 플라즈마 노출 후, 실리콘 양단에 6.5V/cm의 전기장을 가해주면서 520℃에서 10분간 결정화하였다. 결정화된 다결정 실리콘 박막의 전기전도도 활성화 에너지는 0.63eV이며, 결정화 후 암전기전도도는 10-6S/cm이다. 호핑(hopping) 전도는 나타나고 있지 않으며, ELA(eximer laser annealing) poly-Si 과 같은 활성화된 형태(activated form)를 나타낸다.
본 발명은 플라즈마 입자 노출에 의해 형성한 금속층을 실리콘 층의 하부에 형성하여, 520℃ 이하에서 비정질 실리콘의 형성 중에 결정화가 시작되어 10분 이내의 짧은 열처리시간 동안에 박막 전체가 완전히 결정화가 되었다. 플라즈마 노출 시간에 따라 박막내의 금속 양을 조절하여 결정화된 박막내의 금속오염을 줄였으며, 두께에 관계없이 다결정 실리콘을 형성할 수 있으므로 수㎛ 두께의 다결정질 실리콘을 제작할 수 있다.

Claims (11)

  1. 기판 위에 다결정 실리콘을 증착하기 위하여 기판이 플라즈마 입자에 노출된 단계와, 플라즈마 입자에 노출된 기판 위에 전기장을 인가한 상태에서 비정질 실리콘을 증착 하는 단계로 이루어지는 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  2. 기판 위에 비정질막을 증착 중에 결정화시키기 위하여 기판 위의 얇은 비정질막 위에 플라즈마 입자를 노출시키는 단계와 플라즈마에 노출된 기판에 전기장을 인가한 상태에서 비정질막이 증착 되는 단계로 이루어지는 것을 특징으로 하는 비정질 실리콘을 결정화하는 방법.
  3. 제 1항 내지 제 2항에 있어서,
    기판이 부분적으로 플라즈마 입자에 노출되는 것을 특징으로 하는 비정질 막을 결정화시키는 방법.
  4. 제 1항, 제 2항, 제 3항에 있어서,
    플라즈마 입자에 노출된 기판에 증착된 금속층의 두께가 0.01Å에서 10Å인 것을 특징으로 하는 비정질 막을 결정화시키는 방법.
  5. 제 1항, 제 2항 내지 제 3항에 있어서,
    전기장의 세기가 1~100V/cm인 것을 특징으로 하는 비정질 막을 결정화시키는 방법
  6. 제 1항, 제 2항 내지 제 3항에 있어서,
    기판온도가 300~1,000℃인 것을 특징으로 하는 비정질 막을 결정화시키는 방법.
  7. 제 1항, 제 2항 내지 제 3항에 있어서,
    플라즈마 형성시 금속 입자를 얻기 위한 전극이 전이금속인 것을 특징으로 하는 비정질막을 결정화시키는 방법.
  8. 제 7항에 있어서,
    플라즈마 형성시 금속입자를 얻기 위하여 전극이 니켈 또는 니켈합금인 것을 특징으로 하는 비정질 막을 결정화시키는 방법
  9. 제 1항, 제 2항 내지 제 3항에 있어서,
    플라즈마 입자에 노출된 시간이 0.1초부터 1,000초인 것을 특징으로 하는 비정질 막을 결정화시키는 방법
  10. 제 1항, 제 2항 내지 제 3항에 있어서,
    비정질 막이 비정질 실리콘인 것을 특징으로 하는 비정질 막을 결정화시키는 방법
  11. 제 2항에 있어서,
    기판위의 얇은 비정질 막의 두께가 5Å에서 1000Å인 것을 특징으로 하는 비정질 막을 결정화시키는 방법
KR1019990002776A 1998-07-10 1999-01-28 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법 KR100316270B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990002776A KR100316270B1 (ko) 1999-01-28 1999-01-28 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
US09/493,201 US6451637B1 (en) 1998-07-10 2000-01-28 Method of forming a polycrystalline silicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990002776A KR100316270B1 (ko) 1999-01-28 1999-01-28 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20000052007A true KR20000052007A (ko) 2000-08-16
KR100316270B1 KR100316270B1 (ko) 2001-12-12

Family

ID=19572651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002776A KR100316270B1 (ko) 1998-07-10 1999-01-28 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR100316270B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366960B1 (ko) * 2000-08-31 2003-01-09 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100434313B1 (ko) * 2001-04-23 2004-06-05 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 방법
KR100593267B1 (ko) * 2004-03-24 2006-07-13 네오폴리((주)) 결정질 실리콘 박막트랜지스터의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645258A (ja) * 1992-07-23 1994-02-18 Matsushita Electric Ind Co Ltd 非晶質半導体薄膜の製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366960B1 (ko) * 2000-08-31 2003-01-09 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100434313B1 (ko) * 2001-04-23 2004-06-05 엘지.필립스 엘시디 주식회사 비정질 실리콘의 결정화 방법
KR100593267B1 (ko) * 2004-03-24 2006-07-13 네오폴리((주)) 결정질 실리콘 박막트랜지스터의 제조 방법

Also Published As

Publication number Publication date
KR100316270B1 (ko) 2001-12-12

Similar Documents

Publication Publication Date Title
US6524662B2 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
KR100797018B1 (ko) 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
US5624873A (en) Enhanced crystallization of amorphous films
US20060286780A1 (en) Method for forming silicon thin-film on flexible metal substrate
KR100480367B1 (ko) 비정질막을결정화하는방법
KR100316270B1 (ko) 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법
US6818059B2 (en) Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
KR100469503B1 (ko) 비정질막을결정화하는방법
KR100413473B1 (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
US6451637B1 (en) Method of forming a polycrystalline silicon film
KR100365328B1 (ko) 플라즈마를이용한비정질막의결정화장비
KR100769201B1 (ko) 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
KR20000008069A (ko) 플라즈마를 이용한 비정질 막의 결정화 방법
KR20000008068A (ko) 전계와 플라즈마를 이용한 비정질 막의 결정화 방법
KR100365327B1 (ko) 전계와플라즈마를이용한비정질막의결정화장비
JPH06232117A (ja) 絶縁膜の形成方法とこれによる半導体装置の製法
JP4031021B2 (ja) 薄膜トランジスタの作製方法
KR100371096B1 (ko) 플라즈마와 전계를 이용한 비정질막의 결정화 장비 및 결정화방법
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
JP3065528B2 (ja) 半導体装置
JP4001281B2 (ja) 絶縁ゲイト型電界効果薄膜トランジスタの作製方法
JP4660744B2 (ja) 半導体薄膜作製方法
JP3160269B2 (ja) 半導体装置の作製方法
KR20130080106A (ko) 실리콘 결정화 및 알루미늄 동시 도핑 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
N231 Notification of change of applicant
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 18

EXPY Expiration of term