JP4031021B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法 Download PDFInfo
- Publication number
- JP4031021B2 JP4031021B2 JP2006312400A JP2006312400A JP4031021B2 JP 4031021 B2 JP4031021 B2 JP 4031021B2 JP 2006312400 A JP2006312400 A JP 2006312400A JP 2006312400 A JP2006312400 A JP 2006312400A JP 4031021 B2 JP4031021 B2 JP 4031021B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- silicon film
- hydrogen
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、水素または水素を主成分気体( 残りはアルゴン等の不活性気体) 雰囲気中における不純物濃度5×1018cm-3以下の半導体タ−ゲットをスパッタさせることによって、7×1019cm-3以下好ましくは1×1019cm-3以下の酸素濃度のアモルファス半導体を熱結晶化させることにより、7 ×1019cm-3以下の酸素濃度の格子歪を有するマイクロクリスタル構造の半導体を用いた半導体装置に関するものである。
減圧CVD 法によって非単結晶半導体膜を得る場合、大面積基板に均一に成膜するのは困難であるという問題がある。
本発明は、工業的に量産生のよいスパッタ法により得られた緻密な自然酸化をしない非単結晶半導体を熱結晶化させることによって格子歪を有する微結晶半導体を得ることを発明の目的とする。そしてそれを絶縁ゲイト型電界効果半導体装置の活性領域、特にチャネル形成領域に用いることを目的としている。
本発明は、平均の結晶粒径が5〜400 Åと小さく、かつその中の水素含有量は5原子%以下である。特に不純物としての酸素は7×1019cm-3またはそれ以下好ましくは1×1019cm-3以下とすることに特長を有する。そしてそれぞれの微結晶に格子歪をもたせることにより、ミクロにそれの結晶界面が互いに強く密接し、結晶粒界でのキャリアにとってのバリアを消滅させんとしている。
O2 100 %雰囲気 成膜温度 150 ℃ RF(13.56MHz)出力 400W 圧力 0.5 Pa 単結晶シリコンをターゲットに使用
成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Paとし、ターゲットは高純度Siターゲットを用いた。
もちろん、ゲルマニウムにおいては、またはシリコンとゲルマニウムとの化合物半導体である場合にはアニ−ル温度を約100 ℃下げることができた。
成膜条件は、水素分圧比20〜99%以上( 本実施例では80%) 、アルゴン分圧比80〜0%( 本実施例では19%) 、PH3 分圧比0.1 %〜10%( 実施例では1%) の雰囲気中において、 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Paであり、ターゲットとして単結晶( 酸素濃度1×1018cm-3)Si をターゲットとして用いた。
この後ゲート領域パターニングを行い図1(b)の形状を得た。
酸素雰囲気 100% 圧力0.5pa, 成膜温度100 ℃ RF(13.56MHz)出力400W 単結晶シリコンのターゲットまたは合成石英のターゲット使用した。
また本実施例において作製した薄膜トランジスタ図1(e) のチャンネル部(17)の大きさは100×100μm の大きさである。
とし、他は実施例1と同様な方法によって作製したものである。酸素濃度は2×1020cm-3を有していた。
とし、他は実施例1と同様な方法によって作製したものである。成膜中の酸素濃度は7×1019cm-3を有していた。
とし、他は実施例1と同様な方法によって作製したものである。成膜中の酸素濃度は3×1019cm-3を有していた。
とし、他は実施例1と同様な方法によって作製したものである。成膜中の酸素濃度は1×1019cm-3を有していた。
図2は完成した本実施例1〜5のチャネル部(第6図eの(17)におけるキャリアの移動度μ(FIELD MOBILITY)とスパッタ時における水素分圧比( PH /PTOTA=H2/(H2+Ar))の関係をグラフ化したものである。
図2におけるプロット点と実施例との対応関係を以下に表1として示す。
図3はしきい値電圧とスパッタ時における水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化したものである。
しきい値電圧が低いほど薄膜トランジスタを動作させる動作電圧、すなわちゲイト電圧が低くてよいことになり、デバイスとしての良好な特性が得られることを考えると、図3の結果は、水素の分圧比の高い20%以上条件のスパッタ法によって、スレッシュホ−ルド電圧8V以下のノ−マリオフの状態を得ることができる。即ち、チャネル形成領域となる図1(a)の(13)に示されるa-Si膜を得て、このa-Si膜を再結晶化させることによって得られる微結晶珪素半導体層を用いたデバイス(本実施例では薄膜トランジスタ)は良好な電気的特性を示すことがわかる。
ID=(W/L) μC(VG-VT)VD (Solid.State electronics.Vol.24.No.11.pp.1059.1981.Printed in Britain) 上式において、Wはチャンネル幅、Lはチャネル長、μはキャリアの移動度、Cはゲイト酸化膜の静電容量、VGはゲート電圧、VTはしきい値電圧として定着している。
これは真性半導体のみならずPまたはN型の半導体であってもよい。
12・・・酸化珪素膜
13・・・微結晶半導体の活性層
14・・・n+ a-Si膜
15・・・ゲート酸化膜
16・・・アルミ電極
17・・・チャネル形成領域
S・・・・・ソ−ス電極
G・・・・・ゲイト電極
D・・・・・ドレイン電極
Claims (5)
- 平均結晶粒径が5〜400Åであり、電子移動度が5〜300cm2/Vsecであり、酸素濃度が7×1019cm−3以下であり、ラマンスペクトルのピークが520cm−1より低波数側にずれた格子歪みを有する微結晶シリコン膜を用いた薄膜トランジスタの作製方法であって、
成膜条件を、RF周波数が500Hz〜100GHzの範囲とし、RF出力が100W〜10MWの範囲とし、雰囲気を水素含有比20〜100%、アルゴン含有比を80〜0%とし、成膜温度が室温〜500℃の範囲としたスパッタ法により、酸素濃度が7×1019cm−3以下の非晶質シリコン膜を形成し、
前記非晶質シリコン膜を水素雰囲気中又は不活性雰囲気内において450〜700℃の温度で加熱することによって前記微結晶シリコン膜を形成し、
前記微結晶シリコン膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成した後、
熱アニールを行うことを特徴とする薄膜トランジスタの作製方法。 - 平均結晶粒径が5〜400Åであり、電子移動度が5〜300cm2/Vsecであり、酸素濃度が7×1019cm−3以下であり、ラマンスペクトルのピークが520cm−1より低波数側にずれた格子歪みを有する微結晶シリコン膜を用いた薄膜トランジスタの作製方法であって、
ガラス基板上に酸化珪素膜を形成し、
前記酸化珪素膜上に、成膜条件を、RF周波数が500Hz〜100GHzの範囲とし、RF出力が100W〜10MWの範囲とし、雰囲気を水素含有比20〜100%とし、アルゴン含有比を80〜0%、成膜温度が室温〜500℃の範囲としたスパッタ法により、酸素濃度が7×1019cm−3以下の非晶質シリコン膜を形成し、
前記非晶質シリコン膜を水素雰囲気中又は不活性雰囲気内において450〜700℃の温度で加熱することによって前記微結晶シリコン膜を形成し、
前記微結晶シリコン膜を覆うようにゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成した後、
熱アニールを行うことを特徴とする薄膜トランジスタの作製方法。 - 平均結晶粒径が5〜400Åであり、電子移動度が5〜300cm2/Vsecであり、酸素濃度が7×1019cm−3以下であり、ラマンスペクトルのピークが520cm−1より低波数側にずれた格子歪みを有する微結晶シリコン膜を用いた薄膜トランジスタの作製方法であって、
成膜条件を、RF周波数が500Hz〜100GHzの範囲とし、RF出力が100W〜10MWの範囲とし、雰囲気を水素含有比20〜100%、アルゴン含有比を80〜0%とし、成膜温度が室温〜500℃の範囲としたスパッタ法により、酸素濃度が7×1019cm−3以下の非晶質シリコン膜を形成し、
前記非晶質シリコン膜を水素雰囲気中又は不活性雰囲気内において450〜700℃の温度で加熱することによって前記微結晶シリコン膜を形成し、
前記微結晶シリコン膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成した後、
水素熱アニールを行うことを特徴とする薄膜トランジスタの作製方法。 - 平均結晶粒径が5〜400Åであり、電子移動度が5〜300cm2/Vsecであり、酸素濃度が7×1019cm−3以下であり、ラマンスペクトルのピークが520cm−1より低波数側にずれた格子歪みを有する微結晶シリコン膜を用いた薄膜トランジスタの作製方法であって、
ガラス基板上に酸化珪素膜を形成し、
前記酸化珪素膜上に、成膜条件を、RF周波数が500Hz〜100GHzの範囲とし、RF出力が100W〜10MWの範囲とし、雰囲気を水素含有比20〜100%、アルゴン含有比を80〜0%とし、成膜温度が室温〜500℃の範囲としたスパッタ法により、酸素濃度が7×1019cm−3以下の非晶質シリコン膜を形成し、
前記非晶質シリコン膜を水素雰囲気中又は不活性雰囲気内において450〜700℃の温度で加熱することによって前記微結晶シリコン膜を形成し、
前記微結晶シリコン膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成した後、
水素熱アニールを行うことを特徴とする薄膜トランジスタの作製方法。 - 請求項3又は請求項4において、
前記水素熱アニールは、375℃で行うことを特徴とする薄膜トランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312400A JP4031021B2 (ja) | 2006-11-20 | 2006-11-20 | 薄膜トランジスタの作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006312400A JP4031021B2 (ja) | 2006-11-20 | 2006-11-20 | 薄膜トランジスタの作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002370377A Division JP4001281B2 (ja) | 2002-12-20 | 2002-12-20 | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123912A JP2007123912A (ja) | 2007-05-17 |
JP4031021B2 true JP4031021B2 (ja) | 2008-01-09 |
Family
ID=38147318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006312400A Expired - Lifetime JP4031021B2 (ja) | 2006-11-20 | 2006-11-20 | 薄膜トランジスタの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4031021B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101009429B1 (ko) * | 2008-04-23 | 2011-01-19 | 주식회사 엔씰텍 | 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법 |
-
2006
- 2006-11-20 JP JP2006312400A patent/JP4031021B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007123912A (ja) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
US5210050A (en) | Method for manufacturing a semiconductor device comprising a semiconductor film | |
KR100306527B1 (ko) | 박막반도체장치의제조방법,박막반도체장치 | |
JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3054186B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP3054187B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JPH04152640A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP4001281B2 (ja) | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 | |
JP3065528B2 (ja) | 半導体装置 | |
JP3153202B2 (ja) | 半導体装置の作製方法 | |
JP3142836B2 (ja) | 半導体装置 | |
JP4138719B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
JP3030366B2 (ja) | 半導体作製方法 | |
JP3614333B2 (ja) | 絶縁ゲイト型電界効果トランジスタ作製方法 | |
JP2864623B2 (ja) | 半導体装置の製造方法 | |
JP3160269B2 (ja) | 半導体装置の作製方法 | |
JP3397760B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3241705B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2001053291A (ja) | 半導体および半導体装置 | |
JP2001035791A (ja) | 半導体装置の作製方法 | |
JP3614331B2 (ja) | 結晶性珪素膜の形成方法 | |
JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2001053289A (ja) | 薄膜トランジスタの作製方法 | |
JP3051363B2 (ja) | 半導体装置の作製方法 | |
JP2003249450A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |