JP4001281B2 - 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 - Google Patents
絶縁ゲイト型電界効果薄膜トランジスタの作製方法 Download PDFInfo
- Publication number
- JP4001281B2 JP4001281B2 JP2002370377A JP2002370377A JP4001281B2 JP 4001281 B2 JP4001281 B2 JP 4001281B2 JP 2002370377 A JP2002370377 A JP 2002370377A JP 2002370377 A JP2002370377 A JP 2002370377A JP 4001281 B2 JP4001281 B2 JP 4001281B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- film transistor
- field effect
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
本発明は、格子歪を有するマイクロクリスタル構造の半導体を用いた半導体装置に関するものである。
【0002】
〔発明の概要〕
本発明は、水素または水素を主成分気体( 残りはアルゴン等の不活性気体) 雰囲気中における不純物濃度5×1018cm-3以下の半導体タ−ゲットをスパッタさせることによって、7×1019cm-3以下好ましくは1×1019cm-3以下の酸素濃度のアモルファス半導体を熱結晶化させることにより、7 ×1019cm-3以下の酸素濃度の格子歪を有するマイクロクリスタル構造の半導体を用いた半導体装置に関するものである。
【0003】
【従来の技術】
従来、多結晶半導体装置は、減圧CVD 法によって550 〜900 ℃の温度で形成されることにより多結晶半導体膜を得て、この多結晶半導体膜を用いて作製されていた。
【0004】
またプラズマCVD 法によりマイクロクリスタルを形成することが知られている。
【0005】
【従来技術の問題点】
減圧CVD 法によって非単結晶半導体膜を得る場合、大面積基板に均一に成膜するのは困難であるという問題がある。
【0006】
またプラズマCVD 法によってマイクロクリスタルを形成した場合、その成膜工程に時間がかかるという問題があった。また大気中に放置しておくと自然酸化がおき、膜そのものが緻密でないという問題があった。
【0007】
【発明の目的】
本発明は、工業的に量産生のよいスパッタ法により得られた緻密な自然酸化をしない非単結晶半導体を熱結晶化させることによって格子歪を有する微結晶半導体を得ることを発明の目的とする。そしてそれを絶縁ゲイト型電界効果半導体装置の活性領域、特にチャネル形成領域に用いることを目的としている。
【0008】
【発明の構成】
本発明は、平均の結晶粒径が5〜400 Åと小さく、かつその中の水素含有量は5原子%以下である。特に不純物としての酸素は7×1019cm-3またはそれ以下好ましくは1×1019cm-3以下とすることに特長を有する。そしてそれぞれの微結晶に格子歪をもたせることにより、ミクロにそれの結晶界面が互いに強く密接し、結晶粒界でのキャリアにとってのバリアを消滅させんとしている。
【0009】
このため、単に格子歪のない多結晶の結晶粒界では、酸素等がそこに偏析し障壁( バリア) がキャリアの移動を阻害するが、本発明においては、かかる格子歪により、バリアがないまたは無視できる程度であるため、電子の移動度も5〜300cm2/Vsec と桁違いに優れた特長を有せしめた。
【0010】
本発明は、水素または水素と不活性気体とを水素を主成分として有する雰囲気中における基板上へのスパッタ法による非晶質性( アモルファスまたはそれにきわめて近い) 半導体膜( 以下a−Siという) の成膜工程と、前記スパッタ法によって得た非晶質性の半導体膜を450 〜700 ℃、代表的には600 ℃の温度で結晶化させる工程を有することにより得た。
【0011】
【実施例】
【0012】
(実施例1)
本実施例は、マグネトロン型RF(高周波)スパッタ装置によって作製したa-Si膜を熱結晶化させて、格子歪を有せしめるとともに、その平均結晶粒径を5〜400 Åと小さく、また含有水素の量は5原子%以下であり、かつ不純物としての酸素は7×1019cm-3以下、好ましくは1×1019cm-3以下の準結晶(セミアモルファス Quasi-crystalまたはSemi-amrphasともいう)の半導体層を形成した。この微結晶珪素半導体層を用い、薄膜トランジス
タを作製した。
【0013】
図1に本実施例において作製した薄膜トランジスタの作製工程を示す。
【0014】
まず、ガラス基板(11)上に酸化珪素膜(12)を以下の条件においてマグネトロン型RFスパッタ法により200nm の厚さに形成した。
O2 100 %雰囲気
成膜温度 150 ℃
RF(13.56MHz)出力 400W
圧力 0.5 Pa
単結晶シリコンをターゲットに使用
【0015】
さらにその上に高純度のマグネトロン型RFスパッタ装置によってチャネル形成領域となるa-Si膜(13)を100nm の厚さに成膜する。
【0016】
このスパッタ法として背圧を1×10-7Pa以下とし、排気はタ−ボ分子ポンプとクライオポンプとを用いた。供給する気体の量は5N(99.999%) 以上の純度を有し、添加気体としては必要に応じて用いるアルゴン4N以上を有せしめた。タ−ゲットの単結晶シリコンも5×1018cm-3以下の酸素濃度、例えば1×1018cm-3の酸素濃度とし、形成される被膜中の不純物としての酸素をきわめて少なくした。
【0017】
成膜条件は、水素含有比20〜100%、アルゴン含有比80〜0%、例えば水素含有100 %とした。かかる雰囲気下において、
H2/(H2+Ar)=100%(分圧比)
成膜温度 150 ℃
RF(13.56MHz) 出力 400W
全圧力 0.5Pa
とし、ターゲットは高純度Siターゲットを用いた。
【0018】
この後、450 〜700 ℃、例えば600 ℃の温度で10時間の時間をかけ、水素または不活性気体中、本実施例においては水素100%雰囲気中においてa-Si膜(13)の熱結晶化を行った。いわゆる微結晶( またはセミアモルファス) といわれるものであった。
【0019】
かかる方法にて形成されたアモルファスシリコン膜および熱処理により結晶化後の被膜中の不純物純度をSIMS( 二次イオン等量分析) 法により調べた。すると成膜中の不純物濃度のうち、酸素8×1018cm-3、炭素3×1016cm-3であった。また水素は4×1020cm-3を有し、珪素の密度を4×1022cm-3とすると、1原子%に相当する量であった。これらをタ−ゲットの単結晶シリコンの酸素濃度1×1018cm-3を基準として調べた。またこのSIMS分析は成膜後被膜の深さ方向の分布( デプスプロフィル) を調べ、その最小値を基準とした。なぜなら表面は大気との自然酸化した酸化珪素があるからである。これらの値は結晶化処理後であっても特に大きな変化はなく、酸素の不純物濃度は8×1018cm-3であった。この実施例において、酸素を念のために増やし、例えばN2O を0.1cc/sec 、10cc/secと添加してみた。すると結晶化後の酸素濃度は1×1020cm-3、4×1020cm-3と多くなった。しかしかかる被膜を用いた時、同時に、結晶化に必要な温度を700 ℃以上にするか、または結晶化時間を少なくとも5倍以上にすることによって、初めて結晶化ができた。即ち工業的に基板のガラスの軟化温度を考慮すると、700 ℃以下好ましくは600 ℃以下での処理は重要であり、またより結晶化に必要な時間を少なくすることも重要である。しかし酸素濃度等の不純物をどのように少なくしても、450 ℃以下では熱アニ−ルによるa-Si半導体の結晶化は実験的には不可能であった。
【0020】
また本発明においては、もしかかる高品質のスパッタ装置を用いた結果として、装置からのリ−ク等により成膜中の酸素濃度が1×1020cm-3またはそれ以上となった場合は、かかる本発明の特性を期待することができない。
【0021】
かくの如くにして7×1019cm-3以下の酸素濃度であること、および熱処理温度が450 〜700 ℃であることが決められた。
もちろん、ゲルマニウムにおいては、またはシリコンとゲルマニウムとの化合物半導体である場合にはアニ−ル温度を約100 ℃下げることができた。
【0022】
この微結晶半導体は格子歪を有し、以下図4に示されたレ−ザラマン分析デ−タで明らかなように、低波数側に単結晶シリコンに比べてシフトしていた。
【0023】
以下に本発明の半導体装置である絶縁ゲイト型電解効果トランジスタの作製方法を記す。即ち、本発明方法によって得られた熱結晶化させた微結晶珪素半導体に対してデバイス分離パターニングを行い、図1(a) の形状を得た。
【0024】
つぎに、n+ a-Si膜(14)を以下に示す条件でマグネトロン型RFスパッタ法により50nmの厚さに成膜した。
成膜条件は、水素分圧比20〜99%以上( 本実施例では80%) 、アルゴン分圧比80〜0%( 本実施例では19%) 、PH3 分圧比0.1 %〜10%( 実施例では1%) の雰囲気中において、
成膜温度 150 ℃
RF(13.56MHz) 出力 400W
全圧力 0.5Pa
であり、ターゲットとして単結晶( 酸素濃度1×1018cm-3)Si をターゲットとして用いた。
【0025】
また、この一導電型を有する半導体層の作製のためには、はPCVD法を用いてもよい。さらに、活性層を形成した後、ソ−スおよびドレインを形成するため、不純物(例えばB( ホウ素) 、P( リン) 、As( 砒素))をイオン注入法により添加してもよい。
この後ゲート領域パターニングを行い図1(b)の形状を得た。
【0026】
つぎにゲート酸化珪素膜(15)を100nm の厚さにマグネトロン型RFスパッタ法により以下の条件で成膜し、図1(c) の形状を得た。
酸素雰囲気 100%
圧力0.5pa,
成膜温度100 ℃
RF(13.56MHz)出力400W
単結晶シリコンのターゲットまたは合成石英のターゲット使用した。
【0027】
つぎにコンタクトホール開けパターニングを行い、図1(d) の形状をえた。
最後に真空蒸着によりアルミニウム電極(16)を300nm の厚さに形成し、パターニングすることにより図1(e) の形状を得、その後水素熱アニ−ルを水素100 %雰囲気中において375 ℃の温度で30min 行い、薄膜トランジスタを完成させた。
この水素熱アニールは微結晶珪素半導体と酸化珪素絶縁膜との界面凖位を低減させ、デバイス特性を向上させるためである。
【0028】
なお図1(e) に示す薄膜トランジスタにおい て、Sはソ−ス電極、Gはゲイト電極、Dはドレイン電極である。
また本実施例において作製した薄膜トランジスタ図1(e) のチャンネル部(17)の大きさは100×100μm の大きさである。
【0029】
以上が本実施例において作製した微結晶珪素半導体層を用いた薄膜トランジスタの作製方法であるが、本発明の効果を示すためにチャネル形成領域である図1(a) のa-Si層(13)をマグネトロン型RFスパッタ法により成膜する際の条件である水素の濃度および不本意に混入する酸素濃度を変化させた実施例を5例作製したので以下にその作製方法を示す。
【0030】
(実施例2)
本実施例は実施例1の作製法においてチャネル形成領域となる図1(a) の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=0%(分圧比)
とし、他は実施例1と同様な方法によって作製したものである。酸素濃度は2×1020cm-3を有していた。
【0031】
(実施例3)
本実施例は実施例1の作製法においてチャネル形成領域となる図1(a) の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=20% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。成膜中の酸素濃度は7×1019cm-3を有していた。
【0032】
(実施例4)
本実施例は実施例1の作製法においてチャネル形成領域となる図1(a) の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=50% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。成膜中の酸素濃度は3×1019cm-3を有していた。
【0033】
(実施例5)
本実施例は実施例1の作製法においてチャネル形成領域となる図1(a) の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)= 80% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。成膜中の酸素濃度は1×1019cm-3を有していた。
【0034】
以下、上記実施例の電気的特性を比較した結果を示す。
図2は完成した本実施例1〜5のチャネル部(第6図eの(17)におけるキャリアの移動度μ(FIELD MOBILITY)とスパッタ時における水素分圧比( PH /PTOTA=H2/(H2+Ar))の関係をグラフ化したものである。
図2におけるプロット点と実施例との対応関係を以下に表1として示す。
【0035】
【表1】
【0036】
図2によれば水素分圧が0%の時は酸素濃度が2×1020cm-3もあるため、3×10-1cm2V/secときわめて小さく、また他方、本発明の如く20%以上また酸素濃度7×1019cm-3以下において顕著に高い移動度2cm2/Vsec以上μ(FIELD MOBILITY)が得られていることがわかる。
【0037】
これは水素を添加すると、スパッタ内のチャンバ中での酸素を水とし、それをクライオポンプで積極的に除去できたためと推定される。
図3はしきい値電圧とスパッタ時における水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化したものである。
【0038】
水素分圧比(PH/PTOTAL=H2/(H2+Ar))と実施例番号の対応関係は表1の場合と同じである。
しきい値電圧が低いほど薄膜トランジスタを動作させる動作電圧、すなわちゲイト電圧が低くてよいことになり、デバイスとしての良好な特性が得られることを考えると、図3の結果は、水素の分圧比の高い20%以上条件のスパッタ法によって、スレッシュホ−ルド電圧8V以下のノ−マリオフの状態を得ることができる。即ち、チャネル形成領域となる図1(a)の(13)に示されるa-Si膜を得て、このa-Si膜を再結晶化させることによって得られる微結晶珪素半導体層を用いたデバイス(本実施例では薄膜トランジスタ)は良好な電気的特性を示すことがわかる。
【0039】
a-Si膜を熱結晶化させた微結晶珪素半導体層のレ−ザラマンスペクトルを示したものである。図4に表された表示記号と実施例番号およびスパッタ時の水素分圧比との関係を表2に示す。
【0040】
【表2】
【0041】
図4を見ると曲線(42)に比較して曲線(43)、すなわちチャネル形成領域(図1(e)の(17)) となるa-Si半導体層を作製する際のスパッタ時における水素の分圧比が0%の場合と100 %の場合を比較すると、熱アニ−ルにより結晶化させた場合は、スパッタ時における水素の分圧比が100%の場合のラマンスペクトルは顕著にその結晶性を有し、かつその平均の結晶粒径は半値幅より5〜400 Å代表的には50〜300 Åである。そして単結晶シリコンのピ−ク値の520cm -1よりも低波数側にずれ、明らかに格子歪を有する。このことは本発明の特徴を顕著に示している。すなわち水素を添加したスパッタ法によるa-Si膜の作製の効果は、そのa-Si膜を熱結晶化させて初めて現れるものであるということである。
【0042】
このように格子歪を有すると、微結晶粒の互いが無理に縮んでいるため、互いの結晶粒界での密接が強くなり、結晶粒界でのキャリアにとってのエネルギバリアもそこでの酸素等の不純物の偏析も発生しにくい。結果として高いキャリア移動度を期待することができる。
【0043】
一般に電界効果トランジスタである薄膜トランジスタにおいてドレイン電圧VDが低い場合、ドレイン電流IDとドレイン電圧VDとの関係は以下の式によって表される。
ID=(W/L) μC(VG-VT)VD
(Solid.State electronics.Vol.24.No.11.pp.1059.1981.Printed in Britain)
上式において、Wはチャンネル幅、Lはチャネル長、μはキャリアの移動度、Cはゲイト酸化膜の静電容量、VGはゲート電圧、VTはしきい値電圧として定着している。
【0044】
上記スパッタ時における不活性気体としてはArを用いたが、その他Heなどの他の不活性気体、またはSiH4、Si2H6 などの反応性気体をプラズマ化させたものを雰囲気気体の一部に添加して用いても良い。本実施例のマグネトロン型RFスパッタ法によるa-Si膜の成膜において、水素濃度は5 〜100 %、成膜温度は室温〜500 ℃の範囲、RF出力は500 Hz〜100GHzの範囲において、出力100W〜10MWの範囲で任意に選ぶことができ、またパルスエネルギー発信源と組み合わせてもよい。さらに強力な光照射( 波長100 〜500nm 以下) エネルギーを加えて光スパッタを行ってもよい。
【0045】
これは、水素という軽い原子をよりプラズマ化させ、スパッタリングに必要な正イオンを効率よく生成させて、スパッタによって成膜される膜中に水素または水素原子を均一に添加し、結果として酸素の混入を7×1019cm-3以下、好ましくは1×1019cm-3以下におさえた半導体の成膜のためである。
【0046】
本発明は明細書において非晶質性の半導体膜を単にa-Si膜として略記した。しかしこれはシリコン半導体を主な半導体とするが、ゲルマニウム、SixGe1-x(0<x<1) であってもよい。
これは真性半導体のみならずPまたはN型の半導体であってもよい。
【0047】
また前記他の反応性気体を上記の手段に応用してもよい。
【0048】
【発明の効果】
本発明の構成とすることによって、工業的に有用なスパッタ法により得られた非単結晶半導体を熱結晶化させ微結晶半導体を得る工程において、問題となる熱結晶化困難の問題を解決することができ、しかもこの微結晶半導体層を用いて高性能な薄膜トランジスタを作製することができた。
【図面の簡単な説明】
【図1】 本実施例1〜6の作製工程を示す。
【図2】 本実施例で作製した薄膜トランジスタの作製工程において、チャネル形成領域となるa-Si膜の作製時に添加する水素の分圧比と本実施例で作製した薄膜トランジスタにおけるキャリアの移動度との関係を示したものである。
【図3】本実施例で作製した薄膜トランジスタの作製工程において、チャネル形成領域となるa-Si膜の作製時に添加する水素の分圧比と、本実施例で作製した薄膜トランジシタにおけるしきい値との関係を示したものである。
【図4】 本実施例において作製した微結晶珪素半導体のラマンスペクトルを示したものである。
【符号の説明】
11・・・ガラス基板
12・・・酸化珪素膜
13・・・微結晶半導体の活性層
14・・・n+a-Si 膜
15・・・ゲート酸化膜
16・・・アルミ電極
17・・・チャネル形成領域
S・・・・・ソ−ス電極
G・・・・・ゲイト電極
D・・・・・ドレイン電極
Claims (8)
- 酸素濃度が5×1018atoms/cm3 以下の単結晶シリコンをターゲットとしてマグネトロン型RFスパッタ装置を用いたスパッタにより、ガラス基板上に形成された非晶質シリコン膜を、水素雰囲気中または不活性気体中において、450〜700℃の温度で熱結晶化することにより、格子歪を有する微結晶シリコン膜を形成し、
前記微結晶シリコン膜をパターニングして半導体層を形成し、
前記半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記非晶質シリコン膜の成膜条件は、RF周波数が500〜100GHzの範囲であり、RF出力が100〜10MWの範囲であり、雰囲気が水素含有比20〜100%、アルゴン含有比80〜0%であり、成膜温度が室温〜500℃の範囲であることを特徴とする絶縁ゲイト型電界効果薄膜トランジスタの作製方法。 - 請求項1において、前記微結晶シリコン膜は、水素含有量が5原子%以下となることを特徴とする絶縁ゲイト型電界効果薄膜トランジスタの作製方法。
- 請求項1または2において、前記微結晶シリコン膜は、平均結晶粒径が5〜400Åとなることを特徴とする絶縁ゲイト型電界効果薄膜トランジスタの作製方法。
- 請求項1乃至3のいずれか一において、前記微結晶シリコン膜は、ラマンスペクトルのピークが520cm-1より低い低波数側にずれることを特徴とする絶縁ゲイト型電界効果薄膜トランジスタの作製方法。
- 請求項1乃至4のいずれか一において、前記微結晶シリコン膜は、酸素濃度が7×1019atoms/cm3以下となることを特徴とする絶縁ゲイト型電界効果薄膜トランジスタの作製方法。
- 請求項1乃至4のいずれか一において、前記微結晶シリコン膜は、酸素濃度が1×1019atoms/cm3以下となることを特徴とする絶縁ゲイト型電界効果薄膜トランジスタの作製方法。
- 請求項1乃至6のいずれか一において、前記微結晶シリコン膜は、電子移動度が5〜300cm2/Vsecとなることを特徴とする絶縁ゲイト型電界効果薄膜トランジスタの作製方法。
- 請求項1乃至7のいずれか一において、前記前記ゲイト絶縁膜は、マグネトロン型RFスパッタ装置を用いたスパッタにより形成されることを特徴とする絶縁ゲイト型電界効果薄膜トランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002370377A JP4001281B2 (ja) | 2002-12-20 | 2002-12-20 | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002370377A JP4001281B2 (ja) | 2002-12-20 | 2002-12-20 | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000191722A Division JP2001053007A (ja) | 2000-01-01 | 2000-06-26 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006312400A Division JP4031021B2 (ja) | 2006-11-20 | 2006-11-20 | 薄膜トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264294A JP2003264294A (ja) | 2003-09-19 |
JP4001281B2 true JP4001281B2 (ja) | 2007-10-31 |
Family
ID=29208290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002370377A Expired - Fee Related JP4001281B2 (ja) | 2002-12-20 | 2002-12-20 | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4001281B2 (ja) |
-
2002
- 2002-12-20 JP JP2002370377A patent/JP4001281B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003264294A (ja) | 2003-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
US5210050A (en) | Method for manufacturing a semiconductor device comprising a semiconductor film | |
JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH05198507A (ja) | 半導体作製方法 | |
JP4001281B2 (ja) | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 | |
JPH04152640A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JPH03289140A (ja) | 半導体装置の製造方法 | |
JP3065528B2 (ja) | 半導体装置 | |
JP3153202B2 (ja) | 半導体装置の作製方法 | |
JP3142836B2 (ja) | 半導体装置 | |
JP3030366B2 (ja) | 半導体作製方法 | |
JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
JP3160269B2 (ja) | 半導体装置の作製方法 | |
JP4138719B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
JP2864623B2 (ja) | 半導体装置の製造方法 | |
JP3614333B2 (ja) | 絶縁ゲイト型電界効果トランジスタ作製方法 | |
JP2001053291A (ja) | 半導体および半導体装置 | |
JP2001035791A (ja) | 半導体装置の作製方法 | |
JP2001053289A (ja) | 薄膜トランジスタの作製方法 | |
JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3397760B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2001053007A (ja) | 半導体装置の作製方法 | |
JP3241705B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2003249450A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070809 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |