JP3030366B2 - 半導体作製方法 - Google Patents
半導体作製方法Info
- Publication number
- JP3030366B2 JP3030366B2 JP2277134A JP27713490A JP3030366B2 JP 3030366 B2 JP3030366 B2 JP 3030366B2 JP 2277134 A JP2277134 A JP 2277134A JP 27713490 A JP27713490 A JP 27713490A JP 3030366 B2 JP3030366 B2 JP 3030366B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen
- sputtering
- semiconductor
- partial pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、格子歪を有するマイクロクリスタル構造の
半導体の作製方法に関するものである。
半導体の作製方法に関するものである。
本発明は、水素または水素を主成分気体（残りはアル
ゴン等の不活性気体）雰囲気中における不純物濃度５×
1018cm-3以下の半導体ターゲットをスパッタさせること
によって、７×1019cm-3以下好ましくは１×1019cm-3以
下の酸素濃度のアモルファス半導体を熱結晶化させるこ
とにより、７×1019cm-3以下の酸素濃度の格子歪を有す
るマイクロクリスタル構造の半導体を形成する方法に関
するものである。
ゴン等の不活性気体）雰囲気中における不純物濃度５×
1018cm-3以下の半導体ターゲットをスパッタさせること
によって、７×1019cm-3以下好ましくは１×1019cm-3以
下の酸素濃度のアモルファス半導体を熱結晶化させるこ
とにより、７×1019cm-3以下の酸素濃度の格子歪を有す
るマイクロクリスタル構造の半導体を形成する方法に関
するものである。
従来、多結晶半導体装置は、減圧CVDまたはプラズマC
VD法によって形成された半導体膜を550〜650℃の温度で
数時間〜数十時間熱処理し熱結晶化させることにより多
結晶半導体膜を得て、この多結晶半導体膜を用いて作製
されていた。
VD法によって形成された半導体膜を550〜650℃の温度で
数時間〜数十時間熱処理し熱結晶化させることにより多
結晶半導体膜を得て、この多結晶半導体膜を用いて作製
されていた。
減圧CVD法によって非単結晶半導体膜を得る場合、大
面積基板に均一に成膜するのは困難であるという問題が
ある。
面積基板に均一に成膜するのは困難であるという問題が
ある。
またプラズマCVD法によって非単結晶半導体膜を得る
場合、その成膜工程に時間がかかるという問題があっ
た。
場合、その成膜工程に時間がかかるという問題があっ
た。
従来、水素を添加したスパッタ法によって得られたａ
−si（アモルファスシリコン）膜を用いて薄膜トランジ
スタを作製する例が知られているが、その電気的特性は
低い（電子移動度は0.1cm2/Vsec以下）ことが知られて
いる。
−si（アモルファスシリコン）膜を用いて薄膜トランジ
スタを作製する例が知られているが、その電気的特性は
低い（電子移動度は0.1cm2/Vsec以下）ことが知られて
いる。
そこで、一般的には水素を添加しないアルゴンガスを
用い、スパッタ法によってａ−si膜を得ている。
用い、スパッタ法によってａ−si膜を得ている。
また水素のみまたは水素を主成分とする気体を用いた
スパッタ法での成膜は不可能であるとされていた。
スパッタ法での成膜は不可能であるとされていた。
この様な問題を解決する手段としてはスパッタ法を用
いる方法がある。
いる方法がある。
特にマグネトロン型スパッタ法は イ）電子が磁場でターゲット付近に閉じ込められ高エネ
ルギー電子による基板表面への損傷が抑えられる。
ルギー電子による基板表面への損傷が抑えられる。
ロ）低温で大面積にわたり高速成膜できる。
ハ）危険なガスを使用しないので、安全性と工業性が高
い。
い。
などの利点がある。しかし、スパッタ法によって得た非
単結晶半導体膜には、珪素原子の存在に偏りがあり、ア
ルゴン原子および酸素の不純物の混在によりまたは同時
に水素を混在していないため700℃以下の温度での熱結
晶化は不可能であることが知られている。
単結晶半導体膜には、珪素原子の存在に偏りがあり、ア
ルゴン原子および酸素の不純物の混在によりまたは同時
に水素を混在していないため700℃以下の温度での熱結
晶化は不可能であることが知られている。
本発明は、工業的に量産生のよいスパッタ法により得
られた非単結晶半導体を熱結晶化させることによって格
子歪を有する微結晶半導体を得ることを発明の目的とす
る。
られた非単結晶半導体を熱結晶化させることによって格
子歪を有する微結晶半導体を得ることを発明の目的とす
る。
本発明は、水素または水素と不活性気体とを水素を主
成分として有する雰囲気中における基板上へのスパッタ
法による非晶質性（アモルファスまたはそれにきわめて
近い）半導体膜（以下ａ−Siという）の成膜工程と、前
記スパッタ法によって得た非晶質性の半導体膜を450〜7
00℃代表的には600℃の温度で結晶化させる工程を有す
ることを特徴とする半導体作製方法である。
成分として有する雰囲気中における基板上へのスパッタ
法による非晶質性（アモルファスまたはそれにきわめて
近い）半導体膜（以下ａ−Siという）の成膜工程と、前
記スパッタ法によって得た非晶質性の半導体膜を450〜7
00℃代表的には600℃の温度で結晶化させる工程を有す
ることを特徴とする半導体作製方法である。
本発明者は、スパッタ法において水素を雰囲気気体と
して20％以上添加する（雰囲気中の酸素濃度は0.01％以
下とし、水素も5N（99.999％以上）の高純度水素を用い
ている）ことで、成膜されるａ−Si膜中に予め水素を均
一に分散させて混入せしめて、このａ−Si膜を450〜700
℃、代表的には600℃以下の温度でのアニールによって
熱結晶化できることを発見した。本発明は、この上記実
験事実に基づくものである。
して20％以上添加する（雰囲気中の酸素濃度は0.01％以
下とし、水素も5N（99.999％以上）の高純度水素を用い
ている）ことで、成膜されるａ−Si膜中に予め水素を均
一に分散させて混入せしめて、このａ−Si膜を450〜700
℃、代表的には600℃以下の温度でのアニールによって
熱結晶化できることを発見した。本発明は、この上記実
験事実に基づくものである。
この結晶化は、平均の結晶粒径が５〜400Åと小さ
く、かつその中の水素含有量は５原子％以下である。特
に不純物としての酸素は７×1019cm-3またはそれ以下好
ましくは１×1019cm-3以下とすることに特長を有する。
そしてそれぞれの微結晶に格子歪をもたせることによ
り、ミクロにそれの結晶界面が互いに強く密接し、結晶
粒界でのキャリアにとってのバリアを消滅させんとして
いる。
く、かつその中の水素含有量は５原子％以下である。特
に不純物としての酸素は７×1019cm-3またはそれ以下好
ましくは１×1019cm-3以下とすることに特長を有する。
そしてそれぞれの微結晶に格子歪をもたせることによ
り、ミクロにそれの結晶界面が互いに強く密接し、結晶
粒界でのキャリアにとってのバリアを消滅させんとして
いる。
このため、単に格子歪のない多結晶の結晶粒界では、
酸素等がそこに偏析し障壁（バリア）がキャリアの移動
を阻害するが、本発明においては、かかる格子歪によ
り、バリアがないまたは無視できる程度であるため、電
子の移動度も５〜300cm2/Vsecと桁違いに優れた特長を
有せしめた。
酸素等がそこに偏析し障壁（バリア）がキャリアの移動
を阻害するが、本発明においては、かかる格子歪によ
り、バリアがないまたは無視できる程度であるため、電
子の移動度も５〜300cm2/Vsecと桁違いに優れた特長を
有せしめた。
（実施例１） 本実施例は、マグネトロン型RF（高周波）スパッタ装
置によって作製したａ−Si膜を熱結晶化させて、格子歪
を有せしめるとともに、その平均結晶粒径を５〜400Å
と小さく、また含有水素の量は５原子％以下であり、か
つ不純物としての酸素は７×1019cm-3以下、好ましくは
１×1019cm-3以下の準結晶（セミアモルファス Quasi
−crystalまたはSemi−amrphasともいう）の多結晶珪素
半導体層を形成した。そしてその電気特性であるキャリ
ア移動度、スレッシュホールド電圧、界面準位密度等の
電気特性を知るのに最も有効な手段であるこの微結晶珪
素半導体層を用い、薄膜ランジスタを作製した。
置によって作製したａ−Si膜を熱結晶化させて、格子歪
を有せしめるとともに、その平均結晶粒径を５〜400Å
と小さく、また含有水素の量は５原子％以下であり、か
つ不純物としての酸素は７×1019cm-3以下、好ましくは
１×1019cm-3以下の準結晶（セミアモルファス Quasi
−crystalまたはSemi−amrphasともいう）の多結晶珪素
半導体層を形成した。そしてその電気特性であるキャリ
ア移動度、スレッシュホールド電圧、界面準位密度等の
電気特性を知るのに最も有効な手段であるこの微結晶珪
素半導体層を用い、薄膜ランジスタを作製した。
第１図に本実施例において作製した薄膜トランジスタ
の作製工程を示す。
の作製工程を示す。
まず、ガラス基板（11）上に酸化珪素膜（12）を以下
の条件においてマグネトロン型RFスパッタ法により200n
mの厚さに形成した。
の条件においてマグネトロン型RFスパッタ法により200n
mの厚さに形成した。
O2 100％雰囲気 成膜温度 150℃ RF（13.56MHz）出力 400W 圧力 0.5Pa 単結晶シリコンをターゲットに使用 さらにその上に高純度のマグネトロン型RFスパッタ装
置によってチャネル形成領域となるａ−Si膜（13）を10
0nmの厚さに成膜する。
置によってチャネル形成領域となるａ−Si膜（13）を10
0nmの厚さに成膜する。
このスパッタ法として背圧を１×10-7Pa以下とし、排
気はターボ分子ポンプとクライオポンプとを用いた。供
給する気体の量は5N（99.999％）以上の純度を有し、添
加気体として必要に応じて用いるアルゴン4N以上を有せ
しめた。ターゲットの単結晶シリコンも５×1018cm-3以
下の酸素濃度、例えば１×1018cm-3の酸素濃度とし、形
成される被膜中の不純物としての酸素をきわめて少なく
した。
気はターボ分子ポンプとクライオポンプとを用いた。供
給する気体の量は5N（99.999％）以上の純度を有し、添
加気体として必要に応じて用いるアルゴン4N以上を有せ
しめた。ターゲットの単結晶シリコンも５×1018cm-3以
下の酸素濃度、例えば１×1018cm-3の酸素濃度とし、形
成される被膜中の不純物としての酸素をきわめて少なく
した。
成膜条件は、水素含有比20〜100％、アルゴン含有比8
0〜０％、例えば水素含有100％とした。かかる雰囲気下
において、 H2/（H2＋Ar）＝100％（分圧比） 成膜温度 150℃ RF（13.56MHz）出力 400W 全圧力 0.5Pa とし、ターゲットは高純度Siターゲットを用いた。
0〜０％、例えば水素含有100％とした。かかる雰囲気下
において、 H2/（H2＋Ar）＝100％（分圧比） 成膜温度 150℃ RF（13.56MHz）出力 400W 全圧力 0.5Pa とし、ターゲットは高純度Siターゲットを用いた。
この後、450〜700℃、例えば600℃の温度で10時間の
時間をかけ、水素または不活性気体中、本実施例におい
ては水素100％雰囲気中においてａ−Si膜（13）の熱結
晶化を行った。いわゆる微結晶（またはセミアモルファ
ス）といわれるものであった。
時間をかけ、水素または不活性気体中、本実施例におい
ては水素100％雰囲気中においてａ−Si膜（13）の熱結
晶化を行った。いわゆる微結晶（またはセミアモルファ
ス）といわれるものであった。
かかる方法にて形成されたアモルファスシリコン膜お
よび熱処理により結晶化後の被膜中の不純物純度をSIMS
（二次イオン等量分析）法により調べた。すると成膜中
の不純物濃度のうち、酸素８×1018cm-3、炭素３×1016
cm-3であった。また水素は４×1020cm-3を有し、珪素の
密度を４×1022cm-3とすると、１原子％に相当する量で
あった。これらをターゲットの単結晶シリコンの酸素濃
度１×1018cm-3を基準として調べた。またこのSIMS分析
は成膜後被膜の深さ方向の分布（デプスプロフィル）を
調べ、その最小値を基準とした。なぜなら表面は大気と
の自然酸化した酸化珪素があるからである。これらの値
は結晶化処理後であっても特に大きな変化はなく、酸素
の不純物濃度は８×1018cm-3であった。この実施例にお
いて、酸素を念のために増やし、例えばN2Oを0.1cc/se
c、10cc/secと添加してみた。すると結晶化後の酸素濃
度は１×1020cm-3、４×1020cm-3と多くなった。しかし
かかる被膜を用いた時、同時に、結晶化に必要な温度を
700℃以上にするか、または結晶化時間を少なくとも５
倍以上にすることによって、初めて結晶化ができた。即
ち工業的に基板のガラスの軟化温度を考慮すると、700
℃以下好ましくは600℃以下での処理は重要であり、ま
たより結晶化に必要な時間を少なくすることも重要であ
る。しかし酸素濃度等の不純物をどのように少なくして
も、450℃以下では熱アニールによるａ−Si半導体の結
晶化は実験的には不可能であった。
よび熱処理により結晶化後の被膜中の不純物純度をSIMS
（二次イオン等量分析）法により調べた。すると成膜中
の不純物濃度のうち、酸素８×1018cm-3、炭素３×1016
cm-3であった。また水素は４×1020cm-3を有し、珪素の
密度を４×1022cm-3とすると、１原子％に相当する量で
あった。これらをターゲットの単結晶シリコンの酸素濃
度１×1018cm-3を基準として調べた。またこのSIMS分析
は成膜後被膜の深さ方向の分布（デプスプロフィル）を
調べ、その最小値を基準とした。なぜなら表面は大気と
の自然酸化した酸化珪素があるからである。これらの値
は結晶化処理後であっても特に大きな変化はなく、酸素
の不純物濃度は８×1018cm-3であった。この実施例にお
いて、酸素を念のために増やし、例えばN2Oを0.1cc/se
c、10cc/secと添加してみた。すると結晶化後の酸素濃
度は１×1020cm-3、４×1020cm-3と多くなった。しかし
かかる被膜を用いた時、同時に、結晶化に必要な温度を
700℃以上にするか、または結晶化時間を少なくとも５
倍以上にすることによって、初めて結晶化ができた。即
ち工業的に基板のガラスの軟化温度を考慮すると、700
℃以下好ましくは600℃以下での処理は重要であり、ま
たより結晶化に必要な時間を少なくすることも重要であ
る。しかし酸素濃度等の不純物をどのように少なくして
も、450℃以下では熱アニールによるａ−Si半導体の結
晶化は実験的には不可能であった。
また本発明においては、もしかかる高品質のスパッタ
装置を用いた結果として、装置からのリーク等により成
膜中の酸素濃度が１×1020cm-3またはそれ以上となった
場合は、かかる本発明の特性を期待することができな
い。
装置を用いた結果として、装置からのリーク等により成
膜中の酸素濃度が１×1020cm-3またはそれ以上となった
場合は、かかる本発明の特性を期待することができな
い。
かくの如くにして７×1019cm-3以下の酸素濃度である
こと、および熱処理温度が450〜700℃であることが決め
られた。
こと、および熱処理温度が450〜700℃であることが決め
られた。
もちろん、ゲルマニウムにおいては、またはシリコン
とゲルマニウムとの化合物半導体である場合にはアニー
ル温度を約100℃下げることができる。
とゲルマニウムとの化合物半導体である場合にはアニー
ル温度を約100℃下げることができる。
この微結晶半導体は格子歪を有し、以下第４図に示さ
れたレーザラマン分析データで明らかなように、低波数
側に単結晶シリコンに比べてシフトしていた。
れたレーザラマン分析データで明らかなように、低波数
側に単結晶シリコンに比べてシフトしていた。
電気特性を調べるため、以下に絶縁ゲイト型電解効果
トランジスタの作製方法を記す。即ち、本発明方法によ
って得られた熱結晶化させた微結晶珪素半導体に対して
デバイス分離パターニングを行い、第１図（ａ）の形状
を得た。
トランジスタの作製方法を記す。即ち、本発明方法によ
って得られた熱結晶化させた微結晶珪素半導体に対して
デバイス分離パターニングを行い、第１図（ａ）の形状
を得た。
つぎに、n+a−Si膜（14）を以下に示す条件でマグネ
トロン型RFスパッタ法により50nmの厚さに成膜した。
トロン型RFスパッタ法により50nmの厚さに成膜した。
成膜条件は、水素分圧比20〜99％以上（本実施例では
80％）、アルゴン分圧比80〜０％（本実施例では19
％）、PH3分圧比0.1％〜10％（実施例では１％）の雰囲
気中において、 成膜温度 150℃ RF（13.56MHz）出力 400W 全圧力 0.5Pa であり、ターゲットとして単結晶（酸素濃度１×1018cm
-3）Siをターゲットとして用いた。
80％）、アルゴン分圧比80〜０％（本実施例では19
％）、PH3分圧比0.1％〜10％（実施例では１％）の雰囲
気中において、 成膜温度 150℃ RF（13.56MHz）出力 400W 全圧力 0.5Pa であり、ターゲットとして単結晶（酸素濃度１×1018cm
-3）Siをターゲットとして用いた。
また、この一導電型を有する半導体層の作製のために
は、はPCVD法を用いてもよい。さらに、活性層を形成し
た後、ソースおよびドレインを形成するため、不純物
（例えばＢ（ホウ素）、Ｐ（リン）、As（砒素））をイ
オン注入法により添加してもよい。
は、はPCVD法を用いてもよい。さらに、活性層を形成し
た後、ソースおよびドレインを形成するため、不純物
（例えばＢ（ホウ素）、Ｐ（リン）、As（砒素））をイ
オン注入法により添加してもよい。
この後ゲート領域パターニングを行い第１図（ｂ）の
形状を得た。
形状を得た。
つぎにゲート酸化珪素膜（15）を100nmの厚さにマグ
ネトロン型RFスパッタ法により以下の条件で成膜し、第
１図（ｃ）の形状を得た。
ネトロン型RFスパッタ法により以下の条件で成膜し、第
１図（ｃ）の形状を得た。
酸素雰囲気100％ 圧力0.5Pa, 成膜温度100℃ RF（13.56MHz）出力400W 単結晶シリコンのターゲットまたは合成石英のターゲ
ット使用した。
ット使用した。
つぎにコンタクトホール開けパターニングを行い、第
１図（ｄ）の形状をえた。
１図（ｄ）の形状をえた。
最後に真空蒸着によりアルミニウム電極（16）を300n
mの厚さに形成し、パターニングすることにより第１図
（ｅ）の形状を得、その後水素熱アニールを水素100％
雰囲気中において375℃の温度で30min行い、薄膜トラン
ジスタを完成させた。この水素熱アニールは多結晶珪素
半導体と酸化珪素絶縁膜との界面準位を低減させ、デバ
イス特性を向上させるためである。
mの厚さに形成し、パターニングすることにより第１図
（ｅ）の形状を得、その後水素熱アニールを水素100％
雰囲気中において375℃の温度で30min行い、薄膜トラン
ジスタを完成させた。この水素熱アニールは多結晶珪素
半導体と酸化珪素絶縁膜との界面準位を低減させ、デバ
イス特性を向上させるためである。
なお第１図（ｅ）で示す薄膜トランジスタにおいて、
Ｓはソース電極、Ｇはゲイト電極、Ｄはドレイン電極で
ある。
Ｓはソース電極、Ｇはゲイト電極、Ｄはドレイン電極で
ある。
また本実施例において作製した薄膜トランジスタ第１
図（ｅ）のチャンネル部（17）の大きさは100×100μｍ
の大きさである。
図（ｅ）のチャンネル部（17）の大きさは100×100μｍ
の大きさである。
以上が本実施例において作製した多結晶珪素半導体層
を用いた薄膜トランジスタの作製方法であるが、本発明
の効果を示すためにチャネル形成領域である第１図
（ａ）のａ−Si層（13）をマグネトロン型RFスパッタ法
により成膜する際の条件である水素の濃度および不本意
に混入する酸素濃度を変化させた実施例を５例作製した
ので以下にその作製方法を示す。
を用いた薄膜トランジスタの作製方法であるが、本発明
の効果を示すためにチャネル形成領域である第１図
（ａ）のａ−Si層（13）をマグネトロン型RFスパッタ法
により成膜する際の条件である水素の濃度および不本意
に混入する酸素濃度を変化させた実施例を５例作製した
ので以下にその作製方法を示す。
（実施例２） 本実施例は実施例１の作製法においてチャネル形成領
域となる第１図（ａ）の（13）を作製する際のスパッタ
時における雰囲気の分圧比を H2/（H2＋Ar）＝０％（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。酸素濃度は２×1020cm-3を有していた。
域となる第１図（ａ）の（13）を作製する際のスパッタ
時における雰囲気の分圧比を H2/（H2＋Ar）＝０％（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。酸素濃度は２×1020cm-3を有していた。
（実施例３） 本実施例は実施例１の作製法においてチャネル形成領
域となる第１図（ａ）の（13）を作製する際のスパッタ
時における雰囲気の分圧比を H2/（H2＋Ar）＝20％（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。成膜中の酸素濃度は７×1019cm-3を有してい
た。
域となる第１図（ａ）の（13）を作製する際のスパッタ
時における雰囲気の分圧比を H2/（H2＋Ar）＝20％（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。成膜中の酸素濃度は７×1019cm-3を有してい
た。
（実施例４） 本実施例は実施例１の作製法においてチャネル形成領
域となる第１図（ａ）の（13）を作製する際のスパッタ
時における雰囲気の分圧比を H2/（H2＋Ar）＝50％（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。成膜中の酸素濃度は３×1019cm-3を有してい
た。
域となる第１図（ａ）の（13）を作製する際のスパッタ
時における雰囲気の分圧比を H2/（H2＋Ar）＝50％（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。成膜中の酸素濃度は３×1019cm-3を有してい
た。
（実施例５） 本実施例は実施例１の作製法においてチャネル形成領
域となる第１図（ａ）の（13）を作製する際のスパッタ
時における雰囲気の分圧比を H2/（H2＋Ar）＝80％（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。成膜中の酸素濃度は１×1019cm-3を有してい
た。
域となる第１図（ａ）の（13）を作製する際のスパッタ
時における雰囲気の分圧比を H2/（H2＋Ar）＝80％（分圧比） とし、他は実施例１と同様な方法によって作製したもの
である。成膜中の酸素濃度は１×1019cm-3を有してい
た。
以下、上記実施例の電気的特性を比較した結果を示
す。
す。
第２図は完成した本実施例１〜５のチャネル部（第６
図ｅの（17））におけるキャリアの移動度μ（FIFLD MO
BILITY）とスパッタ時における水素分圧比比（PH/PTOTA
＝H2/（H2＋Ar））の関係をグラフ化したものである。
図ｅの（17））におけるキャリアの移動度μ（FIFLD MO
BILITY）とスパッタ時における水素分圧比比（PH/PTOTA
＝H2/（H2＋Ar））の関係をグラフ化したものである。
第２図におけるプロット点と実施例との対応関係を以
下に表１として示す。
下に表１として示す。
表１ PH/PTOTAL％ 実施例番号 0 ２ 20 ３ 50 ４ 80 ５ 100 １ 第２図によれば水素分圧が０％の時は酸素濃度が２×
1020cm-3もあるため、３×10-1cm2V/secときわめて小さ
く、また他方、本発明の如く20％以上また酸素濃度７×
1019cm-3以下において顕著に高い移動度2cm2/Vsec以上
μ（FIFLD MOBILITY）が得られていることがわかる。
1020cm-3もあるため、３×10-1cm2V/secときわめて小さ
く、また他方、本発明の如く20％以上また酸素濃度７×
1019cm-3以下において顕著に高い移動度2cm2/Vsec以上
μ（FIFLD MOBILITY）が得られていることがわかる。
これは水素を添加すると、スパッタ内のチャンバ中で
の酸素を水とし、それをクライオポンプで積極的に除去
できたためと推定される。
の酸素を水とし、それをクライオポンプで積極的に除去
できたためと推定される。
第３図はしきい値電圧とスパッタ時における水素分圧
比（PH/PTOTAL＝H2/（H2＋Ar））の関係をグラフ化した
ものである。
比（PH/PTOTAL＝H2/（H2＋Ar））の関係をグラフ化した
ものである。
水素分圧比（PH/PTOTAL＝H2/（H2＋Ar））と実施例番
号の対応関係は表１の場合と同じである。
号の対応関係は表１の場合と同じである。
しきい値電圧が低いほど薄膜トランジスタを動作させ
る動作電圧、すなわちゲイト電圧が低くてよいことにな
り、デバイスとしての良好な特性が得られることを考え
ると、第３図の結果は、水素の分圧比の高い20％以上条
件のスパッタ法によって、スレッシュホールド電圧8V以
下のノーマリオフの状態を得ることができる。即ち、チ
ャネル形成領域となる第１図（ａ）の（13）に示される
ａ−Si膜を得て、このａ−Si膜を再結晶化させることに
よって得られる微結晶珪素半導体層を用いたデバイス
（本実施例では薄膜トランジスタ）は良好な電気的特性
を示すことがわかる。
る動作電圧、すなわちゲイト電圧が低くてよいことにな
り、デバイスとしての良好な特性が得られることを考え
ると、第３図の結果は、水素の分圧比の高い20％以上条
件のスパッタ法によって、スレッシュホールド電圧8V以
下のノーマリオフの状態を得ることができる。即ち、チ
ャネル形成領域となる第１図（ａ）の（13）に示される
ａ−Si膜を得て、このａ−Si膜を再結晶化させることに
よって得られる微結晶珪素半導体層を用いたデバイス
（本実施例では薄膜トランジスタ）は良好な電気的特性
を示すことがわかる。
ａ−Si膜を熱結晶化させた多結晶珪素半導体層のレー
ザラマンスペクトルを示したものである。第４図に表さ
れた表示記号と実施例番号およびスパッタ時の水素分圧
比との関係を第２表に示す。
ザラマンスペクトルを示したものである。第４図に表さ
れた表示記号と実施例番号およびスパッタ時の水素分圧
比との関係を第２表に示す。
第２表 表示記号 実施例番号 水素分圧 （41） ２ 0％ （42） ３ 20％ （43） ４ 50％ （44） １ 100％ 第４図を見ると曲線（42）に比較して曲線（43）、す
なわちチャネル形成領域（第１図（ｅ）の（17））とな
るａ−Si半導体層を作製する際のスパッタ時における水
素の分圧比が０％の場合と100％の場合を比較すると、
熱アニールにより結晶化させた場合は、スパッタ時にお
ける水素の分圧比が100％の場合のラマンスペクトルは
顕著にその結晶性を有し、かつその平均の結晶粒径は半
値幅より５〜400Å代表的には100〜200Åである。そし
て単結晶シリコンのピーク値の520cm-1よりも低波数側
にずれ、明らかに格子歪を有する。このことは本発明の
特徴を顕著に示している。すなわち水素を添加したスパ
ッタ法によるａ−Si膜の作製の効果は、そのａ−Si膜を
熱結晶化させて初めて現れるものであるということであ
る。
なわちチャネル形成領域（第１図（ｅ）の（17））とな
るａ−Si半導体層を作製する際のスパッタ時における水
素の分圧比が０％の場合と100％の場合を比較すると、
熱アニールにより結晶化させた場合は、スパッタ時にお
ける水素の分圧比が100％の場合のラマンスペクトルは
顕著にその結晶性を有し、かつその平均の結晶粒径は半
値幅より５〜400Å代表的には100〜200Åである。そし
て単結晶シリコンのピーク値の520cm-1よりも低波数側
にずれ、明らかに格子歪を有する。このことは本発明の
特徴を顕著に示している。すなわち水素を添加したスパ
ッタ法によるａ−Si膜の作製の効果は、そのａ−Si膜を
熱結晶化させて初めて現れるものであるということであ
る。
このように格子歪を有すると、微結晶粒の互いが無理
に縮んでいるため、互いの結晶粒界での密接が強くな
り、結晶粒界でのキャリアにとってのエネルギバリアも
そこでの酸素等の不純物の偏析も発生しにくい。結果と
して高いキャリア移動度を期待することができる。
に縮んでいるため、互いの結晶粒界での密接が強くな
り、結晶粒界でのキャリアにとってのエネルギバリアも
そこでの酸素等の不純物の偏析も発生しにくい。結果と
して高いキャリア移動度を期待することができる。
一般に電界効果トランジスタである薄膜トランジスタ
においてドレイン電圧VDが低い場合、ドレイン電流IDと
ドレイン電圧VDとの関係は以下の式によって表される。
においてドレイン電圧VDが低い場合、ドレイン電流IDと
ドレイン電圧VDとの関係は以下の式によって表される。
ID＝（W/L）μＣ（VG−VT）VD （Solid.State electronics.Vol.24.No.11.pp.1059.198
1.Printed in Britain） 上式において、Ｗはチャンネル幅、Ｌはチャネル長、
μはキャリアの移動度、Ｃはゲイト酸化膜の静電容量、
VGはゲート電圧、VTはしきい値電圧として定着してい
る。
1.Printed in Britain） 上式において、Ｗはチャンネル幅、Ｌはチャネル長、
μはキャリアの移動度、Ｃはゲイト酸化膜の静電容量、
VGはゲート電圧、VTはしきい値電圧として定着してい
る。
上記スパッタ時における不活性気体としてはArを用い
たが、その他Heなどの他の不活性気体、またはSiH4、Si
2H6などの反応性気体をプラズマ化させたものを雰囲気
気体の一部に添加して用いても良い。本実施例のマグネ
トロン型RFスパッタ法によるａ−Si膜の成膜において、
水素濃度は５〜100％、成膜温度は室温〜500℃の範囲、
RF出力は500Hz〜100GHzの範囲において、出力100W〜10M
Wの範囲で任意に選ぶことができ、またパルスエネルギ
ー発信源と組み合わせてもよい。さらに強力な光照射
（波長100〜500nm以下）エネルギーを加えて光スパッタ
を行ってもよい。
たが、その他Heなどの他の不活性気体、またはSiH4、Si
2H6などの反応性気体をプラズマ化させたものを雰囲気
気体の一部に添加して用いても良い。本実施例のマグネ
トロン型RFスパッタ法によるａ−Si膜の成膜において、
水素濃度は５〜100％、成膜温度は室温〜500℃の範囲、
RF出力は500Hz〜100GHzの範囲において、出力100W〜10M
Wの範囲で任意に選ぶことができ、またパルスエネルギ
ー発信源と組み合わせてもよい。さらに強力な光照射
（波長100〜500nm以下）エネルギーを加えて光スパッタ
を行ってもよい。
これは、水素という軽い原子をよりプラズマ化させ、
スパッタリングに必要な正イオンを効率よく生成させ
て、スパッタによって成膜される膜中に水素または水素
原子を均一に添加し、結果として酸素の混入を７×1019
cm-3以下、好ましくは１×1019cm-3以下におさえた半導
体の成膜のためである。
スパッタリングに必要な正イオンを効率よく生成させ
て、スパッタによって成膜される膜中に水素または水素
原子を均一に添加し、結果として酸素の混入を７×1019
cm-3以下、好ましくは１×1019cm-3以下におさえた半導
体の成膜のためである。
本発明は明細書において非晶質性の半導体膜を単にａ
−Si膜として略記した。しかしこれはシリコン半導体を
主な半導体とするが、ゲルマニウム、SixGe1-x（０＜ｘ
＜１）であってもよい。
−Si膜として略記した。しかしこれはシリコン半導体を
主な半導体とするが、ゲルマニウム、SixGe1-x（０＜ｘ
＜１）であってもよい。
これは真性半導体のみならずＰまたはＮ型の半導体で
あってもよい。
あってもよい。
また前記他の反応性気体を上記の手段に応用してもよ
い。
い。
本発明の構成とすることによって、工業的に有用なス
パッタ法により得られた非単結晶半導体を熱結晶化させ
多結晶半導体を得る工程において、問題となる熱結晶化
困難の問題を解決することができ、しかもこの多結晶半
導体層を用いて高性能な薄膜トランジスタを作製するこ
とができた。
パッタ法により得られた非単結晶半導体を熱結晶化させ
多結晶半導体を得る工程において、問題となる熱結晶化
困難の問題を解決することができ、しかもこの多結晶半
導体層を用いて高性能な薄膜トランジスタを作製するこ
とができた。
第１図は本実施例１〜６の作製工程を示す。 第２図は本実施例で作製した薄膜トランジスタの作製工
程において、チャネル形成領域となるａ−Si膜の作製時
に添加する水素の分圧比と本実施例で作製した薄膜トラ
ンジスタにおけるキャリアの移動度との関係を示したも
のである。 第３図は本実施例で作製した薄膜トランジスタの作製工
程において、チャネル形成領域となるａ−Si膜の作製時
に添加する水素の分圧比と、本実施例で作製した薄膜ト
ランジシタにおけるしきい値との関係を示したものであ
る。 第４図は本実施例において作製した多結晶珪素半導体の
ラマンスペクトルを示したものである。 （11）……ガラス基板 （12）……酸化珪素膜 （13）……微結晶半導体の活性層 （14）……n+a−Si膜 （15）……ゲート酸化膜 （16）……アルミ電極 （17）……チャネル形成領域 （Ｓ）……ソース電極 （Ｇ）……ゲイト電極 （Ｄ）……ドレイン電極
程において、チャネル形成領域となるａ−Si膜の作製時
に添加する水素の分圧比と本実施例で作製した薄膜トラ
ンジスタにおけるキャリアの移動度との関係を示したも
のである。 第３図は本実施例で作製した薄膜トランジスタの作製工
程において、チャネル形成領域となるａ−Si膜の作製時
に添加する水素の分圧比と、本実施例で作製した薄膜ト
ランジシタにおけるしきい値との関係を示したものであ
る。 第４図は本実施例において作製した多結晶珪素半導体の
ラマンスペクトルを示したものである。 （11）……ガラス基板 （12）……酸化珪素膜 （13）……微結晶半導体の活性層 （14）……n+a−Si膜 （15）……ゲート酸化膜 （16）……アルミ電極 （17）……チャネル形成領域 （Ｓ）……ソース電極 （Ｇ）……ゲイト電極 （Ｄ）……ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−194620（ＪＰ，Ａ) 特開 昭64−31466（ＪＰ，Ａ) 特開 平２−209725（ＪＰ，Ａ) 特開 昭58−136037（ＪＰ，Ａ) 特開 昭59−35015（ＪＰ，Ａ) 特開 平２−42765（ＪＰ，Ａ) 特開 平１−308018（ＪＰ，Ａ)
Claims (2)
- 【請求項１】水素を20％以上含む雰囲気中で、酸素濃度
が５×1018cm-3以下である半導体ターゲットを用いてス
パッタ法で、基板上へ酸素濃度が７×1019cm-3以下のア
モルファス半導体膜を作製する工程と、前記スパッタ法
によって得たアモルファス半導体膜を450〜700℃の温度
で再結晶化させる工程とを有することを特徴とする半導
体作製方法。 - 【請求項２】特許請求の範囲第（１）項において、再結
晶化させた半導体膜は格子歪を有し、かつ平均の結晶粒
径が５〜400Åを有することを特徴とする半導体作製方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277134A JP3030366B2 (ja) | 1990-10-15 | 1990-10-15 | 半導体作製方法 |
| US07/774,852 US5210050A (en) | 1990-10-15 | 1991-10-11 | Method for manufacturing a semiconductor device comprising a semiconductor film |
| US08/428,842 US5744818A (en) | 1990-10-15 | 1995-04-25 | Insulated gate field effect semiconductor device |
| US09/037,984 US6448577B1 (en) | 1990-10-15 | 1998-03-11 | Semiconductor device with grain boundaries |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2277134A JP3030366B2 (ja) | 1990-10-15 | 1990-10-15 | 半導体作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11206929A Division JP3142836B2 (ja) | 1999-07-21 | 1999-07-21 | 半導体装置 |
| JP20692799A Division JP3160269B2 (ja) | 1990-10-15 | 1999-07-21 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04151819A JPH04151819A (ja) | 1992-05-25 |
| JP3030366B2 true JP3030366B2 (ja) | 2000-04-10 |
Family
ID=17579269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2277134A Expired - Lifetime JP3030366B2 (ja) | 1990-10-15 | 1990-10-15 | 半導体作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3030366B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086487A1 (ja) * | 2003-03-26 | 2004-10-07 | Semiconductor Energy Laboratory Co. Ltd. | 半導体装置およびその作製方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0658966B2 (ja) * | 1982-05-17 | 1994-08-03 | キヤノン株式会社 | 半導体素子 |
| JPS60117687A (ja) * | 1983-11-30 | 1985-06-25 | Meidensha Electric Mfg Co Ltd | 太陽電池 |
| JPS6431466A (en) * | 1987-07-27 | 1989-02-01 | Nippon Telegraph & Telephone | Forming method for silicon thin film for thin film transistor |
| JPH01270310A (ja) * | 1988-04-22 | 1989-10-27 | Seiko Epson Corp | 半導体製造方法 |
| JPH01308018A (ja) * | 1988-06-07 | 1989-12-12 | Nkk Corp | 半導体薄膜材料とその製造方法 |
-
1990
- 1990-10-15 JP JP2277134A patent/JP3030366B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04151819A (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210050A (en) | Method for manufacturing a semiconductor device comprising a semiconductor film | |
| US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| JP3030366B2 (ja) | 半導体作製方法 | |
| JP3054187B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP3054186B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPH04152640A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP3065528B2 (ja) | 半導体装置 | |
| JP3142836B2 (ja) | 半導体装置 | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| JP3160269B2 (ja) | 半導体装置の作製方法 | |
| JP4001281B2 (ja) | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 | |
| JP3241705B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3397760B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4138719B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2001177108A (ja) | 半導体装置 | |
| JP2001035791A (ja) | 半導体装置の作製方法 | |
| JPH04151820A (ja) | 半導体装置 | |
| JP2001053289A (ja) | 薄膜トランジスタの作製方法 | |
| JP2001053291A (ja) | 半導体および半導体装置 | |
| KR950009800B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2001053007A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |