JPH04151820A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04151820A
JPH04151820A JP27713590A JP27713590A JPH04151820A JP H04151820 A JPH04151820 A JP H04151820A JP 27713590 A JP27713590 A JP 27713590A JP 27713590 A JP27713590 A JP 27713590A JP H04151820 A JPH04151820 A JP H04151820A
Authority
JP
Japan
Prior art keywords
film
hydrogen
semiconductor
oxygen
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27713590A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP27713590A priority Critical patent/JPH04151820A/ja
Priority to US07/774,852 priority patent/US5210050A/en
Publication of JPH04151820A publication Critical patent/JPH04151820A/ja
Priority to US08/428,842 priority patent/US5744818A/en
Priority to US09/037,984 priority patent/US6448577B1/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、格子歪を有するマイクロクリスタル構造の半
導体を用いた半導体装置に関するものである。
〔発明の概要〕
本発明は、水素または水素を主成分気体(残りはアルゴ
ン等の不活性気体)雰囲気1′:1月こおける不純物濃
度5 X 1018cm−3以下の半導体ターゲットを
スパッタさせることによって、7 X 10’ 9cm
−3以下好ましくはI X10”cF3以下の酸素濃度
のアモルファス半導体を熱結晶化させることにより、7
×1019cm−3以下の酸素濃度の格子歪を有するマ
イクロクリスタル構造の半導体を用いた半導体装置に関
するものである。
〔従来の技術〕
従来、多結晶半導体装置は、減圧CVD法によって55
0〜900°Cの温度で形成されることにより多結晶半
導体膜を得て、この多結晶半導体膜を用いて作製されて
いた。
またプラズマCVD法によりマイクロクリスタルを形成
することか知られている。
〔従来技術の問題点〕
減圧CVD法によって非単結晶半導体膜を得る場合、大
面積基板に均一に成膜するのは困難であるという問題が
ある。
またプラズマCVD法によってマイクロクリスタルを形
成した場合、その成膜工程に時間がかかるという問題が
あった。また大気中に放置してお(と自然酸化かおき、
膜そのものが緻密でないという問題があった。
〔発明の目的〕
本発明は、工業的に量産生のよいスパッタ法により得ら
れた緻密な自然酸化をしない非単結晶半導体を熱結晶化
させることによって格子歪を有する微結晶半導体を得る
ことを発明の目的とする。
そしてそれを絶縁ゲイト型電界効果半導体装置の活性領
域、特にチャネル形成領域に用いることを目的としてい
る。
〔発明の構成〕 本発明は、平均の結晶粒径か5〜400人と小さく、か
つその中の水素含有量は5原子%以下である。特に不純
物としての酸素は7 X 101gcm−3またはそれ
以下好ましくはl X 10’ ”cm””以下とする
ことに特長を有する。そしてそれぞれの微結晶に格子歪
をもたせることにより、ミクロにそれの結晶界面が互い
に強く密接し、結晶粒界でのキャリアにとってのバリア
を消滅させんとしている。
このため、単に格子歪のない多結晶の結晶粒界では、酸
素等かそこに偏析し障壁(バリア)がキャリアの移動を
阻害するが、本発明においては、かかる格子歪により、
バリアかないまたは無視てきる程度であるため、電子の
移動度も5〜300cm2/Vsecと桁違いに優れた
特長を有せしめた。
本発明は、水素または水素と不活性気体とを水素を主成
分として有する雰囲気中における基板上へのスパッタ法
による非晶質性(アモルファスまたはそれにきわめて近
い)半導体膜(以下a −3iという)の成膜工程と、
前記スパッタ法によって得た非晶質性の半導体膜を45
0〜700°C1代表的には600°Cの温度で結晶化
させる工程を有することにより得た。
〔実施例〕
(実施例1) 本実施例は、マグネトロン型RF (高周波)スパッタ
装置によって作製したa−3i膜を熱結晶化させて、格
子歪を有せしめるとともに、その平均結晶粒径を5〜4
00人と小さく、また含有水素の量は5原子%以下であ
り、かつ不純物としての酸素は7 X 10”cm−3
以下、好ましくは1 xlO”cm−’以下の準結晶(
セミアモルファス Quasi−crystalまたは
Semi−amrphasともいう)の多結晶珪素半導
体層を形成した。この微結晶珪素半導体層を用い、薄膜
ランジスタを作製した。
第1図に本実施例において作製した薄膜トランジスタの
作製工程を示す。
まず、ガラス基板(11)上に酸化珪素膜(12)を以
下の条件においてマグネトロン型RFスパッタ法により
200nmの厚さに形成した。
0□ 100%雰囲気 成膜温度 150°C RF(13,56MH2)出力 400W圧力 0.5
Pa 単結晶シリコンをターゲットに使用 さらにその上に高純度のマグネトロン型RPスパッタ装
置によってチャネル形成領域となるa−3i膜(13)
を1100nの厚さに成膜する。
このスパッタ法として背圧をI X 1O−7Pa以下
とし、排気はターボ分子ポンプとクライオポンプとを用
いた。供給する気体の量は5 N (99,999%)
以上の純度を有し、添加気体としては必要に応じて用い
るアルゴン4N以上を有せしめた。ターゲットの単結晶
シリコンも5 X 10” cF’以下の酸素濃度、例
えばI X 1018cm−3の酸素濃度とし、形成さ
れる被膜中の不純物としての酸素をきわめて少なくした
成膜条件は、水素含有比20〜100%、アルゴン含有
比80〜0%、例えば水素含有100%とした。かかる
雰囲気下において、 H2/(H2+Ar)= 100%(分圧比)成膜温度
 150°C RF(13,56MH2)出力 400W全圧力 0.
5Pa とし、ターゲットは高純度S1ターゲツトを用いた。
この後、450〜700°C1例えば600°Cの温度
で10時間の時間をかけ、水素または不活性気体中、本
実施例においては水素100%雰囲気中においてa−3
i膜(13)の熱結晶化を行った。いわゆる微結晶(ま
たはセミアモルファス)といわれるものであった。
かかる方法にて形成されたアモルファスシリコン膜およ
び熱処理により結晶化後の被膜中の不純物純度をSIM
S(二次イオン等量分析)法により調べた。すると成膜
中の不純物濃度のうち、酸素8X 10’ 8cF”、
炭素3 X 10” cm−3であった。また水素は4
 X 1020cm−3を有し、珪素の密度を4×10
22cm−3とすると、1原子%に相当する量であった
これらをターゲットの単結晶シリコンの酸素濃度I X
IO”cm−3を基準として調べた。またこのSIMS
分析は成膜後被膜の深さ方向の分布(デプスプロフィル
)を調べ、その最小値を基準とした。なぜなら表面は大
気との自然酸化した酸化珪素があるからである。これら
の値は結晶化処理後であっても特に大きな変化はなく、
酸素の不純物濃度は8XIO”cm−3であった。この
実施例において、酸素を念のために増やし、例えばN2
0を0.1cc/sec 。
10cc/secと添加してみた。すると結晶化後の酸
素濃度はI X 10”cF3.4 X 102’cm
−”と多くなった。
しかしかかる被膜を用いた時、同時に、結晶化に必要な
温度を700°C以上にするか、または結晶化時間を少
なくとも5倍以上にすることによって、初めて結晶化か
できた。即ち工業的に基板のガラスの軟化温度を考慮す
ると、700°C以下好ましくは600°C以下での処
理は重要であり、またより結晶化に必要な時間を少なく
することも重要である。
しかし酸素濃度等の不純物をどのように少なくしても、
450°C以下では熱アニールによるa−3i半導体の
結晶化は実験的には不可能であった。
また本発明においては、もしかかる高品質のスパッタ装
置を用いた結果として、装置からのりり等により成膜中
の酸素濃度かI X 10”cF”またはそれ以上とな
った場合は、かかる本発明の特性を期待することができ
ない。
かくの如くにして? X 1019cF”以下の酸素濃
度であること、および熱処理温度が450〜700°C
であることが決められた。
もちろん、ゲルマニウムにおいては、またはシリコンと
ゲルマニウムとの化合物半導体である場合にはアニール
温度を約100°C下げることかできた。
この微結晶半導体は格子歪を有し、以下第4図に示され
たレーザラマン分析データで明らかなように、低波数側
に単結晶シリコンに比べてシフトしていた。
以下に本発明の半導体装置である絶縁ゲイト型電解効果
トランジスタの作製方法を記す。即ち、本発明方法によ
って得られた熱結晶化させた微結晶珪素半導体に対して
デバイス分離パターニングを行い、第1図(a)の形状
を得た。
つぎに、n”a−3i膜(14)を以下に示す条件でマ
グネトロン型RFスパッタ法により50nmの厚さに成
膜した。
成膜条件は、水素分圧比20〜99%以上(本実施例で
は80%)、アルゴン分圧比80〜0%(本実施例では
19%)、PH3分圧比0.1%〜10%(実施例では
1%)の雰囲気中において、 成膜温度 150°C RF(13,56MHz)出力 400W全圧力 0.
5Pa であり、ターゲットとして単結晶(酸素濃度1×10”
 cnr3)Siをターゲットとして用いた。
また、この−導電型を有する半導体層の作製のためには
、はPCVD法を用いてもよい。さらに、活性層を形成
した後、ソースおよびドレインを形成するため、不純物
(例えばB(ホウ素)、P(リン) 、As(砒素))
をイオン注入法により添加してもよい。
この後ゲート領域パターニングを行い第1図(b)の形
状を得た。
つぎにゲート酸化珪素膜(15)を1100nの厚さに
マグネトロン型RFスパッタ法により以下の条件で成膜
し、第1図(C)の形状を得た。
酸素雰囲気100% 圧力0.5pa。
成膜温度100 ’C RF(13,56MHz)出力400W単結晶シリコン
のターゲラ)・または合成石英のターゲラトイ吏用した
つぎにコンタクトホール開はパターニングを行い、第1
図(d)の形状をえた。
最後に真空蒸着によりアルミニウム電極(I6)を30
0 n mの厚さに形成し、パターニングすることにに
より第1図(e)の形状を得、その後水素熱アニールを
水素100%雰囲気中において375°Cの温度で30
m1n行い、薄膜トランジスタを完成させた。
この水素熱アニールは多結晶珪素半導体と酸化珪素絶縁
膜との界面準位を低減させ、デバイス特性を向上させる
ためである。
なお第1図(e)に示す薄膜トランジスタにおいて、S
はソース電極、Gはゲイト電極、Dはドレイン電極であ
る。
また本実施例において作製した薄膜トランジスタ第1図
(e)のチャンネル部(17)の大きさは100×10
0μmの大きさである。
以上か本実施例において作製した多結晶珪素半導体層を
用いた薄膜トランジスタの作製方法であるか、本発明の
効果を示すためにチャネル形成領域である第1図(a)
のa−3i層(13)をマグネ1〜ロン型RFスパツタ
法により成膜する際の条件である水素の濃度および不本
意に混入する酸素濃度を変化させた実施例を5例作製し
たので以下にその作製方法を示す。
(実施例2) 本実施例は実施例1の作製法においてチャネル形成領域
となる第1図(a)の(13)を作製する際のスパッタ
時における雰囲気の分圧比を H2/ (H2+Ar ) = 0%(分圧比)とし、
他は実施例1と同様な方法によって作製したものである
。酸素濃度は2 X 1020cm””を有していた。
(実施例3) 本実施例は実施例1の作製法においてチャネル形成領域
となる第1図(a)の(13)を作製する際のスパッタ
時における雰囲気の分圧比を H2/(H2+Ar)−20% (分圧比)とし、他は
実施例1と同様な方法によって作製したものである。成
膜中の酸素濃度は7 X 10’ ”cm−”を有して
いた。
(実施例4) 本実施例は実施例1の作製法においてチャネル形成領域
となる第1図(a)の(13)を作製する際のスパッタ
時における雰囲気の分圧比を H2/ (H2+Ar) −50% (分圧比)とし、
他は実施例1と同様な方法によって作製したものである
。成膜中の酸素濃度は3 X 10”cm””を有して
いた。
(実施例5) 本実施例は実施例1の作製法においてチャネル形成領域
となる第1図(a)の(13)を作製する際のスパッタ
時における雰囲気の分圧比を H2/ (H2+Ar) = 80%(分圧比)とし、
他は実施例1と同様な方法によって作製したものである
。成膜中の酸素濃度はI X 10’ 9cm−3を有
していた。
以下、上記実施例の電気的特性を比較した結果を示す。
第2図は完成した本実施例1〜5のチャネル部(第6図
eの(17乃におけるキャリアの移動度μ(FIELD
 MO13rLITY)とスパッタ時における水素分圧
比(PH/PToyA=H2/(H2+Ar))の関係
をグラフ化したものである。
第2図におけるプロワI・点と実施例との対応関係を以
下に表1として示す。
表1 P)l/PTOTA+、%  実施例番号第2図によれ
ば水素分圧が0%の時は酸素濃度が2 XIO”cm−
3もあるため、3 X 10−’cm2V/seeとき
わめて小さく、また他方、本発明の如り20%以上また
酸素濃度7 X 10” c+F3以下において顕著に
高い移動度2 cm2/Vsec以上u (FIELD
 MOBILITY)が得られていることがわかる。
これは水素を添加すると、スパッタ内のチャンバ中での
酸素を水とし、それをクライオポンプで積極的に除去で
きたためと推定される。
第3図はしきい値電圧とスパッタ時における水素分圧比
(PH/P、ro、rAt=H2/(H2+Ar))の
関係をグラフ化したものである。
水素分圧比(PH/PToiAL=H2/(H2+Ar
))と実施例番号の対応関係は表1の場合と同じである
しきい値電圧が低いほど薄膜トランジスタを動作させる
動作電圧、すなわちゲイ1〜電圧が低(てよいことにな
り、デバイスとしての良好な特性か得られることを考え
ると、第3図の結果は、水素の分圧比の高い20%以上
条件のスパッタ法によって、スレッシュホールド電圧8
V以下のノーマリオフの状態を得ることがてきる。即ち
、チャネル形成領域となる第1図(a)の(13)に示
されるa−3i膜を得て、このa−3i膜を再結晶化さ
せることによって得られる微結晶珪素半導体層を用いた
デバイス(本実施例ては薄膜トランジスタ)は良好な電
気的特性を示すことがわかる。
a−3i膜を熱結晶化させた多結晶珪素半導体層のレー
ザラマンスペク1ヘルを示したものである。第4図に表
された表示記号と実施例番号およびスパッタ時の水素分
圧比との関係を第2表に示す。
第2表 表示記号 実施例番号 水素分圧 (4])      2    0% (42)      3    20%(43)   
  4    50% (44)      1    100%第4図を見る
と曲線(42)に比較して曲線(43)、すなわちチャ
ネル形成領域(第1図(e)の(17))となるa−3
i半導体層を作製する際のスパッタ時における水素の分
圧比か0%の場合と100%の場合を比較すると、熱ア
ニールにより結晶化させた場合は、スパッタ時における
水素の分圧比か100%の場合のラマンスペクトルは顕
著にその結晶性を有し、かつその平均の結晶粒径は半値
幅より5〜400人代表的には50〜300人である。
そして単結晶シリコンのピーク値の520cm−’より
も低波数側にずれ、明らかに格子歪を有する。このこと
は本発明の特徴を顕著に示している。すなわち水素を添
加したスパッタ法によるa−3i膜の作製の効果は、そ
のaSi膜を熱結晶化させて初めて現れるものであると
いうことである。
このように格子歪を有すると、微結晶粒の互いか無理に
縮んでいるため、互いの結晶粒界での密接が強くなり、
結晶粒界でのキャリアにとってのエネルギバリアもそこ
での酸素等の不純物の偏析も発生しにくい。結果として
高いキャリア移動度を期待することができる。
一般に電界効果トランジスタである薄膜トランジスタに
おいてドレイン電圧VDが低い場合、ドレイン電流ID
とドレイン電圧VDとの関係は以下の式によって表され
る。
ID−(W/L) μ、c(VG−VT)VD(Sol
id、 5tate electronics、 Vo
l、 24. No、 11. pp、 1059.1
981.Pr1nted in Br1tain)上式
において、Wはチャンネル幅、Lはチャネル長、μはキ
ャリアの移動度、Cはゲイト酸化膜の静電容量、VGは
デー1〜電圧、VTはしきい値電圧として定着している
上記スパッタ時における不活性気体としてはArを用い
たが、その他Heなとの他の不活性気体、またはSiH
4、S i 2 H6などの反応性気体をプラズマ化さ
せたものを雰囲気気体の一部に添加して用いても良い。
本実施例のマクネトロン型RFスパッタ法によるa−8
i膜の成膜において、水素濃度は5〜100%、成膜温
度は室温〜500°Cの範囲、RF出力は500H2〜
100GH2の範囲において、出力1OOW〜10MW
の範囲で任意に選ぶことかでき、またパルスエネルギー
発信源と組み合わせてもよい。さらに強力な光照射(波
長100〜500nm以下)エネルギーを加えて光スパ
ッタを行ってもよい。
これは、水素という軽い原子をよりプラズマ化させ、ス
パッタリングに必要な正イオンを効率よく生成させて、
スパッタによって成膜される膜中に水素または水素原子
を均一に添加し、結果として酸素の混入を7 X 10
I910l9以下、好ましくはIX 10” cm−3
以下におさえた半導体の成膜のためである。
本発明は明細書において非晶質性の半導体膜を単にa−
3i膜として略記した。しかしこれはシリコン半導体を
主な半導体とするが、ゲルマニウム、5ixGe+−、
(0<x<1)であってもよい。
これは真性半導体のみならずPまたはN型の半導体であ
ってもよい。
また前記能の反応性気体を上記の手段に応用してもよい
〔発明の効果〕
本発明の構成とすることによって、工業的に有用なスパ
ッタ法により得られた非単結晶半導体を熱結晶化させ多
結晶半導体を得る工程において、問題となる熱結晶化困
難の問題を解決することができ、しかもこの多結晶半導
体層を用いて高性能な薄膜トランジスタを作製すること
かできた。
【図面の簡単な説明】
第1図は本実施例1〜6の作製工程を示す。 第2図は本実施例で作製した薄膜トランジスタの作製工
程において、チャネル形成領域となるaSi膜の作製時
に添加する水素の分圧比と本実施例で作製した薄膜トラ
ンジスタにおけるキャリアの移動度との関係を示したも
のである。 第3図は本実施例で作製した薄膜トランジスタの作製工
程において、チャネル形成領域となるa−3i膜の作製
時に添加する水素の分圧比と、本実施例で作製した薄膜
トランジスタにおけるしきい値との関係を示したもので
ある。 第4図は本実施例において作製した多結晶珪素半導体の
ラマンスペクトルを示したものである。 (11)・ (12)・ (13)・ (14)・ (15)・ ガラス基板 酸化珪素膜 微結晶半導体の活性層 n+a−3i膜 ゲート酸化膜 (16)・ (17)・ (S)・ (G)・ (D)・ アルミ電極 チャネル形成領域 ソース電極 ゲイト電極 ドレイン電極

Claims (3)

    【特許請求の範囲】
  1. (1)、水素の濃度が5原子%以下を有し、不純物とし
    ての酸素濃度が7×10^1^9cm^−^3以下を有
    するとともに、平均結晶粒径が5〜400Åの格子歪を
    有する微結晶群よりなる半導体が用いられることを特徴
    とする半導体装置。
  2. (2)、特許請求の範囲第1項において、半導体は珪素
    またはゲルマニウムよりなることを特徴とする半導体装
    置。
  3. (3)、特許請求の範囲第1項において、微結晶半導体
    が絶縁ゲイト型電界効果半導体装置のチャネル形成領域
    に設けられたことを特徴とする半導体装置。
JP27713590A 1990-10-15 1990-10-15 半導体装置 Pending JPH04151820A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27713590A JPH04151820A (ja) 1990-10-15 1990-10-15 半導体装置
US07/774,852 US5210050A (en) 1990-10-15 1991-10-11 Method for manufacturing a semiconductor device comprising a semiconductor film
US08/428,842 US5744818A (en) 1990-10-15 1995-04-25 Insulated gate field effect semiconductor device
US09/037,984 US6448577B1 (en) 1990-10-15 1998-03-11 Semiconductor device with grain boundaries

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27713590A JPH04151820A (ja) 1990-10-15 1990-10-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8078345A Division JP3065528B2 (ja) 1996-03-05 1996-03-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH04151820A true JPH04151820A (ja) 1992-05-25

Family

ID=17579284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27713590A Pending JPH04151820A (ja) 1990-10-15 1990-10-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH04151820A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997024753A1 (fr) * 1996-01-02 1997-07-10 Universite De Neuchatel Transistor a couches minces et procede de depot d'au moins une couche semi-conductrice pour la realisation de ce transistor
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199564A (ja) * 1982-05-17 1983-11-19 Canon Inc 半導体素子
JPS6431466A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Forming method for silicon thin film for thin film transistor
JPH01270310A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 半導体製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199564A (ja) * 1982-05-17 1983-11-19 Canon Inc 半導体素子
JPS6431466A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Forming method for silicon thin film for thin film transistor
JPH01270310A (ja) * 1988-04-22 1989-10-27 Seiko Epson Corp 半導体製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997024753A1 (fr) * 1996-01-02 1997-07-10 Universite De Neuchatel Transistor a couches minces et procede de depot d'au moins une couche semi-conductrice pour la realisation de ce transistor
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5210050A (en) Method for manufacturing a semiconductor device comprising a semiconductor film
EP0608503B1 (en) A semiconductor device and its manufacturing method
US7435635B2 (en) Method for crystallizing semiconductor material
KR960001466B1 (ko) 반도체 재료 및 그 제작 방법 그리고 박막 트랜지스터
KR20010023407A (ko) 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치
JPH04151820A (ja) 半導体装置
JPH04152640A (ja) 絶縁ゲイト型半導体装置の作製方法
JP3065528B2 (ja) 半導体装置
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP3030366B2 (ja) 半導体作製方法
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
KR960004902B1 (ko) 다결정 실리콘 박막 제조방법
KR950009800B1 (ko) 반도체 장치 및 그 제조방법
JP3153202B2 (ja) 半導体装置の作製方法
JP3142836B2 (ja) 半導体装置
JP3160269B2 (ja) 半導体装置の作製方法
KR19990023052A (ko) 비정질 막을 결정화하는 방법
JPH10214790A (ja) シリコン系半導体薄膜の製造方法
JP4001281B2 (ja) 絶縁ゲイト型電界効果薄膜トランジスタの作製方法
JP3942853B2 (ja) 半導体材料製造装置
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JPH0319340A (ja) 半導体装置の製造方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JPH02103924A (ja) 半導体装置の製造方法