JPH02103924A

JPH02103924A - 半導体装置の製造方法

Info

Publication number: JPH02103924A
Application number: JP25782688A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-10-13
Filing date: 1988-10-13
Publication date: 1990-04-17
Anticipated expiration: 2015-10-03
Also published as: JP3093762B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置の製造方法に係わり、特に、絶縁
性非晶質材料上に半導体素子を形成する製造方法に関す
る。

［従来の技術］ガラス、石英等の絶縁性非晶質基板や、５ｉ０２等の絶
縁性非晶質層上に、高性能な半導体素子を形成する試み
が成されている。

近年、大型で高解像度の液晶表示パネルや、高速で高解
ｆ象度の密着型イメージセンサや三次元ＩＣ等へのニー
ズが高まるにつれて、上述のような絶縁性非晶質材料上
の高性能な半導体素子の実現が待望されている。

絶縁性非晶質材料上に薄膜トランジスタ（ＴＰＴ）を形
成する場合を例にとると、　（１）プラズマＣＶＤ法等
で形成しに非晶質シリコンを素子材としたＴＰＴ、　＜
２）ＣＶＤ法等で形成した多結晶シリコンを素子材とし
たＴＰＴ、　　（３）溶融再結晶化法等で形成した単結
晶シリコンを素子材としたＴＰＴ等が検討されている。

ところが、これらのＴＰＴのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたＴＰＴは、単結晶シリ
コンを素子材とした場合に比べてＴＰＴの電界効果移動
度が大幅に低く（非晶質シリコンＴＦＴ　　＜　　１ｃ
ｍ２／Ｖ−ｓｅｃ　　、　　多結晶シリコンＴＦＴ　　
〜Ｌｏａｍ２／Ｖ−ｓｅｃ）、高性能なＴＰＴの実現は
困難であった。

一方、レーザビーム等による溶融再結晶化法は、未だに
十分に完成した技術とは言えず、また、液晶表示パネル
の様に、大面積に素子を形成する必要がある場合には技
術的困難が特に大きい。

［発明が解決しようとする課題］そこで、絶縁性非晶質材料上に高性能な半導体素子を形
成する簡便かつ実用的な方法として、大粒径の多結晶シ
リコンを固相成長させる方法が注目され、研究が進めら
れている。　（Ｔｈｉｎ　５ｏｌｉｄ　Ｆｉｌｍｓ　１
００　（１９８３）　ｐ、２２７　、　ＪＪＡＰ　１１
０１．２５　Ｎｏ、２　（１９８６）　ｐ、Ｌ１２１）しかし、従来の技術では、多結晶シリコンをＣＶＤ法で
形成し、Ｓｉｏをイオンインプラして該多結晶シリコン
を非晶質化した後、６００°Ｃ程度の熱処理を１００時
間近く行っていた。そのため、高価なイオン注入装置を
必要としたほか、熱処理時間も極めて長いという欠点が
あった。

また、非晶質シリコンをＥＢ蒸着法、ＭＢＥ法等で高真
空中で蒸着し、熱処理で同相成長させる方法も検討され
ているが、量産時の処理能力に問題がある。

そこで、本発明はより簡便かつ実用的な方法であるプラ
ズマＣＶＤ法で形成した非晶質シリコン膜を、熱処理等
により大粒径の多結晶シリコンに固相成長させる製造方
法を提供するものである。

（プラズマＣＶＤ法で形成した非晶質シリコン膜は、膜
中に多くの水素を含んでおりその水素が同相成長を阻害
するため、固相成長させる非晶質シリコン膜の成膜方法
としては好ましくないと従来考えられていた。）［課題を解決するための手段］本発明の半導体装置の製造方法は、（ａ）絶縁性非晶質材料上にシリコンを主体とする半導
体層をプラズマＣＶＤ法で形成する工程、（ｂ）該半導
体層を熱処理等により結晶成長させる工程、（ｃ）結晶成長させた半導体層に半導体素子を形成する
工程を少なくとも有することを特徴とする。

［実施例］第１図は、本発明の実施例における半導体装置の製造工
程図の一例である。尚、第１図では半導体素子として薄
膜トランジスタ（ＴＰＴ）を形成する場合を例としてい
る。

第１図において、　（ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくはＳｉｏ２等の絶縁性非晶質材料層
等の絶縁性非晶質材料１０１上にシリコン層１０２をプ
ラズマＣＶＤ法で形成する工程である。

成膜条件の一例としては、基板温度を室温〜５００°Ｃ
程度に保持し、モノシランもしくはモノシランを水素、
アルゴン、ヘリウム等で希釈した混合ガスを反応室内に
導入し、高周波エネルギー等を加えガスを分解して所望
の基板上にシリコン層を形成する方法がある。

（ｂ）は、該シリコン層１０２を熱処理等により結晶成
長させる工程である。熱処理条件は、工程（ａ）のシリ
コン層の成膜方法によってその最適条件が異なる。

例えば、成膜時の基板温度によって以下に述べるような
違いがある。

（１）基板温度が室温〜１５０°Ｃ程度の比較的低温て
成膜した膜は、膜中に多量の水素を含む非晶質シリコン
になるが、２００〜３００°Ｃ程度で成膜しｆ：膜と比
べてより低温の熱処理で膜中の水素を抜くことが出来る
。熱処理条件の一例を以下に述べる。プラズマＣＶＤ反
応室内で成膜後の非品質シリコン膜に第一のアニールを
行う。成膜温度が低い非晶質シリコン膜はポーラスな膜
であるため、成膜後そのまま大気中に取り出すと膜中に
酸素等が取り込まれ易く、膜質低下の原因となるが、大
気中に取り出す前に適切な熱処理を行うと膜の緻密化が
成され、酸素等の取り込みが防止される。熱処理温度は
３００°Ｃ以上が望ましく、４００〜５００°Ｃ程度ま
で温度を上げると特に効果が大きい。尚、熱処理温度が
３００°Ｃ未満であっても熱処理による膜の緻密化の効
果はある。　（但し、真空を破らずに連続してアニール
を行う場合は第一のアニールを省くこともできる）続い
て、第二のアニールを行う。低い成膜温度で形成された
非晶質シリコン膜は５５０℃〜６５０°Ｃ程度の比較的
低温の熱処理を数時間〜２０時間時間性うと、水素の脱
離と結晶成長が起こり、結晶粒径１〜２μｍ程度の大粒
径の多結晶シリコンが形成された。。尚、第一のアニー
ル及び第二のアニールとも所定のアニール温度まで昇温
する際に短時間で急激に温度を上昇させるのは好ましく
ない。その理由は、温度を上昇するにつれて（特に、３
００°Ｃを越えると）膜中の水素の脱離が起こり、昇温
速度が急激であると膜中に欠陥を形成し易くなる。場合
によってはピンホールができたり、膜が剥離することも
ある。少なくとも３００°Ｃ以上の温度では２０℃／分
よりも遅い昇温速度（５℃／分よりも遅い昇温速度が特
に望ましい）で温度を除々に上昇すると膜中の欠陥は少
なくなる。

る。

（２）基板温度が１５０℃〜３００℃程度で成膜した膜
は、上述の低温で形成した非晶質シリコン膜に比べて、
膜中の水素量は減少するが水素が脱離する温度はより高
温側にシフトする。ただし、成膜後の膜は低温で形成し
た膜に比べて緻密であるため上述の第一のアニールを省
くこともてきる。

第二のアニール条件は、５５０℃〜６５０　℃程度の熱
処理を数時間〜４０時間程度行うと、水素の脱離と結晶
成長が起こり、結晶粒径１〜２μｍの大粒径の多結晶シ
リコンが形成された（５５０℃〜６５０°Ｃまでの昇温
速度は上述の場合と同様に少なくとも３００°Ｃ以上の
温度では２０℃／分よりも遅い昇温速度で温度を徐々に
上昇すると膜中の欠陥が少なくなる）。非晶質シリコン
を低温で形成した場合と比べて、水素の脱離が起こりに
くくなるため熱処理に要する時間は長くなる。また、成
ＦＪ温度が３００℃に近くなると、５５０℃〜６５０°
Ｃ程度の熱処理では水素の脱離が十分に起こらず、その
結果、結晶成長が阻害される場合がある。そのような場
合は、５５０　℃〜６５０　℃程度まで昇温した後で、
７００℃〜８００　”Ｃ程度まで数分程度で昇温し、続
いて数分程度で５５０℃〜６５０°Ｃ程度まで冷却する
熱処理工程を付加することで膜中の水素をより完全に脱
離させ、続いて行う５５０℃〜６５０°Ｃ程度の熱処理
による結晶成長を促進させることができる。尚、７００
℃〜８００°Ｃ程度まで昇温する場合はその昇温及び冷
却に要する時間は短時間である必要がある。その理由は
、まず７００℃〜８００°Ｃ程度の高温に保持する時間
が長くなると膜中に多数の多結晶核が生成され、それを
核として結晶成長が起こるため、大粒径の多結晶シリコンが形成できなくなる点にある。

また、−旦５５０″Ｃ〜６５０℃程度まで昇温すると成
膜時に膜中に存在していた水素の多くは脱離し、膜中に
残存している水素の絶対量が減少しているため、急激に
昇温しでも膜中に欠陥が形成されにくい点も重要である
。

（３）基板温度が３００°Ｃを越えると膜中の水素量は
さらに減少するが、５５０℃〜６５０°Ｃ程度のアニー
ルではより水素の脱離が起こりにくくなる。従って、上
述の７００℃〜ｓ　ｏ　ｏ　’ｃ程度の短時間のアニー
ルを行う工程を付加することが特に有効になる。続いて
、５５０℃〜６５０℃程度の熱処理を行うと膜中の水素
が十分に脱離している場合は数時間程度の熱処理で１μ
ｍ程度の大粒径の多結晶シリコンが固相成長する。成膜
温度が低い場合と比べて熱処理時間が短時間で済む理由
は成膜温度が高くなるにつれて非晶質であっても規則性
の度合が高くなるため、同相成長時に比較的短時間の熱
処理で核が発生し易くなる為と考えられる。

続いて、熱処理条件特に所定の温度までの昇温方法につ
いて述べる。第２図は本発明の実施例における昇温方法
の模式図の一例である。第２図において、　（Ａ）は所
定の温度（Ｔ１）まで所定の昇温速度で昇温して、所定
の温度（Ｔ１）でアニールする場合を示す。昇温速度は
、前述の通り２０℃／分（望ましくは５℃／分）より遅
い方が水素の脱離に伴う欠陥の発生が抑制され望ましい
。尚、昇温速度は常に一定である必要はなく、上述の値
の範囲で変動しても無論構わない。　ＣＢ）は所定の温
度（Ｔ２）まで所定の昇温速度で昇温し、続いて、アニ
ール温度である所定の温度（Ｔ１）まで昇温速度を遅く
して昇温する場合を示す。昇温速度をＴ２の前後で変え
る理由は、前述のように３００°Ｃ程度より高い温度で
膜中より水素の脱離が始まるため、その前後で昇温速度
を変え、水素の脱離が始まった後は、昇温速度を２０℃
／分（望ましくは５℃／分）よりも遅くして、欠陥の発
生を抑制するためである。　（昇温時間の短縮にもなる
。）従って、Ｔ２は２５０℃〜４００°Ｃ程度にするの
が望ましい。尚、　（Ａ）の場合と同様に、昇温速度は
常に一定である必要はない。またＴ２の前後での昇温速
度の変化もステップ的である必要はなく徐々に昇温速度
を変えてもよい。また昇温速度を変える温度（Ｔ２）は
複数あってもよい。　＜Ｃ＞は所定の温度（Ｔ２）まで
昇温した後、Ｔ２で所定の時間保持し、続いてアニール
温度である所定の温度Ｔ＋まで昇温する場合を示す。ア
ニール温度より低い温度で所定時間（例えば２０分〜２
時間程度）保持することで多結晶核を発生させずに膜中
の水素の多くを抜くことができる。従って、Ｔ２で所定
時間保持した後でアニール温度まで昇温する隙は昇温速
度を早くしても水素の脱離に伴う欠陥の発生は起こり難
い。Ｔ２は３５０℃〜５５０°Ｃ程度が望ましい。尚、
所定の温度（Ｔ２）は一定に保つ必要はない。例えば５
℃／分よりも遅い昇温速度でゆっくり昇温させてもよい
。また所定の温度に保持する温度（Ｔ２）は複数あって
もよい。例えば３５０℃程度で一旦保持した後で５００
°Ｃ程度で再び保持する等の方法もあり、より膜中の欠
陥が低減される効果がある。　（Ｄ）はアニール温度（
Ｔ１）まで−旦昇温した後でＴ１よりも高い温度　（Ｔ
３）まで数分程度の短時間で昇温し、再びＴ＋まで数分
程度の短時間で冷却し、Ｔ＋でアニールする場合を示す
。Ｔ３まで昇温する段階を設けることで前述の通り５５
０℃〜６５０６Ｃ程度の温度Ｔ’＋でのアニールでは膜
中の水素が十分に抜けず、結晶成長が阻害される場合に
、水素をより完全に抜き結晶成長を促進させることがで
きる。Ｔ３は前述の通り７００℃〜ｓ　ｏ　ｏ　’ｃ程
度が望ましい。また昇温冷却に要する時間は多結晶核の
発生を抑制するために短時間（１０分以内が望ましい）
である必要がある。尚、　（Ａ）〜（Ｄ）の内の複数を
組み合わせて用いることで、より欠陥の発生を抑制する
ことも可能である。また、　（Ａ）〜（Ｄ）は本実施例
の一例であり、本発明はこれに限定されるものではない
。所定のアニール温度まで昇温させる際に、膜中の水素
を欠陥を発生させずに抜くために、成膜条件、昇温方法
、昇温速度等を最適化することで従来困難と考えられて
いたプラズマＣＶＤ法によって形成した非晶質シリコン
を大粒径の多結晶シリコンに固相成長させる製造方法を
実現した点が重要である。

以上述べたように、プラズマＣＶＤ法で形成した非晶質
シリコンは固相成長させる半導体層として通していない
と従来考えられていたが、成膜条件、熱処理条件等を最
適化することで、従来の方法と比べてより短時間のアニ
ールでより簡便で実用的な製造工程で大粒径の多結晶シ
リコンを形成できることが我々の検討の結果明かとなっ
た。

（ｃ）は、多結晶化されたシリコン層１０３に半導体素
子を形成する工程である。尚、第１図（ｃ）では、半導
体素子としてＴＰＴを形成する場合を例としている。図
において、１０５はゲート電極、１０６はソース・ドレ
イン領域、１０７はゲート絶縁膜、１０８は層間絶縁膜
、１０９はコンタクト穴、１１０は配線を示す。ＴＰＴ
’形成法の一例としては、多結晶シリコンＭ１０３をパ
ターン形成し、ゲート絶縁膜を形成する。該ゲート絶縁
膜は熱酸化法で形成する方法（高温プロセス）とＣＶＤ
法もしくはプラズマＣＶＤ法等で６００°Ｃ程度以下の
低温で形成する方法（低温プロセス）がある。低温プロ
セスでは、基板として安価なガラス基板を使用できるた
め、大型な液晶表示パネルや密着型イメージセンサ等の
半導体装置を低コストで作成できるほか、三次元ＩＣ等
を形成する場合においても、下層部の素子に悪影響（例
えば、不純物の拡散等）を与えずに、上層部に半導体素
子を形成することが出来る。

続いて、ゲート電極を形成後、ソース・ドレイン領域を
イオン注入法、熱拡散法、プラズマドーピング法等で形
成し、眉間絶縁膜をＣＶＤ法、スパッタ法、プラズマＣ
ＶＤ法等で形成する。さらに、該層間絶縁膜にコンタク
ト穴を開け、配線を形成することでＴＰＴが形成される
。

本発明に基づく半導体装置の製造方法で作製した低温プ
ロセスＴＰＴ（Ｎチャンネル）の電界効果移動度は、１
００〜１５０ｃｍ２／Ｖ−ｓｅｃであり、ガラス基板上
に高性能なＴＰＴを形成することが出来た。これは、本
発明の製造方法により、大粒径の多結晶シリコン膜が再
現性良く形成できるようになった結果可能となった。さ
らに、前記ＴＰＴ製造工程に水素ガスもしくはアンモニ
アガスを少なくとも含む気体のプラズマ雰囲気に半導体
素子をさらす工程を設けると、結晶粒界に存在する欠陥
密度が低減され、前記電界効果移動度はさらに向上する
。

また、本発明は、第１図の実施例に示したＴＰＴ以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。

［発明の効果］以上述べたように、本発明によればより簡便な製造プロ
セスで大粒径の多結晶シリコン膜を形成することが出来
る。その結果、絶縁性非晶質材料上に高性能な半導体素
子を形成することが可能となり、大型で高解像度の液晶
表示パネルや高速で高解像度の密着型イメージセンサや
三次元ＩＣ等を容易に形成できるようになった。

さらに、本発明を用いれば、熱処理温度をせいぜい６５
０°Ｃ程度以下の低温にできるため、　（１）基板とし
て安価なガラス基板を使用できる。　（２）三次元ＩＣ
では、下層部の素子に悪影響（例えば、不純物の拡散等
）を与えずに上層部に半導体素子を形成することが出来
る。等のメリットもある。

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は本発明の実施例にお；プる半導
体装置の製造工程図である。第２図（ａ）〜（ｄ）は本発明の実施例における昇温方
法の模式図である。絶縁性非晶質材料シリコン層多結晶シリコン層ゲート電極ソース・ドレイン領域ゲート絶縁膜眉間絶縁膜コンタクト穴配線以出願人セイコーエプソン株式会社代理人弁理士上柳雅誉（他１名）（ａ）（ｂ）第図時間第２図（ａ）時間第２図（ｂ）

Claims

【特許請求の範囲】１）（ａ）絶縁性非晶質材料上にシリコンを主体とする半導
体層をプラズマＣＶＤ法で形成する工程、（ｂ）該半導
体層を熱処理等により結晶成長させる工程、（ｃ）結晶成長させた半導体層に半導体素子を形成する
工程を少なくとも有することを特徴とする半導体装置の
製造方法。２）絶縁性非晶質材料上に形成する半導体層がシリコン
を主体とする非晶質半導体であることを特徴とする請求
項１記載の半導体装置の製造方法。３）半導体層に熱処理等を行い結晶成長させる工程にお
いて、所定の熱処理温度まで一定時間をかけて昇温する
段階と所定の温度で熱処理を行う段階とを少なくとも有
することを特徴とする請求項２記載の半導体装置の製造
方法。４）前記所定の熱処理温度まで一定時間をかけて昇温す
る段階において昇温速度が２０℃／分より遅い段階が存
在することを特徴とする請求項３記載の半導体装置の製
造方法。５）熱処理温度が５５０℃〜６５０℃であることを特徴
とする請求項１記載の半導体装置の製造方法。