JP4585464B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に関する。

半導体素子の高性能化に対しては、電子の走行速度（移動度）を高めることが有効な手段の一つである。通常のシリコン単結晶では電子の移動度の上限は物性的に決まっているが、近年、歪みを持つシリコン結晶中では本来のシリコン結晶よりも電子の移動度が高められることが報告されている。

例えば、米国特許ＵＳＰ５，４６１，２４３には、ＳＯＩ基板上に格子緩和したＳｉＧｅ層及び歪みを有するＳｉ層を形成する技術が記載されている。

本発明は、ゲルマニウム濃度の高いシリコン・ゲルマニウム層を形成することが可能な半導体装置の製造方法を提供することを目的とする。

第１の発明に係る半導体装置の製造方法は、シリコン単結晶基板上に酸素が添加された第１のシリコン結晶層を形成する工程と、この第１のシリコン結晶層上にシリコン・ゲルマニウム結晶層（単結晶が好ましい）を形成する工程と、を有することを特徴とする。

前記製造方法において、前記シリコン・ゲルマニウム結晶層上に第２のシリコン結晶層（単結晶が好ましい）を形成する工程と、熱処理により前記第２のシリコン結晶層に歪みを与える工程と、をさらに有することが好ましい。

熱処理を行う前は、第１のシリコン結晶層、シリコン・ゲルマニウム結晶層及び第２のシリコン結晶層は、下地のシリコン単結晶基板の格子情報をほぼ引き継いでおり、シリコン・ゲルマニウム結晶層は歪みを内包している。このような構造に対して熱処理を行うことにより、第１のシリコン結晶層中に含有される酸素が凝集して、シリコン基板とシリコン・ゲルマニウム結晶層との間にシリコン酸化層が形成される。その結果、シリコン・ゲルマニウム結晶層は歪みが緩和された結晶状態（格子緩和された状態）となるとともに、第２のシリコン結晶層は歪みが内包された結晶状態になる。

このような作用により、シリコン・ゲルマニウム結晶層の膜厚が薄くても、十分に格子緩和されたシリコン・ゲルマニウム単結晶層を得ることができ、歪みを内包する良質のシリコン単結晶層を得ることができる。

なお、第１のシリコン結晶層中に含有される酸素の濃度（原子組成比）は１％以上が好ましく、濃度の上限は半導体としての性質を失わない程度にすることが好ましい。酸素濃度が２０％よりも高い場合には、結晶性は保持されるが、第１のシリコン結晶層表面の凹凸が顕著になり、平坦性が損なわれるため、第１のシリコン結晶層の酸素濃度は２０％以下にすることが好ましい。また、より平坦性を良好にするために、好ましくは酸素濃度を１５％以下、より好ましくは酸素濃度を１２％以下とする。

第２の発明に係る半導体装置は、シリコン単結晶基板上に形成された酸素が添加された第１のシリコン結晶層と、この第１のシリコン結晶層上に形成されたシリコン・ゲルマニウム結晶層（単結晶が好ましい）と、このシリコン・ゲルマニウム結晶層上に形成された歪みを有する第２のシリコン結晶層（単結晶が好ましい）と、を有することを特徴とする。

第３の発明に係る半導体装置は、シリコン単結晶基板上に形成された第１のシリコン結晶層と、この第１のシリコン結晶層上に形成されたシリコン・ゲルマニウム結晶層（単結晶が好ましい）と、このシリコン・ゲルマニウム結晶層上に形成された歪みを有する第２のシリコン結晶層（単結晶が好ましい）とを有し、前記第１のシリコン結晶層は、酸素が添加されたシリコン結晶層間にＮ型又はＰ型の不純物が添加されたシリコン結晶層が形成されたものであることを特徴とする。

第２及び第３の発明では、シリコン・ゲルマニウム結晶層が酸素が添加された第１のシリコン結晶層上に形成されているため、シリコン・ゲルマニウム結晶層の歪みを緩和するための転位等を第１のシリコン結晶層によって吸収することができる。したがって、シリコン・ゲルマニウム結晶層の膜厚がある程度薄くても、転位等の貫通を抑制することができ、十分に格子緩和されたシリコン・ゲルマニウム結晶層を得ることができるとともに、歪みを内包する良質のシリコン結晶層を得ることができる。

また、酸素が添加された第１のシリコン結晶層のバンドギャップが広いことから、ＳＯＩ構造と同様に素子の容量を低減することも可能である。

さらに、第３の発明では、不純物が添加されたシリコン結晶層によって下地のポテンシャルを固定することができ、ショートチャネル効果を有効に防止することができる。

なお、第１のシリコン結晶層中に含有される酸素の濃度（原子組成比）については、第１の発明と同様である。

第４の発明に係る半導体装置は、シリコン単結晶基板上に形成された酸素が添加された第１のシリコン結晶層と、この第１のシリコン結晶層上に形成され、酸素が添加されたシリコン結晶層と酸素が添加されていないシリコン結晶層とが交互に積層された積層シリコン層と、この積層シリコン層上に形成されたシリコン・ゲルマニウム結晶層（単結晶が好ましい）と、このシリコン・ゲルマニウム結晶層上に形成された歪みを有する第２のシリコン結晶層（単結晶が好ましい）とを有することを特徴とする。

前記積層シリコン層を構成する酸素が添加されていないシリコン結晶層の少なくとも一部の層には、Ｎ型又はＰ型の不純物が添加されているようにしてもよい。

前記積層シリコン層を構成する酸素が添加されていないシリコン結晶層の少なくとも一部の層には、ゲルマニウムが添加されているようにしてもよい。

第４の発明では、シリコン・ゲルマニウム結晶層が積層シリコン層上に形成されているため、シリコン・ゲルマニウム結晶層の歪みを緩和するための転位等を超格子構造の積層シリコン層によって吸収することができる。したがって、先の発明と同様、シリコン・ゲルマニウム結晶層の膜厚がある程度薄くても、転位等の貫通を抑制することができ、十分に格子緩和されたシリコン・ゲルマニウム結晶層を得ることができるとともに、歪みを内包する良質のシリコン結晶層を得ることができる。

また、積層シリコン層を構成する酸素が添加されていないシリコン結晶層の少なくとも一部の層に不純物を添加することにより、先の発明と同様、不純物が添加された層によって下地のポテンシャルを固定することができ、ショートチャネル効果を有効に防止することができる。

なお、第１のシリコン結晶層中に含有される酸素の濃度（原子組成比）については、第１の発明と同様である。

また、本願では、さらに以下の半導体装置の製造方法Ａ及び製造方法Ｂを提供している。

製造方法Ａは、シリコン単結晶基板の上方にシリコン・ゲルマニウム結晶層を形成する工程と、酸化性雰囲気で熱処理を行うことにより、前記シリコン単結晶基板と前記シリコン・ゲルマニウム結晶層との間に第１のシリコン酸化層を形成するとともに前記シリコン・ゲルマニウム結晶層上に第２のシリコン酸化層を形成し、かつ、前記シリコン・ゲルマニウム結晶層の膜厚を薄くするとともに前記シリコン・ゲルマニウム結晶層中のゲルマニウム濃度を増加させる工程と、を有することを特徴とする。

製造方法Ａにおいて、前記酸化性雰囲気で熱処理を行う際に、前記シリコン単結晶基板と前記シリコン・ゲルマニウム結晶層との間に、シリコン酸化層又は酸素が添加されたシリコン層が形成されていることが好ましい。

酸化性雰囲気で熱処理を行うことにより、第１及び第２のシリコン酸化層が形成される（熱処理を行う前にシリコン酸化層がすでに存在する場合には、膜厚が増加した第１及び第２のシリコン酸化層が形成される）。シリコン・ゲルマニウム結晶層上のみならず、シリコン単結晶基板とシリコン・ゲルマニウム結晶層との間にシリコン酸化層が形成されるのは、酸化性雰囲気で熱処理を行うことにより、シリコン・ゲルマニウム結晶層中を酸素が輸送されるためである。

第１及び第２のシリコン酸化層が形成されるため、シリコン・ゲルマニウム結晶層の膜厚は薄くなる。また、第１及び第２のシリコン酸化層中にはゲルマニウムがほとんど存在せず、第１及び第２のシリコン酸化層がゲルマニウムの拡散を抑制する障壁として機能する。これらの理由により、第１及び第２のシリコン酸化層に挟まれたシリコン・ゲルマニウム結晶層中のゲルマニウム濃度が上昇することになる。よって、シリコン酸化層上に、膜厚が薄くゲルマニウム濃度の高い、高品質のシリコン・ゲルマニウム結晶層を形成することができる。

製造方法Ｂは、シリコン単結晶基板上にシリコン・ゲルマニウム結晶層を形成する工程と、酸化性雰囲気で熱処理を行うことにより、前記シリコン・ゲルマニウム結晶層内に第１のシリコン酸化層を形成するとともに前記シリコン・ゲルマニウム結晶層上に第２のシリコン酸化層を形成し、かつ、前記第１のシリコン酸化層と前記第２のシリコン酸化層との間のシリコン・ゲルマニウム結晶層中のゲルマニウム濃度を増加させる工程と、を有することを特徴とする。

製造方法Ｂにおいて、前記酸化性雰囲気で熱処理を行う際に、前記シリコン・ゲルマニウム結晶層内に、シリコン酸化層又は酸素が添加されたシリコン層が形成されていることが好ましい。

この製造方法Ｂにおいても、前記製造方法Ａと同様、シリコン酸化層上に、膜厚が薄くゲルマニウム濃度の高い、高品質のシリコン・ゲルマニウム結晶層を形成することができる。

前記製造方法Ａ及びＢにおいて、前記第２のシリコン酸化層を除去して前記シリコン・ゲルマニウム結晶層の表面を露出させる工程と、露出したシリコン・ゲルマニウム結晶層上に歪みを有するシリコン結晶層を形成する工程と、をさらに有するようにしてもよい。

本発明によれば、ゲルマニウム濃度の高いシリコン・ゲルマニウム層を形成することが可能となる。

以下、本発明の実施形態を図面を参照して説明する。

［実施形態１］
本発明の第１の実施形態について、図１を参照して説明する。

まず、（１００）方位を結晶面に持つシリコン単結晶基板１１上に、酸素を２％含有するＳｉ結晶層１２を堆積する（図１（ａ））。

この酸素含有シリコン結晶層１２の成膜は、到達真空度が１０^-8Ｐａの超高真空容器で構成される超高真空ＣＶＤ装置により行う。この装置の構成については、特願平７−２４５２３６に詳しいが、その概略について以下説明する。真空中で保持される基板の裏側には基板を加熱するためのグラファイト製基板加熱ヒーターが設置されており、シリコン基板を１０００℃まで加熱することが可能である。さらに、基板表面側には気体分子原料を熱分解するための補助ヒーターが設けられている。この外部ヒーターの働きにより、基板温度が低く、基板表面での原料分解が起こらない条件でも、分解した原料を基板に供給することが可能であり、低温での膜成長を促進することが可能である。

この装置を利用した具体的な成膜条件は、基板温度を６００℃とし、シリコン薄膜成長の原料としてジシラン（Ｓｉ₂ Ｈ₆ ）ガスを用い、原料ガスの分圧を２０ｍＰａとした。また、酸素原子をシリコン薄膜中に混入させるために、成膜雰囲気に酸素ガスを１％含むヘリウムガスを導入した。このときのヘリウムの分圧は１０ｍＰａであり、酸素の分圧は０．１ｍＰａであったと推定される。また、基板表面側の外部ヒーターを１８００℃に加熱した。この状態で５０分間の成膜を行うことにより、シリコン結晶中に２％の酸素原子を含む膜厚４０ｎｍの酸素含有シリコン結晶層１２を得ることができた。この酸素含有シリコン結晶層１２は、下地のシリコン単結晶基板１１の格子情報を引き継ぐ程度に良質な単結晶層である。

酸素含有シリコン結晶層１２の形成が終了した後、酸素・ヘリウム混合ガスの供給を停止する。さらに、外部ヒーターの温度を下げて、新たにゲルマン（ＧｅＨ₄ ）ガスを導入することにより、ＳｉＧｅ結晶層の薄膜成長を行う。このときの成膜条件は、基板温度６００℃、ジシラン分圧２０ｍＰａ、ゲルマン分圧４５ｍＰａとした。７分間の成膜により、Ｇｅ組成比２０％、厚さ１００ｎｍのＳｉＧｅ結晶層１３が得られた。得られたＳｉＧｅ結晶層１３は、歪みが加わった状態で保持されている。ＳｉＧｅ結晶層１３の成膜終了後に、ゲルマンガスの供給を停止し、基板温度６００℃、ジシランガス分圧８ｍＰａの成膜条件でシリコン結晶層の成長を行い、厚さ２０ｎｍのシリコン結晶層１４を形成した（図１（ｂ））。

本実施形態では、外部ヒーターを利用してジシランガスを一部分解し、これを基板表面に供給する方法を採用しているが、外部ヒーターを利用せずに基板表面での原料分解によって酸素含有シリコン層を成膜しようとすると、酸素含有シリコン層の成膜速度は０．１ｎｍ／分にまで低下する。これは、基板表面が酸素原子で覆われて不活性になり、ジシラン分子の分解が阻害されるためと推定される。このとき、ジシランガスの分圧を増加させて成膜速度を増加させることも可能であるが、基板温度が低い状態で大量のジシランガスを供給すると、成膜層が非晶質或いは多結晶になり易い。本発明においては、酸素含有シリコン層１２上に形成されるＳｉＧｅ１３層及びＳｉ層１４が、下地の単結晶基板の格子情報を受け継いで単結晶層になることが重要である。

なお、基板表面以外で原料ガスを分解して成長を促進させる方法として、プラズマＣＶＤ法も有効である。この場合も上述したのと同様、成膜層が多結晶にならないようにすることが重要である。

以上説明したような方法により、シリコン単結晶基板１１上に、酸素含有Ｓｉ結晶層１２、ＳｉＧｅ結晶層１３及びＳｉ結晶層１４（Ｓｉキャップ層）を真空を破らずに連続的に形成する。この段階では、ＳｉＧｅ結晶層１３は、下地のＳｉ結晶層１２の格子に整合しており、内部に歪みを有している。

このようにして形成した積層基板に対して酸化炉で熱酸化処理を施す。この熱酸化処理工程は、通常の半導体製造で用いられている熱酸化工程でよい。本実施形態では、水蒸気を導入した酸化性雰囲気において、９５０℃、３０分の条件で熱酸化を行った。この工程により、酸素含有Ｓｉ結晶層１２内の酸素原子は凝縮し、ＳｉＯ₂ 及びＳｉＯからなる非晶質のシリコン酸化層が形成される。その結果、Ｓｉ基板１１上に、非晶質ＳｉＯ_x 層１５（厚さ３ｎｍ）、酸素をわずかに含むＳｉ結晶層１２ａ（１６ｎｍ）、ＳｉＧｅ結晶層１３ａ（１００ｎｍ）、Ｓｉ結晶層１４ａ（１０ｎｍ）、ＳｉＯ₂ 層１６（２０ｎｍ）という積層構造が形成される（図１（ｃ））。

このように、熱処理を行うことによって、ＳｉＧｅ結晶層１３ａは格子緩和し、本来のＳｉＧｅの格子定数に近づく。一方、酸素をわずかに含むＳｉ結晶層１２ａ及び表面側のＳｉ結晶層１４ａには格子歪みが加わる。なお、加熱処理後のＳｉ結晶層にはＳｉＧｅ結晶層からＧｅが拡散してきており、１％〜数％程度のＧｅが含まれている。

ＳｉＧｅ層１３ａの格子緩和の割合（熱工程によって緩和したＳｉＧｅ層の垂直方向と水平方向の格子定数の比）が熱工程を経る前に比べて十分でない場合には、さらに熱処理を加えることが望ましい。この時、酸化性ガスをわずかに含む不活性ガス雰囲気で熱処理を行うことが有効である。具体的には、酸素ガスを０．２％〜０．８％程度含む窒素ガス或いはアルゴンガス雰囲気において、加熱温度を１２００℃程度まで上昇させることにより、十分に格子緩和したＳｉＧｅ層を得ることが可能である。また、熱酸化工程を一切行わずに、酸素をわずかに含む不活性ガス雰囲気で１０００℃以上の熱処理を加えることによってもＳｉＧｅ層の一部を格子緩和させることが可能である。

上述した熱処理における加熱温度の上限は、Ｓｉの融点（１４５０℃程度）以下にする必要があるが、ＳｉＧｅの場合には加熱温度の上限はさらに低くなる（具体的な温度範囲は、後述する実施形態４に記載する）。

なお、酸化性ガスをわずかに含む不活性ガス雰囲気で加熱処理を行うのは、Ｓｉ結晶層表面にわずかに酸化膜を残存させることにより、表面の平坦性を維持するためである。

ＳｉＧｅ層１３ａの格子緩和の割合は、Ｓｉ層１４ａの厚さとＳｉＧｅ層１３ａの厚さの比等で変化し、ＳｉＧｅ層が薄いＳｉ層で挟まれている場合、１００％格子緩和したＳｉＧｅ層を得ることは困難である。ただし、加熱処理の温度が１０５０℃よりも高く、かつ加熱時間が１時間よりも長い場合には、ＳｉＧｅ層中のＧｅがＳｉ層中に拡散する。そのため、Ｓｉ層の厚さが薄い場合には、Ｓｉ層が無くなり、均質なＳｉＧｅ層が得られる。

なお、本実施形態では、酸素含有Ｓｉ層として厚さ４０ｎｍ、酸素濃度２％の層を形成したが、基板温度、原料ガスの分圧等の成膜の条件を変化させることにより、厚さと濃度を自在に設定することが可能である。酸素濃度を増加した場合は、酸素含有Ｓｉ層の上に成長するＳｉ層の結晶性の劣化が問題となるが、酸素含有Ｓｉ層の厚さを薄くすることにより、問題は回避できる。

また、酸素濃度が高い場合は、酸素含有Ｓｉ層の厚さが薄くてもアニール後にＳｉＯ_x 層として十分機能する層が得られる。具体的に利用できる酸素含有Ｓｉ層の酸素濃度と厚さの関係を図６に示した。図６に示すように、酸素濃度が高いほど、酸素含有Ｓｉ層の厚さを薄くすることができる。ただし、酸素濃度が２０％よりも高い場合には、結晶性は保持されるが、第１のシリコン結晶層表面の凹凸が顕著になり、平坦性が損なわれる。酸素含有Ｓｉ層上に酸素を含まないＳｉＧｅ層或いはＳｉ層を成長させた場合でも、表面の平坦性は改善されない。

したがって、第１のシリコン結晶層の酸素濃度は２０％以下にすることが好ましい。また、より平坦性を良好にするために、好ましくは酸素濃度を１５％以下、より好ましくは酸素濃度を１２％以下とする。また、下限については１％以上とする。

さらに、酸素含有Ｓｉ層の厚さが限りなく薄く、実質的にＳｉの結晶層間に１．５×１０¹⁵ｃｍ^-2程度の酸素原子が存在する層が形成できれば、ＳｉＧｅ結晶層を格子緩和させ、最上層のＳｉ結晶層に歪を加えることが可能となる。

［実施形態２］
本発明の第２の実施形態について、図２〜図４を参照して説明する。

図２に示した例では、シリコン単結晶基板２１上に、酸素を１％含有するシリコン結晶層２２（厚さ１μｍ）を形成し、続いてＧｅの組成比が２０％のＳｉＧｅ結晶層２３（厚さ５００ｎｍ）を形成し、さらにその上に歪みを有するシリコン結晶層２４（厚さ２０ｎｍ）を形成している。これらの積層構造は、例えば第１の実施形態における熱処理前の工程と同様の工程によって形成することが可能であるが、第１の実施形態の場合よりもＳｉＧｅ層２３の膜厚が厚いため、シリコン層２４に歪み持たせることができる。

図２に示した積層構造では、ＳｉＧｅ結晶層２３の格子緩和に伴うエネルギーを酸素含有シリコン層２２で吸収できるため、良質の歪みシリコン層２４を得ることが可能である。また、本例では第１の実施形態とは異なり、酸素含有シリコン層２２には高温熱処理工程による酸素の凝集やシリコン酸化層の形成は生じていない。この酸素含有シリコン層２２の禁制帯幅は通常のシリコン結晶の禁制帯幅よりも広いため、絶縁体層上の半導体層に素子を形成した場合と同様に、素子の容量を低減できるという効果がある。

図３に示した例は、図２に示した例に対してさらに、砒素（Ａｓ）をドーピングした層を設けている。すなわち、シリコン単結晶基板２１上に、酸素を１％含有するシリコン結晶層２２ａ（厚さ２μｍ）、砒素を５×１０²⁰ｃｍ^-3の濃度でドーピングしたシリコン結晶層２５（厚さ１００ｎｍ、酸素は添加されていない）、酸素を１％含有するシリコン結晶層２２ｂ（厚さ１００ｎｍ）、Ｇｅの組成比が２０％のＳｉＧｅ結晶層２３（厚さ５００ｎｍ）、歪みを有するシリコン結晶層２４（厚さ２０ｎｍ）を順次積層した構造となっている。

このような構造を用いることにより、砒素をドーピングした層に対して電極を接続することができ、この電極を介して基板側の電位を固定させることができる。よって、電界効果型トランジスタのチャネルが形成される層の電位を安定させることができるという効果がある。

図４に示した例は、図２に示した例に対してさらに、砒素をドーピングしたシリコン層（酸素を添加していないシリコン結晶層）と酸素が添加されたシリコン層からなる超格子構造を設けている。すなわち、シリコン単結晶基板２１上に、酸素を１％含有するシリコン結晶層２２（厚さ２μｍ）を形成する。続いて、砒素（Ａｓ）を５×１０²⁰ｃｍ^-3の濃度でドーピングしたシリコン結晶層２６（厚さ２０ｎｍ）と、酸素を１％含有するシリコン結晶層２７（厚さ２０ｎｍ）を、それぞれ複数層づつ形成して超格子構造を形成する。さらに、超格子構造の上に、Ｇｅの組成比が２０％のＳｉＧｅ結晶層２３（厚さ５００ｎｍ）、歪みを有するシリコン結晶層２４（厚さ２０ｎｍ）を順次形成している。

このような構造を用いても、砒素をドーピングした層に対して電極を接続することにより、この電極を介して基板側の電位を固定させることができ、電界効果型トランジスタのチャネルが形成される層の電位を安定させることができる。

なお、図４に示した例では、超格子構造を形成する酸素が添加されていない層２６には全て砒素をドーピングしているが、最上層のみに砒素をドーピングし、その他の下層側の層には砒素をドーピングしないようにしてもよい。

また、図４に示した例において、超格子構造を形成する酸素が添加されていない層２６の代わりにＳｉＧｅ結晶層を形成してもよい。この場合、ＳｉＧｅ結晶層と酸素含有シリコン結晶層からなる超格子構造によって転位を発生させることができ、この転位を超格子構造の上に形成されたＳｉＧｅ層２３まで貫通させずに超格子構造内で止めることができるため、良質の歪みシリコン層を形成することができる。この場合、超格子構造を構成するＳｉＧｅ結晶層及び酸素含有シリコン結晶層の積層数を増やし、ＳｉＧｅ層中のＧｅ組成比を下層側から上層側に向けて徐々に増加させることにより、上層側のＳｉＧｅ層への転位の伝播を抑制することができ、より良質の歪みシリコン層を得ることが可能である。この場合、超格子構造の中の最上層のＳｉＧｅ層のみに砒素をドーピングすればよい。

［実施形態３］
本発明の第３の実施形態について、図５を参照して説明する。本実施形態は、上述した第１或いは第２の実施形態で示したような構造を用いて、これに電界効果型トランジスタを作成した例である。

図５に示した例は、第１の実施形態で示した方法によって作成した積層基板に対して電界効果型トランジスタを形成した例である。電界効果型トランジスタの作成には従来用いられている技術を適用すればよい。すなわち、ゲート絶縁膜３１となるシリコン酸化層上に多結晶Ｓｉ層３２を堆積し、これをゲート電極の形状に加工し、さらにソース・ドレイン領域３３を形成することにより、電界効果型トランジスタが作成される。

図５に示した構造では、歪みＳｉ層１４ａをチャンネル形成層として利用できるので、キャリア移動度（特に電子移動度）を高めることが可能となる。また、実質的に誘電体としても振る舞う酸素含有シリコン層１５によってシリコン基板１１と素子領域とが分離されているため、ソース・ドレイン領域の容量を小さくすることが可能となり、高速動作のＦＥＴが実現可能となる。

［実施形態４］
本発明の第４の実施形態について、図７を参照して説明する。

まず、（１００）方位を結晶面に持つシリコン単結晶基板１１上に、酸素を７％含有するＳｉ結晶層１２を堆積する。この酸素含有シリコン結晶層１２の成膜は、第１の実施形態で述べたのと同様に、超高真空ＣＶＤ装置により行う（図７（ａ））。

この装置を利用した具体的な成膜条件は、基板温度を６００℃とし、シリコン薄膜成長の原料としてジシラン（Ｓｉ₂ Ｈ₆ ）ガスを用い、原料ガスの分圧を２０ｍＰａとした。また、酸素原子をシリコン薄膜中に混入させるために、成膜雰囲気に酸素ガスを２％含むヘリウムガスを導入した。このときのヘリウムの分圧は１０ｍＰａであり、酸素の分圧は０．２ｍＰａであったと推定される。また、基板表面側の外部ヒーターを１８００℃に加熱した。この状態で４０分間の成膜を行うことにより、シリコン結晶中に７％の酸素原子を含む膜厚１５ｎｍの酸素含有シリコン結晶層１２を得ることができた。この酸素含有シリコン結晶層１２は、下地のシリコン単結晶基板１１の格子情報を引き継ぐ程度に良質な単結晶層である。

酸素含有シリコン結晶層１２の形成が終了した後、酸素・ヘリウム混合ガスの供給を停止する。さらに、新たにゲルマン（ＧｅＨ₄ ）ガスを導入することにより、ＳｉＧｅ結晶層の薄膜成長を行う。このときの成膜条件は、基板温度６００℃、ジシラン分圧２０ｍＰａ、ゲルマン分圧４５ｍＰａとした。７分間の成膜により、Ｇｅ組成比２０％、厚さ１００ｎｍのＳｉＧｅ結晶層１３が得られた。得られたＳｉＧｅ結晶層１３は、歪みが加わった状態で保持されている。ＳｉＧｅ結晶層１３の成膜終了後に、ゲルマンガスの供給を停止し、基板温度６００℃、ジシランガス分圧８ｍＰａの成膜条件でシリコン結晶層の成長を行い、厚さ２０ｎｍのシリコン結晶層１４を形成した（図７（ｂ））。

以上説明したような方法により、シリコン結晶基板１１上に、酸素含有Ｓｉ結晶層１２、ＳｉＧｅ結晶層１３及びＳｉ結晶層１４（Ｓｉキャップ層）を真空を破らずに連続的に形成する。この段階では、ＳｉＧｅ結晶層１３は、下地のＳｉ結晶層１２の格子に整合しており、内部に歪みを有している。

このようにして形成した積層基板に対して酸化炉で熱酸化処理を施す。この熱酸化処理工程は、通常の半導体製造で用いられている熱酸化工程でよい。本実施形態では、９５０℃、３０分の条件で熱酸化を行った。この工程により、酸素含有Ｓｉ層１２内の酸素原子は凝縮し、ＳｉＯ₂ 及びＳｉＯからなる非晶質のシリコン酸化層が形成される。ただし、上記の熱酸化条件では、非晶質のシリコン酸化層は必ずしも平坦にはならない。熱酸化処理前の酸素含有Ｓｉ結晶層の酸素濃度及び厚さにも依存するが、酸素濃度が１０％以下で、かつ熱処理温度が１１００℃以下の条件では、非晶質のシリコン酸化層の平坦性を良好にすることは難しい。また、酸素含有Ｓｉ結晶層のＳｉ濃度が低い場合、或いは熱処理温度が低い場合には、非晶質のシリコン酸化層は球状に凝縮し、連続膜にならない場合もある。

上述した熱酸化処理を行うことにより、Ｓｉ基板１１上に、非晶質ＳｉＯ_x 層１５（平均厚さ８ｎｍ）、酸素をわずかに含むＳｉ結晶層１２ａ（１６ｎｍ）、ＳｉＧｅ結晶層１３ａ（１００ｎｍ）、Ｓｉ結晶層１４ａ（１０ｎｍ）、ＳｉＯ₂ 層１６（２０ｎｍ）という積層構造が形成される（図７（ｃ））。

このように、熱処理を行うことによって、ＳｉＧｅ結晶層１３ａは格子緩和し、本来のＳｉＧｅの格子定数に近づく。一方、酸素をわずかに含むＳｉ結晶層１２ａ及び表面側のＳｉ結晶層１４ａには格子歪みが加わる。なお、加熱処理後のＳｉ結晶層にはＳｉＧｅ結晶層からＧｅが拡散してきており、１％〜数％程度のＧｅが含まれている。

以上のようにして熱酸化処理を行った基板に対して、酸素濃度の高い酸化性雰囲気で高温アニールを行う。具体的には、この第２回目の加熱工程は、温度１２８０℃、酸素ガス及びアルゴンガスの濃度比が１：１の条件で、１５分間行う。なお、雰囲気中の酸素ガスの比率（分圧比）は１０％以上であることが好ましい。この加熱処理により、厚さ１２０ｎｍのシリコン酸化層１６ａが形成される。具体的には、Ｓｉ基板１１上に、ＳｉＯ₂ 層（シリコン酸化層１５ａ、厚さ１５ｎｍ）、ＳｉＧｅ結晶層１３ｂ（Ｇｅ組成比２２％、厚さ８０ｎｍ）、ＳｉＯ₂ 層（シリコン酸化層１６ａ、厚さ１２０ｎｍ）という積層構造が形成される（図７（ｄ））。

ここで注目すべき点は、表面側のシリコン酸化層１６ａのみならず、シリコン酸化層１５ａの厚さが増大していることである。これは、表面側より酸素がＳｉＧｅ結晶層１３ａを通過してシリコン酸化層１５ａに供給され、シリコン酸化層１５ａの成長を促したためと解釈できる。また、シリコン酸化層１５ａ及び１６ａの厚さが増加し、ＳｉＧｅ結晶層１３ｂの厚さが減少している。また、シリコン酸化層１５ａ及び１６ａ中にはＧｅ原子はほとんど残存していない。その結果、ＳｉＧｅ結晶層１３ｂ中のＧｅ濃度が上昇している。

また、２回目の高温加熱工程により、１回目の加熱処理工程後には平坦性が悪かったシリコン酸化層１５が平坦になることも確認されている。すなわち、球状の酸化物状態や不連続膜状態であったシリコン酸化層１５が、２回目の高温加熱工程により、きわめて平坦なシリコン酸化層１５ａとなる。

２回目の高温加熱処理をより長時間施すことにより、シリコン酸化層１５ａ及び１６ａの膜厚をさらに増加させ、ＳｉＧｅ結晶層をより薄くするとともにＳｉＧｅ結晶層中のＧｅ濃度をより高くすることも可能である。ただし、Ｇｅ濃度が高濃度になると、高温加熱処理時にＳｉＧｅ層が劣化することもあり得る。場合によっては、Ｇｅが分離して溶け出したり、蒸気圧の上昇によって突沸を起こす場合もあり得る。このような問題を回避するためには、加熱温度を下げることが有効である。Ｇｅ組成比が２５％を超える場合は１２５０℃以下、３０％を越える場合は１２３０℃以下が望ましい。また、加熱処理の途中の過程でＳｉＧｅ層の膜厚が薄くなるとともにＧｅ濃度が高くなるため、加熱温度を徐々に下げることも有効である。

２回目の加熱処理の後、酸素ガスの比率を低下させて、さらに３回目の高温加熱処理を行うことにより、ＳｉＧｅ結晶層の結晶品質を高めることができる。２回目の加熱処理が終了した時点で、ＳｉＧｅ結晶層はほぼ１００％格子緩和しているが、２回目の加熱処理時間が短い場合には、結晶品質が十分でないことがある。３回目の加熱処理工程では、アルゴンガス中に１％以下、好ましくは０．２％〜０．８％程度、より好ましくは０．５％の酸素ガスを含む雰囲気で、４時間程度の加熱処理を行う。これにより、ＳｉＧｅ層の結晶品質を改善することが可能である。

以上の３段階の加熱処理工程の中で最も重要な工程は、２回目の加熱工程である。１回目の加熱処理工程は省略することが可能である。また、２回目の加熱処理工程において、酸素ガスの比率を下げて酸化速度を低下させるとともに、加熱処理時間を長くすれば、３回目の加熱処理工程の時間を短縮あるいは省略することも可能である。

なお、本実施形態で示した３段階の加熱処理工程は、酸素含有Ｓｉ結晶層を下地に有する積層構造以外にも適用が可能である。例えば、一般的な方法で作成されたＳＯＩ基板上にＳｉＧｅ結晶層及びＳｉ結晶層をエピタキシャル成長させ、その後で上記加熱処理工程を行うことにより、Ｇｅ濃度の高い格子緩和したＳｉＧｅ結晶層を直接シリコン酸化層上に形成することが可能である。

以下、図８を参照して具体的な例を説明する。

シリコン基板４１上にシリコン酸化層４２を介してＳｉ結晶層４３（厚さ１０ｎｍ）が形成されたＳＯＩ基板を用意する。このＳＯＩ基板上にＧｅ組成比１０％のＳｉＧｅ結晶層４４（厚さ１００ｎｍ）を形成し、さらにＳｉ結晶層４５（厚さ１５ｎｍ）を形成する。この段階では、ＳｉＧｅ結晶層４４はＳｉ結晶層４３に格子整合し、歪みを有している（図８（ａ））。

次に、上述した第１から第３の加熱処理を行う。第１の加熱処理により表面側にはシリコン酸化層が形成される。その後、酸化性雰囲気で第２の高温加熱処理工程を行うことにより、表面側のシリコン酸化層４６及び内部のシリコン酸化層４２ａ（埋め込み酸化膜）の厚さが増大する。このとき、シリコン酸化層４６及び４２ａに挟まれた結晶領域中をＧｅ原子が拡散する。Ｓｉ結晶層４３及び４５中にもＧｅ原子が拡散するため、実質的に組成が均一なＳｉＧｅ結晶層４４ａが形成される。また、第２の高温加熱処理により、ＳｉＧｅ結晶層４４ａは格子緩和する。第２の高温加熱処理において、加熱温度が１０５０℃以上で加熱時間が１時間以上であれば、Ｇｅ原子はＳｉ結晶層へ十分に拡散する。その後、第３の加熱処理を行うことにより結晶は高品質化される（図８（ｂ））。

また、本実施形態で示した３段階の加熱処理工程は、ＳＩＭＯＸプロセスへの応用も可能である。以下、図９を参照して具体的な例を説明する。

シリコン基板５１上に厚さ１μｍ以上のＳｉＧｅ結晶層５２（Ｇｅ組成比１５％）を形成し、このＳｉＧｅ結晶層５２上にＳｉ結晶層５３（Ｓｉキャップ層、厚さ２０ｎｍ）を形成する（図９（ａ））。

次に、ＳｉＧｅ結晶層５２中に酸素イオンを注入し、その後、上述した第１から第３の加熱処理を行う（第２及び第３の加熱処理だけでもよい）。このような加熱処理により、ＳｉＧｅ結晶層５２ａ及び５２ｂ間にシリコン酸化層５４が、ＳｉＧｅ結晶層５２ｂ上にシリコン酸化層５５が形成される。シリコン酸化層５４上では、格子緩和したＳｉＧｅ結晶層５２ｂが得られる（図９（ｂ））。

具体的な工程は以下の通りである。まず、Ｓｉ基板５１上に形成されたＳｉＧｅ結晶層に、加速電圧１６０ｋｅＶで酸素イオンを４×１０¹⁷ａｔｏｍｓ／ｃｍ² 注入する。第１の加熱処理を行った後、酸素を多量に含む酸化性雰囲気で第２の加熱処理を行い、シリコン酸化層５４（埋め込み酸化膜）を形成するとともに、表面側のシリコン酸化層５５の膜厚を増大させる。同時に、シリコン酸化層５４及び５５に挟まれた領域のＳｉＧｅ結晶層５２ｂ中のＧｅ濃度を高め、かつＳｉＧｅ結晶層５２ｂの厚さを薄くする。

なお、ＳＩＭＯＸ工程の場合、酸素イオンが注入された領域は、完全にガラス化したシリコン酸化層にはならない。そのため、酸素イオンが注入された領域は、Ｇｅ原子の拡散を防止する障壁にはなり得ない。したがって、ＳｉＧｅ層の厚さが酸素イオンの飛程よりわずかに厚い程度では、高温加熱処理の初期段階においてＧｅが拡散してしまい、ＳｉＧｅ層中のＧｅ濃度が低下してしまう。これを防止するためには、ＳｉＧｅ層の厚さを、酸素イオン注入における酸素イオンの飛程よりも十分に厚くする必要がある。

本実施形態では、シリコン酸化層（あるいは酸素を多量に含むＳｉ層）に挟まれたＳｉＧｅ層に対して、酸素ガスを多量に含む酸化性雰囲気で高温加熱することが重要である。この酸化性雰囲気での高温加熱処理により、表面領域が酸化されるばかりでなく、酸素原子が結晶層内部に輸送されるため、埋め込み酸化膜が成長する。その結果、平坦で良質な非晶質の埋め込み酸化膜が得られる。さらに、両シリコン酸化層中にはＧｅ原子が取り込まれず、ガラス化したシリコン酸化層はＧｅ原子の拡散を抑制する障壁として機能する。その結果、両シリコン酸化層に挟まれたＳｉＧｅ層では、厚さが薄くなると同時にＧｅ濃度が高くなる。

従来より、ＳｉＧｅ層に直接酸素イオン注入を行い、ＳＩＭＯＸ工程により埋め込み酸化膜上に格子緩和したＳｉＧｅ層を形成する手法は報告されている。しかしながら、Ｇｅ濃度が高いＳｉＧｅ層では、加熱条件の設定が難しく、良質なＳｉＧｅ−ＯＩ（ＳｉＧｅ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層の形成は容易ではなかった。本実施形態の手法では、ＳｉＧｅ層のＧｅ濃度が低い条件でも第２の高温加熱処理によってＧｅ濃度が増加するため、Ｇｅ濃度が高いＳｉＧｅ層が容易に得られるという効果が期待できる。

なお、第２の高温加熱工程における酸化性雰囲気としては、酸素ガス雰囲気以外にも、水蒸気（Ｈ₂ Ｏ）を多量に含む雰囲気でもよい。

また、本実施形態では、シリコン酸化層上に厚さが１００ｎｍより薄く、Ｇｅ濃度が１５％より高いＳｉＧｅ層を形成する手法を中心に述べたが、以下のプロセスを行うようにしてもよい。第２の高温加熱工程で形成された表面酸化膜をフッ酸（ＨＦ）あるいは弗化アンモニウム溶液で除去し、ＳｉＧｅ層を露出させる。露出したＳｉＧｅ層上に、厚さ５０ｎｍ程度あるいはそれ以下のＳｉ層を成長させることにより、歪みＳｉ層／格子緩和したＳｉＧｅ層の積層構造を、絶縁物上に形成することが可能となる。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。

本発明の第１の実施形態に係る半導体装置の製造方法の一例を模式的に示した工程断面図。 本発明の第２の実施形態に係る半導体装置の構成の一例を模式的に示した断面図。 本発明の第２の実施形態に係る半導体装置の構成の他の例を模式的に示した断面図。 本発明の第２の実施形態に係る半導体装置の構成の他の例を模式的に示した断面図。 本発明の第３の実施形態に係る半導体装置の構成の一例を模式的に示した断面図。 酸素含有Ｓｉ層の酸素濃度と厚さとの関係を示した図。 本発明の第４の実施形態に係る半導体装置の製造方法の一例を模式的に示した工程断面図。 本発明の第４の実施形態に係る半導体装置の製造方法の他の例を模式的に示した工程断面図。 本発明の第４の実施形態に係る半導体装置の製造方法の他の例を模式的に示した工程断面図。

符号の説明

１１、２１、４１、５１…シリコン基板
１２、１２ａ、２２、２２ａ、２２ｂ、２７…酸素含有シリコン結晶層
１３、１３ａ、１３ｂ、２３、４４、４４ａ、５２、５２ａ、５２ｂ…ＳｉＧｅ結晶層
１４、４３、４５、５３…Ｓｉ結晶層
１４ａ、２４…歪みシリコン結晶層
１５、１５ａ、１６、１６ａ、４２、４２ａ、４６、５４、５５…シリコン酸化層
２５…不純物含有Ｓｉ結晶層
２６…酸素が添加されていないシリコン結晶層
３１…ゲート絶縁膜
３２…ゲート電極
３３…ソース・ドレイン領域

Claims (4)

1. ガラス化したシリコン酸化層とシリコン・ゲルマニウム層とシリコン層とを含み、前記ガラス化したシリコン酸化層が前記シリコン・ゲルマニウム層と基板との間に位置し、前記シリコン層が前記ガラス化したシリコン酸化層と前記シリコン・ゲルマニウム層との間に位置する積層構造を形成する工程と、
   前記積層構造に含まれる前記シリコン・ゲルマニウム層を酸化性雰囲気中での熱処理により酸化するとともに、前記シリコン層中にゲルマニウム原子を拡散させて前記シリコン層を前記シリコン・ゲルマニウム層と一体化させ、前記シリコン・ゲルマニウム層の上部にゲルマニウムがほとんど残存しないシリコン酸化層を形成することにより、前記シリコン・ゲルマニウム層の膜厚を減少させ、前記シリコン・ゲルマニウム層のゲルマニウム濃度を増加させる工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記積層構造は、前記基板としてのシリコン基板と前記ガラス化したシリコン酸化層と前記シリコン層とで構成されたＳＯＩ基板と、前記ＳＯＩ基板上に形成された前記シリコン・ゲルマニウム層とで形成されている
   ことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記シリコン・ゲルマニウム層を酸化性雰囲気中での熱処理により酸化する工程で、前記ガラス化したシリコン酸化層の厚さが増大する
   ことを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記シリコン・ゲルマニウム層を酸化性雰囲気中での熱処理により酸化する工程は、１２５０℃以下で行う
   ことを特徴とする請求項１に記載の半導体装置の製造方法。

Images