JP2006524426A - 基板上に歪層を製造する方法と層構造 - Google Patents

基板上に歪層を製造する方法と層構造 Download PDF

Info

Publication number
JP2006524426A
JP2006524426A JP2006504293A JP2006504293A JP2006524426A JP 2006524426 A JP2006524426 A JP 2006524426A JP 2006504293 A JP2006504293 A JP 2006504293A JP 2006504293 A JP2006504293 A JP 2006504293A JP 2006524426 A JP2006524426 A JP 2006524426A
Authority
JP
Japan
Prior art keywords
layer
strained
strain
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006504293A
Other languages
English (en)
Other versions
JP2006524426A5 (ja
JP5259954B2 (ja
Inventor
マントル・ジークフリート
Original Assignee
フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング filed Critical フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
Publication of JP2006524426A publication Critical patent/JP2006524426A/ja
Publication of JP2006524426A5 publication Critical patent/JP2006524426A5/ja
Application granted granted Critical
Publication of JP5259954B2 publication Critical patent/JP5259954B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Abstract

【課題】
ウエーハ接着及び／又はウエーハ研磨なしに基板上に高い品質の歪層を製造する簡単な方法を提供すること。
【解決手段】
この発明は、歪をもたせる層に隣接した層に欠陥領域を形成する工程と、歪をもたせる層に少なくとも隣接した層を緩和させる工程とにより、基板上に歪層を製造する方法に関する。その歪層は別のエピタキシャル層に配置されることができる。そのように形成された層構造は種々の構成要素に好ましく適している。

Description

この発明は、基板上に歪層を製造する方法及び層構造に関する。
急速に進展するナノエレクトロニクスは、より高速なトランジスタ、特に酸化金属電界効果トランジスタ（ＭＯＳＦＥＴ）をいつも必要としている。一般には、出力の向上はトランジスタ寸法の縮小によって達成される。しかし、これはリソグラフィー法やエッチング法のようなチップ製造のキーテクロジーがより高性能なシステムに代えれなければならないから、非常に負担がかかって高価になる。
選択的手法はより高性能な材料の使用である。通例のシリコン基体の代わりに、増大的にしばしば所謂シリコンが絶縁体（ＳＯＴ）基板に使用される。この場合に、単結晶性シリコン表面層の下に絶縁特性をもつ埋め込まれた二酸化シリコン（ＳｉＯ2 ）層が存在する。電子構成要素、特にＭＯＳＦＥＴ（酸化金属電界効果トランジスタ）はＳＯＩ基板により高速な切換抑制や僅かな損失出力を示す。この基体は商業的に入手可能であり、シリコン内の酸素のイオン注入と焼鈍し（所謂ＳＩＭＯＸ処理；ＳＩＭＯＸウエーハ）によってまたは二つの酸化ウエーハの結合（接着）或いは第二ウエーハ（所謂ウエーハ接着法）の一部の剥がれ或いは逆エッチングによって形成される。人は製造されたウエーハをＢＥＳＯＩウエーハ（接着エッチバックＳＯＩ）と呼んでいる。
歪シリコン、歪シリコン・ゲルマニウム合金（Ｓｉ- Ｇｅ）、或いはシリコン・炭素（Ｓｉ- Ｃ）とシリコン・ゲルマニウム・炭素（Ｓｉ- Ｇｅ- Ｃ）の使用が提起されている。所定の弾性歪状態におけるシリコン或いはＳｉ- Ｇｅ、Ｓｉ- Ｃ或いはＳｉ- Ｇｅ- Ｃの使用は材料特性、特に構成要素にとって極めて重要な電子と正孔の電荷担体移動性を改善する。これらと他の高品質の材料の使用は、構成要素の結晶構造の大きさを縮小する必要なしに、ＭＯＳＦＥＴやＭＯＤＦＥＴのようなＳｉを基礎とする半導体構成要素の著しい性能向上を可能とする。無論、そのような弾性歪をもつ層体系は、特殊な基板上に、或いは歪緩和層、所謂仮想基板上でのエピタキシャル成長を前提としており、より低い欠陥密度でのその層体系の製造は非常に負担がかかって困難である（非特許文献１「Ｆ．Schaeffler著、半導体科学技術、１２巻（１９９７年）、１５１５−１５４９頁」）。
即ち、単結晶層の製造はしばしば利用する基体材料によって強力に制限されるか、或いは層の品質が低減される。通常には、結晶構造の相違および基体と層構造の間の格子パラメータの相違は、高品質な層の単結晶成長を阻止する。適合されていない格子パラメータの場合には、単結晶層が析出されるならば、それにより、この層が最初から歪をもって成長する、即ち、その格子構造がこの状態では本来の構造或いは基板の構造と相違している結果となる。析出された層が所謂臨界的層厚を超えたならば、機械的歪は転位の形成によって緩和されて、格子構造は本来の構造或いは基板の構造に近くなる。この処理を人は歪緩和と呼び、以下において「緩和」と記載する。この場合に、境界面、所謂格子欠陥適合転位（不適合転位）や緩和層には糸状転位（糸通し不定位置）が形成され、その転位は表面から境界面まで延びる。この不適合転位は歪緩和にとって必要であり、低減されるが、しかしその上に位置する層ではない。或る格子欠陥適合（およそ＞０．５％）から、糸状転位密度が高くなるので、そのような層は構成要素にとって適していない。一般には、温度処理によってこの糸状転位密度が多少減少されることができる。転位密度或いは欠陥密度という概念とは、ここでは、糸状転位密度と解釈される。これら転位の大部分はさらに新たに成長した層を通して進展するから、それらはこの層の電気的と光学的特性を著しく劣化させる。
シリコン・ゲルマニウム（Ｓｉ- Ｇｅ）材料システムは熱力学的に完全に混合可能な体系であるから、任意の濃度で化合物が製造されることができる。シリコンとゲルマニウムは確かに同じ結晶構造により特徴付けられるが、しかし格子パラメータが４．２％だけ相違し、即ち、Ｓｉ- Ｇｅ層或いは純Ｇｅ層がシリコン上に歪をもって成長する。炭素は、格子パラメータを縮小するために、シリコンに約２原子百分率まで置換型で組み込まれることができる。
シリコン基板上には歪の無い高品質なシリコン・ゲルマニウム合金層の上に歪をもつシリコンを製造するための先行技術は、所謂傾斜層を使用し、別の工程で所望の歪層に析出されるものである。この傾斜層では、Ｓｉ- Ｇｅ層が重要であり、その濃度は表面に向かって所望Ｇｅ含有量を達成するまで連続的に或いは段階的に増加する。層品質を維持するためにμｍ当たり約１０原子百分率のＧｅ含有量の増加しか採用されることができないから、そのような層は達成されるＧｅ濃度に応じて、１０マイクロメータまでの厚さとなる。この傾斜層の層成長はＥ．Ａ．Fitzgerald 他著「薄い固体フィルム」２９４巻（１９９７年）３−１０頁」（非特許文献２）に記載されている。
この方法は欠点として高い層粗さ、転位の拡大とそ貫通転位の束ねを引き起し、それは確かに機能のない構成要素と成り得る。それによって、領域の結晶学的反転が生じるので、層の負担のかかる研磨は、歪をもったシリコンが製造された緩衝材上に追加的エピタキシャル工程で析出され得る前に、例えば化学機械的研磨によることが必要である。ＣＶＤ反応器或いは分子線エピタキシャル装備における第二層析出の前に、単結晶の成長を保証すると共に汚染物又は望ましくない不純物の混入を最小限とするために、特殊なウエーハの洗浄が実施されなければなれない。多くの処理工程は、例えばより長い析出処理が大きな必要な層厚、負担のかかる研磨、ウエーハ洗浄と二つの分離されたエピタキシャル工程によって輸送量を減少させて品質を限定する。そのような傾斜層の熱伝導性はシリコンと比較して強力に低減されて、迅速に高出力構成要素を過熱させる。
確かに、 Leitz他著、「応用物理手紙(Applied Physics Letters) 」79(25)巻、(2001 年)4246 ー4248頁（非特許文献３）及びCheng 他著、「Mat. Res. Soc.Symp. 」686 巻、(2002 年)1.5.1-1.5.6章（非特許文献４）から、歪を緩和した、或いは歪んだ層がウエーハ接着剤を通して第二ウエーハに伝達されることができることは知られている。しかし、欠点としてこの措置は非常に多くの技術的に極度に困難な技術的工程を前提とする。歪を緩和した層或いは歪表面層のみも、第二ウエーハ上にある絶縁するＳｉＯ2-層上に湾曲されることができる。特に、層の弾性歪を変更して汚染物の混入を回避することなしに、歪層をウエーハ接着剤を通して第二ウエーハに伝達することは極めて問題である。最小汚染物さえ、歪をもったシリコンが製造されるＭＯＳＦＥＴの切換え抑制に非常に都合悪く影響される。超薄で歪をもったシリコンをもつＭＯＳＦＥＴでは、境界面状態密度はＳｉ／ＳｉＯ2-境界面には出来るだけ１０10ｃｍ-2の範囲内にある。これは技術的に超洗浄境界面により達成する。このウエーハ接着法がこれを主として満たすか否かは、示されていない。
R. Delhouge, P. Meunier-Beillard, M. Caynax, R.Loo, W. Vanderhorst著「第一回国際ＳｉＧｅ技術と装置の会合」(ISTDM 2003 年) 、日本国名古屋、2003年1 月15ー17日開催、115 頁 (非特許文献５）から、薄い緩和されたＳｉ- Ｇｅ層は、Ｓｉ- Ｇｅ層（例えば２２原子百分率Ｇｅをもつ１７０ナノメータＳｉ- Ｇｅ）には非常に薄い（例えば１０ナノメータ）Ｓｉ- Ｃ層が十分に高い炭素含有量をもって混入されることによって製造できることは、知られている。約１０００℃の高温度の焼鈍し中に飽和している炭素が析出される。それ故に、Ｓｉ- Ｇｅ層の緩和を助成する欠陥が形成される。
歪をもったない層が絶縁体上に製造されることができることは欠点である。通常には、表面粗さが研磨を必要とする。更に、この緩和が炭素の析出によって決定され、実質的に低減できないから、緩和に対して高温度が必要である。
国際特許出願公開第０２／２９４０２号明細書（特許文献１）から、薄い歪を緩和したＳｉ- Ｇｅ緩衝層の製造がイオン注入と温度処理によって可能となることは知られている。この方法では、歪をもたない層が基体上に直接に製造されることができることが欠点である。更に、この場合には、二つの分離されたエピタキシャル析出とウエーハ洗浄が必要である。
国際特許出願公開第０２／２９４０２号明細書 Ｆ．Schaeffler著、半導体科学技術、１２巻（１９９７年）、１５１５−１５４９頁。 Ｅ．Ａ．Fitzgerald 他著「薄い固体フィルム」２９４巻（１９９７年）３−１０頁。 Leitz 他著、「応用物理手紙」79(25)巻、(2001 年)4246 ー4248頁 Cheng 他著、「Mat. Res. Soc.Symp. 」686 巻、(2002 年)1.5.1-1.5.6章。 R. Delhouge, P. Meunier-Beillard, M. Caynax, R.Loo, W. Vanderhorst「第一回国際ＳｉＧｅ技術と装置の会合」(ISTDM 2003 年) 、日本、名古屋、2003年１月15ー17日開催、115 頁。
それ故に、この発明の課題は、ウエーハ接着及び／又はウエーハ研磨なしに基板上に高い品質の歪層を製造する簡単な方法を提供することである。
好ましい構成では、歪をもったシリコンが直接にＳＯＩウエーハ上に全面に或いは局部的に任意の形状に製造される。局部的使用の際には、更に、歪をもった領域と歪をもたない領域の間の平滑性は構成要素の他の処理のために段部の形成なしに保証されなければなれない。
さらに、この発明の課題は、上記好ましい層構造を有する電子的及び／又は光電的構成要素を利用することである。
この発明の課題は、主特許請求項に基づく方法によって解決される。
この課題は、さらに、従属請求項に基づく層構造によって解決される。好ましい構成はそれぞれその構成を記載した特許請求項から明らかになる。
主特許請求項によると、基板上に歪層を製造するために、次の工程が実施される；
・歪をもたせる層と隣接した層に欠陥を生成し、
・歪をもたせる層と隣接した少なくとも一つの層を緩和させる。
このために、層構造は温度処理及び／又は酸化の少なくとも一方を受けるので、欠陥から出発して歪をもたせる層と隣接した層の緩和を引き起こす転位が形成される。
結果として歪をもたせようとする層が好ましく歪をもつことになる。
欠陥という概念とは、結晶欠陥であり、即ち原子的延性された欠陥箇所、例えばクラスター、気泡、空所などと解釈される。この種の生成した欠陥領域から出発して歪をもたせる層と隣接した層の緩和を導く転位が形成される。
緩和とは、層内の弾性歪を低減させることと解釈する。
隣接した層とは、歪をもたせる層と直接に隣接した層の緩和を引き起こすことが保証される限り、歪をもたせる層と別の一つ或いは複数の層によって直接に或いは分離されて配置されている層と解釈する。
基板とは、最も広い意味において、歪をもたせる層を上に配置させた層と解釈する。
この方法では、別の層を配置することが可能である。
歪をもたせる層の自由表面上には、エピタキシャル的に少なくとも一つの第一層が塗布され、この場合には、この第一層は歪をもたせる層と別の歪度を有する。そのとき、第一層では、欠陥が生成されることができる。層構造は少なくとも温度処理を受けるので、欠陥から出発して、第一層の緩和を引き起こす転位が形成されている。結果として、下に配置された歪をもたせようとする層が歪をもつことになる。
この欠陥は、歪をもたせようとする層自体に形成されることができる。
第一層として、傾斜した層も考えられ、その際に濃縮した層の歪をもたせる層に配置された領域は歪をもたせる層と別の歪度を有する。そのときに、濃縮した層には欠陥領域が生成される。層構造は温度処理を受けるので、欠陥から出発して、濃縮した層の歪をもたせる層に配置された領域の緩和を引き起こす転位が形成されている。結果として、更に隣接して歪をもたせようとする層が歪をもつことになる。
この発明の方法では、歪をもたせる層は弾性歪層に変形される。このために、歪をもたせる層に隣接する層が緩和し、それによって、歪をもたせる層が所望の歪をもった状態に移行することが好ましく奏される。第一層としての傾斜した層の場合には、歪をもたせる層に隣接する傾斜した層の層領域が緩和するので、歪をもたせる層が再び所望の歪をもった状態に移行する。歪をもたせる層に配置された層は歪をもたせる層自体と別の歪度を有する。
この発明の方法では、別の層を配置させることが可能である。
それで、次の工程によって方法を実施することが可能である：
・基体上の歪をもたせる層上にはエピタキシャルに異なる格子構造の第一層とこの上の第二層の少なくとも一つが塗布されて、この際に第一層は歪をもたせる層と別の歪度を有する、
・第二層及び／又は別の層には欠陥領域が生成され、
・層構造は温度処理を受けるので、欠陥領域から出発して、第一層の緩和を引き起こす転位が形成される。
第一緩和層は歪をもたせる層に隣接し、結果としてさらに歪をもたせようとする層が歪をもつことになる。
異なる格子構造と、格子パラメータ及び／又は結晶構造における相違を有する層が共通している。
この発明により、歪をもたせる層と基板の間に、この方法により同様に緩和する別の層が配置されることができる。それで、基板上には歪をもたせる層が上に配置される緩和層を保持する。この上には再びこの発明の方法で緩和する層が配置されることができる。この緩和層上には再び歪をもたせる層が配置されることができる。別の層が配置されることができる。緩和層はこのために隣接した歪をもたせる層と別の歪度を有する。層の緩和後に歪をもたせる層は方法工程で温度処理中或いは酸化中に歪をもつ。
欠陥領域は基板にも形成されることができる。この欠陥領域は転位が歪をもたせる層に隣接した層の緩和を引き起こすよう形成される。
この種のエピタキシャル層構造或いはウエーハは好ましくは析出処理で製造されることができる。この場合には、特に好ましくはウエーハが反応器に放置れて、負担のかかる研磨と洗浄なしに析出されることができる。
歪をもたせる層上に配置された層の歪の選択、引張歪或いは圧縮歪によって、歪をもたせる層のために発生歪が選定される。
歪をもたせる層に隣接した層の緩和とそれによる歪をもたせる層の歪を引き起こすために、層構造は好ましくは少なくとも一つの温度処理を受ける。しかし、温度処理の代わりに、他の処理を企図するので、隣接して緩和した且つ歪をもたせようとする層に歪をもたせることが考慮できる。
特に好ましくは、Ｏ2 或いは水蒸気による酸化によって緩和を引き起こすことである。それによると、緩和領域を形成する純熱的処理の代わりに、処理としての酸化、或いは酸化と熱処理の組合せも使用されることができる。これによって、構成要素の機能態様のために重要である元素の濃度も、層構造内で（例えばＳｉ- ＧｅにおけるＧｅ濃縮）上昇させることができる。
基板と特にＳＯＩ基板が共通しており、そのシリコン表面が歪をもたせられる。
基板として一般にアモルファス層、特に絶縁体が共通している。しかし、全く同様に良く任意の電気特性をもつ材料が理解されることができ、この材料はこの発明の方法によって歪をもたせる層の熱的誘導歪を可能とする。この意味において歪をもたせる層の層厚が十分に小さく選定され（例えば５−５０ナノメートル）且つ基体が十分に厚い、例えば歪をもたせる層と同様な厚さの１０−１００倍であるときに、十分な大きさの格子欠陥適合（例えば１％）をもつ、或いは異なる結晶構造をもつ結晶異方性境界面が適している。この条件は例えば単結晶ＳＯＩ基板によりサファイアに満たされる。
緩和するために必要である温度では粘性となる基板材料も適している。例えば二酸化シリコン（ＳｉＯ2)が９５０°だけの温度において粘弾性になる。硼素ドーピングによってＳｉＯ2 はすでに約８００℃において粘弾性にされることができる。
この意味において、他の温度安定的ガラスも適している。そのような基体は、商業的ＢＥＳＯＩ基板と同様に、薄いＳｉ層が二酸化シリコン上に接着されるウエーハ接着によって製造されることができる。それで、歪をもたせる層は原則的には任意のガラス或いは他の適した温度安定基板上に塗布されることができる。この材料の適切な厚さでは、この材料は層塗布用の適した機械的土台の機能を有することができる。基体の或る撓み性自体は「柔軟な電子部品」の開発に関して望まれている。
基板用の材料として特に例えばＳｉＣ，黒鉛，ダイアモンド，石英，ＧｄＧａガーネット、しかしＩＩＩ−Ｖ族半導体とＩＩＩ−Ｖ族窒化物も考慮される。
この発明の方法は一連の利点を有する。
この方法では、歪層を形成するためにエピタキシャル析出のみが必要であり、ウエーハ接着や研磨（ＣＭＰ）のような負担と時間のかかる処理が不要であることが好ましい。
さらに、薄い歪をもたせるシリコン表面をもつ商業的に入手可能なＳＯＩ構造、ＢＥＳＯＩ或いはＳＩＭＯＸウエーハは基本構造として使用されることができる。この材料のシリコン層はこの方法中に歪を与えられる。通例には、確かに、ＳＩＭＯＸウエーハは約 １０5 ｃｍ-2、高々１０2 〜１０3 ｃｍ-2の転位密度を有するが、非常に良好な層の均質性と純度並びに経済的製造を特徴としている。
この方法はシリコン技術において確立されている処理工程を利用する。そのために、この技術は非常に大きなウエーハ、例えば３００ミリメートルウエーハ上に転用されることができる。
欠陥領域はイオン注入によって形成されることができる。
この発明の別の構成では、例えば温度の降下によって、例えば歪をもたせる層上への層或いは濃縮した層の塗布中の分子線エピタキシャル装備において約２００℃で、欠陥領域を既に歪をもたせる層上への層の塗布の際に形成させることが可能である。
この発明の別の好ましい構成では、欠陥領域がＳｉＣの混入によって行われることができる。
この発明の別の構成では、適した措置としての温度処理のために、５５０と１２００℃の間の温度、特に７００と９６０℃の間の温度が選定されることができる。この場合には、第一層及び／又は第二層における欠陥領域から出発して、第一層の緩和を引き起こす欠陥、特に転位を形成し、それによって歪をもたせようとする層に歪をもたせることになる。
第一層の歪の選択、引張歪或いは圧縮歪によって、歪をもたせる層において発生する歪が選定されることができる。第一層は温度処理前に、例えば第一層（任意のＧｅ濃度）用の材料としてＳｉ- Ｇｅの選択の後に圧力歪を付与されるならば、例えばシリコンから成る歪をもたせる層が引張歪を付与される。
これに対して、引張歪を付与されたシリコンが例えば約１−２原子百分率ＣまでのＳｉ- Ｃから成る引張歪を付与された第一層の使用によって形成されることができる。Ｓｉ- Ｇｅ- Ｃのような三元合金の使用及び供給されたＳｉ層或いは合金（Ｂ，Ａｓ，Ｐ，Ｓｂ，Ｅｒ，Ｓ等）の使用も、同様に可能である。
この温度処理は、不活性雰囲気、真空、或いは例えばＯ2 或いはＨ2 Ｏの酸化性雰囲気、或いは例えばＮＨ3 の窒化性雰囲気、或いは例えば形成ガスの還元性雰囲気で行われることができる。窒素内の温度処理では、非常に良好な結果が達成される。
そのようにして形成した歪層は、例えば湿式化学的除去によって、まず最初に第二層に、次に少なくとも部分的に第一層の除去によって露出される。この層構造は複雑な層構造を構成するのに用いられる。このために専門家はすべての周知の処理や層材料を考慮し、どんな層構造が形成されるべきであるか、或いはどんな要件が形成する層構造を満たすべきであるかに従って考慮する。
出口構造として前述のように基本的にＳＯＩ構造、ＳＩＭＯＸウエーハ、或いはＢＥＳＯＩ構造が選定されることができる。この場合には、歪をもたせる層、絶縁体と基板は既に基本構造として存在する。
しかし、歪をもたせる層がまさにアモルファス層、例えば絶縁体上にアモルファス層として塗布されて、次に歪を付与される。この場合には、絶縁体は例えばシリコンから成る基板上に配置されることができるか、或いは前述のように基板を意味する。
歪をもたせる層は好ましくはシリコンから選定されることができる。歪をもたせる層は特に好ましくは１−１００ナノメートル、特に５−３０ナノメートルの厚さｄ3 で選定されることができる。この層厚さｄ3 は少なくとも臨界的層厚を上回ってはならず、そして第一層からの転位の少なくとも基本的部分が滑り面に沿ってこの層内に拡大できるように小さくしなければならない。この厚さは特に第一層の歪度とその層厚ｄ4 とに依存する。層の望まれた歪が大きければ大きいほど、ｄ3 が小さくなければならない。ｄ4 ／ｄ3 の大きい層厚比は好ましくは特に１０を越えるｄ4 ／ｄ3 の層厚比を現わす。
この発明の特に好ましい構成では、歪をもたせる層上の第一層としては例えばエピタキシャルＳｉ- Ｇｅ或いはＳｉ- Ｇｅ- Ｃ或いはＳｉ- Ｃ層が好ましくは臨界的層厚さに近い厚さで析出されることができる。この臨界的層厚さはこの第一層用の最大層厚を定義し、この第一層において欠陥のない成長が格子不適合の歪をもたせる層上において可能である。それ故に、この臨界的層厚さ内の層厚では、通常には、厳密に仮像の、即ち、完全に欠陥のない成長が達成されることができる。この臨界的層厚さは、層が既に著しく緩和するほど大幅に、上回ってはならない。
一定組織をもつ層に代わって、濃縮層も配置されることができる。即ち、この組織は濃縮層の内部で増加又は減少する。Ｓｉ- Ｇｅの場合には、Ｇｅ濃度が徐々に或いは段階的に増加されることができるか、或いは数ナノメートル上のところで、より高い濃度或いはそれどころか純粋なゲルマニウム（Ｇｅ）として成長が開始されることができる。それにもかかわらず、臨界的層厚さを上回ることなく、十分な層厚さｄ4 を維持するために、Ｇｅ濃度が迅速に低下させることができる（例えば２５原子百分率に）。選定された条件の下では、層厚さはなお８０ナノメートルにすることができる。高いＧｅ濃度をもつ領域は８０％を越える高い緩和度を可能とする。
例えば２０−４０原子百分率の一定Ｇｅ濃度では、第一層の出来るだけ大きな緩和度とそれにより歪をもたせる層用の歪の高い度合とを達成するためには、Ｕ字型の濃度分布も、利点である。
更に、第一層の厚さｄ4 を出来るだけ大きく選定することは、歪緩和がより効率的に進行するので、好ましい。
２０原子百分率Ｇｅの一定Ｇｅ濃度では、約４００ナノメートルの最大層厚が達成されることができる。複雑な濃度分布は高いＧｅ含有量の場合に有利である。
この発明の別の構成では、第二エピタキシャル析出層はエピタキシャルシリコンから選定されることができる。この層は欠陥領域を形成するよう用いられる。この層の層厚ｄ5 は欠陥領域の形成のために最適化されることができる。それは成長基準によって限定されない。それ故に、ｄ5 は自由に変更されることができる（例えば０−１０００ナノメートル）。好ましくは、水素注入とヘリウム注入では、約２００−５００ナノメートルの厚さが現れる。出来るだけ薄い層は僅かなエネルギー（例えば１０ｋｅＶ）とそれにより注入されたイオンのより鋭い分布とをもつ注入を可能とし、それは薄い欠陥領域の形成のために好ましく、さらにそれは費用を節約する。
任意に、別の層が例えば水素或いはヘリウム注入後の膨れによって表面皺を回避するために、第二層上に析出されることができる。この層はアモルファス或いは多結晶とすることができる。この層は、欠陥領域の形成前或いは後に、例えばイオン注入によって析出されることができる。この任意の層の層厚は、注入パラメータだけで調整されなければならない。
ここで挙げられた個々の層の材料と厚さは、例として挙げられ、無論、この発明を制限するものではない。
この発明の特に好ましい構成では、第二或いは別の任意の層上へのマスクの配置によって局部的に限定された欠陥領域が形成される。それによって、特に好ましくは、歪をもたせる層から局部的に歪をもった、歪をもたない領域が平らに、即ち、一平面で直接に相並んで先行技術から従来と別の段階的構成なしに形成されることを奏される。
単数或いは複数の欠陥領域は、特に好ましくは、水素（Ｈ+ ，Ｈ2 + ），ヘリウム，弗素，硼素，炭素，窒素，硫黄などの軽いイオンにより、或いは層或いは基板材料自体のイオン、即ち例えばＳｉ／Ｓｉ- Ｇｅヘテロ構造におけるシリコン或いはゲルマニウムのイオンによるイオン注入によって、イオンが一次的に第二層に注入される技術で形成されることができる。
構造の意図しない汚染或いは組込みを回避するイオンを使用することが好ましい。この意味において、例えば、Ｎｅ，Ａｒ，Ｋｒなどの希ガスイオンも使用できる。
水素とヘリウムイオンのために、約３×１０15から３．５×１０16ｃｍ-2の分量が使用されるが、しかし、ヘリウムのために、０，４−２，５×１０16ｃｍ-2の分量が使用される。二回のイオンの組合せ、例えば最初に水素、次にヘリウムを、或いは最初に硼素、次に水素を注入することも適している。水素注入との関連した硼素注入は、水素注入の分量を低減させることを可能とする。注入の間の温度処理も、欠陥形成に関する核生成の核を生成するために好ましい。
欠陥領域は、好ましくは、緩和層から５０−５００ナノメートルの間隔に形成される。
水素或いはヘリウムイオンの場合には、イオンのエネルギーとそれによるイオンの中間到達範囲は、それらが第一の第二に対する層の境界面の間隔ｄ6 において注入されるように選定される。この間隔ｄ6 は、例えばおよそ５０−３００ナノメートルの範囲にある。第二層のより重いイオン及び／又は大きい層厚のために、この限度が超過されることができる。
歪をもたせる層上に一定の濃度をもつ層（或いは濃縮層）が塗布されるならば、専門家には、僅かで簡単な試みによって、温度処理後に第一層が緩和し、歪をもたせようとする層に歪をもたせるように、欠陥領域を配置することが可能である。
注入深さは第二層の層厚に、場合によっては別の任意の層や選定されたイオンの質量に適合される。
この発明の特に好ましい別の構成では、最大損傷は第二層内に、特に第一層の間隔ｄ6 に形成され、第一層自体に形成されない。これは、特に例えば水素、ヘリウム、弗素、ネオン、アルゴンなどのような気泡或いは亀裂形成を引き起こすイオンに適用する。
好ましくは、例えば水素或いはヘリウムイオンのような非常に軽いイオンをもつ注入と比較してＳｉ注入の場合には、その分量は大幅に、即ち特に１０−１００の一要因だけ減少されることができる。これは好ましくは注入時間を短縮し、それによりウエーハ輸送量を著しく増加させる。
しかし、より高い緩和度を達成する目的で、二回以上の注入によって欠陥形成は第一層や第二層に互いに無関係に調整されることができる。好ましい措置態様は、異なるエネルギーを、場合によっては、異なるイオンをもつ一回以上の注入を僅かな分量をもつ第一層に実施し、第二注入で欠陥領域を第二層に構成することである。緩和第一層の点欠陥の形成はより加速された拡散とより大きい緩和を引き起こすことである。
イオン注入は、全面に或いは注入マスク、例えばホトラックの使用によってウエーハ上の任意の箇所において実施されることができる。
この発明の別の構成では、イオン注入のウエーハは先行技術から公知であるように、７°の角度に傾斜されない。むしろ、ウエーハは垂線から７°より大きい角度に、特に３０−７０°の角度に傾斜される。
それによって、平滑性の保証の下でウエーハ上に歪を加えた且つ歪を加えていない層を相並んで形成することが可能である。最終的に、それによってそれは可能となる、というのは、第一層の注入されない領域が全く緩和しない、或いはほとんど緩和しないように、僅かな熱収支で隔離する温度処理が実施されることができ、歪をもたせる層がこの箇所において変更されるからである。
特に、注入マスクを構成要素のレイアウト、或いは絶縁領域に適合することが好ましい。例えば歪をもったシリコンが構成要素に必要とされる領域のみが、注入される。
好ましくは、第一層は実施された注入によってほとんど或いは全く損傷されない。最適な分量とエネルギーとイオン種類は、第一緩和層の組織や層厚に関係しなく、第二層に注入されるときに、簡単に最適化されることができる。
第一層と場合によっては第二層と別の任意の層の除去後に、所望の歪層を得て、或いは注入されていない箇所に平滑性の維持の下で同じ層厚をもつこの層の歪をもたない領域を得る。好ましくは、第一のこの上に塗布された層は少なくとも最終剥離相で選択的に湿式化学的に除去される。
歪をもつ領域と歪をもたない領域との間の遷移領域は、好ましくは、構成要素の間の絶縁領域として実現されている。この場合に、特に好ましくは、更に二酸化シリコンが絶縁材料として選定される。
この発明の別の構成では、専ら第一層の箇所に複雑層から成る層体系が使用される。
形成された歪をもつ領域の上には、例えば歪をもつ領域の層厚を増加させるか、或いは局部的にウエーハ上に適合するか、或いは例えば複雑な電子式或いは光電式構成要素も実現できるために、別のエピタキシャル層が析出されることができる。
この発明の方法によると、好ましくは１ナノメートルより僅かな規則的な極端に少ない表面粗さと１０7 ｃｍ-2より少ない、特に１０5 ｃｍ-2より少ない僅かな欠陥密度のみとを有する歪をもつ領域が形成される。
僅かな粗さは、特にＭＯＳＦＥＴの製造の際に好ましく、その際に熱酸化物或いは別の誘電体、例えば高誘電体、即ちより高い誘電性定数をもつ材料が歪をもつ領域上に形成しなければならない。表面粗さは極めて敏感にトランジスタの心臓部である誘電体の電気的品質に影響を与える。荷電担体の移動性も、非常に薄い層において厳格に境界面により決定される。例えば、歪をもつシリコンの表面粗さは、熱酸化物の成長によってさらに低減されることができる。このそのように製造された酸化物はゲート誘電体の成長或いは析出前に除去されることができる。
この方法は、この発明の別の特に好ましい構成において、緩和され且つ歪をもつ層における転位密度を更に低減させる可能性を提供する。
これは、マイクロメートルの間隔、例えば１−１００マイクロメートルの間隔で層における溝のエッチングによって、或いは好ましくは、構成要素構造に適合される溝エッチングと５００℃以上の温度に於ける次の焼鈍しによって、達成されることができる。この場合には、層内の糸状転位は、この領域の縁に沿って延びて、やがて無くなる。さらに、このエッチング溝は、所謂浅い溝の絶縁を製造するために使用されることもできる。このために、溝は絶縁材料により充填されて、構成要素が互いに電気的に分離される。
転位密度を緩和する更に適した方法は、緩和された第一層上に反対に歪をもつ領域の塗布であり、その後にこれは注入と温度処理によって部分的に緩和されていた。例えばＳｉ- Ｇｅ層の更なる緩和するためには、圧縮歪を加えた層、例えばシリコン窒化物層（例えば１００ナノメートル）が適し、ＰＥ- ＣＶＤ- 反応器において保管されている。この場合には、引き続く温度処理は、例えば不活性或いは反応性雰囲気における焼鈍しによって、Ｓｉ- Ｇｅ層のより高い緩和とそれによる歪をもたせるＳｉ層のより高い歪とを導く。同時に、転位密度が低減される。この方法は前もって構造された面に使用されることができる。
それ故に、チップ上のシステムの製造、即ち一平面における異なる機能をもつ異なる構成要素は、好ましくはこの発明の範囲内で可能である。既に実施されるように、ここで歪をもった且つ歪をもたない層は平滑性の保証の下で製造できる。これは、例えばシリコンから歪をもった或いは歪をもたない領域を備える特殊構成要素／回路の製造を可能とする。この特に薄い層は、局部的に別の析出によって、例えば選択的析出によっても補強されて、例えばソースとドレイン用の接点、所謂「レイズド・ソース／ドレイン」と出力構成要素を製造することができる。
第二層、例えば歪をもったＳｉ- Ｇｅ層は、特殊構成要素の製造、例えば特に好ましくはｐ- ＭＯＳＦＥＴ用の注入されていない領域において使用されることができる、この層はＧｅ含有量に応じて特に高い孔移動性を有し、例えばシリコンに比べて要因２−３だけ増加するからである。
例えばｐ- とｎ- チャンネルＭＯＳＦＥＴの製造のために、そのように製造された歪をもったＳｉ- 層が好ましく利用される、というのは、格子歪が＞１％であるときに、歪をもたないシリコンに比べて、電子及び孔移動性が約１００％或いは約３０％だけの歪をもったシリコンの四辺形格子において増大されるからである。この場合には、決定されたトランジスタ形式或いは構成要素に限定されない。ＭＯＤＦＥＴ、共鳴トンネルダイオード、光検出器と量子カスケード・レーザーも実現されることができる。
次に、この発明は実施例と添付図面によって詳細に説明される。
［第一実施例］：ヘリウムイオン或いは水素イオン注入と焼鈍しによりＳｉＯ2 上に歪をもったＳｉ層の製造。
図１に図示されるように、２０ナノメートル厚さ（ｄ3)で歪をもたせるＳｉ表面層３上のＳＯＩ基板１，２，３（ＳＩＭＯＸ或いはＢＥＳＯＩ）上のガス相エピキタシー或いは分子線エピキタシーによって、２２原子百分率をもつ第一エピタキシャルＳｉ- Ｇｅ層１４と２２０ナノメートルの層厚ｄ4 が欠陥なしに或いはほぼ欠陥なしに析出される。
層構造１，２，３，４，５は、ヘリウムイオンによるマスク６（図２）の塗布後に２０ｋｅＶのエネルギーと１．５×１０16ｃｍ-2の分量により注入され、引き続いて８５０℃で１０分間焼鈍しされる。選択的に、構造は２×１０16ｃｍ-2の分量による水素イオンによっても注入されることができる。注入によって層５において欠陥領域７がＳｉ- Ｇｅ層１４に対する境界面（ｄ6 は約２００ｍｍである）に近くにて形成され、その欠陥領域は、注入されていない領域の歪状態が全く変更しないか、或いは実質的に変更しない間に、焼戻し中に、この領域におけるＳｉ- Ｇｅ層４の緩和を引き起こす。Ｓｉ- Ｇｅ層の緩和度は焼鈍し後におよそ７５％である。
任意に、例えば５００ナノメートルの厚さを備える二酸化シリコンから成る層８は注入前或いは後に塗布されることができる。これによって、好ましくは表面の膨らみが焼戻し処理中に水素或いはヘリウム噴射によって回避されることが奏される（図２）。
緩和度を上昇させるために、図３の層構造から出発して、層５或いは層８が除去されることができ、圧縮歪をもったシリコン窒化物（ＳｉＮx ）層は約１００ナノメートルの厚さを備えて、部分的に緩和されたＳｉ- Ｇｅ層４にドーピングされる（図示されていない）。このＳｉＮx 層はＰＥ- ＣＶＤ（プラズマ増強化学蒸着）によって析出されることができる。層構造の９００℃で１０分間の第二焼戻しは、注入された箇所において８０％を越える緩和度を上昇させ、Ｓｉ- 層９はさらに歪を持たされる。
層４の更なる腐食剤洗浄はＳｉ- 層３（図９）を開放し、高速度構成要素の製造のために、使用されることができる。注入された領域の下では、層９は圧縮歪を持たされる。糸状転位密度が１０7 ｃｍ-2より少ない。
層厚さを構成要素条件に適合させるために、層１０（図５）、例えば臨界的層厚さを越えないか、或いは実質的に越えない厚さをもつＳｉはエピタキシャルに保管されることができる。層１０が異なるハッチングにより示されるように、歪状態が層１０に沿って変更することに注目すべきである。これは基礎に依存する。歪をもったシリコン９上には、シリコン１０は臨界的層厚さにまで歪をもって成長される。Ｓｉ層の代わりに、各他の層或いは層シリーズが塗布されることができる。
［第二実施例］：より高い歪をもつＳｉＯ2 上に歪をもったＳｉ層の製造。
層製造は図１から出発して十分に第一実施例から推論される。ＳＯＩ基板１，２，３（或いはＳｉ- Ｃ層におけるＣ含有量）の歪をもたせる層３上に第一層４のＧｅ含有量の一定組織の代わりに、かなり不均一な濃度経過をもつ傾斜層４が塗布される。第二層５が任意に塗布される。
より高いＧｅ濃度（例えば４０原子百分率Ｇｅ）をもつ、場合によっては数ナノメートル厚さの純粋ゲルマニウムをもつ層４の成長を開始し、次に例えば２０原子百分率までの濃度を低下させ、成長中に邪魔する厚さの転位の形成なしに１５０ナノメートルの層厚を達成させる。任意にＧｅ濃度が実質的に大きい層厚領域（例えば６００ナノメートル）を越えて徐々に或いは段階的に原理的に零に下降されるので、第二層５が全く保管されることがない。層４における対称的歪構成のために、Ｕ字状濃度経過、即ち、最初に落下して次に上昇するＧｅ含有量は成長方向に使用されることができる。不均一な濃度をもつ層は同等の均一層としてより高い緩和率と小さい欠陥密度を引き起こす。層厚ｄ4 は出来るだけ大きいが、しかしあらゆる場合に臨界的層厚さ以下であるので、成長中に著しい緩和は生じない。
［第三実施例］：軽いイオンによる注入の代わりのＳｉ注入
選択的に軽いイオンによる注入のために、Ｓｉ注入は例えば約１５０ｋｅＶのエネルギーとおよそ１×１０14ｃｍ-2の分量により５００ナノメートルの層厚のＳｉ層５において行われる（図２）。注入されたＳｉイオンは第二層５とＳｉ- Ｇｅ層４に結晶欠陥を形成し、その結晶欠陥はＳｉ- Ｇｅ層４の緩和とそれによるＳＯＩ基板１，２，３の歪とを助成する。
引き続いて、二三分間に熱処理として不活性窒素雰囲気或いは真空における９００℃での焼戻しが行われる。注入エネルギーと分量は緩和度と欠陥密度の測定によって最適化される。任意に二つ或いは複数の注入は他のイオンによっても実施でき、層５に欠陥領域を、緩和させる層４に点欠陥を形成させる。他の不活性ガス（例えばアルゴン）或いはこの発明の目的のために温度処理中に適しているガスが使用されることができる（例えば酸素或いはフォーミングガス）。
［第四実施例］：ＳＯＩ基板１，２，３（図６）上の層構造における二つ或いは複数の歪をもった層の製造。
１０ナノメートルの層厚のＳｉ表面層３をもつＳＯＩ基板１，２，３（図６）上には、エピタキシャルに次の層体系が保管される：２２原子百分率Ｇｅをもつ２５ナノメートルＳｉ- Ｇｅ層１１、１０ナノメートル厚さの層１２、２２原子百分率Ｇｅ（ゲルマニウム）をもつ１５０ナノメートルのＳｉ- Ｇｅ層１３、４００ナノメートル厚さのＳｉ層５（図６）。
任意に複数のシリコン層がＳｉ- Ｇｅに配置されている。引き続いて、任意に注入マスク、例えばホトラック６が塗布され、リソグラフィー法で構成されるので、次のイオン注入は覆われていない領域にのみ行われる。次に、欠陥領域を４００ナノメートルの厚さのＳｉ- 層５の中心に形成するために（図示されていない）、水素（３×１０16 ｃｍ-2）或いはヘリウムイオン（２×１０16ｃｍ-2）により層が注入される。温度処理は窒素内で８２５℃で行われる。
マスク６によってマスクされていない領域では、注入と温度処理後に次の層構造を得る。シリコン層５の下部では層１３の緩和された領域が層１２の歪をもった領域上に配置されている。この層１２のこの領域は更に層１１の緩和された領域上に、これは更に層３の歪をもった領域上に配置されている（図６）。層３はＳＯＩ基板の表面を意味する。
シリコン層５とＳｉ- Ｇｅ層１３の除去後に、注入された領域において歪をもったＳｉ層１２（１０ナノメートルの厚さ）をここで２５ナノメートルの厚さの緩和されたＳｉ- Ｇｅ層１１（エッチング後に取り除かれるから、右像部分においてもはや図示されていない）上に得て、第二歪をもったＳｉ層９をＳＯＩ基板１，２，３（図６と７を参照）のＳｉＯ2 層２上に得る。
マスクの下部の注入されていない領域では、層３、１１と１２の歪状態は全く変更されなかったか、或いは実質的に変更されなかった。層３と層１２は依然として立方晶系シリコンを意味し、Ｓｉ- Ｇｅ層１１は四辺形に歪を加えられている（図７）。これら層構造は構成要素の製造のために既に利用されることができるか、或いは別の層に保管される。一平面においてそれぞれ平らに前記層の一つが段階的形成なしそれ自体層材料の反対に歪をもった領域に配置されている。
選択的に、１０ナノメートルの厚さのＳｉ層１２は、表面粗さをエッチング後に＜１ナノメートルに低減させるために、エッチング停止層として用いることができる。これは、特にＳｉＯ2 ２上の歪をもった層９に対して重要である、というのは、ＭＯＳＦＥＴ用のこの層上にゲート誘電体が塗布されるか、或いは熱的に形成されるからである。純度と境界面特性は適切に誘電体の品質を決定する。歪をもった領域における絶縁領域１４（浅い溝）はエッチングと絶縁材料による充填によって製造されることができる。
［第五実施例］：エッチング溝１５と温度処理による欠陥密度の減少と絶縁領域１４の製造
前記実施例に類似して、一つ或いは二つ或いは多数の歪をもった領域が製造される。この層構造では、エッチング溝１５が（浅い溝１４の製造前、図８或いは図７）製造される。通常には、この溝１５は絶縁体１４による充填によって構成要素間の簡単な絶縁領域（浅い溝絶縁体）を形成できるために（図７におけるように）、絶縁層２までエッチングされる。そのエッチング後に、４５０℃を越える、好ましくは６５０℃を越える焼鈍しが実施される。この焼鈍しは、糸状転位が層４、Ｓｉ- Ｇｅ層と歪をもった層９において溝１５に対して形成して修正することを奏する。転位修正を層５によって阻止されないために、溝１５のエッチング前に第二層５を除去することが有効である。さらに、温度処理は遅れて構成要素製造中に行われることができ、それで例えばイオン注入後或いはゲートの成長の際に欠陥を修正するのと同時に、誘電体が利用されることができる。
［第六実施例］：歪をもったＳｉ- Ｇｅ層及びｎ- とｐ- ＭＯＳＦＥＴ構成要素を備えるほぼ一平面におけるＳｉＯ2 上の歪をもったＳｉ
最初に歪をもった層を形成するために、層構造は図６に一致して利用される。層５とＳｉ- Ｇｅ層１３の除去後に、層１２と１１は選択的に例えば注入された領域において湿式化学的に取り除かれることができる。それによって歪をもったシリコン表面層９（図７）は画像の左における歪をもたないＳｉ層３の傍に薄い歪をもったＳｉ- Ｇｅ層１１（層１１１の注入されていない領域）ほぼ一平面において配置する。これら領域間の段階高さは層１１と層１２の厚さ（全体で３５ナノメートル）によってのみ決定される。この段階高さはリソグラフィーの焦点心深度より僅かなであるので、更なるリソグラフィー工程が問題なく実施されることができる。この領域は絶縁領域１４によって電気的且つ構造的に分離されることができる（図７）。
それによって、ＭＯＳＦＥＴ構成要素のために適した構造が生じる。歪をもったシリコン９をもつ領域には、超高速ｎ- とｐ- チャンネルＭＯＳＦＥＴが製造されることができる、というのは、格子歪が＞１％であるときに、歪をもったシリコンの四辺形格子における電子及び孔移動性は歪をもたないシリコンと比較して約１００％或いは３０％だけ増加されるからである。図７の歪をもったＳｉ- Ｇｅ層１１上或いはシリコン層１２上には、好ましくはｐ- チャンネルＭＯＳＦＥＴが製造されることができる、というのは、Ｓｉ- Ｇｅ層１１が強力に増加した孔移動性を特徴としているからである。約４５ナノメートル（図７）の層３、１１と１２の小さい全厚さは完全欠乏型ＭＯＳＦＥＴの製造を可能とする。
薄いＳｉ層１２は好ましくはゲート誘電体の製造のために利用されることができる、というのは、その上に高品質熱酸化物或いは窒化酸化物がゲート誘電体として形成されることができるからである。好ましくは、ゲート誘電体が同時に異なる領域上に熱的に或いは析出によって形成されることができる。
さらに、注入されていない領域にはＳｉ- Ｇｅ層１１の選択的除去後に従来のＳｉ基礎構成要素が実現されることができる。図７の薄いＳｉ層１２は別の好ましい選択的シリコンのエピタキシー用のテンプレートとして使用されることができる。それによって、非常に異なる構成要素の実現のために最適条件がチップ上に（システム・オン・チップ）造られる。
［第七実施例］：ＳＯＩ構造上のＳｉ- Ｇｅ／Ｓｉ- Ｃ／Ｓｉ- Ｇｅ層シリーズによってのＳｉＯ2 上の歪をもったシリコン
５ナノメートル（或いは１５ナノメートル）の厚さをもつ薄いＳｉ表面層を備えるＳＯＩ基体上には、少なくとも三つのエピタキシャル層は第一の８０ナノメートル厚さのＳｉ- Ｇｅ（２０原子百分率Ｇｅ）、０．７５％Ｃを備える第二の１０ナノメートル厚さのＳｉ- Ｃ層と別の８０ナノメートル厚さのＳｉ- Ｇｅ（２０原子百分率Ｇｅ）から成り、エピタキシャルに析出される。図３に類似して、Ｓｉ- Ｃから成る中間層には欠陥領域が引き続く１０００°Ｃの温度処理中に形成され、その欠陥領域はその下に位置し且つその上にするＳｉ- Ｇｅ層の緩和を奏する。炭素は薄いＳｉ- Ｃ層において充分な濃度に混入される。１０００°Ｃの温度処理によって、Ｓｉ- Ｃ層はその下とその上に位置するＳｉ- Ｇｅの緩和を助成する欠陥領域となる。Ｓｉ- Ｇｅ層は９０％まで緩和する。それに応じてＳＯＩ基体の薄いＳｉ層は弾力的に歪を加えられ、ＳｉＯ2 上の歪をもった層が形成される。
［第八実施例］：
第一層の代わりに、薄い層、組織の異なる層１１（例えば別の濃度をもつＳｉ- Ｃ或いはＳｉ- Ｇｅ層）と別のシリコン層１２と層１３（Ｓｉ- Ｃ或いはＳｉ- Ｇｅ）から成る（図６）層体系が使用される。これら三つの層の全層厚は、第一層４と同じ基準を適用する。層１２は歪をもった層に変換されるか、或いは簡単にエッチング停止層として使用されることができる。追加的エッチング停止層の使用は、逆エッチング中に表面粗さをかなり阻止される、と言うのは、最終エッチング工程において層３或いは９が開放する前に極めて僅かな層厚（層１１）のみが研磨されなければならないからである。層４、１１と１３は任意に延びる濃度分布を包含し、それによって緩和と欠陥密度を最小にさせる。
この方法は、この発明の別の特に好ましい構成では、緩和した層と歪をもった層における転位密度をそれ以上に緩和させる可能性を提供する。
これは、溝１５のエッチングによって層５、４と３において（層５は前もって取り除かれ得る）マイクロメートル（１−１００μｍ）の間隔に、或いは好ましくは構成要素構造に（図７）に適合しているエッチング削りによって、 ４５０°Ｃを越える、特に６５０°Ｃを越える温度における次の焼き鈍しによって達成される。
転位密度を緩和する更に適した方法は、層４上の歪をもった層への塗布であり、その塗布後にこれは注入と温度処理によって大部分緩和された。Ｓｉ- Ｇｅ層を更に緩和させるために、圧縮歪をもった層、例えばシリコン窒化物層（例えば１００ナノメートル）が適しており、そのシリコン窒化物層はＰＥ−ＣＶＤ−反応器内に保管されていた。引き続く温度処理（不活性或いは反応性雰囲気における焼鈍し）はＳｉ- Ｇｅ層のより高い緩和とそれによるＳｉ層のより高い歪とを引き起こす。同時に、転位密度が緩和される。この方法は前もって構成された面にも（図７）使用されることができる。
図９は珪化された接点１６（例えばソース）、ゲート誘電体１７、ゲート接点１８、例えばポリ−Ｓｉ或いは金属、ゲート接点１９、例えばシリコン、スペーサー絶縁体２０、珪化されたドレイン接点２１と盛り上がったドレイン接点２２（高ドーピングＳｉ或いはＳｉ- Ｇｅ）をもつＭＯＳＦＥＴを示す。
ＳＯＩ基板１，２，３と第一並び第二のこの上にエピタキシャルに塗布された層４，５とを包含する概略的層体系を示す。 ＳＯＩ基板１，２，３と第二層５における注入マスク６と欠陥領域７をもつエピタキシャルに塗布された層構造とを包含する概略的層体系を示す。 ＳＯＩ基板１，２，３と別の任意の保護層８を包含するエピタキシャルに塗布された層構造とを包含する概略的層体系を示す。 絶縁体層２上の歪をもたない領域３の傍の歪をもった領域９を備えるＳＯＩ基板１，２，３を包含する概略的層体系を示す。 歪をもった領域９と歪をもたない領域３上にエピタキシャルに塗布された追加的エピタキシャル層１０を備える概略的層体系を示す。 歪をもたせる層３上に塗布された三つの層１１，１２，１３を備える選択的概略的層構成を示し、層１１は埋め込まれて歪をもたない追加的層として或いはエッチング停止層として用いられる。 歪をもった領域９と歪をもたない領域３の間の絶縁領域１４（浅い溝絶縁体）を備える概略的層体系を示す。 エッチング溝１５を備える図１におけるように概略的層体系を示す。 絶縁体上にゲートスタク、盛り上がったソースとドレインとシリコン接点を備える歪をもったＳｉ層上のＭＯＳＦＥＴの概略的表現を示す。トランジスタの右方には歪をもたないＳｉ層３が見られ、左方には歪をもたない領域３上の歪をもったＳｉ- Ｇｅ層１１が見られる。
符号の説明
１．．．．シリコン
２．．．．ＳｉＯ2
３．．．．層厚ｄ3 をもつ歪をもたせる層
４．．．．エピタキシャル層、方法中に緩和される層厚ｄ4 をもつ任意に濃度分布（濃縮）を備える。
５．．．．シリコン厚ｄ5 をもつエピタキシャル層５（例えばシリコン）。
６．．．．マスク
７．．．．例えば注入によって形成される欠陥領域。イオンの到達距離の最大値は層４と５の境界面からの間隔ｄ6 である。水素やヘリウムイオンの場合には、この深さにプレートレッテ、水泡或いはミクロ亀裂が生じ、転位のような欠陥を形成する。
８．．．．保護層、例えばＳｉＯ2
９．．．．歪をもった層或いは領域、例えば歪をもったシリコン。
１０．．．歪をもたない層３或いは歪をもった層９上に析出されるエピタキシャル層、例えばＳｉ或いはＳｉ- Ｇｅ或いはＳｉ- Ｇｅ- Ｃ或いはＳｉ- Ｃ。シリコンの沈殿によって歪をもった層の層厚が増大される。
１１．．．エピタキシャル層、例えばＳｉ- Ｇｅ、Ｓｉ- Ｃ或いはＳｉ- Ｇｅ- Ｃ、それは緩和される。
１２．．．歪をもたされるべきであるか、或いはエッチング停止層として用いられる薄いエピタキシャル層、例えばシリコン。
１３．．．緩和されるべきである例えば濃縮されたエピタキシャル層、例えばＳｉ- Ｇｅ、Ｓｉ- Ｃ或いはＳｉ- Ｇｅ- Ｃ。
１４．．．浅い溝絶縁体、絶縁材料で充填された溝１５。
１５．．．ＳＯＩ基板１，２，３の絶縁層２までの深さをもつエッチング溝。
１６．．．珪化された接点、例えばソース。
１７．．．ゲート誘電体。
１８．．．ゲート接点、例えばポリ- Ｓｉ或いは金属。
１９．．．ゲート接点、例えばシリコン。
２０．．．スペーサー絶縁体。
２１．．．珪化されたドレイン接点。
２２．．．盛り上がった接点（高ドープＳｉ或いはＳｉ- Ｇｅ）

Claims (96)

  1. 基板（１，２）上に歪層（９）を製造する方法において、歪を持たせる層（３）に隣接した層（２，４，５，１１）内に欠陥領域（７）を形成させる工程と、歪を持たせる層（３）に隣接した少なくとも一つの層（４，１１）を緩和させる工程とから成ることを特徴とする方法。
  2. 転位が形成され、その転位は歪を持たせる層（３）に隣接した少なくとも一つの層（４，１１）の緩和を引き起こすことを特徴とする請求項１に記載の方法。
  3. 層構造が温度処理及び酸化の両方或いは少なくとも一方を緩和されることを特徴とする請求項１乃至２のいずれか一項に記載の方法。
  4. 歪を持たせる層（３）に少なくとも一つの第一層（４，１１）がエピタクシーに塗布されることを特徴とする請求項１乃至３のいずれか一項に記載の方法。
  5. 第一層（４，１１）は歪を持たせる層（３）と異なる歪度を有することを特徴とする請求項１乃至４のいずれか一項に記載の方法。
  6. 第一層（４，１１）には欠陥領域（７）が形成されることを特徴とする請求項１乃至５のいずれか一項に記載の方法。
  7. 基体（１，２）と歪を持たせる層（３）の間には一つの別の緩和させる層が配置されていることを特徴とする請求項１乃至６のいずれか一項に記載の方法。
  8. 欠陥領域（７）が基板に形成されることを特徴とする請求項１乃至７のいずれか一項に記載の方法。
  9. 欠陥領域（７）が歪を持たせる層（３）自体に形成されることを特徴とする請求項１乃至８のいずれか一項に記載の方法。
  10. 歪を持たせる層（１２）に隣接した二つの層（１１、１３）が歪を持たせる層（１２）と異なる歪度を有することを特徴とする請求項１乃至９のいずれか一項に記載の方法。
  11. 複数の層（１１、１３）を緩和させることを特徴とする請求項１乃至１０のいずれか一項に記載の方法。
  12. 複数の歪を持たせるようとしている層（３、１２）に歪を持たせることを特徴とする請求項１乃至１１のいずれか一項に記載の方法。
  13. 第一層（４，１１）にはそれぞれ異なる格子構造を備える少なくとも一つの別の層（５；１２、１３）がエピタクシーに塗布されることを特徴とする請求項１乃至１２のいずれか一項に記載の方法。
  14. 欠陥領域（７）が第二層（５；１３）に形成されることを特徴とする請求項１乃至１３のいずれか一項に記載の方法。
  15. 歪を持たせる層（３）には第一層（４）より少なくとも濃縮された層が塗布されることを特徴とする請求項１乃至１４のいずれか一項に記載の方法。
  16. 濃縮された層（４）の歪を持たせる層（３）に配置された領域が歪を持たせる層（３）と異なる歪度を有することを特徴とする請求項１乃至１５のいずれか一項に記載の方法。
  17. 濃縮された層（４）には欠陥領域（７）が形成されることを特徴とする請求項１乃至１６のいずれか一項に記載の方法。
  18. 一つの基体に複数の層を包含するエピタキシャル層構造（１，２，３，４，５，１１，１２，１３）が析出処理で製造されることを特徴とする請求項１乃至１７のいずれか一項に記載の方法。
  19. 温度処理によって第一層（４，１１）を緩和させることを特徴とする請求項１乃至１８のいずれか一項に記載の方法。
  20. 温度処理では５５０と１２００℃の間の温度が選定されることを特徴とする請求項１乃至１９のいずれか一項に記載の方法。
  21. 温度処理では７００と９８０℃の間の温度が選定されることを特徴とする請求項１乃至２０のいずれか一項に記載の方法。
  22. 温度処理が不活性雰囲気で実施されることを特徴とする請求項１乃至２１のいずれか一項に記載の方法。
  23. 温度処理は、還元する或いは酸化する或いは窒化する雰囲気と特に窒素で実施されることを特徴とする請求項１乃至２２のいずれか一項に記載の方法。
  24. 緩和は層の限定された領域に引き起されることを特徴とする請求項１乃至２３のいずれか一項に記載の方法。
  25. マスク（６）が配置されていることを特徴とする請求項１乃至２４のいずれか一項に記載の方法。
  26. 欠陥領域（７）がイオン注入によって形成されることを特徴とする請求項１乃至２５のいずれか一項に記載の方法。
  27. 注入のために水素イオン或いはＨｅイオンが選定されることを特徴とする請求項２６に記載の方法。
  28. ３×１０15 から４×１０16ｃｍ-2の分量、特に０．５から２．５×１０16ｃｍ-2の分量を備える水素イオン或いはＨｅ- イオンが注入されることを特徴とする請求項２７に記載の方法。
  29. 注入のためにＳｉ- イオンが選定されることを特徴とする請求項１乃至２８のいずれか一項に記載の方法。
  30. およそ０．５×１０14から５×１０14ｃｍ-2の分量を備えるＳｉ- イオンが注入されることを特徴とする請求項２９に記載の方法。
  31. 注入のために炭素- 、窒素- 、弗素- 、硼素- 、燐- 、砒素- 、ゲルマニウム- 、アンチモン- 、硫黄- 、ネオン- 、アルゴン- 、クリプトン- 及び／又はキセノン- イオンが選定されることを特徴とする請求項請求項１乃至３０のいずれか一項に記載の方法。
  32. 少なくとも二つの注入が実施されることを特徴とする請求項請求項１乃至３１のいずれか一項に記載の方法。
  33. 水素注入はヘリウム注入と関連して実施されることを特徴とする請求項１乃至３２のいずれか一項に記載の方法。
  34. 硼素注入は水素注入と関連して実施されることを特徴とする請求項１乃至３３のいずれか一項に記載の方法。
  35. 二つの注入は二つの欠陥領域を第一層（４）と第二層（５）に形成するように実施されることを特徴とする請求項１乃至３４のいずれか一項に記載の方法。
  36. ウエーハはイオン注入中に７°より大きい角度に、３０−６０°の角度に傾斜されることを特徴とする請求項１乃至３５のいずれか一項に記載の方法。
  37. 二つの注入の間に温度処理が実施されることを特徴とする請求項１乃至３６のいずれか一項に記載の方法。
  38. 欠陥領域（７）が温度の変更によって層（４，５；１１）の一つの配置において作成されることを特徴とする請求項１乃至３７のいずれか一項に記載の方法。
  39. 欠陥がＳｉ- Ｃ- 層に温度処理により形成されることを特徴とする請求項１乃至３８のいずれか一項に記載の方法。
  40. 基板としてアモルファス層、特に絶縁体（２）が選定されることを特徴とする請求項１乃至３９のいずれか一項に記載の方法。
  41. ＳＯＩ- 基板（１，２，３）は基板の基礎構造として選定されることを特徴とする請求項１乃至４０のいずれか一項に記載の方法。
  42. ＳＯＩ- 基板（１，２，３）の珪素カバー層が歪を持たせる層（３）を意味し、ＳＯＩ- 基板（１，２，３）のＳｉＯ2 は基体（１）上の絶縁体（２）を意味することを特徴とする請求項４１に記載の方法。
  43. ＳＩＭＯＸ或いはＢＥＳＯＩ- 基板は基板の基礎構造として選定されることを特徴とする請求項１乃至４２のいずれか一項に記載の方法。
  44. 基板の基礎構造としてサファイア上のシリコンの選定を特徴とする請求項１乃至４３のいずれか一項に記載の方法。
  45. 緩和させるのに必要な温度では粘性になる基板の選定を特徴とする請求項１乃至４４のいずれか一項に記載の方法。
  46. ＳｉＯ2 ，ガラス，ＳｉＣ，Ｓｉ- Ｇｅ，黒鉛，ダイヤモンド，石英ガラス，ＧｄＧａ- ガーネット，ＩＩＩ−Ｖ族半導体とＩＩＩ−Ｖ族−窒化物が基板（１，２）の材料とし
    て選定されることを特徴とする請求項１乃至４５のいずれか一項に記載の方法。
  47. 絶縁体（２）が基板（１）上に選定されることを特徴とする請求項１乃至４６のいずれか一項に記載の方法。
  48. 歪を持たせる層（３）上に配置されている第一層（４）用の材料としてＳｉ- Ｇｅ，或いはＳｉ- Ｇｅ- Ｃ，或いはＳｉ- Ｃの選択を特徴とする請求項１乃至４７のいずれか一項に記載の方法。
  49. 歪を持たせる層（３）用の材料としてシリコンを選択することを特徴とする請求項１乃至４８のいずれか一項に記載の方法。
  50. 第一層（４）上に配置されている第二層（５）用の材料としてシリコンを選択することを特徴とする請求項１乃至４９のいずれか一項に記載の方法。
  51. 濃縮された層用の材料としてのＳｉ- Ｇｅの選択を特徴とする請求項１乃至５０のいずれか一項に記載の方法。
  52. 濃縮された層におけるゲルマニウム濃度は歪を持たせる層（３）における境界面から濃縮された層の表面まで低減されることを特徴とする請求項５１に記載の方法。
  53. Ｓｉ- Ｇｅ層におけるゲルマニウム濃度は歪を持たせる層（３）における境界面にて１００パーセントを有することを特徴とする請求項１乃至５２のいずれか一項に記載の方法。
  54. 層構造の全層厚さは塗布された層（４；１１，１３）の成長中にこの層が顕著な緩和を得るように選定されることを特徴とする請求項１乃至５３のいずれか一項に記載の方法。
  55. 転位密度は成長後に１０5 ｃｍ-2より小さい値になることを特徴とする請求項１乃至５４のいずれか一項に記載の方法。
  56. 歪を持たせる層（３）は１から５０ナノメートルの範囲の厚さｄ3 に選定されることを特徴とする請求項１乃至５５のいずれか一項に記載の方法。
  57. 歪を持たせる層（３）は５から３０ナノメートルの範囲の厚さｄ3 に選定されることを特徴とする請求項１乃至５６のいずれか一項に記載の方法。
  58. 第一層（４）は臨界層厚さの近くの厚さｄ4 に選定されることを特徴とする請求項１乃至５７のいずれか一項に記載の方法。
  59. 層比ｄ4 ／ｄ3 は１０以上に選定することを特徴とする請求項１乃至５８のいずれか一項に記載の方法。
  60. 第二層（５）は厚さｄ5 ＝５０−１０００ナノメートルにより選定されることを特徴とする請求項１乃至５９のいずれか一項に記載の方法。
  61. 第二層（５）は厚さｄ5 ＝３００−５００ナノメートルにより選定されることを特徴とする請求項１乃至６０のいずれか一項に記載の方法。
  62. 歪を持たせる層（３）は局部的に歪を持つことを特徴とする請求項１乃至６１のいずれか一項に記載の方法。
  63. 歪を持たせる層（３）は欠陥領域を備える平面に垂直に位置する領域において局部的に歪を持つことを特徴とする請求項１乃至６２のいずれか一項に記載の方法。
  64. 欠陥領域（７）は緩和させる層から５０から５００ナノメートルまでの間隔に形成されることを特徴とする請求項１乃至６３のいずれか一項に記載の方法。
  65. 欠陥領域（７）は歪を持たせる層（３）上に配置された層（４）の上部に５０から５００ナノメートルまでの間隔に形成されることを特徴とする請求項１乃至６４のいずれか一項に記載の方法。
  66. 第一と第二層（４，５；１１，１２，１３）は歪層（９）の形成後或いは歪領域の形成後に取り除かれることを特徴とする請求項１乃至６５のいずれか一項に記載の方法。
  67. エッチング、特に湿式化学的材料選定エッチングが使用されることを特徴とする請求項１乃至６６のいずれか一項に記載の方法。
  68. エッチング溝（１５）は層（２，３，４，５，９，１１，１２，１３）の深さに形成されることを特徴とする請求項１乃至６７のいずれか一項に記載の方法。
  69. エッチング溝（１５）の形成後に層（４；１１）或いは別の層の緩和は特に温度処理によって引き起こされることを特徴とする請求項１乃至６８のいずれか一項に記載の方法。
  70. 溝（１５）は浅い溝絶縁体を形成するために絶縁材料で充填されることを特徴とする請求項１乃至６９のいずれか一項に記載の方法。
  71. 少なくとも一つの別の温度処理は一層或いは複数層を緩和するように実施されることを特徴とする請求項１乃至７０のいずれか一項に記載の方法。
  72. 歪層（９）及び／又は歪をもたない層（３）は１ナノメートルより小さい表面粗さで形成されることを特徴とする請求項１乃至７１のいずれか一項に記載の方法。
  73. 層（３，９）の表面粗さは熱酸化物の成長によってさらに低減されることを特徴とする請求項１乃至７２のいずれか一項に記載の方法。
  74. 層（９）の歪領域にはｎ- 及び／又はｐ- ＭＯＳＦＥＴが形成されることを特徴とする請求項１乃至７３のいずれか一項に記載の方法。
  75. シリコン或いはシリコン・ゲルマニウム（Ｓｉ- Ｇｅ）或いはＳｉ- Ｇｅ- Ｃ層或いはゲルマニウム層を包含する別のエピタキシャル層（１０）が析出されることを特徴とする請求項１乃至７４のいずれか一項に記載の方法。
  76. 歪シリコン・ゲルマニウム（Ｓｉ- Ｇｅ）領域（１１）には別のエピタキシャル層として或いは緩和されていない層構造としてｐ- ＭＯＳＦＥＴが形成されることを特徴とする請求項１乃至７５のいずれか一項に記載の方法。
  77. 歪を持たせる層（３）の歪をもたない領域（３）には両極トランジスタが処理されることを特徴とする請求項１乃至７６のいずれか一項に記載の方法。
  78. 両極トランジスタを形成するために、シリコン・ゲルマニウム層が塗布されることを特徴とする請求項１乃至７７のいずれか一項に記載の方法。
  79. 請求項１乃至７８に挙げられた方法工程の一つ或いは複数工程が数回使用されることを特徴とする複数歪層を包含する層構造を形成する方法。
  80. 層（９，３）は一部に歪をもって形成されていることを特徴とする基体（１，２）上の層（９，３）を包含する層構造。
  81. 層（９，３）の歪領域（９）は層（９，３）の歪をもたない領域（３）の傍の平らな平面に配置されていることを特徴とする請求項８０に記載の層構造。
  82. 少なくとも一つの緩和された層（４，１１）は少なくとも一つの歪層（９）の上及び／又は下に配置されていることを特徴とする請求項８０或いは８１に記載の層構造。
  83. 層の平面においてそれぞれ平らに段部形成なしに固有層材料の反対に歪をもった領域が配置されていることを特徴とする請求項８０乃至８２のいずれか一項に記載の層構造。
  84. 基板として絶縁体（２）を備えることを特徴とする請求項８０乃至８３のいずれか一項に記載の層構造。
  85. 歪層（９）及び／又は歪をもたない層（３）は１０7 ｃｍ-2より小さい欠陥密度を有することを特徴とする請求項８０乃至８４のいずれか一項に記載の層構造。
  86. 歪層（９）及び／又は歪をもたない層（３）は１０5 ｃｍ-2より小さい欠陥密度を有することを特徴とする請求項８０乃至８５のいずれか一項に記載の層構造。
  87. 少なくとも一つの歪層（９）及び／又は少なくとも一つの歪をもたない層（３）は１ナノメータより小さい表面粗さを有することを特徴とする請求項８０乃至８６のいずれか一項に記載の層構造。
  88. 歪層（９）及び／又は歪をもたない層（３）上には別のエピタキシャル層（１０，１１，１２，２２）が配置されていることを特徴とする請求項８０乃至８７のいずれか一項に記載の層構造。
  89. 歪層（９）には絶縁領域（１４）が配置されていることを特徴とする請求項８０乃至８８のいずれか一項に記載の層構造。
  90. 請求項８０乃至８９のいずれか一項に記載の層構造を包含する構成要素。
  91. 請求項９０に記載の構成要素としての変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）或いは酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）。
  92. 請求項９０に記載の構成要素としての完全空乏型ＭＯＳＦＥＴ。
  93. 請求項９０に記載の構成要素としてのトンネルダイオード、特にシリコン・ゲルマニウム（Ｓｉ- Ｇｅ）トンネルダイオード。
  94. 請求項９０に記載の構造要素としてのシリコン・ゲルマニウム・量子・カスケード・レーザー。
  95. 請求項９０に記載の構造要素としての光検出器。
  96. 請求項９０に記載の構造要素としての発光ダイオード。
JP2006504293A 2003-04-22 2004-04-08 基板上に歪層を製造する方法と層構造 Expired - Lifetime JP5259954B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10318283A DE10318283A1 (de) 2003-04-22 2003-04-22 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318283.7 2003-04-22
PCT/DE2004/000736 WO2004095552A2 (de) 2003-04-22 2004-04-08 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Publications (3)

Publication Number Publication Date
JP2006524426A true JP2006524426A (ja) 2006-10-26
JP2006524426A5 JP2006524426A5 (ja) 2012-10-04
JP5259954B2 JP5259954B2 (ja) 2013-08-07

Family

ID=33304879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006504293A Expired - Lifetime JP5259954B2 (ja) 2003-04-22 2004-04-08 基板上に歪層を製造する方法と層構造

Country Status (5)

Country Link
US (2) US7615471B2 (ja)
EP (1) EP1616345A2 (ja)
JP (1) JP5259954B2 (ja)
DE (1) DE10318283A1 (ja)
WO (1) WO2004095552A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237235A (ja) * 2005-02-24 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2014140017A (ja) * 2012-12-05 2014-07-31 Imec デュアル歪チャネルを有するＦｉｎＦＥＴおよびその製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7202145B2 (en) * 2004-06-03 2007-04-10 Taiwan Semiconductor Manufacturing Company Strained Si formed by anneal
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US8105908B2 (en) 2005-06-23 2012-01-31 Applied Materials, Inc. Methods for forming a transistor and modulating channel stress
KR100673020B1 (ko) * 2005-12-20 2007-01-24 삼성전자주식회사 전계효과 소오스/드레인 영역을 가지는 반도체 장치
US7339230B2 (en) * 2006-01-09 2008-03-04 International Business Machines Corporation Structure and method for making high density mosfet circuits with different height contact lines
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
DE102006010273B4 (de) * 2006-03-02 2010-04-15 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung
US7494886B2 (en) 2007-01-12 2009-02-24 International Business Machines Corporation Uniaxial strain relaxation of biaxial-strained thin films using ion implantation
US8471307B2 (en) * 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
DE102008035816B4 (de) 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
TWI451534B (zh) * 2008-10-30 2014-09-01 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US9059201B2 (en) * 2010-04-28 2015-06-16 Acorn Technologies, Inc. Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
US8361889B2 (en) * 2010-07-06 2013-01-29 International Business Machines Corporation Strained semiconductor-on-insulator by addition and removal of atoms in a semiconductor-on-insulator
US8404562B2 (en) 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
DE102010064290B3 (de) * 2010-12-28 2012-04-19 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verformungserhöhung in Transistoren mit einem eingebetteten verformungsinduzierenden Halbleitermaterial durch Kondensation der legierungsbildenden Substanz
US8859348B2 (en) * 2012-07-09 2014-10-14 International Business Machines Corporation Strained silicon and strained silicon germanium on insulator
FR3003686B1 (fr) * 2013-03-20 2016-11-04 St Microelectronics Crolles 2 Sas Procede de formation d'une couche de silicium contraint
US9269714B2 (en) * 2013-06-10 2016-02-23 Globalfoundries Inc. Device including a transistor having a stressed channel region and method for the formation thereof
FR3041146B1 (fr) * 2015-09-11 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de mise en tension d'un film semi-conducteur
US9871057B2 (en) * 2016-03-03 2018-01-16 Globalfoundries Inc. Field-effect transistors with a non-relaxed strained channel
FR3050569B1 (fr) * 2016-04-26 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Fabrication amelioree de silicium contraint en tension sur isolant par amorphisation puis recristallisation
WO2018004527A1 (en) * 2016-06-28 2018-01-04 Intel Corporation Cell for n-negative differential resistance (ndr) latch
US9818875B1 (en) * 2016-10-17 2017-11-14 International Business Machines Corporation Approach to minimization of strain loss in strained fin field effect transistors
CN111785679A (zh) * 2020-07-29 2020-10-16 联合微电子中心有限责任公司 半导体器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JPH10209453A (ja) * 1997-01-17 1998-08-07 Toshiba Corp 半導体装置およびその製造方法
JP2000243946A (ja) * 1998-12-24 2000-09-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2001148473A (ja) * 1999-09-09 2001-05-29 Toshiba Corp 半導体装置及びその製造方法
JP2001168342A (ja) * 1999-12-10 2001-06-22 Fujitsu Ltd 半導体装置およびその製造方法
WO2002071495A1 (en) * 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
JP2002270504A (ja) * 2001-03-06 2002-09-20 Sharp Corp 半導体基板、半導体装置及びそれらの製造方法
US20020185686A1 (en) * 2001-06-12 2002-12-12 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627647A (en) * 1969-05-19 1971-12-14 Cogar Corp Fabrication method for semiconductor devices
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
JP3875040B2 (ja) * 2001-05-17 2007-01-31 シャープ株式会社 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US20030077882A1 (en) * 2001-07-26 2003-04-24 Taiwan Semiconductor Manfacturing Company Method of forming strained-silicon wafer for mobility-enhanced MOSFET device
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
AU2003243255A1 (en) * 2002-05-15 2003-12-02 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US6689671B1 (en) * 2002-05-22 2004-02-10 Advanced Micro Devices, Inc. Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US6767802B1 (en) * 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JPH10209453A (ja) * 1997-01-17 1998-08-07 Toshiba Corp 半導体装置およびその製造方法
JP2000243946A (ja) * 1998-12-24 2000-09-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2001148473A (ja) * 1999-09-09 2001-05-29 Toshiba Corp 半導体装置及びその製造方法
JP2001168342A (ja) * 1999-12-10 2001-06-22 Fujitsu Ltd 半導体装置およびその製造方法
WO2002071495A1 (en) * 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
JP2002270504A (ja) * 2001-03-06 2002-09-20 Sharp Corp 半導体基板、半導体装置及びそれらの製造方法
US20020185686A1 (en) * 2001-06-12 2002-12-12 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237235A (ja) * 2005-02-24 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
JP2014140017A (ja) * 2012-12-05 2014-07-31 Imec デュアル歪チャネルを有するＦｉｎＦＥＴおよびその製造方法

Also Published As

Publication number Publication date
US20090298301A1 (en) 2009-12-03
WO2004095552A3 (de) 2004-12-02
US20060220127A1 (en) 2006-10-05
WO2004095552A2 (de) 2004-11-04
JP5259954B2 (ja) 2013-08-07
EP1616345A2 (de) 2006-01-18
DE10318283A1 (de) 2004-11-25
US7615471B2 (en) 2009-11-10
US7915148B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
US7915148B2 (en) Method of producing a tensioned layer on a substrate
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JP3970011B2 (ja) 半導体装置及びその製造方法
US7442657B2 (en) Producing stress-relaxed crystalline layer on a substrate
JP5601595B2 (ja) シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
JP4716733B2 (ja) 歪みシリコン・オン・インシュレータ（ｓｓｏｉ）を形成する方法
KR100521708B1 (ko) 반도체 기판을 제조하는 방법
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
JP2006524426A5 (ja)
US7226504B2 (en) Method to form thick relaxed SiGe layer with trench structure
US7498229B1 (en) Transistor and in-situ fabrication process
US20030013305A1 (en) Method of producing semiconductor device and semiconductor substrate
US20060073708A1 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP2006522469A5 (ja)
KR20060033692A (ko) 변형된 실리콘 기반 층, 이의 제조 방법, 다수의 디바이스및 전자 시스템
JP2003347399A (ja) 半導体基板の製造方法
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JP2003249641A (ja) 半導体基板、その製造方法及び半導体装置
JP2003128494A (ja) 半導体装置の製造方法及び半導体装置
US7767548B2 (en) Method for manufacturing semiconductor wafer including a strained silicon layer
JP2008515209A (ja) 基体の上に歪み層を製造する方法、及び層構造
JP2005109464A (ja) 貼り合せウェーハの製造方法および貼り合わせウェーハ
JP2003282471A (ja) 半導体基板の製造方法
JPS63104470A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110525

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110805

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120801

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350