WO2004095552A2 - Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur - Google Patents

Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur Download PDF

Info

Publication number
WO2004095552A2
WO2004095552A2 PCT/DE2004/000736 DE2004000736W WO2004095552A2 WO 2004095552 A2 WO2004095552 A2 WO 2004095552A2 DE 2004000736 W DE2004000736 W DE 2004000736W WO 2004095552 A2 WO2004095552 A2 WO 2004095552A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
strained
substrate
layers
silicon
Prior art date
Application number
PCT/DE2004/000736
Other languages
English (en)
French (fr)
Other versions
WO2004095552A3 (de
Inventor
Siegfried Mantl
Original Assignee
Forschungszentrum Jülich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Jülich GmbH filed Critical Forschungszentrum Jülich GmbH
Priority to JP2006504293A priority Critical patent/JP5259954B2/ja
Priority to EP04726422A priority patent/EP1616345A2/de
Priority to US10/554,074 priority patent/US7615471B2/en
Publication of WO2004095552A2 publication Critical patent/WO2004095552A2/de
Publication of WO2004095552A3 publication Critical patent/WO2004095552A3/de
Priority to US12/496,676 priority patent/US7915148B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Definitions

  • the invention relates to a method for producing a strained layer on a substrate, and a layer structure.
  • MOSFETs metal oxide field effect transistors
  • SOI substrates are increasingly being used.
  • Si0 2 silicon dioxide
  • MOSFETs metal oxide silicon field effect transistors
  • SOI substrates are commercially available and are either by ion implantation of oxygen in silicon and annealing (so-called SIMOX process; SIMOX wafer) or by connecting (bonding) two oxidized wafers and cleaving or etching back part of the second wafer (so-called wafer bonding process). Wafers produced in this way are referred to as BESOI wafers (bonded and back-SOI).
  • strained silicon, strained silicon-germanium alloys (Si-Ge) or silicon-carbon (Si-C) and silicon-germanium-carbon (Si-Ge-C) is also suitable.
  • silicon or Si-Ge, Si-C or Si-Ge-C in a certain elastic distortion state improves the material properties, in particular the charge carrier mobility of the electrons and holes, which is extremely important for components.
  • the use of these and other high-quality materials allows a significant increase in performance of Si-based high-performance components, such as MOSFETs and MODFETs, without having to reduce the critical structure sizes of the components.
  • Dislocations and in the relaxed layer thread dislocations that run from the surface to the interface. Misfit dislocations are required for stress relaxation, but do not degrade those above
  • the thread dislocation density becomes so high that such layers are unsuitable for components. In general, this thread dislocation density can be somewhat reduced by a temperature treatment.
  • the term dislocation density or defect density is understood here to mean the thread dislocation density. Since most of these dislocations continue through newly grown layers, they significantly degrade the electrical and optical properties of these layers. Since the silicon germanium (Si-Ge) material system is thermodynamically a completely miscible system, the connection can be made in any concentration. Silicon and germanium are characterized by the same crystal structures, but differ in the lattice parameter by 4.2%, ie that an Si-Ge layer or a pure Ge layer grows strained on silicon. Carbon can be incorporated in silicon up to approx. 2 atom% substitution part in order to reduce the lattice parameter.
  • graded layers are Si-Ge layers, the Ge concentration of which increases continuously or stepwise towards the surface until the desired Ge content is reached. Since only an increase in the Ge content of approx. 10 atom% per ⁇ m can be used to maintain the layer quality, such layers are up to 10 micrometers thick, depending on the Ge concentration reached.
  • the layer growth of this graded layer is described in E. A. Fitzgerald et al. (Thin Solid Films, 294 (1997) 3-10).
  • the interface state density at the Si / Si0 2 interface should preferably be in the range of 10 10 cm "2. Technologically, this can only be achieved with ultrapure interfaces. Whether this wafer bond -Procedure to accomplish this at all is not shown yet.
  • Layers can be created by installing a very thin (e.g. 10 nanometer) Si-C layer with a sufficiently high carbon content in a Si-Ge layer (e.g. 170 nanometer Si-Ge with 22 atom% Ge). During tempering at high temperatures of approx. 1000 ° C, the carbon present in supersaturation is eliminated. This creates defects that promote the relaxation of a Si-Ge layer.
  • the disadvantage is that this also means that no strained layer can be produced on an insulator.
  • the Surface roughness usually requires polishing.
  • a high temperature is required for relaxation, since this is determined by the excretion of the carbon and cannot be significantly reduced.
  • a method is known from WO 99/38201 which allows the production of thin stress-relieved Si-Ge powder layers by means of ion implantation and temperature treatment.
  • a disadvantage of this method is that it does not directly cover a strained layer
  • Substrate can be produced. In addition, two separate epitaxial deposits and wafer cleaning are required.
  • the object of the invention is therefore to provide a simple method for producing a tensioned layer of high quality on a substrate without wafer bonding and / or wafer polishing.
  • strained silicon is to be produced directly on an SOI wafer over the whole area or locally, in any form.
  • planarity between the braced and non-braced areas should also be ensured without the formation of steps for the further processing of components.
  • the following steps are carried out to produce a strained layer on a substrate:
  • the layer structure is subjected to at least one thermal treatment and / or an oxidation, so that dislocations are formed starting from the defects, which lead to relaxation of a layer adjacent to the straining layer.
  • the layer to be strained advantageously tensions.
  • defect includes crystal defects, that is, atomic and extensive defects, e.g. B. understand clusters, bubbles, voids and so on. Based on such generated defect areas, dislocations are formed that lead to a relaxation tion of a layer adjacent to the bracing layer.
  • Relaxation is the reduction of the elastic tension within a layer.
  • An adjacent layer is to be understood as a layer which is arranged directly or separately from the layer to be strained by one or more further layers, provided that it is ensured that the dislocations lead to relaxation of a layer immediately adjacent to the layer to be strained.
  • substrate is to be understood as a layer on which the layer to be strained is arranged.
  • At least one first layer can be applied epitaxially to the free surface of the layer to be strained, this first layer having a different degree of tension than the layer to be strained. Defects can then be generated in the first layer.
  • the layer structure is subjected to at least one temperature treatment so that dislocations are formed starting from the defects, which lead to relaxation of the first layer. As a result, the layer to be strained arranged underneath stretches. The defects can also be generated in the layer to be strained itself.
  • a graded layer is also understood as a first layer, the region of the graded layer arranged on the layer to be strained having a different degree of tension than the layer to be strained. A defect region is then created in the graded layer.
  • the layer structure is subjected to a temperature treatment, so that, starting from the defect area, dislocations are formed which lead to
  • the layer to be strained is transformed into an elastically strained layer.
  • a layer adjacent to the layer to be tensioned relaxes, which advantageously has the effect that the layer to be tensioned changes into the desired tensioned state.
  • the layer region of the graded layer which adjoins the layer to be strained relaxes, so that the layer to be strained again changes into the desired strained state.
  • the layer arranged on the layer to be strained has a different degree of tension than the layer to be strained itself. In the course of the process it is possible to arrange further layers.
  • At least a first and a second layer of different lattice structure are applied epitaxially to a layer to be tensioned on a substrate, the first layer having a different degree of tension than the layer to be tensioned,
  • a defect area is generated in the second layer and / or in a further layer
  • the layer structure is subjected to a temperature treatment so that, starting from the defect area, dislocations are formed which lead to relaxation of the first layer.
  • the first, relaxing layer is adjacent to the layer to be strained, and as a result, the layer to be strained in turn strains.
  • a different lattice structure means layers which have differences in the lattice parameters and / or in the crystal structure.
  • a further layer which is also relaxing in the course of the method can be arranged between a layer to be tensioned and the substrate. the.
  • a relaxing layer is thus obtained on a substrate, on which a layer to be strained is arranged.
  • a layer relaxing in the course of the method can in turn be arranged on this.
  • a layer to be tensioned can in turn be arranged on this relaxing layer.
  • Additional layers can be arranged.
  • the relaxing layers have a different degree of tension than the adjacent layers to be tensioned. After relaxation of the layers, the layers to be strained tension in one process step during the heat treatment or during the oxidation.
  • the defect area can also be created in the substrate.
  • the defect area is generated so that the dislocations lead to relaxation of a layer adjacent to the layer to be strained.
  • Such an epitaxial layer structure or wafer can advantageously be produced in a deposition process.
  • the wafer can particularly advantageously be left in the reactor and deposited without complex polishing and cleaning.
  • the resulting tension is selected for the layer to be tensioned.
  • the layer structure is advantageously subjected to at least one temperature treatment.
  • oxidation can accordingly be used as treatment, or a combination of oxidation and thermal treatment. This also increases the concentration of elements that are important for the functioning of the component within the layer structure (e.g. Ge enrichment in Si-Ge).
  • substrate is meant in particular an SOI substrate, the silicon surface of which is clamped.
  • An amorphous layer in particular an insulator, is generally also meant as substrate.
  • substrate it can just as well be understood as a material with any electrical properties that permits thermally induced tensioning of the layer to be tensioned with the aid of the method according to the invention.
  • a crystalline hetero-boundary surface with a sufficiently large lattice mismatch (eg 1%) or with a different crystal structure can be suitable if the layer thickness of the layer d 3 to be strained is chosen to be small enough (eg 5-50 nanometers) ter) and the substrate is sufficiently thick, e.g. B. 10 - 100 times as thick as the layer to be strained.
  • These conditions are e.g. B. met by the single-crystal SOI substrate Silicon on Sapphires.
  • Si0 2 silicon dioxide
  • Si0 2 can already be made viscoelastic at approx. 800 ° C.
  • Such substrates can be made by wafer bonding, similar to commercial BESOI substrates where a thin Si layer is bonded to silicon dioxide.
  • the layer to be strained can be applied to any glass or other suitable, temperature-resistant substrate. With a corresponding thickness of these materials, they can also have the function of a suitable mechanical base for the layer structure. Even a certain flexibility of the substrate would be desirable in view of the development of "flexible electronics".
  • An advantage of this method is that only an epitaxial deposition and no complex and time-consuming process steps such as wafer bonding and polishing (CMP) are required to produce a strained layer.
  • CMP wafer bonding and polishing
  • SIMOX wafers with a thin silicon surface to be clamped can be used as the basic structure.
  • the silicon layer of these wafers is strained during the process.
  • SIMOX wafers generally have a dislocation density of approx. 10 5 cm “2 , at best 10 2 -10 3 cm “ 2 , but are characterized by very good layer homogeneity and purity, as well as by economical production.
  • the process uses process steps that are established in silicon technology.
  • the technology can thus also be applied to very large wafers, e.g. B. 300 millimeter wafer can be transferred.
  • the defect area can be created by ion implantation.
  • the defect area is also possible to generate the defect area as soon as the layers are applied to the layer to be strained, for example by lowering the temperature, for. B. to approx. 200 ° C in a molecular beam epi- Taxi system during the application of the layers or the graded layer to the layer to be strained.
  • the defect area can be implemented by installing an Si-C layer.
  • a temperature between 550 and 1200 ° C. and in particular between 700 and 950 ° C. can be selected as a suitable measure for a temperature treatment. Defects, in particular dislocations, form in the first and / or second layer, starting from the defect region, which lead to relaxation of the first layer, as a result of which the layer to be tensioned is tensioned.
  • the tension of the first layer By selecting the tension of the first layer, tensile or compressive stress, the resulting stress in the layer to be tensioned can be selected. Is the first layer pressurized before the temperature treatment, e.g. B. of choice of Si-Ge as material for the first layer (with any Ge concentration) then the layer to be strained, z. B. consisting of silicon, tensile.
  • pressure-stressed silicon can be produced, for example, by using a tensile stressed first layer of, for example, Si-C with up to approx. 1-2at% C.
  • ternary alloys, such as Si-Ge-C, and the use of doped Si layers or alloys (B, As, P, Sb, Er, S or others) is also possible.
  • the temperature treatment can be carried out in an inert atmosphere, vacuum or in an oxidizing, e.g. B. in 0 2 or H 2 0 environment or in nitriding, z. B. in NH 3 or reducing atmosphere, e.g. B. in forming gas. Very good results are achieved with temperature treatment in nitrogen.
  • the strained layer produced in this way is exposed, for example by wet chemical removal first of the second and then at least partially of the first layer.
  • This layer structure serves more complex purposes
  • SOI structures, SIMOX wafers or BESOI structures can in principle be selected as starting structures.
  • the layer to be strained, the insulator and the substrate are already available as a basic structure.
  • the layer to be strained only on an amorphous layer for. B. an insulator is applied as an amorphous layer and then tensioned.
  • the insulator can be on a substrate, for. B. be made of silicon, or as mentioned itself represent the substrate.
  • the layer to be strained can advantageously be selected from silicon.
  • the layer to be strained can be selected particularly advantageously with a thickness d 3 of 1-100 nanometers, in particular of 5-30 nanometers.
  • This layer thickness d 3 should at least not exceed the critical layer thickness and it must be so small that at least a substantial part of the dislocations from the first layer can spread along the sliding planes in this layer.
  • This thickness depends in particular on the degree of tension of the first layer and its layer thickness d 4 . The greater the desired tensioning of the layer, the smaller d 3 must be.
  • a large layer thickness ratio of d 4 / d 3 advantageously appears in particular a layer thickness ratio of d 4 / d 3 of greater than or equal to 10.
  • the first layer on the layer to be strained can be, for. B. an epitaxial Si-Ge or Si-Ge-C or Si-C layer with a thickness that is advantageously close to the critical layer thickness can be deposited.
  • the critical layer thickness defines the maximum layer thickness for this first layer, at which a defect-free growth is still possible on the layer that is not to be matched to the grid. With a layer thickness below this critical layer thickness, strictly pseudomorphic, ie. H. completely defect-free growth can be achieved. The critical layer thickness should not be exceeded so far that the layer is already noticeably relaxed.
  • a graded layer can also be arranged. That means the composition rises or falls within the graded layer.
  • the Ge concentration can be increased slowly or in steps, or growth can also be started with a higher Ge concentration or even with pure germanium (Ge) over just a few nanometers.
  • the Ge concentration can then drop quickly (e.g. to 25at%).
  • the layer thickness can still be around 80 nanometers. The area with the high Ge concentration enables high degrees of relaxation over 80%.
  • a U concentration profile can also be advantageous in order to achieve a specific Ge concentration of e.g. B. 20-40at% to achieve the greatest possible degree of relaxation of the first layer and thus a high degree of bracing for the layer to be braced.
  • the second epitaxial silicon layer to be deposited can be selected. This layer then serves to form a defect area.
  • the layer thickness d 5 this layer can be optimized for the formation of the defect area. It is not limited by growth criteria. d 5 can thus be varied freely (e.g. 0-1000 nanometers). A thickness of approx. 200-500 nanometers appears to be advantageous for hydrogen and
  • a layer that is as thin as possible enables implantation with small energies (e.g. 10 keV) and thus with a sharper distribution of the implanted ions, which is advantageous for the formation of a thin defect area and also saves costs.
  • small energies e.g. 10 keV
  • a further layer e.g. B. to avoid surface roughening by blistering after hydrogen or helium implantation on the second layer.
  • This layer can be amorphous or polycrystalline.
  • This layer can before or after the creation of the defect area z. B. deposited by ion implantation.
  • the layer thickness of this optional layer only has to be coordinated with the implantation parameters.
  • a locally limited defect area is generated by arranging a mask on the second or further optional layers. This has the particularly advantageous effect that locally strained and unstressed areas are planer, that is to say in a plane directly next to one another, without straining further step formation as previously known from the prior art can be generated.
  • the defect area or areas can be particularly advantageously by ion implantation, preferably with light ions such as hydrogen (H + , H 2 + ), helium, fluorine, boron, carbon, nitrogen, sulfur and so on, or by ions of the layer or substrate material itself, that is z.
  • light ions such as hydrogen (H + , H 2 + ), helium, fluorine, boron, carbon, nitrogen, sulfur and so on, or by ions of the layer or substrate material itself, that is z.
  • noble gas ions are also z. B. Ne, Ar, Kr and so on.
  • a dose of approximately 3 ⁇ 10 15 to 3.5 ⁇ 10 16 cm “2 , but in particular for helium of 0.4-2.5 ⁇ 10 16 cm “ 2 is used.
  • a combination of two implantations, e.g. B. first hydrogen and then helium or only boron and then hydrogen are suitable.
  • a boron implantation in connection with a hydrogen implantation allows the dose of the hydrogen implantation to be reduced.
  • a temperature treatment between the implantations can also be advantageous in order to generate nucleation nuclei for the formation of defects.
  • the defect area is advantageously generated at a distance of 50 to 500 nanometers from the layer to be relaxed.
  • the energy of the ions and thus the average range of the ions is chosen such that they are implanted at a distance d e from the interface of the first to the second layer.
  • This distance d 6 is z. B. in the range of about 50 to 300 nanometers.
  • the implantation depth is adapted to the layer thickness of the second layer and possibly also other optional layers and the mass of the selected ion.
  • the maximum damage is generated within the second layer, in particular at a distance d 6 from the first layer and not in the first layer itself.
  • ions that lead to the formation of bubbles or cracks such as e.g. B. hydrogen, helium, fluorine, neon, argon, etc.
  • the defect formation in the first layer and in the second layer can also be set independently of one another by means of two or more implantations.
  • An advantageous procedure is also first to carry out one or more implantations with different energy, possibly also with different ions in the first layer with a low dose, and to build up the defect region in the second layer with a second implantation.
  • the generation of point defects in the first layer to be relaxed leads to accelerated diffusion and to greater relaxation.
  • the ion implantation can be carried out over the entire surface or by using an implantation mask, e.g. B. Photoresist can be performed anywhere on the wafer.
  • the wafer for the ion implantation is not tilted at an angle of 7 °, as is known from the prior art. Rather, the wafer is tilted from the normal at an angle of greater than 7 °, in particular at an angle of 30-60 °.
  • the first layer is advantageously hardly or not damaged by the implantation carried out in this way.
  • the optimal dose and energy and type of ions do not depend on the composition and layer thickness of the first layer to be relaxed and can therefore be optimized more easily if the second layer is implanted.
  • the desired strained layer or regions of this layer that are not strained at the non-implanted sites are obtained with the same layer thickness while maintaining the planarity.
  • the first layer applied thereon is advantageously selectively removed by wet chemical means, at least in the last removal phase.
  • the transition areas in the areas between the tensioned and unstressed areas are advantageously designed as insulation areas between the components.
  • Silicon dioxide is again particularly advantageously selected as the insulation material.
  • a layer system consisting of several layers is used instead of an exclusively first layer.
  • Further epitaxial layers can be deposited on generated strained areas in order to e.g. B. increase the layer thickness of the strained areas or adapt locally to the wafer or new layers z. B. for more complex electronic or optoelectronic components.
  • a strained layer can be produced which advantageously has an extremely low surface roughness of regularly less than 1 nanometer and only a low defect density of less than 10 7 cm “2 , in particular less than 10 5 cm “ 2 .
  • the low roughness is particularly advantageous in the manufacture of MOSFETs where a thermal oxide or other dielectric, e.g. B. a high-k dielectric, that is, a material with a high dielectric constant must be generated on the strained layer.
  • a thermal oxide or other dielectric e.g. B. a high-k dielectric, that is, a material with a high dielectric constant must be generated on the strained layer.
  • the surface roughness has a very sensitive influence on the electrical quality of the dielectric, which is the heart of a transistor.
  • the mobility of the charge carriers in a very thin layer is also largely determined by the interfaces.
  • the surface roughness of, for example, braced Silicon can be further reduced by growing a thermal oxide. This oxide thus produced can then be removed prior to the growth or deposition of the gate dielectric.
  • the method offers the potential for a further reduction in the dislocation density in the relaxed and the tensioned layer.
  • etching trenches in the layers with micrometer intervals for example from 1 to 100 micrometers or more advantageously, by etching trenches which are matched to the component structures and subsequent annealing at temperatures above 500 ° C. Thread dislocations in the layer slide to the edge of these areas and are thus healed.
  • These etched trenches can also be used to produce shallow trench insulation.
  • the trenches are filled with an insulator material and the components are thus electrically separated from one another.
  • Another suitable method for reducing the dislocation density is the application on an oppositely tensioned layer to the relaxed first layer after the latter has been partially relaxed by implantation and temperature treatment.
  • a Si-Ge layer is a compressed layer z.
  • a subsequent one Heat treatment e.g. B. by tempering in an inert or reactive atmosphere, leads to a higher relaxation of the Si-Ge layer and thus to a higher tension of the Si layer to be strained.
  • the dislocation density is reduced. This procedure can also be used on previously structured surfaces.
  • the second layer e.g. B. a strained Si-Ge layer in the non-implanted areas for the production of special components such. B. can be used particularly advantageously for p-MOSFET, since these layers have particularly high hole mobility, depending on the Ge content, z. B. increased by a factor of 2-3 compared to silicon.
  • the strained Si layers produced in this way can be used to some extent, since the electron and hole mobility in the tetragonal lattice of the strained silicon is increased by approx. 100% and approx. 30% compared to unstrained silicon if the grating tension is> 1%. You are not tied to specific transistor types or components. MODFETs, resonant tunnel diodes, photodetectors and quantum cascade lasers can also be implemented.
  • FIG. 1 Schematic layer system comprising an SOI substrate 1, 2, 3 and a first and a second layer 4, 5 applied epitaxially thereon.
  • Figure 2 Schematic layer system comprising an SOI substrate 1, 2, 3 and an epitaxially applied layer structure with implantation mask 6 and defect area 7 in the second layer 5.
  • Figure 3 Schematic layer system comprising a
  • FIG. 4 Schematic layer system comprising an SOI substrate 1, 2, 3 with a braced area 9 next to a non-braced area 3 on an insulator layer 2.
  • Figure 5 Schematic layer system with additional epitaxial layer 10, which was applied epitaxially on the tensioned and non-tensioned areas 9 and 3.
  • Figure 6 Alternative schematic layer structure with three layers 11, 12, 13 applied to the layer 3 to be strained.
  • Layer 11 serves as an additional buried layer to be strained or as an etching stop layer.
  • FIG. 7 Schematic layer system with isolation areas 14 (shallow trench isolations) between braced areas 9 and non-braced areas 3.
  • FIG. 8 Schematic layer system as in FIG. 1 with etched trenches 15.
  • Figure 9 Schematic representation of a MOSFET on a strained Si layer with gate stack and raised source and drain and silicide contacts on an insulator.
  • An unstressed Si layer 3 can be seen to the right of the transistor and a strained Si-Ge layer 11 on an unstressed Si layer 3 on the left.
  • a gas surface epitaxy or molecular beam epitaxy on a SOI substrate 1, 2, 3 (SIMOX or BESOI) on a 20 nanometer thick (d 3 ) Si surface layer 3 to be strained is used first epitaxial Si-Ge layer 4 with 22 at% Ge and a layer thickness d 4 of 220 nanometers deposited defect-free or almost defect-free. Subsequently, single-crystal silicon with a thickness d 5 of 500 nanometers is applied as the second layer 5.
  • the layer structure 1, 2, 3, 4, 5 is implanted after applying a mask 6 (FIG. 2) with helium ions with an energy of 20 keV and a dose of 1.5 ⁇ 10 16 cm 2 , and then at 850 ° C annealed for 10 min.
  • the structure can also be implanted with hydrogen ions at a dose of 2 ⁇ 10 16 cm “2 .
  • the implantation in layer 5 creates a defect region 7 close to the interface (d 6 is approximately 200 nm) with the Si-Ge layer 4, which leads to relaxation of the Si-Ge layer 4 in this region during the annealing the state of tension of the non-implanted areas does not change or does not change significantly.
  • the degree of relaxation of the Si-Ge layer after annealing is approximately 75%.
  • layer 8 of silicon dioxide with a thickness of e.g. B. 500 nanometers before or after the implantation advantageously has the effect that blistering of the surface due to the formation of hydrogen or helium bubbles is avoided during the temperature treatment (FIG. 3).
  • layer 5 or layer 8 and a silicon nitride (SiN x ) layer under pressure can be removed with a thickness, starting from the layer structure in FIG. 3 of about 100 nanometers are deposited on the partially relaxed Si-Ge layer 4 (not shown).
  • This SiN x layer can be deposited by means of PE-CVD (plasma enhanced chemical vapor deposition).
  • PE-CVD plasma enhanced chemical vapor deposition
  • a second tempering of the layer structure at 900 ° C. for 10 minutes increases the degree of relaxation at the implanted sites to over 80% and the Si layer 9 is further tensioned.
  • layer 4 Further etching of layer 4 exposes Si layer 3 (FIG. 4) and can be used for the production of high-speed components. Layer 9 is stretched under the implanted areas. The thread dislocation density is less than 10 7 cm "2 .
  • a layer 10 (FIG. 5), e.g. B. Si with a thickness that does not or does not significantly exceed the critical layer thickness epitaxially deposited. Care must be taken to ensure that the tension state changes along the layer 10, as indicated by the different hatching of the layer 10. This depends on the document. Silicon 10 will grow strained on strained silicon 9 up to the critical layer thickness. Instead of a Si layer, any other layer or layer sequence can also be applied.
  • Second embodiment Production of a strained Si layer on Si0 2 with high tension
  • the layer production largely follows the first exemplary embodiment, starting from FIG. 1.
  • a graded layer 4 with a strongly inhomogeneous concentration profile is applied.
  • the second layer 5 is applied only optionally. It is advantageous to start the growth of layer 4 with a higher Ge concentration (eg 40at% Ge), possibly even with a few nanometers thick pure germanium, and then the concentration up to z. B. 20 at%, so as to achieve a layer thickness of 150 nanometers without the formation of dislocations in disruptive density during growth.
  • the ge concentration can be reduced gradually or in steps to basically zero over a substantially larger layer thickness range (e.g. 600 nanometers), so that no second layer 5 has to be deposited at all.
  • a U-shaped concentration curve that is to say only a decreasing then increasing Ge content in the growth direction, can also be used.
  • a layer with an inhomogeneous concentration leads to higher relaxation rates and smaller defect densities than equivalent homogeneous layers.
  • the layer thickness d 4 should be as large as possible, but in all cases be below the critical layer thickness, so that no noticeable relaxation occurs during growth.
  • Third embodiment Si implantation instead of implantation with light ions
  • an Si implantation can take place, for example, with an energy of approximately 150 keV and a dose of approximately 1 ⁇ 10 14 cm 2 in a 500 nanometer thick Si layer 5 (FIG. 2).
  • the implanted Si -Ions generate crystal defects in the second layer 5 and in the Si-Ge layer 4, which promote the relaxation of the Si-Ge layer 4 and thus the tensioning of an Si layer 3 of an SOI substrate 1, 2, 3.
  • a thermal treatment at 900 ° C. in an inert nitrogen atmosphere or in a vacuum for a few minutes.
  • the implant energy and dose are optimized by measuring the degree of relaxation and the defect density.
  • two or more implantations can also be carried out with other ions in order to generate the defect area in layer 5 and point defects in layer 4 to be relaxed.
  • Another inert gas e.g. argon
  • a gas suitable for the purposes of the invention during the thermal treatment can also be used (e.g. 0 2 or forming gas).
  • thin silicon layers can also be arranged in the Si-Ge.
  • an implantation mask e.g. B. applied photoresist 6 and structured lithographically, so that the following ion implantation takes place only in the uncovered areas.
  • the layer is then implanted with hydrogen (3 ⁇ 10 16 cm “2 ) or helium ions (2 ⁇ 10 16 cm “ 2 ) in order to produce a defect region approximately in the middle of the 400 nanometer thick Si layer 5 (not shown).
  • the temperature treatment is carried out at 825 ° C in nitrogen.
  • the following layer structure is obtained after implantation and temperature treatment.
  • a relaxed region of the layer 13 is arranged on a strained region of the layer 12 below the silicon layer 5.
  • This area of layer 12 is in turn arranged on a relaxed area of layer 11 and this in turn is arranged on a tensioned area of layer 3 (FIG. 6).
  • Layer 3 represents the surface of the SOI substrate.
  • the implanted areas are obtained a strained Si layer 12 (10 nanometers thick) on a here relaxed 25 Nanometer thick Si-Ge layer 11 (no longer shown in the right part of the picture, since removed after etching) and a second strained Si layer 9 on the Si0 2 - Layer 2 of the SOI substrate 1, 2, 3 (see FIGS. 6 and 7).
  • Layer 3 and layer 12 still represent cubic silicon and the Si-Ge layer 11 is tetragonally strained (FIG. 7).
  • This layer structure can already be used for the production of components or further layers are deposited.
  • An oppositely braced area of the same layer material is arranged planar in one plane of one of the layers mentioned, without step formation.
  • the 10 nanometer thick Si layer 12 can also serve as an etch stop layer, in order to reduce the surface roughness after the etching to ⁇ 1 nanometer. This is particularly important for the strained Si layer 9 on the Si0 2, since the gate dielectric is applied to this layer for MOSFETs or is generated thermally. Purity and interface properties decisively determine the quality of the dielectric.
  • Isolation areas 14 in the braced area 9 can be produced by etching and filling with insulation material.
  • one or two or more strained layers are produced.
  • Etching trenches 15 (FIG. 8 or FIG. 7 before the manufacture of the shalow trench 14) are then produced in this layer structure.
  • These trenches 15 are generally etched as far as the insulator layer 2 in order to be able to easily generate isolation regions (shallow trench isolation) between the components by filling them with an insulator 14 (as in FIG. 7).
  • an annealing is carried out at above 450 ° C., advantageously above 650 ° C. This tempering causes thread dislocations in layer 4, an Si-Ge layer and in the strained layer 9 to run to the trenches 15 and thus heal.
  • the temperature treatment can also be carried out later during the component production, e.g. can also be used to heal defects after ion implantation or to grow the gate dielectric.
  • strained Si on Si0 2 almost in one plane with strained Si-Ge layer and n- and p-MOSFET components.
  • a layer structure according to FIG. 6 is used in order to produce the strained layers first.
  • the layers 12 and 11 can be selectively, e.g. B. on the implanted areas can be removed by wet chemistry.
  • the step height between these areas is only determined by the thickness of layers 11 and layer 12 (a total of 35 nanometers). This step height is smaller than the depth of field of the lithography, so that further lithography steps can be carried out without any problems.
  • the areas can be electrically and structurally separated by insulation areas 14 (FIG. 7).
  • Ultrafast n- and p-channel MOSFETs can be produced in the regions with strained silicon 9, since the electron and hole mobility in the tetragonal lattice of the strained silicon is approx - Tensioned silicon is increased if the lattice strain is> 1%.
  • P-channel MOSFETs can advantageously be produced on the strained Si-Ge layer 11 of FIG. 7 or on the silicon layer 12, since the Si-Ge layer 11 is characterized by greatly increased hole mobility.
  • the small total thickness of layers 3, 11 and 12 of approximately 45 nanometers (FIG. 7) allows the production of fully depleted MOSFETs.
  • the thin Si layer 12 can advantageously be used for the production of the gate dielectric, since a high-quality thermal oxide or oxynitride can be formed thereon as the gate dielectric. It is also advantageous that the gate dielectric can be generated thermally or by deposition in the different areas at the same time.
  • Si-based components can be implemented on the non-implanted areas after selective removal of the Si-Ge layer 11.
  • the thin Si layer 12 of FIG. 7 can be used as a template for a further, preferably selective, epitaxy of silicon. This creates optimal conditions for the implementation of very different components on a chip (system on a chip).
  • a defect area is created in the middle layer of Si-C during the subsequent temperature treatment at 1000 ° C. fen, which causes the relaxation of the underlying and the overlying Si-Ge layer.
  • the carbon is built into the thin Si-C layer in sufficient concentration.
  • the Si-C layer becomes a defect area, which favors the relaxation of the Si-Ge layer underneath and above.
  • the Si-Ge layers relax to 90%. Accordingly, the thin Si layer of the SOI substrate is elastically strained and a strained Si layer on Si0 2 is generated.
  • a layer system that consists of a thin layer, a layer 11 with a different composition (for example a Si-C or Si-Ge layer with a different concentration) and a further silicon layer 12 and a layer 13 (Si-C or Si-Ge) exist (Figure 6).
  • Layer 12 can either be transformed into a strained layer or simply used as an etch stop layer.
  • the use of an additional etch stop layer can largely prevent surface roughening during the etching back, since then only a very small layer thickness (layer 11) has to be removed in the last etching step before layer 3 or 9 is exposed in order to minimize relaxation and defect density.
  • the method offers the potential for further reductions in the dislocation density in the relaxed and the tensioned layer.
  • Another suitable method for reducing the dislocation density is to apply it to a strained layer on layer 4 after it has been largely relaxed by implantation and temperature treatment.
  • a pressure-stressed layer is suitable, for. B. a silicon nitride layer (z. B. 100 nanometers) that has been deposited in a PE-CVD reactor.
  • a subsequent temperature treatment (tempering in an inert or reactive atmosphere) leads to a higher relaxation of the Si-Ge layer and thus to a higher tension of the Si layer.
  • the dislocation density is reduced.
  • This method can also be used on previously structured surfaces (FIG. 7).
  • FIG. 9 shows a MOSFET with silicided contact 16 (e.g. source), gate dielectric 17, gate contact 18, e.g. B. poly-Si or metal, gate contact 19, for example silicide, spacer insulation 20, silicided drain contact 21 and raised drain contact 22 (highly doped Si or Si-Ge).
  • silicided contact 16 e.g. source
  • gate dielectric 17 e.g. B. poly-Si or metal
  • gate contact 19 for example silicide
  • spacer insulation 20 e.g. spacer insulation
  • silicided drain contact 21 and raised drain contact 22 highly doped Si or Si-Ge
  • Epitaxial layer 5 (eg silicon) with layer thickness d 5 6 mask
  • the z. B. is generated by ion implantation.
  • the maximum of the range of the ions is at a distance d 6 from the interface of layers 4 and 5.
  • platelets, bubbles or microcracks are formed at this depth, which eject defects, such as dislocations.
  • strained layer or area e.g. B. strained silicon 10 epitaxial layer, which is deposited on the non-strained 3 or strained layer 9, z. B. from Si or Si-Ge or Si-Ge-C or Si-C. Deposition of silicon increases the layer thickness of the strained silicon.
  • 11 epitaxial layer e.g. B. Si-Ge, Si-C or Si-Ge C, which is relaxed.
  • epitaxial layer e.g. B. graded to be relaxed, e.g. Si-Ge or Si-C or Si-Ge-C.

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat mit den Schritten: Erzeugung eines Defektbereichs in einem zu der zu verspannenden Schicht benachbarten Schicht; Relaxation mindestens einer zu der zu verspannenden Schicht benachbarten Schicht. Es können epitaktisch weitere Schichten angeordnet werden. Derartig gebildete Schichtstrukturen sind vorteilhaft geeignet für verschiedenartigste Bauelemente.

Description

B e s c h r e i b u n g
Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
Die Erfindung betrifft ein Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat, sowie eine Schichtstruktur.
Die rasch fortschreitende Nanoelektronik erfordert stetig schnellere Transistoren, insbesondere metal oxide field effect transistors (MOSFETs) . Eine Leistungssteigerung wird in der Regel durch Verkleinerung der Tran- sistordimensionen erzielt. Dies ist aber sehr aufwendig und teuer, da die Schlüsseltechnologien der Chip-Herstellung, wie die Lithographieverfahren und die Ätzverfahren durch leistungsfähigere Systeme ersetzt werden müssen.
Ein alternativer Weg ist die Verwendung von leistungsfähigeren Materialien. Anstelle von gewöhnlichen Silizium Substraten werden zunehmend häufiger sogenannte Silicon on insulator (SOI) Substrate verwendet. Dabei befindet sich unter einer einkristallinen Siliziumober- flächenschicht eine vergrabene Siliziumdioxid (Si02) Schicht mit Isolationseigenschaft. Elektronische Bauelemente, insbesonder MOSFETs (metal oxide Silicon field effect transistors) , zeigen auf SOI -Substraten schnelleres Schaltverhalten und geringere Verlustleis- tungen. Diese Substrate sind kommerziell erhältlich und werden entweder durch Ionenimplantation von Sauerstoff in Silizium und Tempern (sogenannter SIMOX-Prozess; SIMOX Wafer) oder mittels Verbinden (Bonden) von zwei oxidierten Wafern und Abspalten oder Zurückätzen eines Teils des zweiten Wafers (sogenanntes Waferbondverfahren) erzeugt. Man bezeichnet so hergestellte Wafer als BESOI -Wafer (bonded and e ch back-SOI) .
Es bietet sich auch der Einsatz von verspanntem Silizium, verspanntem Silizium-Germanium Legierungen (Si-Ge) bzw. Silizium-Kohlenstoff (Si-C) und Silizium- Germanium-Kohlenstoff (Si-Ge-C) an. Die Verwendung von Silizium bzw. Si-Ge, Si-C oder Si-Ge-C in einem bestimmten elastischen Verzerrungszustand verbessert die Materialeigenschaften, insbesondere die für Bauelemente eminent wichtige Ladungsträgerbeweglichkeit der Elektronen und Löcher. Der Einsatz dieser und anderer höher- wertigen Materialien erlaubt eine erhebliche Performancesteigerung von Si -basierenden Hochleistungsbauelementen, wie MOSFETs und MODFETs, ohne die kritischen Strukturgrößen der Bauelemente verkleinern zu müssen. Solche elastisch verspannten Schichtsysteme setzen al- lerdings epitaktisches Wachstum auf speziellen Substraten, bzw. auf spannungsrelaxierten Schichten, sogenannten virtuellen Substraten voraus, deren Herstellung mit geringer Defektdichte sehr aufwendig und schwierig ist (F. Schaeffler, Semiconductor Sei. Techn. 12 (1997) p. 1515-1549) .
Häufig wird nämlich die Herstellung einkristalliner Schichten durch das zur Verfügung stehende Substratmaterial stark begrenzt, bzw. die Qualität der Schichten vermindert. Unterschiedliche Kristallstrukturen, sowie unterschiedliche Gitterparameter zwischen einem Sub- strat und einem Schichtmaterial (Gitterfehlanpassung) verhindern in der Regel ein einkristallines Wachstum von Schichten hoher Qualität. Werden bei nicht ange- passten Gitterparametern einkristalline Schichten abge- schieden, so hat dies zur Folge, dass diese anfangs mechanisch verspannt aufwachsen, das heißt deren Gitterstruktur unterscheidet sich in diesem Zustand von der eigenen bzw. der des Substrats. Überschreitet die abgeschiedene Schicht die sogenannte kritische Schichtdi- cke, so wird die mechanische Spannung durch Versetzungsbildung abgebaut und die Gitterstruktur kommt der eigenen bzw. der des Substrats näher. Diesen Prozess nennt man Spannungsrelaxation, im folgenden Relaxation genannt. Dabei bilden sich an der Grenzfläche sogenann- te Gitterfehlanpassungsversetzungen (Misfit-
Versetzungen) und in der relaxierten Schicht Fadenversetzungen (threading dislocations) , die von der Oberfläche bis zur Grenzfläche laufen. Die Misfit- Versetzungen sind für die Spannungsrelaxation erforder- lieh, degradieren aber nicht die darüber liegende
Schicht. Ab einer gewissen Gitterfehlpassung (ca. > 0,5%) wird die Fadenversetzungsdichte so hoch, dass solche Schichten für Bauelemente ungeeignet sind. Im allgemeinen kann durch eine Temperaturbehandlung diese Fadenversetzungsdichte etwas reduziert werden. Unter dem Begriff Versetzungsdichte bzw. Defektdichte wird hier die Fadenversetzungsdichte verstanden. Da sich die meisten dieser Versetzungen weiter durch neu aufgewachsene Schichten hindurch fortsetzen, verschlechtern sie die elektrischen und optischen Eigenschaften dieser Schichten erheblich. Da das Siliziumgermanium- (Si-Ge) -Materialsystem ther- modynamisch ein völlig mischbares System ist, kann die Verbindung in beliebiger Konzentration hergestellt werden. Silizium und Germanium zeichnen sich zwar durch gleiche Kristallstrukturen aus, unterscheiden sich aber im Gitterparameter um 4 , 2 %, d. h. dass eine Si-Ge- Schicht oder eine reine Ge-Schicht auf Silizium verspannt aufwächst. Kohlenstoff kann in Silizium bis zu ca. 2 Atom-% substitutioneil eingebaut werden, um den Gitterparameter zu verkleinern.
Stand der Technik zur Herstellung von verspanntem Silizium auf verspannungsfreien, qualitativ hochwertigen Siliziumgermanium-Legierungsschichten auf einem Silizium-Substrat ist der Einsatz sogenannter graded layer auf dem dann in einem weiteren Schritt die erwünschte verspannte Schicht abgeschieden wird. Bei den graded layer handelt es sich um Si-Ge-Schichten, deren GeKonzentration zur Oberfläche hin bis zur Erreichung des gewünschten Ge-Gehalts kontinuierlich oder stufenweise zunimmt. Da zur Einhaltung der Schichtqualität nur ein Anstieg des Ge-Gehalts von ca. 10 Atom-% pro μm eingesetzt werden kann, sind solche Schichten, je nach erreichter Ge-Konzentration bis zu 10 Mikrometer dick. Das Schichtwachstum dieser graded layer wird in E . A. Fitzgerald et al . (Thin Solid Films, 294 (1997) 3-10) beschrieben.
Dieses Verfahren führt nachteilig zu hohen Schichtrauhigkeiten, zu Versetzungsmultiplikation und somit zur Bündelung von Threading-Versetzungen, die sogar zu funktionsunfähigen Bauelementen führen können. Dadurch entstehen auch kristallographische Verkippungen von Bereichen, so dass ein aufwendiges Polieren der Schichten z.B. mittels chemical mechanical polishing erforderlich ist, bevor verspanntes Silizium auf dem so hergestell- ten Puffer in einem zusätzlichen Epitaxieschritt abgeschieden werden kann. Vor dieser zweiten Schichtab- scheidung in einem CVD-Reaktor oder in einer Molekularstrahlepitaxieanlage muss noch eine spezielle Wafer- reinigung durchgeführt werden, um einkristallines Wachstum zu gewährleisten und den Einbau von Verunreinigungen oder unerwünschten Dotierungen zu minimieren. Die vielen Prozessschritte, unter anderem ein langer Abscheideprozess infolge der großen erforderlichen Schichtdicke, aufwendiges Polieren, Waferreinigungen und zwei getrennte Epitaxieschritte reduzieren den
Durchsatz und begrenzen die Qualität. Die thermische Leitfähigkeit eines solchen graded layers ist im Vergleich zu Silizium so stark vermindert, dass es schnell zu einem Überhitzen der Hochleistungsbauelemente kommt.
Zwar ist aus Leitz et al . (Applied Physics Letters, Vol. 79(25) (2001), p. 4246-4248) sowie aus Cheng et al. (Mat. Res. Soc . Symp . , Vol. 686 (2002) AI.5.1- Al.5.6) bekannt, dass eine spannungsrelaxierte bzw. eine verspannte Schicht mit Waferbonden auf einen zweiten Wafer übertragen werden kann. Nachteilig setzt diese Vorgehensweise aber sehr viele, technologisch äußerst schwierige Technologieschritte voraus. Eine spannungsrelaxierte Schicht oder auch nur eine verspannte Oberflächenschicht kann so auf eine isolierende Si02- Schicht, die sich auf dem zweiten Wafer befindet gebon- det werden. Unter anderem ist es äußerst problematisch die verspannte Schicht durch Waferbonden auf ein zweites Substrat zu übertragen, ohne die elastische Verspannung der Schicht zu verändern und den Einbau von Verunreinigungen zu vermeiden. Verunreinigungen z. B. an der Grenzfläche des verspannten Siliziums zum Si02 erhöhen unerwünscht die Grenzflächenzustandsdichte . Selbst kleinste Verunreinigung können das Schaltverhalten von MOSFETs, die auf dem verspannten Silizium hergestellt werden, sehr ungünstig beeinflussen. Gerade bei MOSFET mit ultradünnem, verspanntem Silizium sollte die Grenzflächenzustandsdichte bzw. interface State density an der Si/Si02-Grenzflache möglichst im Bereich von 1010 cm"2 liegen. Dies ist technologisch nur mit ultrareinen Grenzflächen zu erreichen. Ob diese Wafer- bond-Verfahren dies überhaupt erfüllen, ist noch nicht gezeigt .
Aus R. Delhouge, P .Meunier-Beillard, M. Caymax, R. Loo, W. Vanderhorst (First Int. SiGe Technology and Device Meeting (ISTDM2003), Jan. 15-17, 2003, Nagoya, Japan, p. 115) ist bekannt, dass dünne relaxierte Si-Ge
Schichten dadurch erzeugt werden können, dass in eine Si-Ge-Schicht (z.B. 170 Nanometer Si-Ge mit 22 atom%Ge) eine sehr dünne (z. B. 10 Nanometer) Si-C Schicht mit einem ausreichend hohen Kohlenstoffgehalt eingebaut wird. Während des Temperns bei hohen Temperaturen von ca. 1000°C scheidet sich der in Übersättigung vorliegende Kohlenstoff aus. Dadurch werden Defekte gebildet, die die Relaxation einer Si-Ge-Schicht begünstigen.
Nachteilig ist, dass auch damit keine verspannte Schicht auf einem Isolator hergestellt werden kann. Die Oberflächenrauhigkeit macht in der Regel ein Polieren erforderlich. Desweiteren ist eine hohe Temperatur zur Relaxation erforderlich, da diese durch die Ausscheidung des Kohlenstoffs bestimmt wird und so nicht we- sentlich gesenkt werden kann.
Aus WO 99/38201 ist ein Verfahren bekannt, das die Herstellung von dünnen spannungsrelaxierten Si-Ge-Pu fer- schichten mittels Ionenimplantation und Temperaturbehandlung erlaubt. Nachteilig an diesem Verfahren ist, dass damit keine verspannte Schicht direkt auf einem
Substrat hergestellt werden kann. Zudem sind dabei zwei getrennte Epitaxieabscheidungen und Waferreinigungen erforderlich.
Aufgabe der Erfindung ist es somit ein einfaches Ver- fahren zur Herstellung einer verspannten Schicht hoher Qualität auf einem Substrat ohne Waferbonden und / oder Waferpolieren bereit zu stellen.
Insbesondere soll in einer vorteilhaften Ausgestaltung verspanntes Silizium direkt auf einem SOI-Wafer ganz- flächig oder lokal, in beliebiger Form erzeugt werden. Bei lokaler Anwendung soll zudem die Planarität zwischen den verspannten und nicht verspannten Bereichen ohne Stufenbildung für die weitere Prozessierung von Bauteilen gewährleistet sein.
Ferner ist es Aufgabe der Erfindung elektronische und/oder optoelektronische Bauteile zur Verfügung zu stellen, die die oben genannte vorteilhafte Schichtstruktur aufweisen. Die Aufgabe der Erfindung wird durch ein Verfahren gemäß Hauptanspruch gelöst .
Die Aufgabe wird weiterhin durch eine Schichtstruktur gemäß Nebenanspruch gelöst. Vorteilhafte Ausgestaltun- gen ergeben sich aus den jeweils darauf rückbezogenen Patentansprüchen .
Gemäß Hauptanspruch werden zur Herstellung einer verspannten Schicht auf einem Substrat folgende Schritte ausgeführt :
- Erzeugung von Defekten in einem zu der zu verspannenden Schicht benachbarten Schicht,
Relaxation mindestens einer zu der zu verspannenden Schicht benachbarten Schicht .
Hierzu wird die Schichtstruktur mindestens einer Te pe- raturbehandlung und / oder einer Oxidation unterzogen, so daß ausgehend von den Defekten Versetzungen gebildet werden, die zu einer Relaxation einer zu der verspannenden Schicht benachbarten Schicht führen.
Als Folge hieraus verspannt vorteilhaft die zu verspan- nende Schicht .
Unter dem Begriff Defekt sind Kristalldefekte, das heißt atomare und ausgedehnte Fehlstellen, z. B. Cluster, Bläschen, Hohlräume und so weiter zu verstehen. Ausgehend von derartigen, erzeugten Defektberei- chen werden Versetzungen gebildet, die zu einer Relaxa- tion einer zu der verspannenden Schicht benachbarten Schicht führen.
Unter Relaxation ist der Abbau der elastischen Verspannung innerhalb einer Schicht zu verstehen.
Unter benachbarter Schicht ist eine Schicht zu verstehen, die unmittelbar oder getrennt durch eine oder mehrere weitere Schichten von der zu verspannenden Schicht angeordnet ist, sofern gewährleistet ist, daß die Versetzungen zur Relaxation einer zu der zu verspannenden Schicht unmittelbar benachbarten Schicht führt.
Unter Substrat ist im weitesten Sinne eine Schicht zu verstehen auf der die zu verspannende Schicht angeordnet ist .
Im Zuge des Verfahrens ist es möglich weitere Schichten anzuordnen.
Auf der freien Oberfläche der zu verspannenden Schicht kann epitaktisch wenigstens eine erste Schicht aufgebracht werden, wobei diese erste Schicht einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht . Es können sodann in der ersten Schicht Defekte erzeugt werden. Die Schichtstruktur wird mindestens einer Temperaturbehandlung unterzogen, so daß ausgehend von den Defekten, Versetzungen gebildet werden, die zur Relaxation der ersten Schicht führen. Als Folge hieraus verspannt die darunter angeordnete zu verspannende Schicht . Die Defekte können auch in der zu verspannenden Schicht selbst erzeugt werden.
Als eine erste Schicht wird auch eine gradierte Schicht verstanden, wobei der an der zu verspannenden Schicht angeordnete Bereich der gradierten Schicht einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht. Sodann wird in der gradierten Schicht ein Defektbereich erzeugt . Die Schichtstruktur wird einer Temperaturbehandlung unterzogen, so daß ausgehend vom Defektbereich, Versetzungen gebildet werden, die zur
Relaxation des an der zu verspannenden Schicht angeordneten Bereiches der gradierten Schicht führen. Als Folge hieraus verspannt wiederum die angrenzende zu verspannende Schicht .
Im Zuge der erfindungsgemäßen Verfahren wird die zu verspannende Schicht in eine elastisch verspannte Schicht transformiert . Hierzu relaxiert eine an die zu verspannende Schicht angrenzende Schicht, wodurch vorteilhaft bewirkt wird, daß die zu verspannende Schicht in den gewünschten verspannten Zustand übergeht . Im
Falle einer gradierten Schicht als erster Schicht relaxiert der Schichtbereich der gradierten Schicht, der an die zu verspannende Schicht angrenzt, so daß die zu verspannende Schicht wiederum in den gewünschten ver- spannten Zustand übergeht . Die auf der zu verspannenden Schicht angeordnete Schicht weist einen anderen Verspannungsgrad auf, als die zu verspannende Schicht selbst . Im Zuge des Verfahrens ist es möglich weitere Schichten anzuordnen.
So ist es möglich, ein Verfahren mit den folgenden Schritten auszuführen:
- auf einer zu verspannenden Schicht auf einem Substrat werden epitaktisch wenigstens eine erste und auf dieser eine zweite Schicht unterschiedlicher Gitterstruktur aufgebracht, wobei die erste Schicht einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht,
in der zweiten Schicht und / oder in einer weiteren Schicht wird ein Defektbereich erzeugt,
die Schichtstruktur wird einer Temperaturbehandlung unterzogen, so daß ausgehend vom Defektbereich Ver- Setzungen gebildet werden, die zur Relaxation der ersten Schicht führen.
Die erste, relaxierende Schicht grenzt an die zu verspannende Schicht an, und als Folge hieraus verspannt wiederum die zu verspannende Schicht .
Mit unterschiedlicher Gitterstruktur sind Schichten gemeint, die Unterschiede in den Gitterparametern und / oder in der Kristallstruktur aufweisen.
Erfindungsgemäß kann zwischen einer zu verspannenden Schicht und dem Substrat eine weitere, im Zuge des Ver- fahrens ebenfalls relaxierende Schicht angeordnet wer- den. Man erhält somit auf einem Substrat eine relaxierende Schicht auf der eine zu verspannende Schicht angeordnet wird. Auf dieser kann wiederum eine im Zuge des Verfahrens relaxierende Schicht angeordnet werden. Auf dieser relaxierenden Schicht kann wiederum eine zu verspannende Schicht angeordnet werden. Weitere Schichten können angeordnet werden. Die relaxierenden Schichten weisen einen anderen Verspannungsgrad auf, als die hierzu benachbarten zu verspannenden Schichten. Nach Relaxation der Schichten verspannen die zu verspannenden Schichten in einem Verfahrensschritt während der Temperaturbehandlung bzw. während der Oxidation.
Der Defektbereich kann auch im Substrat erzeugt werden.
Der Defektbereich wird so erzeugt, daß die Versetzungen zu einer Relaxation einer zu der zu verspannenden Schicht benachbarten Schicht führen.
Eine derartige epitaktische Schichtstruktur, bzw. Wafer kann vorteilhaft in einem Abscheideprozess hergestellt werden. Besonders vorteilhaft kann der Wafer dabei im Reaktor belassen werden und ohne aufwendiges Polieren und Reinigen abgeschieden werden.
Durch Wahl der Verspannung der auf der zu verspannenden Schicht angeordneten Schicht, Zug- oder Druckspannung, wird die resultierende Spannung für die zu verspannende Schicht gewählt .
Um die Relaxation einer zu der zur verspannenden Schicht benachbarten Schicht und somit die Verspannung der zu verspannenden Schicht herbei zu führen, wird die Schichtstruktur vorteilhaft mindestens einer Temperaturbehandlung unterzogen. Es ist aber denkbar, an Stelle einer Temperaturbehandlung eine andere Behandlung vorzusehen, so daß eine benachbarte relaxiert und die zu verspannende Schicht verspannt .
Es ist insbesondere vorstellbar die Relaxation mittels Oxidation mit 0 oder Wasserdampf auszulösen. Anstelle einer rein thermischen Behandlung zur Bildung relaxier- ter Bereiche kann demnach eine Oxidation als Behandlung, oder auch eine Kombination von Oxidation und thermischer Behandlung eingesetzt werden. Hierdurch lässt sich auch die Konzentration von Elementen, die für die Funktionsweise des Bauelements wichtig sind, innerhalb der SchichtStruktur (z.B. Ge-Anreicherung in Si-Ge) erhöhen.
Mit Substrat ist insbesondere ein SOI -Substrat gemeint, deren Silizium-Oberfläche verspannt wird.
Als Substrat ist generell auch eine amorphe Schicht, insbesondere ein Isolator gemeint. Es kann aber genauso gut ein Material mit beliebigen elektrischen Eigenschaften verstanden werden, das eine thermisch induzierte Verspannung der zu verspannenden Schicht mit Hilfe des erfindungsgemäßen Verfahrens zulässt. In die- sem Sinne kann eine kristalline Heterogrenzflache mit einer ausreichend großen Gitterfehlanpassung (z.B. 1%) oder mit unterschiedlicher Kristallstruktur geeignet sein, wenn die Schichtdicke der zu verspannenden Schicht d3 klein genug gewählt wird (z. B. 5-50 Nanome- ter) und das Substrat ausreichend dick ist, z. B. 10 - 100 mal so dick wie die zu verspannende Schicht. Diese Bedingungen werden z. B. von dem einkristallinen SOI- Substrat Silicon on Saphire erfüllt.
Geeignet sind auch Substrat-Materialien, die bei den zur Relaxation erforderlichen Temperaturen viskos werden. Beispielsweise wird Siliziumdioxid (Si02) bei Temperaturen um 950° viskoelastisch. Mittels Bor-Dotierung kann Si02 bereits bei ca. 800°C viskoelastisch gemacht werden.
In diesem Sinne sind auch andere temperaturbeständige Gläser geeignet . Solche Substrate können durch Waferbonden, ähnlich wie kommerzielle BESOI Substrate, wo eine dünne Si-Schicht auf Siliziumdioxid gebondet wird, hergestellt werden. Die zu verspannende Schicht kann somit im Prinzip auf ein beliebiges Glas oder ein anderes geeignetes, temperaturbeständiges Substrat aufgebracht werden oder sein. Bei entsprechender Dicke dieser Materialien können diese auch die Funktion einer geeigneten mechanischen Unterlage für den Schichtaufbau aufweisen. Selbst eine gewisse Biegsamkeit des Substrates wäre im Hinblick auf die Entwicklung von „flexible electronics" wünschenswert.
Als Materialien für das Substrat kommen insbesondere z. B. SiC, Graphit, Diamant, Quarzglas, GdGa-Granate, aber auch III-V Halbleiter und III-V-Nitride in Betracht . Das erfindungsgemäße Verfahren weist eine Reihe von Vorteilen auf.
Vorteilhaft an diesem Verfahren ist, dass zur Erzeugung einer verspannten Schicht nur eine Epitaxieabscheidung und keine aufwendigen und zeitraubenden Prozessschritte wie Waferbonden und Polieren (CMP) erforderlich ist.
Weiterhin vorteilhaft ist, dass kommerziell erhältliche SOI-Strukturen, BESOI oder SIMOX-Wafer mit einer dünnen zu verspannenden Silizium-Oberfläche als Grundstruktur verwendet werden können. Die Siliziumschicht dieser Wafer wird während des Verfahrens verspannt. SIMOX-Wafer haben zwar in der Regel eine Versetzungsdichte von ca. 105 cm"2, bestenfalls 102-103 cm"2, zeichnen sich aber durch eine sehr gute Schichthomogenität und Reinheit, sowie durch wirtschaftliche Herstellung aus.
Das Verfahren nutzt Prozessschritte, die in der Silizium-Technologie etabliert sind. Die Technologie kann somit auch auf sehr große Wafer, z. B. 300 Millimeter Wafer übertragen werden.
Der Defektbereich kann durch Ionenimplantation erzeugt werden .
Es ist in einer weiteren Ausgestaltung der Erfindung auch möglich den Defektbereich bereits bei der Aufbringung der Schichten auf die zu verspannende Schicht zu erzeugen, beispielsweise durch Absenkung der Temperatur, z. B. auf ca. 200°C in einer Molekeluarstrahlepi- taxieanlage während des Aufbringens der Schichten bzw. der gradierten Schicht auf die zu verspannende Schicht.
In einer weiteren vorteilhaften Ausgestaltung der Erfindung kann der Defektbereich durch Einbau einer Si-C Schicht erfolgen.
In einer weiteren Ausgestaltung der Erfindung kann für eine Temperaturbehandlung als geeigneter Maßnahme eine Temperatur zwischen 550 und 1200°C und insbesondere zwischen 700 und 950 °C gewählt werden. Dabei bilden sich ausgehend vom Defektbereich in der ersten und / oder zweiten Schicht Defekte, insbesondere Versetzungen, die zur Relaxation der ersten Schicht führen, wodurch die zu verspannende Schicht verspannt wird.
Durch Wahl der Verspannung der ersten Schicht, Zug- oder Druckspannung, kann die resultierende Spannung in der zu verspannenden Schicht gewählt werden. Ist die erste Schicht vor der Temperaturbehandlung druckverspannt, z. B. nach Wahl von Si-Ge als Material für die erste Schicht (mit beliebiger Ge-Konzentration) dann wird die zu verspannende Schicht, z. B. bestehend aus Silizium, zugverspannt.
Hingegen kann druckverspanntes Silizium beispielsweise durch Verwendung einer zugverspannten ersten Schicht aus beispielsweise Si-C mit bis zu ca. l-2at % C er- zeugt werden. Die Verwendung von ternären Legierungen, wie Si-Ge-C, und die Verwendung von dotierten Si- Schichten bzw. Legierungen (B, As, P, Sb, Er, S oder andere) ist ebenfalls möglich. Die Temperaturbehandlung kann in inerter Atmosphäre, Vakuum oder auch in oxidierender, z. B. in 02 oder H20 Umgebung oder in nitridierender, z. B. in NH3 oder reduzierender Atmosphäre, z. B. in Formiergas erfolgen. Sehr gute Ergebnisse werden bei Temperaturbehandlung in Stickstoff erzielt.
Die so erzeugte verspannte Schicht wird freigelegt, beispielsweise durch nasschemisches Entfernen zunächst der zweiten und sodann zumindest teilweise der ersten Schicht. Diese Schichtstruktur dient dazu komplexere
SchichtStrukturen aufzubauen. Hierzu wird ein Fachmann alle geläufigen Prozessierungen und Schicht-Materialien erwägen, je nachdem welche SchichtStruktur gebildet werden soll, bzw. je nachdem welche Anforderungen die zu bildende Schichtstruktur erfüllen soll.
Als Ausgangsstrukturen können, wie erwähnt, grundsätzlich SOI -Strukturen, SIMOX-Wafer oder BESOI -Strukturen gewählt werden. In diesem Fall liegen die zu verspannende Schicht, der Isolator und das Substrat bereits als Grundstruktur vor.
Es ist aber auch möglich, daß die zu verspannende Schicht erst auf einer amorphen Schicht, z. B. einem Isolator als amorpher Schicht aufgebracht wird und sodann verspannt wird. Der Isolator kann dabei auf einem Substrat, z. B. aus Silizium angeordnet sein, oder wie erwähnt selbst das Substrat darstellen.
Die zu verspannende Schicht kann vorteilhaft aus Silizium gewählt werden. Die zu verspannende Schicht kann besonders vorteilhaft mit einer Dicke d3 von 1-100 Na- nometern, insbesondere von 5-30 Nanometer gewählt werden. Diese Schichtdicke d3 soll zumindest die kritische Schichtdicke nicht überschreiten und sie muss so klein sein, dass zumindest ein wesentlicher Teil der Versetzungen aus der ersten Schicht sich entlang der Gleit - ebenen in dieser Schicht ausbreiten können. Diese Dicke hängt insbesondere von dem Verspannungsgrad der ersten Schicht und deren Schichtdicke d4 ab. Je größer die er- wünschte Verspannung der Schicht, desto kleiner muss d3 sein. Ein großes Schichtdickenverhältnis von d4/d3 erscheint vorteilhaft insbesondere ein Schichtdickenverhältnis von d4/d3 von größer gleich 10.
In einer besonders vorteilhaften Ausgestaltung der Er- findung kann als die erste Schicht auf der zu verspannenden Schicht z. B. eine epitaktische Si-Ge- oder Si- Ge-C oder Si-C Schicht mit einer Dicke, die vorteilhaft nahe der kritischen Schichtdicke liegt, abgeschieden werden. Die kritische Schichtdicke definiert die maxi- male Schichtdicke für diese erste Schicht, bei der noch ein defektfreies Wachstum auf der nicht gitterangepass- ten zu verspannenden Schicht möglich ist. Bei einer Schichtdicke unterhalb dieser kritischen Schichtdicke kann daher in der Regel streng pseudomorphes, d. h. völlig defektfreies Wachstum erzielt werden. Die kritische Schichtdicke sollte nicht so weit überschritten werden, dass die Schicht bereits merklich relaxiert.
Alternativ zu einer Schicht mit konstanter Zusammensetzung kann auch eine gradierte Schicht angeordnet wer- den. Das heißt die Zusammensetzung steigt oder fällt innerhalb der gradierten Schicht. Im Falle von Si-Ge kann die Ge-Konzentration langsam oder in Schritten erhöht werden, oder es kann auch mit einer höheren Ge- Konzentration oder gar mit reinem Germanium (Ge) über nur wenige Nanometer das Wachstum begonnen werden. Um trotzdem eine ausreichende Schichtdicke d4 zu erhalten ohne die kritische Schichtdicke zu überschreiten, kann die Ge-Konzentration dann schnell abfallen (z. B. auf 25at%) . Unter den gewählten Bedingungen kann die Schichtdicke noch um 80 Nanometer liegen. Der Bereich mit der hohen Ge-Konzentration ermöglicht hohe Relaxationsgrade über 80%.
Auch ein U-Konzentrationsprofil kann von Vorteil sein, um bei einer bestimmten Ge-Konzentration von z. B. 20- 40at% einen möglichst großen Relaxationsgrad der ersten Schicht und somit einen hohen Grad der Verspannung für die zu verspannende Schicht zu erzielen.
Es ist zudem vorteilhaft, die Dicke d4 der ersten Schicht möglichst groß zu wählen, da dann die Span- nungsrelaxation effienzter abläuft.
Bei einer konstanten Ge-Konzentration von 20 at% Ge kann eine maximale Schichtdicke von ca. 400 Nanometer erzielt werden. Ein komplexes Konzentrationsprofil ist bei höheren Ge-Gehalten von Vorteil.
In einer weiteren Ausgestaltung der Erfindung kann die zweite epitaktisch abzuscheidende Schicht aus epitaktischem Silizium gewählt werden. Diese Schicht dient dann zur Bildung eines Defektbereiches. Die Schichtdicke d5 dieser Schicht kann für die Bildung des Defektbereiches optimiert werden. Sie ist nicht durch Wachstumskriterien begrenzt. d5 kann somit frei variiert werden (z. B. 0-1000 Nanometer). Vorteilhaft erscheint eine Dicke von ca. 200-500 Nanometer bei Wasserstoff- und
Helium- Implantationen. Eine möglichst dünne Schicht ermöglicht Implantation mit kleinen Energien (z. B. 10 keV) und somit mit schärferer Verteilung der implantierten Ionen, was vorteilhaft für die Bildung eines dünnen Defektbereiches ist, und zudem spart sie Kosten.
Optional kann auch eine weitere Schicht, z. B. zur Vermeidung von Oberflächenaufrauung durch Blistern nach einer Wasserstoff- oder Heliumimplantation auf der zweiten Schicht abgeschieden werden. Diese Schicht kann amorph oder polykristallin sein. Diese Schicht kann vor oder nach der Erzeugung des Defektbereichs z. B. durch Ionenimplantation abgeschieden werden. Die Schichtdicke dieser optionalen Schicht muss lediglich mit den Implantionsparametern abgestimmt werden.
Die hier angegebenen Materialien und Dicken der einzelnen Schichten sind beispielhaft und führen selbstverständlich nicht zur Einschränkung der Erfindung.
In einer besonders vorteilhaften Ausgestaltung der Erfindung wird durch Anordnung einer Maske auf der zwei- ten oder weiterer optionaler Schichten ein lokal begrenzter Defektbereich erzeugt . Dadurch wird besonders vorteilhaft bewirkt, daß aus der zu verspannenden Schicht lokal verspannte und unverspannte Bereiche planer, das heißt in einer Ebene direkt nebeneinander ohne weitere Stufenbildung wie bisher aus dem Stand der Technik bekannt, erzeugt werden.
Der oder die Defektbereiche können besonders vorteilhaft durch Ionenimplantation vorzugsweise mit leichten Ionen wie Wasserstoff (H+, H2 +) , Helium, Fluor, Bor, Kohlenstoff, Stickstoff, Schwefel und so weiter oder durch Ionen des Schicht- bzw. Substratmaterials selbst, also z. B. Silizium oder Germanium bei einer Si/Si-Ge- Heterostruktur in der Art erfolgen, dass die Ionen pri- mär in der zweiten Schicht implantiert werden.
Es ist vorteilhaft Ionen zu verwenden, die ungewollte Kontamination bzw. Dotierung der Struktur vermeiden. In diesem Sinne sind auch Edelgasionen z. B. Ne, Ar, Kr und so weiter einsetzbar.
Für Wasserstoff oder Helium- Ionen wird eine Dosis von etwa 3xl015 bis 3,5xl016 cm"2, insbesondere aber für Helium von 0,4-2,5xl016 cm"2 verwendet. Auch eine Kombination von zwei Implantationen, z. B. erst Wasserstoff und dann Helium oder erst Bor und dann Wasserstoff sind geeignet. Eine Bor-Imlantation in Verbindung mit einer Wasserstoff-Implantation erlaubt die Dosis der Wasserstoff-Implantation zu reduzieren. Auch eine Temperaturbehandlung zwischen den Implantationen kann vorteilhaft sein, um Nukleationskeime für die Defektbildung zu er- zeugen.
Der Defektbereich wird vorteilhaft in einem Abstand von 50 bis 500 Nanometer von der zu relaxierenden Schicht erzeugt . Im Fall von Wasserstoff oder Helium Ionen wird die Energie der Ionen und somit die mittlere Reichweite der Ionen so gewählt, dass sie in einem Abstand de von der Grenzfläche der ersten zur zweiten Schicht implantiert werden. Dieser Abstand d6 liegt z. B. im Bereich von etwa 50 bis 300 Nanometern. Für schwerere Ionen und / oder größere Schichtdicken der zweiten Schicht können diese Grenzen auch überschritten werden.
Wird nur eine Schicht mit gleichbleibender Konzentrati- on (oder eine gradierte Schicht) auf der zu verspannenden Schicht aufgebracht, so ist es einem Fachmann möglich durch wenige und einfache Versuche den Defektbereich derartig anzuordnen, daß nach Temperaturbehandlung die erste Schicht relaxiert und die zu verspannen- de Schicht verspannt.
Die Implantationstiefe wird an die Schichtdicke der zweiten Schicht und evtl. auch weiterer optionaler Schichten und der Masse des gewählten Ions angepasst .
In einer besonders vorteilhaften weiteren Ausgestaltung der Erfindung wird die maximale Schädigung innerhalb der zweiten Schicht, insbesondere im Abstand d6 von der ersten Schicht und nicht in der ersten Schicht selbst erzeugt. Dies gilt insbesondere für Ionen, die zu einer Bläschen- oder Rissbildung führen wie z. B. Wasser- Stoff, Helium, Fluor, Neon, Argon, usw.
Vorteilhaft kann bei einer Si-Implantation im Vergleich zur Implantation mit sehr leichten Ionen wie z. B. Wasserstoff- oder Heliumionen die Dosis erheblich, das heißt insbesondere um einen Faktor von 10-100 reduziert werden. Dies verkürzt vorteilhaft die Implantationszeiten und erhöht dadurch den Waferdurchsatz erheblich.
Mit dem Ziel einen höheren Relaxationsgrad zu erreichen kann aber auch mittels zwei oder mehrerer Implantationen die Defektbildung in der ersten Schicht und in der zweiten Schicht unabhängig voneinander eingestellt werden. Eine vorteilhafte Vorgehensweise ist auch erst eine oder mehrere Implantationen mit verschiedener Ener- gie, eventuell auch mit verschiedenen Ionen in die erste Schicht mit geringer Dosis auszuführen und mit einer zweiten Implantation den Defektbereich in der zweiten Schicht aufzubauen. Die Erzeugung von Punktdefekten in der zu relaxierenden ersten Schicht führt zu beschleu- nigter Diffusion und zu größerer Relaxation.
Die Ionenimplantation kann ganzflächig oder durch die Verwendung einer Implantationsmaske z. B. Photolack an beliebigen Stellen auf dem Wafer durchgeführt werden.
In einer weiteren Ausgestaltung der Erfindung wird der Wafer für die Ionenimplantation nicht in einem Winkel von 7°, wie aus dem Stand der Technik bekannt, gekippt. Vielmehr wird der Wafer in einem Winkel von größer 7° aus der Normalen, insbesondere in einem Winkel von 30- 60° gekippt.
Dadurch wird es möglich, verspannte und nicht verspannte Schichten nebeneinander auf dem Wafer unter Gewährung der Planarität herzustellen. Das wird letztlich dadurch möglich, da die abschließende Temperaturbehand- lung mit einem so kleinen thermischen Budget durchgeführt werden kann, dass nicht implantierte Bereiche der ersten Schicht nicht oder kaum relaxieren und so die zu verspannende Schicht an diesen Stellen auch nicht ver- ändert wird.
Es ist besonders vorteilhaft, die Implantationsmaske an das Layout der Bauelemente, bzw. Isolationsbereiche anzupassen. Nur die Bereiche, wo z. B. verspanntes Silizium für die Bauelemente benötigt wird, werden implan- tiert.
Vorteilhaft wird die erste Schicht durch die so durchgeführte Implantation kaum oder gar nicht geschädigt. Die optimale Dosis und Energie und Ionensorte hängt nicht von der Zusammensetzung und Schichtdicke der ers- ten zu relaxierenden Schicht ab und kann so einfacher optimiert werden, wenn in der zweiten Schicht implantiert wird.
Nach Entfernen der ersten und gegebenenfalls der zweiten Schicht und weiterer optionaler Schichten erhält man die erwünschte verspannte Schicht, bzw. an den nicht implantierten Stellen unverspannte Bereiche dieser Schicht mit der gleichen Schichtdicke unter Beibehaltung der Planarität. Vorteilhaft wird die erste hierauf aufgebrachte Schicht zumindest in der letzten Abtragungsphase selektiv nasschemisch entfernt.
Die Übergangsbereiche in zwischen verspannten und un- verspanntem Bereichen werden vorteilhaft als Isolationsbereiche zwischen den Bauelementen ausgeführt. Besonders vorteilhaft wird dabei wiederum Siliziumdioxid als Isolationsmaterial gewählt.
In einer weiteren Ausgestaltung der Erfindung wird an Stelle einer ausschließlich ersten Schicht ein Schicht- system aus mehreren Schichten verwendet .
Auf erzeugte verspannte Bereiche können weitere epitaktische Schichten abgeschieden werden, um z. B. die Schichtdicke der verspannnten Bereiche zu erhöhen oder lokal auf dem Wafer anzupassen bzw. auch neue Schichten z. B. für komplexere elektronische oder optoelektronische Bauelemente realisieren zu können.
Mit dem erfindungsgemäßen Verfahren kann eine verspannte Schicht erzeugt werden, die vorteilhaft eine extrem geringe Oberflächenrauhigkeit von regelmäßig weniger als 1 Nanometer und nur eine geringe Defektdichte von weniger als 107 cm"2, insbesondere von weniger als 105 cm"2 aufweist.
Die geringe Rauhigkeit ist besonders vorteilhaft bei Herstellung von MOSFETs, wo ein thermisches Oxid oder ein anderes Dielektrikum, z. B. ein high-k Dielektrikum, das heißt ein Material mit hoher Dielektrizitätskonstante auf der verspannten Schicht erzeugt werden muss. Die Oberflächenrauhigkeit beeinflusst äußerst empfindlich die elektrische Qualität des Dielektrikums, das das Herzstück eines Transistors darstellt. Auch die Beweglichkeit der Ladungsträger wird in einer sehr dünnen Schicht stark von den Grenzflächen bestimmt. Die Oberflächenrauhigkeit von beispielsweise verspannten Silizium kann durch Wachstum eines thermischen Oxides weiter reduziert werden. Dieses so hergestellte Oxid kann dann vor des Wachstums oder der Abscheidung des Gatedielektrikums entfernt werden.
Das Verfahren bietet in einer weiteren, besonders vorteilhaften Ausgestaltung der Erfindung das Potential zur weiteren Reduktion der Versetzungsdichte in der relaxierten und der verspannten Schicht .
Dies kann durch Ätzen von Gräben in den Schichten mit Mikrometer-Abständen beispielsweise von 1 bis 100 Mikrometer oder vorteilhafter, durch Ätzgräben, die an die Bauelementstrukturen angepasst sind, und nachfolgendes Tempern bei Temperaturen über 500°C erzielt werden. Fadenversetzungen in der Schicht gleiten dabei an den Rand dieser Bereiche und werden so ausgeheilt. Diese Ätzgräben können darüber hinaus auch zur Herstellung sogenannter shallow trench isolations verwendet werden. Hierzu werden die Gräben mit einem Isolatormaterial aufgefüllt und so die Bauelemente voneinander elekt- risch getrennt.
Ein weiteres geeignetes Verfahren zur Reduktion der Versetzungsdichte ist das Aufbringen auf einer entgegengesetzt verspannten Schicht auf die relaxierte erste Schicht, nachdem diese durch Implantation und Tempera- turbehandlung teilweise relaxiert worden ist. Zur weiteren Relaxation von z. B. einer Si-Ge Schicht eignet sich eine druckverspannte Schicht z. B. eine Siliziumnitridschicht (z. B. 100 Nanometer), die in einem PE- CVD-Reaktor deponiert worden ist. Eine anschließende Temperaturbehandlung, z. B. durch Tempern in inerter oder reaktiver Atmosphäre, führt zu einer höheren Relaxation der Si-Ge Schicht und somit zu einer höheren Verspannung der zu verspannenden Si-Schicht. Gleichzei- tig wird die Versetzungsdichte reduziert. Dieses Verfahren kann auch an vorher strukturierten Flächen angewandt werden.
Die Herstellung eines System on a chip, das heißt verschiedener Bauelemente mit verschiedenen Funktionen in einer Ebene, ist somit vorteilhaft im Rahmen der Erfindung möglich. Wie bereits ausgeführt können hiermit verspannte und nicht verspannte Schichten unter Gewährung der Planaritat hergestellt werden. Dies ermöglicht die Herstellung von speziellen Bauelementen/Schaltungen mit verspannten oder nicht verspannten Bereichen aus z. B. Silizium. Diese insbesondere sehr dünnen Schichten können lokal durch weitere Abscheidung, z. B. auch durch selektive Abscheidung verstärkt werden, um z . B. Kontakte für Source und Drain, sogenannte „raised Sour- ce and Drain" und Leistungsbauelemente zu fertigen.
Auch die zweite Schicht, z. B. eine verspannte Si-Ge- Schicht kann in den nicht implantierten Bereichen für die Herstellung von speziellen Bauelementen z. B. besonders vorteilhaft für p-MOSFET verwendet werden, da diese Schichten je nach Ge-Gehalt besonders hohe Löcherbeweglichkeiten aufweisen, z. B. um den Faktor 2-3 erhöht gegenüber Silizium.
Für die Herstellung z. B. von p- und n- Kanal MOSFETs können die so erzeugten verspannten Si -Schichten vor- teilhaft genutzt werden, da die Elektronen- und die Löcherbeweglichkeiten in dem tetragonalen Gitter des verspannten Siliziums um ca. 100% bzw. ca. 30% im Vergleich zu unverspanntem Silizium erhöht ist, wenn die Gitterverspannung > 1% ist. Dabei ist man nicht an bestimmte Transistortypen oder Bauteile gebunden. Auch MODFETs, resonante Tunneldioden, Photodetektoren und Quantenkaskadenlaser können realisiert werden.
Im Folgenden wird die Erfindung an Hand von Ausfüh- rungsbeispielen und den beigefügten Figuren näher erläutert .
Es zeigen:
Figur 1: Schematisches Schichtsystem, umfassend ein SOI -Substrat 1, 2, 3 und eine erste sowie eine zweite hierauf epitaktisch aufgebrachte Schicht 4, 5.
Figur 2 : Schematisches Schichtsystem, umfassend ein SOI -Substrat 1, 2, 3 und eine epitaktisch aufgebrachte Schichtstruktur mit Implantationsmaske 6 und Defektbereich 7 in der zweiten Schicht 5.
Figur 3 : Schematisches Schichtsystem, umfassend ein
SOI -Substrat 1, 2, 3 und eine epitaktisch aufgebrachte Schichtstruktur umfassend eine weitere optionale Schutzschicht 8.
Figur 4: Schematisches Schichtsystem, umfassend ein SOI -Substrat 1, 2, 3 mit einem verspannten Bereich 9 neben einem nicht verspannten Bereich 3 auf einer Isolatorschicht 2. Figur 5: Schematisches Schichtsystem mit zusätzlicher epitaktischer Schicht 10, die auf den verspannten und nicht verspannten Bereichen 9 und 3 epitaktisch aufgebracht wurde .
Figur 6: Alternativer schematischer Schichtaufbau mit drei auf der zu verspannenden Schicht 3 aufgebrachten Schichten 11, 12, 13. Schicht 11 dient als zusätzlich vergrabene, zu verspannende Schicht oder als Ätzstopp- Schicht .
Figur 7: Schematisches Schichtsystem mit Isolationsbereichen 14 (shallow trench isolations) zwischen verspannten Bereichen 9 und unverspannten Bereichen 3.
Figur 8 : Schematisches Schichtsystem wie in Figur 1 mit Ätzgräben 15.
Figur 9 : Schematische Darstellung eines MOSFETs auf einer verspannten Si-Schicht mit Gatestack und raised Source und Drain und Silizidkontakten auf einem Isolator. Rechts vom Transistor ist eine unverspannte Si- Schicht 3 zu sehen und links eine verspannte Si-Ge Schicht 11 auf einer unverspannten Si-Schicht 3.
Erstes Ausführungsbeispiel: Herstellung einer verspannten Si Schicht auf Si02 mit Heliumionen- oder Wasserstoffionen-Implantation und Temperung
Wie in Figur 1 dargestellt wird mit Gasphasenepitaxie oder mit Molekularstrahlepitaxie auf einem SOI -Substrat 1, 2, 3 (SIMOX oder BESOI) auf einer 20 Nanometer dicken (d3) zu verspannenden Si-Oberflächenschicht 3 eine erste epitaktische Si-Ge-Schicht 4 mit 22 at% Ge und einer Schichtdicke d4 von 220 Nanometer defektfrei oder nahezu defektfrei abgeschieden. Anschließend wird als zweite Schicht 5 einkristallines Silizium mit einer Di- cke d5 von 500 Nanometern aufgebracht.
Die Schichtstruktur 1, 2, 3, 4, 5 wird nach Aufbringen einer Maske 6 (Figur 2) mit Helium- Ionen mit einer E- nergie von 20 keV und einer Dosis von l,5xl016 cm"2 implantiert und anschließend bei 850°C 10 min getempert. Alternativ kann die Struktur auch mit Wasserstoff-Ionen mit einer Dosis von 2xl016 cm"2 implantiert werden. Durch die Implantation wird in Schicht 5 ein Defektbereich 7 nahe an der Grenzfläche (d6 beträgt ca. 200 nm) zur Si-Ge-Schicht 4 erzeugt, der während des Temperns zur Relaxation der Si-Ge-Schicht 4 in diesem Bereich führt während sich der Spannungszustand der nicht implantierten Bereiche nicht oder nicht wesentlich verändert. Der Relaxationsgrad der Si-Ge-Schicht beträgt nach der Temperung ca. 75%.
Optional kann Schicht 8 aus Siliziumdioxid mit einer Dicke von z. B. 500 Nanometern vor oder nach der Implantation aufgebracht werden. Hierdurch wird vorteilhaft bewirkt, dass Blistern der Oberfläche durch die Wasserstoff- oder Helium-Blasenbildung während der Tem- peraturbehandlung vermieden wird (Figur 3) .
Um den Relaxationsgrad zu erhöhen, kann ausgehend von der SchichtStruktur der Figur 3 die Schicht 5 bzw. Schicht 8 entfernt werden und eine unter Druckspannung stehende Siliziumnitrid (SiNx) Schicht mit einer Dicke von ca. 100 Nanometern auf die partiell relaxierte Si- Ge-Schicht 4 deponiert werden (nicht dargestellt) . Diese SiNx-Schicht kann mittels PE-CVD (plasma enhanced chemical vapor deposition) abgeschieden werden. Eine zweite Temperung der Schichtstruktur bei 900 °C für 10 min erhöht an den implantierten Stellen den Relaxationsgrad auf über 80% und die Si-Schicht 9 wird weiter verspannt .
Das weitere Abätzen der Schicht 4 legt die Si-Schicht 3 frei (Figur 4) und kann für die Herstellung von Hochgeschwindigkeitsbauelemente verwendet werden. Unter den implantierten Bereichen ist die Schicht 9 verspannt. Die Fadenversetzungsdichte ist kleiner als 107 cm"2.
Um die Schichtdicke an die Bauelementanforderungen an- zupassen kann eine Schicht 10 (Figur 5), z. B. Si mit einer Dicke, die die kritische Schichtdicke nicht oder nicht wesentlich überschreitet epitaktisch deponiert werden. Es ist darauf zu achten, dass der Verspannungs- zustand sich entlang der Schicht 10 ändert, wie durch die unterschiedliche Schraffur der Schicht 10 angedeutet. Dieser ist abhängig von der Unterlage. Auf verspanntem Silizium 9 wird Silizium 10 bis zur kritischen Schichtdicke verspannt aufwachsen. Anstelle einer Si- Schicht kann auch jede andere Schicht oder Schichten- folge aufgebracht werden.
Zweites Ausführungsbeispiel: Herstellung einer verspannten Si-Schicht auf Si02 mit hoher Verspannung Die Schichtherstellung folgt weitgehend dem erstem Ausführungsbeispiel ausgehend von der Figur 1. Anstelle einer konstanten Zusammensetzung des GeGehaltes der ersten Schicht 4 auf der zu verspannenden Schicht 3 eines SOI -Substrates 1, 2, 3 (oder des C- Gehaltes in einer Si-C-Schicht) wird eine gradierte Schicht 4 mit einem stark inhomogenen Konzentrations- verlauf aufgebracht. Nur optional wird die zweite Schicht 5 aufgebracht . Es ist vorteilhaft, das Wachstum von Schicht 4 mit höherer Ge-Konzentration (z. B. 40at% Ge) , eventuell sogar mit wenigen Nanometer dickem reinem Germanium zu beginnen und dann die Konzentration bis z. B. 20 at% abzusenken, um so eine Schichtdicke von 150 Nanometern ohne Bildung von Versetzungen in störender Dichte während des Wachstums zu erreichen. Optional kann die GeKonzentration über einen wesentlich größeren Schichtdickenbereich (z. B. 600 Nanometer) graduell oder in Stufen auf im Prinzip auf null abgesenkt werden, so dass gar keine zweite Schicht 5 deponiert werden muss.
Für einen symmetrischen Spannungsaufbau in der Schicht 4 kann auch ein U-förmiger Konzentrationsverlauf, das heißt erst abfallender dann ansteigender Ge-Gehalt in Wachstumsrichtung verwendet werden. Eine Schicht mit inhomogener Konzentration führt zu höheren Relaxationsraten und kleineren Defektdichten als äquivalente homogene Schichten. Die Schichtdicke d4 soll möglichst groß, aber in allen Fällen unterhalb der kritischen Schichtdicke liegen, so daß während des Wachstums keine merkliche Relaxation auftritt. Drittes Ausführungsbeispiel: Si-Implantation anstelle von Implantation mit leichten Ionen
Alternativ zur Implantation mit leichten Ionen kann eine Si-Implantation beispielsweise mit einer Energie von ca. 150 keV und einer Dosis von etwa 1 x 1014 cm"2 in eine 500 Nanometer dicke Si-Schicht 5 erfolgen (Figur 2) . Die implantierten Si-Ionen erzeugen Kristalldefekte in der zweiten Schicht 5 und in der Si-Ge-Schicht 4, die die Relaxation der Si-Ge-Schicht 4 und somit die Verspannung einer Si-Schicht 3 eines SOI -Substrates 1, 2, 3 begünstigen.
Anschließend erfolgt für einige Minuten als thermische Behandlung eine Temperung bei 900 °C in einer inerten Stickstoff-Atmosphäre oder im Vakuum. Die Implantati- onsenergie und -dosis wird durch Messung des Relaxationsgrades und der Defektdichte optimiert. Optional können auch zwei oder mehrere Implantationen auch mit anderen Ionen durchgeführt werden, um den Defektbereich in der Schicht 5 und Punktdefekte in der zu relaxierenden Schicht 4 zu erzeugen. Es kann auch ein anderes inertes Gas (z.B. Argon) oder ein Gas, das für die Zwecke der Erfindung während der Temperaturbehandlung geeignet ist, verwendet werden (z. B. 02 oder Formiergas) .
Viertes Ausführungsbeispiel : Herstellung von zwei oder mehreren verspannten Schichten in einer Schichtstruktur auf SOI-Substrat 1, 2, 3 (Figur 6) .
Auf einem SOI-Substrat 1, 2, 3 mit einer 10 Nanometer dicken Si -Oberflächenschicht 3 wird epitaktisch folgen- des Schichtsystem deponiert: eine 25 Nanometer Si-Ge- Schicht 11 mit 22 atom% Ge, eine 10 Nanometer dicke Si- Schicht 12, eine 150 Nanometer dicke Si-Ge-Schicht 13 mit 22 atom% Ge (Germanium) , eine 400 Nanometer dicke Si-Schicht 5 (Figur 6) .
Optional können auch mehrere dünne Silizium-Schichten in der Si-Ge angeordnet sein.
Anschließend wird optional eine Implantationsmaske z. B. Photolack 6 aufgebracht und lithographisch struktu- riert, so dass die folgende Ionenimplantation nur in die nicht abgedeckten Bereiche erfolgt . Sodann wird die Schicht mit Wasserstoff (3xl016 cm"2) oder Helium-Ionen (2xl016 cm"2) implantiert, um einen Defektbereich etwa in der Mitte der 400 Nanometer dicken Si-Schicht 5 zu erzeugen (nicht dargestellt) . Die Temperaturbehandlung erfolgt bei 825°C in Stickstoff.
In den nicht durch Maske 6 maskierten Bereichen erhält man nach Implantation und Temperaturbehandlung die folgende Schichtstruktur. Unterhalb der Silizium-Schicht 5 ist ein relaxierter Bereich der Schicht 13 auf einem verspannten Bereich der Schicht 12 angeordnet . Dieser Bereich der Schicht 12 ist wiederum auf einem relaxierten Bereich der Schicht 11 und dieser wiederum auf einem verspannten Bereich der Schicht 3 angeordnet (Fig. 6) . Schicht 3 stellt die Oberfläche des SOI -Substrats dar.
Nach Entfernen der Silizium-Schicht 5 und der Si-Ge- Schicht 13 erhält man an den implantierten Bereichen eine verspannte Si-Schicht 12 (10 Nanometer dick) auf einer hier 25 Nanometer dicken relaxierten Si-Ge- Schicht 11 (nicht mehr dargestellt im rechten Bildteil, da nach Ätzung entfernt) und eine zweite verspannte Si- Schicht 9 auf der Si02-Schicht 2 des SOI-Substrates 1, 2, 3 (siehe Figuren 6 und 7) .
In den nicht implantierten Bereichen unterhalb der Maske hat sich der Spannungszustand der Schichten 3, 11 und 12 nicht oder nicht wesentlich verändert. Schicht 3 und Schicht 12 stellen nach wie vor kubisches Silizium dar und die Si-Ge-Schicht 11 ist tetragonal verspannt (Figur 7) . Diese Schichtstruktur kann für die Herstellung von Bauelementen bereits genutzt werden oder es werden weitere Schichten deponiert. Jeweils planar in einer Ebene eine der genannten Schichten ist ohne Stufenbildung ein entgegengesetzt verspannter Bereich des selben Schichtmaterials angeordnet.
Alternativ kann die 10 Nanometer dicke Si-Schicht 12 auch als Ätzstoppschicht dienen, um so die Oberflächen- rauhigkeit nach dem Abätzen auf < 1 Nanometer zu verringern. Dies ist insbesondere für die verspannte Si- Schicht 9 auf dem Si0 2 wichtig, da auf diese Schicht für MOSFETs das Gatedielektrikum aufgebracht wird bzw. thermisch generiert wird. Reinheit und Grenzfächenei- genschaften bestimmen entscheidend die Qualität des Dielektrikums .
Isolationsbereiche 14 (shallow trench) im verspannten Bereich 9 können durch Ätzen und Auffüllen mit Isolationsmaterial hergestellt werden. Fünftes Ausführungsbeispiel: Reduktion der Defektdichte durch Ätzgräben 15 und Temperaturbehandlung und Herstellung von Isolationsbereichen 14.
Analog zu den vorherigen Ausführungsbeispielen werden eine oder zwei oder mehrere verspannte Schichten hergestellt. In diese Schichtstruktur werden dann Ätzgräben 15 (Figur 8, bzw. Figur 7 vor der Herstellung der shal- low trench 14) hergestellt. Diese Gräben 15 werden in der Regel bis zur Isolatorschicht 2 geätzt, um einfach Isolationsbereiche (shallow trench isolation) zwischen den Bauelementen durch Auffüllen mit einem Isolator 14 erzeugen zu können (wie in Figur 7) . Nach dem Ätzen wird eine Temperung bei über 450°C, vorteilhaft über 650 °C durchgeführt. Diese Temperung bewirkt, dass Fa- denverSetzungen in Schicht 4, einer Si-Ge Schicht und in der verspannten Schicht 9 zu den Gräben 15 laufen und so ausheilen. Es kann von Vorteil sein, die zweite Schicht 5, vor dem Ätzen der Gräben 15 zu entfernen, um die Versetzungsausheilung nicht durch Schicht 5 zu be- hindern. Desweiteren kann die Temperaturbehandlung auch später während der Bauelementeherstellung erfolgen und so z.B. gleichzeitig zur Ausheilung von Defekten nach Ionenimplantation oder beim Wachstum des Gate Dielektrikums genutzt werden.
Sechstes Ausführungsbeispiel : Verspanntes Si auf Si02 nahezu in einer Ebene mit verspanntem Si-Ge Schicht und n- und p-MOSFET-Bauelemente.
Es wird eine Schichtstruktur entsprechend der Figur 6 benutzt, um erst die verspannten Schichten zu erzeugen. Nach dem Entfernen von Schicht 5 und der Si-Ge-Schicht 13 können die Schichten 12 und 11 selektiv, z. B. an den implantierten Bereichen nasschemisch entfernt werden. Dadurch entsteht eine verspannte Silizium- Oberflächenschicht 9 (Figur 7) neben einer unverspannten Si-Schicht 3 auf der links im Bild eine dünne, verspannte Si-Ge Schicht 11 (nicht implantierte Bereiche der Schicht 11) nahezu in einer Ebene liegt. Die Stufenhöhe zwischen diesen Bereichen ist nur durch die Di- cke der Schichten 11 und Schicht 12 (insgesamt 35 Nanometer) bestimmt. Diese Stufenhöhe ist kleiner als die Tiefenschärfe der Lithographie, so dass weitere Lithographieschritte problemlos durchgeführt werden können. Die Bereiche können durch Isolationsbereiche 14 elekt- risch und strukturell getrennt werden (Figur 7) .
Dadurch entsteht eine für MOSFET-Baulemente optimale Struktur. An den Bereichen mit verspannten Silizium 9 können ultraschnelle n- und p-Kanal MOSFETs hergestellt werden, da die Elektronen- und die Löcherbeweglichkei- ten in dem tetragonalen Gitter des verspannten Siliziums um ca. 100% bzw. ca. 30% im Vergleich zu unver- spanntem Silizium erhöht ist, wenn die Gitterverspannung > 1% ist. Auf der verspannten Si-Ge-Schicht 11 der Figur 7 bzw. auf der Silizium-Schicht 12 können vor- teilhaft p-Kanal MOSFETs hergestellt werden, da sich die Si-Ge-Schicht 11 durch stark erhöhte Löcher- Beweglichkeit auszeichnet. Die kleine Gesamtdicke der Schichten 3, 11 und 12 von ca. 45 Nanometern (Figur 7) erlaubt die Herstellung von fully depleted MOSFETs. Die dünne Si-Schicht 12 kann vorteilhaft für die Herstellung des Gatedielektrikums genutzt werden, da darauf ein hochqualitatives thermisches Oxid oder Oxy- nitrid als Gatedielektrikum gebildet werden kann. Vor- teilhaft ist auch, dass das Gatedielektrikum gleichzeitig auf den verschiedenen Bereichen thermisch oder durch Abscheidung erzeugt werden kann.
Des weiteren können an den nicht implantierten Bereichen nach selektivem Entfernen der Si-Ge-Schicht 11 konventionelle Si -basierende Baulemente realisiert werden. Die dünne Si-Schicht 12 der Figur 7 kann als Template für eine weitere, bevorzugt selektive, Epitaxie von Silizium eingesetzt werden. Damit sind optimale Voraussetzungen für die Realisierung sehr unterschied- licher Bauelemente auf einem Chip geschaffen (System on a Chip) .
Siebtes Ausführungsbeispiel: Verspanntes Silizium auf Si02 mit Hilfe einer Si-Ge/Si-C/Si-Ge-Schichtenfolge auf SOI -Struktur
Es werden auf einem SOI-Substrat mit dünner Si-
Oberflächenschicht mit einer Dicke von 5 Nanometern (o- der 15 Nanometern) mindestens drei epitaktische Schichten, bestehend aus einer ersten 80 Nanometer dicken Si- Ge-Schicht (20 atom% Ge) , einer zweiten 10 Nanometer dicken Si-C-Schicht mit 0,75% C und einer weiteren 80 Nanometer dicken Si-Ge-Schicht (20at % Ge) epitaktisch abgeschieden. Analog zu Figur 3 wird in der mittleren Schicht aus Si-C ein Defektbereich während der anschließenden Temperaturbehandlung bei 1000°C geschaf- fen, der die Relaxation der darunterliegenden und der darüberliegenden Si-Ge-Schicht bewirkt. Der Kohlenstoff wird in der dünnen Si-C Schicht in ausreichender Konzentration eingebaut. Durch die Temperaturbehandlung bei 1000°C wird die Si-C Schicht zu einem Defektbereich, der die Relaxation der darunter und der darüber liegenden Si-Ge-Schicht begünstigt. Die Si-Ge-Schichten relaxieren zu 90%. Entsprechend wird die dünne Si- Schicht des SOI -Substrats elastisch verspannt und eine verspannte Si-Schicht auf Si02 ist erzeugt.
Achtes Ausführungsbeispiel :
An Stelle einer ersten Schicht wird ein Schichtsystem verwendet, das aus einer dünnen Schicht, einer in der Zusammensetzung verschiedenen Schicht 11 (z.B. eine Si- C oder Si-Ge-Schicht mit anderer Konzentration) und einer weiteren Silizium-Schicht 12 und einer Schicht 13 (Si-C oder Si-Ge) bestehen (Figur 6) . Für die Gesamtschichtdicke dieser drei Schichten gelten die gleichen Kriterien wie für die erste Schicht 4. Schicht 12 kann entweder zu einer verspannten Schicht transformiert werden oder einfach als Ätzstopschicht verwendet werden. Die Verwendung einer zusätzlichen Ätzstopschicht kann Oberflächenaufrauhung während des Zurückätzens weitestgehend verhindern, da dann im letzten Ätzschritt nur noch eine sehr kleine Schichtdicke (Schicht 11) abgetragen werden muss bevor Schicht 3 bzw. 9 frei liegt Schicht 4, 11 und 13 können beliebig verlaufende Konzentrationsprofile enthalten, um dadurch die Relaxation und die Defektdichte zu minimieren. Das Verfahren bietet in einer weiteren, besonders vorteilhaften Ausgestaltung der Erfindung das Potential zur weiteren Reduktionen der Versetzungsdichte in der relaxierten und der verspannten Schicht .
Dies kann durch Ätzen von Gräben 15 in den Schicht 5, 4 und 3 (Schicht 5 kann vorher entfernt werden) mit Abständen von Mikrometern (1 bis 100 μm) oder vorteilhafter, durch Ätzgräben, die an die BauelementStrukturen (Figur 7) angepasst sind, und nachfolgendes Tempern bei Temperaturen über 450 °C, insbesondere über 650 °C erzielt werden.
Ein weiteres geeignetes Verfahren zur Reduktion der Versetzungsdichte ist das Aufbringen auf einer verspannten Schicht auf Schicht 4, nachdem diese durch Im- plantation und Temperaturbehandlung größtenteils relaxiert worden ist. Zur weiteren Relaxation einer Si-Ge Schicht eignet sich eine druckverspannte Schicht z. B. eine Siliziumnitridschicht (z. B. 100 Nanometer), die in einem PE-CVD-Reaktor deponiert worden ist. Eine an- schließende Temperaturbehandlung (Tempern in inerter oder reaktiver Atmosphäre) führt zu einer höheren Relaxation der Si-Ge Schicht und somit zu einer höheren Verspannung der Si-Schicht. Gleichzeitig wird die Versetzungsdichte reduziert. Dieses Verfahren kann auch an vorher strukturierten Flächen (Figur 7) angewandt werden.
Figur 9 zeigt einen MOSFET mit silizidiertem Kontakt 16 (z. B. Source) , Gate-Dielektrikum 17, Gate-Kontakt 18, z. B. poly-Si oder Metall, Gate Kontakt 19, z.B. Sili- zid, Spacerisolation 20, silizidierter Drainkontakt 21 und raised drain contact 22 (hoch dotiertes Si oder Si- Ge) .
Bezugszeichenliste :
1 Silizium
2 Si02
3 Zu verspannende Schicht mit einer Schichtdicke d3 4 Epitaktische Schicht, optional mit Konzentrationsgradienten (gradiert) mit einer Schichtdicke d4, die während des Verfahrens relaxiert wird.
5 Epitaktische Schicht 5 (z.B. Silizium ) mit Schichtdicke d5 6 Maske
7 Defektbereich, der z. B. durch Ionenimplantation erzeugt wird. Das Maximum der Reichweite der Ionen liegt im einem Abstand d6 von der Grenzfläche der Schichten 4 und 5. Im Falle von Wasserstoff und Helium Ionen ent- stehen in dieser Tiefe Platelets, Bläschen oder Mikro- risse, die Defekte ausstoßen, wie Versetzungen.
8 Schutzschicht, z. B. Si02
9 verspannte Schicht bzw. Bereich, z. B. verspanntes Silizium 10 epitaktische Schicht, die auf der nicht verspannten 3 bzw. verspannten Schicht 9 abgeschieden wird, z. B. aus Si oder Si-Ge- oder Si-Ge-C oder Si-C. Durch Deposition von Silizium wird die Schichtdicke des verspannten Siliziums vergrößert.
11 epitaktische Schicht, z. B. Si-Ge, Si-C oder Si-Ge- C, die relaxiert wird. 12 dünne epitaktische Schicht, die verspannt werden soll oder als Ätzstoppschicht dient, z. B. aus Silizium.
13 epitaktische Schicht z. B. gradiert, die relaxiert werden soll, z.B. Si-Ge oder Si-C oder Si-Ge-C.
14 Shallow Trench Isolation, ein mit Isolatormaterial aufgefüllter Ätzgraben 15.
15 Ätzgraben mit einer Tiefe bis zur Isolatorschicht 2 des SOI-Substates 1, 2, 3.
16 Silizidierter Kontakt, z. B. Source
17 Gate-Dielektrikum
18 Gate-Kontakt z. B. poly-Si oder Metall
19 Gate Kontakt z. B. Silizid
20 Spacerisolation
21 silizidierter Drainkontakt
22 raised drain contact (hoch dotiertes Si oder Si-Ge)

Claims

P a t e n t a n s p r ü c h e
1. Verfahren zur Herstellung einer verspannten Schicht
(9) auf einem Substrat (1, 2) mit den Schritten:
- Erzeugung eines Defektbereichs (7) in einem zu der zu verspannenden Schicht (3) benachbarten Schicht (2, 4, 5, 11) ,
- Relaxation mindestens einer zu der zu verspannenden Schicht (3) benachbarten Schicht (4, 11).
2. Verfahren nach Anspruch 1 , bei dem Versetzungen gebildet werden, die zur Rela- xation mindestens einer zu der zu verspannenden (3)
Schicht benachbarten Schicht (4, 11) führen.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schichtstruktur zur Relaxation mindestens einer Temperaturbehandlung und / oder Oxidation unterzogen wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf der zu verspannenden Schicht (3) epitaktisch wenigstens eine erste Schicht (4; 11) aufgebracht wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Schicht (4; 11) einen anderen Verspan- nungsgrad aufweist als die zu verspannende Schicht
(3) .
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der ersten Schicht (4; 11) der Defektbereich (7) erzeugt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zwischen Substrat (1, 2) und der zu verspannenden Schicht (3) eine weitere relaxierende Schicht angeordnet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Defektbereich (7) im Substrat erzeugt wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Defektbereich (7) in der zu verspannenden Schicht (3) selbst erzeugt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwei zu einer zu verspannenden Schicht (12) benachbarte Schichten (11, 13) einen anderen Verspan- nungsgrad aufweisen als die zu verspannende Schicht
(12) .
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mehrere Schichten (11, 13) relaxieren.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere zu verspannende Schichten (3, 12) verspannen.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der ersten Schicht
(4, 11) epitaktisch wenigstens eine weitere Schicht (5; 12, 13) mit jeweils unterschiedlicher Gitter- Struktur aufgebracht werden.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Defektbereich (7) in der zweiten Schicht (5; 13) erzeugt wird.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der zu verspannenden Schicht (3) wenigstens eine gradierte Schicht als erste Schicht (4) aufgebracht wird.
16. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass ein an der zu verspan- nenden Schicht (3) angeordneter Bereich der gradierten Schicht (4) einen anderen Verspannungsgrad aufweist als die zu verspannende Schicht (3) .
17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in einer gradierten Schicht (4) ein Defektbereich (7) erzeugt wird.
18. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine epitaktische Schichtstruktur umfassend mehrere Schichten auf einem Substrat (1, 2, 3, 4,
5, 11, 12, 13) in einem Abscheideprozess herge- stellt werden.
19. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Temperaturbehandlung, wodurch die erste Schicht (4, 11) relaxiert.
20. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die Temperaturbehandlung eine Temperatur zwischen 550 und 1200°C gewählt wird.
21. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die Temperaturbe- handlung eine Temperatur zwischen 700 und 980 °C gewählt wird.
22. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Temperaturbehandlung in einer inerten Atmosphäre ausgeführt wird.
23. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Temperaturbehandlung oder einer reduzierenden oder oxidierenden o- der nitridierenden Atmosphäre und insbesondere in Stickstoff ausgeführt wird.
24. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Relaxation in einem begrenztem Bereich einer Schicht herbeigeführt wird.
25. Verfahren nach einem der vorhergehenden Ansprüche bei dem eine Maske (6) angeordnet wird.
26. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Defektbereich (7) durch Ionenimplantation erzeugt wird.
27. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass für die Implantation Wasserstoff- oder He- Ionen gewählt werden.
28. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass die Wasserstoff- oder
He-Ionen mit einer Dosis von 3xl015 bis
Figure imgf000049_0001
c„m„m,-2 , insbesondere mit einer Dosis von 0,5 bis 2,5xl016 cm"2 implantiert werden.
29. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die Implantation Si- Ionen gewählt werden.
30. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass Si- Ionen mit einer Dosis von etwa 0,5xl014 bis 5xl014 cm"2 implantiert werden.
31. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die Implantation
Kohlenstoff-, Stickstoff-, Fluor-, Bor-, Phosphor-, Arsen-, Germanium-, Antimon-, Schwefel-, Neon-, Argon-, Krypton und / oder Xenon-Ionen gewählt werden.
32. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens zwei Implantationen durchgeführt werden.
33. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Wasserstoff- Implantation in Verbindung mit einer Helium-Implantation durchgeführt wird.
34. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Bor-Imlantation in Verbindung mit einer Wasserstoff-Implantation durchgeführt wird.
35. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwei Implantationen zur Erzeugung zweier Defektbereiche in der ersten Schicht (4) und in der zweiten Schicht (5) durchgeführt werden.
36. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Wafer während der
Ionenimplantation in einem Winkel von größer 7°, insbesondere in einem Winkel von 30-60° gekippt wird.
37. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen zwei Implantationen eine Temperaturbehandlung durchgeführt wird.
38. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Defektbereich (7) durch eine Veränderung der Temperatur bei der Anordnung einer der Schichten (4, 5; 11) hergestellt wird.
39. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Defekte in einer Si-C- Schicht durch Temperaturbehandlung erzeugt werden.
40. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat eine amorphe Schicht, insbesondere ein Isolator (2) gewählt wird.
41. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein SOI-Substrat (1, 2, 3) als Grundstruktur für das Substrat gewählt wird.
42. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass die Silizium- Deckschicht (3) des SOI-Substrats (1, 2, 3) die zu verspannende Schicht (3) , und das Si02 des SOI-
Substrats (1, 2, 3) den Isolator (2) auf einem Substrat (1) darstellt.
43. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein SIMOX oder BESOI - Substrat als Grundstruktur für das Substrat gewählt wird.
44. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Wahl eines Silicon on Saphire als Grundstruktur für ein Substrat.
45. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Wahl eines Substrates, das bei den zur Relaxation erforderlichen Temperaturen viskos wird.
46. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Si02, Glas, SiC, Si- Ge, Graphit, Diamant, Quarzglas, GdGa-Granate, III-
V Halbleiter und III-V-Nitride als Material für das Substrat (1, 2) gewählt wird.
47. Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Isolator (2) auf einem Substrat (1) ge- wählt wird.
48. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Wahl von Si-Ge, oder Si-Ge-C oder Si-C als Material für die erste Schicht (4) , die auf der zu verspannenden Schicht (3) angeordnet wird.
49. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Wahl von Silizium als Material für die zu verspannende Schicht (3) .
50. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Wahl von Silizium als Material für die zweite Schicht (5) , die auf der ersten Schicht (4) angeordnet wird.
51. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Wahl von Si-Ge als Material für eine gradierte Schicht.
52. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass die Germaniumkonzentration in der gradierten Schicht von der Grenzfläche an die zu verspannende Schicht (3) bis zu Oberfläche der gradierten Schicht abnimmt .
53. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Germaniumkonzentration in einer Si-Ge-Schicht an der Grenzfläche an die zu verspannende Schicht (3) 100 Prozent auf- weist.
54. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gesamtschichtdicke der Schichtstruktur so gewählt wird, dass während des Wachstums von aufgebrachten Schichten (4; 11, 13) diese keine merkliche Relaxation erfahren.
55. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Versetzungsdichte nach dem Wachstum kleiner als 105 cm"2 beträgt.
56. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zu verspannende
Schicht (3) mit einer Dicke d3 im Bereich von 1 bis 50 Nanometer gewählt wird.
57. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zu verspannende Schicht (3) mit einer Dicke d3 im Bereich von 5 bis
30 Nanometer gewählt wird.
58. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine erste Schicht (4) mit einer Dicke d4 nahe der kritischen Schichtdicke gewählt wird.
59. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Wahl eines Schichtdickenverhältnisses d4/d3 von größer gleich 10.
60. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zweite Schicht (5) mit einer Dicke d5 = 50-1000 Nanometer gewählt wird.
61. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zweite Schicht
(5) mit einer Dicke d5 = 300-500 Nanometer gewählt wird.
62. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die zu verspannende Schicht (3) lokal verspannt .
63. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zu verspannende
Schicht (3) in den Bereichen, die vertikal in einer Ebene mit dem Defektbereich liegen lokal verspannt.
64. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Defektbereich (7) in einem Abstand von 50 bis 500 Nanometer von der zu relaxierenden Schicht erzeugt wird.
65. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Defektbereich (7) in einem Abstand von 50 bis 500 Nanometer oberhalb der auf der zu verspannenden Schicht (3) angeord- neten Schicht (4) erzeugt wird.
66. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste und die zweite Schicht (4, 5; 11, 12, 13) nach Erzeugung der verspannten Schicht (9) oder nach Erzeugung ei- nes verspannten Bereiches entfernt werden.
67. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Ätzen, insbesondere nasschemisches materialselektives Ätzen verwendet wird.
68. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Ätzgräben (15) in der Tiefe der Schichten
(2, 3, 4, 5, 9, 11, 12, 13) hergestellt werden.
69. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach Herstellung der Ätzgräben (15) eine Relaxation der Schicht (4; 11) oder weiterer Schichten, insbesondere durch Temperaturbehandlung herbeigeführt wird.
70. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (15) zur Herstellung von shallow trench isolationen (14) mit isolierendem Material aufgefüllt werden.
71. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine weite- re Temperaturbehandlung zur Relaxation einer oder mehrerer Schichten durchgeführt wird.
72. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine verspannte Schicht (9) und / oder eine unverspannte Schicht
(3) mit einer Oberflächenrauhigkeit von kleiner als 1 Nanometer erzeugt wird.
73. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oberflächenrauhig- keit von Schichten (3, 9) durch Wachstum eines thermischen Oxids weiter verringert wird.
74. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an einem verspannten Bereich der Schicht (9) ein n- und / oder p-MOSFET hergestellt wird.
75. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine weitere epitaktische Schicht (10) umfassend Silizium oder Siliziumgermanium (Si-Ge) oder eine Si-Ge-C-Schicht oder eine Germaniumschicht abgeschieden wird.
76. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an verspannten Siliziumgermanium- (SiGe-) Bereichen (11) als weitere epitaktische Schichten oder als nicht relaxierte Schichtstruktur p-MOSFETs hergestellt werden.
77. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an unverspannten Be- reichen (3) der zu verspannenden Schicht (3) Bipo- lar-Transistoren prozessiert werden.
78. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zur Herstellung von Bipolar-Transistoren Siliziumgermanium-Schichten aufgebracht werden.
79. Verfahren zur Herstellung einer Schichtstruktur umfassend mehrere verspannte Schichten dadurch gekennzeichnet, dass einer oder mehrere der in den Ansprüchen 1 bis 78 genannten Verfahrensschritte mehrfach angewendet wird.
80. Schichtstruktur umfassend eine Schicht (9, 3) auf einem Substrat (1, 2), dadurch gekennzeichnet, dass die Schicht (9, 3) zum Teil verspannt ausgebildet ist.
81. Schichtstruktur nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass der verspannte Bereich
(9) der Schicht (9, 3) in einer Ebene planar neben dem unverspannten Bereich (3) der Schicht (9, 3) angeordnet ist.
82. Schichtstruktur nach einem der vorhergehenden Ansprüche 80 oder 81, bei dem mindestens eine relaxierte Schicht (4, 11) auf und / oder unter mindestens einer verspannten Schicht (9) angeordnet ist.
83. Schichtstruktur nach einem der vorhergehenden Ansprüche 80 bis 82, dadurch gekennzeichnet, dass jeweils planar in einer Ebene einer Schicht ohne Stufenbildung ein entgegengesetzt verspannter Bereich des selben Schichtmaterials angeordnet ist.
84. Schichtstruktur nach einem der vorhergehenden Ansprüche 80 bis 83, gekennzeichnet durch einen Isolator (2) als Substrat .
85. Schichtstruktur nach einem der vorhergehenden An- sprüche 80 bis 84, dadurch gekennzeichnet, dass die verspannte Schicht (9) und / oder die unverspannte Schicht (3) eine Defektdichte kleiner als 107 cm"2 aufweist.
86. Schichtstruktur nach einem der vorhergehenden An- sprüche 80 bis 85, dadurch gekennzeichnet, dass die verspannte Schicht (9) und / oder die unverspannte Schicht (3) eine Defektdichte kleiner als 105 cm"2 aufweist.
87. Schichtstruktur nach einem der vorhergehenden An- sprüche 80 bis 86, dadurch gekennzeichnet, dass mindestens eine verspannte Schicht (9) und / oder mindestens eine unverspannte Schicht (3) eine Oberflächenrauhigkeit von kleiner als 1 Nanometer aufweist.
88. Schichtstruktur nach einem der vorhergehenden Ansprüche 80 bis 87, dadurch gekennzeichnet, dass auf der verspannten Schicht (9) und / oder der unverspannten Schicht (3) weitere epitaktische Schichten (10, 11, 12, 22) angeordnet sind.
89. Schichtstruktur nach einem der vorhergehenden An- sprüche 80 bis 88, dadurch gekennzeichnet, dass im verspannten Bereich (9) Isolationsbereiche (14) angeordnet sind.
90. Bauelement umfassend eine Schichtstruktur nach einem der vorhergehenden Ansprüche 80 bis 89.
91. Transistor, insbesondere ein modulated doped Feldeffekt-Transistor (MODFET) oder ein metal-oxide- semiconductor Feldeffekt-Transistor (MOSFET) als Bauelement nach Anspruch 90.
92. Fully depleted MOSFET als Bauelement nach Anspruch 90.
93. Tunneldiode, insbesondere eine Siliziumgermanium-
(Si-Ge) -Tunneldiode als Bauelement nach Anspruch 90.
94. Silizium-Germanium-Quanten-Kaskaden-Laser als Bau- element nach Anspruch 90.
95. Photodetektor als Bauelement nach Anspruch 90
96. Leuchtdiode als Bauelement nach Anspruch 90.
PCT/DE2004/000736 2003-04-22 2004-04-08 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur WO2004095552A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006504293A JP5259954B2 (ja) 2003-04-22 2004-04-08 基板上に歪層を製造する方法と層構造
EP04726422A EP1616345A2 (de) 2003-04-22 2004-04-08 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
US10/554,074 US7615471B2 (en) 2003-04-22 2004-04-08 Method for producing a tensioned layer on a substrate, and a layer structure
US12/496,676 US7915148B2 (en) 2003-04-22 2009-07-02 Method of producing a tensioned layer on a substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10318283.7 2003-04-22
DE10318283A DE10318283A1 (de) 2003-04-22 2003-04-22 Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10554074 A-371-Of-International 2004-04-08
US12/496,676 Continuation US7915148B2 (en) 2003-04-22 2009-07-02 Method of producing a tensioned layer on a substrate

Publications (2)

Publication Number Publication Date
WO2004095552A2 true WO2004095552A2 (de) 2004-11-04
WO2004095552A3 WO2004095552A3 (de) 2004-12-02

Family

ID=33304879

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2004/000736 WO2004095552A2 (de) 2003-04-22 2004-04-08 Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur

Country Status (5)

Country Link
US (2) US7615471B2 (de)
EP (1) EP1616345A2 (de)
JP (1) JP5259954B2 (de)
DE (1) DE10318283A1 (de)
WO (1) WO2004095552A2 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237235A (ja) * 2005-02-24 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
WO2007002215A2 (en) * 2005-06-23 2007-01-04 Applied Materials, Inc. Methods for forming a transistor and modulating channel stress
US7494886B2 (en) 2007-01-12 2009-02-24 International Business Machines Corporation Uniaxial strain relaxation of biaxial-strained thin films using ion implantation
KR100897321B1 (ko) 2006-02-02 2009-05-14 실트로닉 아게 반도체 층 구조체 및 반도체 층 구조체의 제조 방법
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
EP2782118A1 (de) * 2013-03-20 2014-09-24 STMicroelectronics (Crolles 2) SAS Verfahren zur Bildung einer Silizium-Spannschicht
CN107154404A (zh) * 2016-03-03 2017-09-12 格罗方德半导体公司 具有非松弛应变通道的场效应晶体管

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7202145B2 (en) * 2004-06-03 2007-04-10 Taiwan Semiconductor Manufacturing Company Strained Si formed by anneal
DE102004048096A1 (de) * 2004-09-30 2006-04-27 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
KR100673020B1 (ko) * 2005-12-20 2007-01-24 삼성전자주식회사 전계효과 소오스/드레인 영역을 가지는 반도체 장치
US7339230B2 (en) * 2006-01-09 2008-03-04 International Business Machines Corporation Structure and method for making high density mosfet circuits with different height contact lines
DE102006010273B4 (de) * 2006-03-02 2010-04-15 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung
US8471307B2 (en) * 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
TWI451534B (zh) * 2008-10-30 2014-09-01 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US9059201B2 (en) * 2010-04-28 2015-06-16 Acorn Technologies, Inc. Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
US8361889B2 (en) * 2010-07-06 2013-01-29 International Business Machines Corporation Strained semiconductor-on-insulator by addition and removal of atoms in a semiconductor-on-insulator
US8404562B2 (en) 2010-09-30 2013-03-26 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
DE102010064290B3 (de) * 2010-12-28 2012-04-19 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verformungserhöhung in Transistoren mit einem eingebetteten verformungsinduzierenden Halbleitermaterial durch Kondensation der legierungsbildenden Substanz
US8859348B2 (en) * 2012-07-09 2014-10-14 International Business Machines Corporation Strained silicon and strained silicon germanium on insulator
EP2741320B1 (de) * 2012-12-05 2020-06-17 IMEC vzw Herstellungsverfahren einer finfet-vorrichtung mit zwei verspannten kanälen
US9269714B2 (en) * 2013-06-10 2016-02-23 Globalfoundries Inc. Device including a transistor having a stressed channel region and method for the formation thereof
FR3041146B1 (fr) 2015-09-11 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de mise en tension d'un film semi-conducteur
FR3050569B1 (fr) * 2016-04-26 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Fabrication amelioree de silicium contraint en tension sur isolant par amorphisation puis recristallisation
WO2018004527A1 (en) * 2016-06-28 2018-01-04 Intel Corporation Cell for n-negative differential resistance (ndr) latch
US9818875B1 (en) * 2016-10-17 2017-11-14 International Business Machines Corporation Approach to minimization of strain loss in strained fin field effect transistors
CN111785679A (zh) * 2020-07-29 2020-10-16 联合微电子中心有限责任公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038201A1 (de) 1998-01-27 1999-07-29 Forschungszentrum Jülich GmbH Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepassten substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
US20020185686A1 (en) 2001-06-12 2002-12-12 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627647A (en) * 1969-05-19 1971-12-14 Cogar Corp Fabrication method for semiconductor devices
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
JP3645390B2 (ja) * 1997-01-17 2005-05-11 株式会社東芝 半導体装置およびその製造方法
JP3884203B2 (ja) * 1998-12-24 2007-02-21 株式会社東芝 半導体装置の製造方法
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
JP4212228B2 (ja) * 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP4226175B2 (ja) * 1999-12-10 2009-02-18 富士通株式会社 半導体装置およびその製造方法
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
EP1364411A1 (de) * 2001-03-02 2003-11-26 Amberwave Systems Corporation Relaxierte silizium-germanium plattform für hochgeschwindigkeits-cmos elektronik und analoge hochgeschwindigkeits-schaltungen
JP3933405B2 (ja) * 2001-03-06 2007-06-20 シャープ株式会社 半導体基板、半導体装置及びそれらの製造方法
JP3875040B2 (ja) * 2001-05-17 2007-01-31 シャープ株式会社 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US20030077882A1 (en) * 2001-07-26 2003-04-24 Taiwan Semiconductor Manfacturing Company Method of forming strained-silicon wafer for mobility-enhanced MOSFET device
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
AU2003243255A1 (en) 2002-05-15 2003-12-02 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
US6689671B1 (en) * 2002-05-22 2004-02-10 Advanced Micro Devices, Inc. Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
DE10310740A1 (de) 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
US6767802B1 (en) * 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038201A1 (de) 1998-01-27 1999-07-29 Forschungszentrum Jülich GmbH Verfahren zur herstellung einer einkristallinen schicht auf einem nicht gitterangepassten substrat, sowie eine oder mehrere solcher schichten enthaltendes bauelement
US20020185686A1 (en) 2001-06-12 2002-12-12 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237235A (ja) * 2005-02-24 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
WO2007002215A2 (en) * 2005-06-23 2007-01-04 Applied Materials, Inc. Methods for forming a transistor and modulating channel stress
WO2007002215A3 (en) * 2005-06-23 2007-04-05 Applied Materials Inc Methods for forming a transistor and modulating channel stress
US8105908B2 (en) 2005-06-23 2012-01-31 Applied Materials, Inc. Methods for forming a transistor and modulating channel stress
US8829532B2 (en) 2006-02-02 2014-09-09 Siltronic Ag Semiconductor layer structure comprising a cavity layer and method for fabricating the semiconductor layer structure
KR100897321B1 (ko) 2006-02-02 2009-05-14 실트로닉 아게 반도체 층 구조체 및 반도체 층 구조체의 제조 방법
US8383495B2 (en) 2006-02-02 2013-02-26 Siltronic Ag Semiconductor layer structure and method for fabricating a semiconductor layer structure
US7494886B2 (en) 2007-01-12 2009-02-24 International Business Machines Corporation Uniaxial strain relaxation of biaxial-strained thin films using ion implantation
US8822306B2 (en) 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US9224633B2 (en) 2010-09-30 2015-12-29 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US9576844B2 (en) 2010-09-30 2017-02-21 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
EP2782118A1 (de) * 2013-03-20 2014-09-24 STMicroelectronics (Crolles 2) SAS Verfahren zur Bildung einer Silizium-Spannschicht
CN107154404A (zh) * 2016-03-03 2017-09-12 格罗方德半导体公司 具有非松弛应变通道的场效应晶体管
CN107154404B (zh) * 2016-03-03 2020-10-13 格罗方德半导体公司 具有非松弛应变通道的场效应晶体管

Also Published As

Publication number Publication date
DE10318283A1 (de) 2004-11-25
US20060220127A1 (en) 2006-10-05
JP5259954B2 (ja) 2013-08-07
US20090298301A1 (en) 2009-12-03
WO2004095552A3 (de) 2004-12-02
US7615471B2 (en) 2009-11-10
US7915148B2 (en) 2011-03-29
JP2006524426A (ja) 2006-10-26
EP1616345A2 (de) 2006-01-18

Similar Documents

Publication Publication Date Title
WO2004095552A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
EP1616346A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE112011106092B3 (de) Halbleiter, der durch elastische Kantenrelaxation eines Stressors in Kombination mit einer vergrabenen Isolierschicht verspannt wird
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
US7348259B2 (en) Method of fabricating a semiconductor structure that includes transferring one or more material layers to a substrate and smoothing an exposed surface of at least one of the material layers
KR100392166B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP3970011B2 (ja) 半導体装置及びその製造方法
JP2006522469A5 (de)
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
US6869897B2 (en) Manufacturing method for semiconductor substrate, and semiconductor device having a strained Si layer
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
JP3933405B2 (ja) 半導体基板、半導体装置及びそれらの製造方法
WO2006034679A2 (de) Verfahren zur herstellung einer verspannten schicht auf einem substrat und schichtstruktur
DE10145699A1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
JP2001332745A (ja) 半導体装置の製造方法及び半導体装置
Chang et al. The Higher Mobility Fabrication and Study for SiGe Nanowire

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004726422

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006220127

Country of ref document: US

Ref document number: 10554074

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006504293

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2004726422

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10554074

Country of ref document: US