TWI451534B - 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置 - Google Patents

使用定向剝離作用製造絕緣體上半導體結構之方法及裝置 Download PDF

Info

Publication number
TWI451534B
TWI451534B TW098136607A TW98136607A TWI451534B TW I451534 B TWI451534 B TW I451534B TW 098136607 A TW098136607 A TW 098136607A TW 98136607 A TW98136607 A TW 98136607A TW I451534 B TWI451534 B TW I451534B
Authority
TW
Taiwan
Prior art keywords
depth
weakened layer
semiconductor wafer
donor semiconductor
layer
Prior art date
Application number
TW098136607A
Other languages
English (en)
Other versions
TW201036112A (en
Inventor
Sarko Cherekdjian
Jeffrey Scott Cites
James Gregory Couillard
Richard Orr Maschmeyer
Michael John Moore
Alex Usenko
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/290,362 external-priority patent/US7816225B2/en
Priority claimed from US12/290,384 external-priority patent/US8003491B2/en
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW201036112A publication Critical patent/TW201036112A/zh
Application granted granted Critical
Publication of TWI451534B publication Critical patent/TWI451534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
本發明係關於絕緣體上半導體(SOI)結構之製造，該結構例如為非圓形橫截面及/或相當大的橫截面面積。
隨著市場需求不斷持續地增加，絕緣體上半導體(SOI)裝置變得越來越重要。SOI技術對高效能薄膜電晶體(TFT)、太陽能電池和顯示器而言也變得越來越重要，譬如主動式矩陣顯示器、有機發光二極體(OLED)顯示器、液晶顯示器(LCD)、積體電路、光伏打裝置等等。SOI結構可包括絕緣材料上一層薄的半導體材料，譬如矽。
取得SOI結構的各種方式包括晶格匹配基板上的矽(Si)磊晶成長，以及黏結單晶矽晶片到另一矽晶片。更進一步的方法包括植入氫或氧離子的離子植入技術，在氧離子植入的情況，於以Si覆蓋之矽晶片內形成埋藏的氧化層或者在氫離子植入的情況，分離(剝離)薄Si層以黏結到另一具有氧化層的Si晶片。
美國專利第7,176,528號說明了一種利用剝離技術產生玻璃上半導體(SOG)結構的處理方式。這些步驟包括：(i)將矽晶片表面暴露至氫離子植入以產生黏結表面；(ii)將晶片的黏結表面和玻璃基板接觸；(iii)施加壓力、溫度和電壓到晶片和玻璃基板以促進其間的黏結；和(iv)從矽晶片分離玻璃基板和矽薄膜層。
上述的方法在一些情況下及/或使用在一些應用時，容易產生令人討厭的效果。請參考圖1A-1D，以譬如氫離子的離子經由表面21植入半導體晶片20，使得此種植入量在整個半導體晶片20的密度和深度是均勻的。
參考圖1A，當譬如矽的半導體材料以譬如氫離子的離子植入時會產生傷害部位。傷害部位層界定出剝離層22。有些傷害部位以非常高的寬高比形成晶核於薄板內(它們有很大的有效直徑而幾乎沒有高度)。從植入離子產生的氣體，譬如H2 擴散至薄板，形成相當高寬高比的氣泡。這些氣泡中的氣體壓力非常高，估計可達約10千巴。
如圖1B的雙向箭頭所示，薄板和氣泡在有效直徑內增長，直到它們互相很靠近，而使剩餘的矽太弱而無法抵抗氣體的高壓。由於沒有一個最佳的點開始分離，就會隨機產生多個分離前緣，因而多個裂隙傳播穿過半導體晶片20。
靠近半導體晶片20的邊緣，有很多植入的氫可以從富含氫的表面跑出來。這是因為靠近漏口(即晶片20的側邊壁板)的關係。更特別的是，在植入期間離子(譬如氫質子)減速通過半導體晶片20(譬如矽)的結構，從晶格部位取代一些矽 原子產生缺陷的平面。當氫離子失去動能時，會變成原子氫，並進一步界定出一個原子氫平面。在室溫下，矽晶格內的缺陷平面和原子氫平面都不穩定。因此，缺陷(空隙)和原子氫互相移動形成熱穩定的空隙-氫成分。多種成分集合在一起產生富含氫的平面。(加熱時，矽晶格通常會沿著富含氫的平面分裂)。
並不是所有的空隙和氫都會崩解成空隙-氫成分。有些原子氫成分會從空隙平面擴散，最後離開矽晶片20。因此有些原子氫不會造成剝離層22的分裂。靠近矽晶片20的邊緣，氫原子有另外從晶格跑出的路徑。因此，矽晶片20邊緣區域的氫濃度可能較低。較低的氫濃度會需要更高溫或更長的時間來發展足夠的力量以支援分離。
因此，在分離處理期間以沒有分離的邊緣產生帳篷狀的結構24。在臨界壓力，沿著譬如{111}平面(圖1C)相對弱的平面會出現其餘半導體材料的裂痕，而完成剝離層22和矽晶片20的分離(圖1D)。然而，邊緣22A、22B是來自傷害部位界定出的主要分裂平面。這種非平面的分裂是令人討厭的。分離的其它特徵包括剝離層22可以被描述成薄板或氣泡所在的「台地」，被出現裂隙的「峽谷」圍繞著。要注意的是，這些台地和峽谷無法在圖1D精確顯示，因為這些細節是超過所示的比例尺可描繪出的可能。
不想限制本發明在任何運作理論，本案發明人認為使用前述的技術，從開始分離到完成分離的時間大約是數十個微秒。換句話說，分離的隨機開始和傳播大約是3000公尺 /秒。再者，不想限制本發明在任何運作理論，本案發明人認為這種分離速率是前述的剝離層22分裂表面令人討厭的特性所造成(圖1D)。
美國專利第6,010,579號說明了一種將離子均勻植入半導體基板10的技術，其均勻植入到深度Z0，該技術將晶片的溫度降到起始分離開始發生的溫度以下，然後在植入深度Z0附近的基板10邊緣引進多個能量脈衝以達到「控制分裂前緣」。美國專利第6,010,579號宣稱，至少就表面粗度而言，前述方式是所謂「隨機」分裂的改良。本發明採取定向的分離方式，和美國專利第6,010,579號「控制分裂前緣」的方式有顯著的不同，也和「隨機的」分裂方式不同。
當SOI結構的大小增加，尤其當半導體晶片的形狀是長方形時，先前討論的剝離層22自半導體晶片20分離相關的挑戰加劇。這種長方形半導體晶片可使用在多個半導體鋪片耦合到絕緣體基板的應用上。更進一步有關鋪片式SOI結構的製造細節可在美國第2007/0117354號專利公開案中找到，其完整的說明在本文也全部併入參考。
為了方便說明，以下的討論有時將根據SOI結構而言。參考這種特定型態的SOI結構，使得本發明的說明更加容易，但不希望也不應該解釋成以任何方式來限制本發明的範疇。本文所使用的SOI縮寫一般是指絕緣體上半導體結構，包括但不限定是絕緣體上矽結構。同樣地，所使用的SOG縮 寫一般是指玻璃上半導體結構包括但不限定是玻璃上矽結構。SOI縮寫涵蓋了SOG結構。
依據本發明的一個或多個實施範例，形成絕緣體上半導體(SOI)結構的方法和裝置提供：在施體半導體晶片的植入表面進行離子植入步驟，以在界定出施體半導體晶片剝離層的橫截面上產生一個弱化層；以及將半導體晶片在離子植入步驟之前、期間或之後施以空間變化步驟，以使弱化層的一個或多個參數在X-和Y-軸的至少一個方向，在整個晶片上空間地變化。
空間變化步驟可促進剝離層自半導體晶片分離的特性，使得分離是可定向和/或時間性控制的。
參數可包括一個或多個下列的單一項或組合：(i)由離子植入步驟產生的晶核形成部位密度；(ii)自植入表面(或參考表面)算起之弱化層的深度；(iii)穿過植入表面至少到弱化層之人工造成的傷害部位(譬如盲洞)；和(iv)利用溫度梯度在整個弱化層增加缺陷部位的晶核形成及/或壓力。
此方法和裝置更進一步提供將施體半導體晶片的溫度提升到足以從弱化層的一點、邊緣及/或區域，在弱化層起始分離。可進一步使施體半導體晶片的溫度足以在實質上定向地沿著弱化層持續分離，作為變化參數的函數。
當本文的說明配合附圖一起參考時，對熟悉此項技術的人而言，其他態樣、特徵、優點等將會變得顯而易見。
10‧‧‧基板
20‧‧‧半導體晶片
21‧‧‧植入表面
22‧‧‧剝離層
22A、22B‧‧‧邊緣
24‧‧‧結構
102‧‧‧基板
120‧‧‧施體半導體晶片
121‧‧‧植入表面
122‧‧‧剝離層
125‧‧‧弱化層
30A、130B、130C、130D‧‧‧邊緣
200‧‧‧平台
202‧‧‧離子射束
204‧‧‧條帶射束
220‧‧‧遮罩薄膜
230‧‧‧盲孔
所示較佳的圖式用於說明本發明之不同態樣，應可理解本發明並不限制於所繪示之精確配置及方法。
在所有附圖中，「X」表示X-軸方向，「Y」表示Y-軸方向。
圖1A、1B、1C及1D為方塊圖，顯示出依據先前技術之剝離處理過程。
圖2A-2B為方塊圖，顯示出依據本發明一或多個態樣之剝離處理過程。
圖3A為依據本發明一或多個態樣之施體半導體晶片的頂視圖，該晶片內具有與弱化分層或弱化層相關之空間變化參數。
圖3B為曲線圖，顯示出圖3A空間變化參數。3B.1表示分離參數。
圖3C為曲線圖，顯示出圖3A空間變化參數為弱化層之深度。3C.1表示植入深度。
圖4A、4B及4C為依據本發明一或多個進一步態樣之各別施體半導體晶片之頂視圖，該晶片具有進一步之空間變化參數。
圖5A、5B及5C為一些離子植入裝置之簡圖，可使用來達成施體半導體晶片之空間變化參數。在圖5A中，dX/dt表示dX/dt掃瞄；以及dY/Dt表示dY/dt掃瞄。
圖6A-6B顯示出離子植入技術，被使用在施體半導體晶片中以達成晶核形成部位之空間變化密度。在圖6B中，6B.1表示晶核形成部位密度。
圖7A-7B顯示出離子植入技術，被使用在施體半導體晶片中以達成空間變化之植入深度。在圖7B中，7B.1表示植入深度。
圖7C-7D為曲線圖，顯示出離子植入傾斜角度與植入深度間之關係。在圖7C中，7C.1表示扭轉=0之模擬；7C.2表示扭轉=0之數據；7C.3表示扭轉=23之模擬；7C.4表示扭轉=23之數據植。在圖7D中，7D.1表示餘弦計算，以及7D.2表示數據。
圖8A-8B顯示出離子植入技術，被使用來在施體半導體晶片中達成空間變化離子植入分佈寬度。在圖8B中，8B.1表示分佈寬度。
圖8C為曲線圖，顯示出離子植入傾斜角度與分散間之關係。在圖8C中，曲線8.1相對於傾斜=±3度；曲線8.2相對於傾斜=±0.1度。
圖9A-9D顯示出進一步之離子植入技術，被使用在施體半導體晶片中以達成空間變化離子植入深度。
圖10A-10D及11顯示出進一步之離子植入技術，被使用在施體半導體晶片中以達成缺陷部位之空間變化分佈。
圖12A-12B顯示出時間-溫度量變曲線技術，被使用來在施體半導體晶片中以達成空間變化參數量變曲線。在圖12A中，12.1表示溫度梯度。
參考附圖，類似的編號代表類似的元件，依據本發明的一個或多個實施範例，圖2A-2B顯示的是中間SOI結構(尤其是SOG結構)。中間SOI結構包括譬如玻璃或玻璃陶瓷基板102的絕緣體基板，和施體半導體晶片120。玻璃或玻璃陶瓷基板102和施體半導體晶片120可使用此項技術任何已知的處理過程耦合在一起，譬如黏結、熔融、黏著等。
在玻璃或玻璃陶瓷基板102和施體半導體晶片120耦合在一起之前，施體半導體晶片120包括暴露的植入表面121。讓施體半導體晶片120的植入表面121進行離子植入步驟，在界定出剝離層122的橫截面上產生一個弱化層125。弱化層125實質上平行於X-Y正交軸方向界定出的參考平面(可能在任意處，因而未顯示)。X-軸方向在圖2A中是從左到右顯示，而Y-軸方向是正交於X-軸方向到頁內(因而未顯示)。
將施體半導體晶片120在離子植入步驟之前、期間或之後，施以空間變化步驟以使剝離層122和施體半導體晶片120的分離特性是可定向及/或時間性控制的。然而不想限制本發明在任何運作理論，咸信這種可定向及/或時間性控制可能改善分離特性，譬如(分離後)剝離層122和施體半導體晶片120上較平滑的暴露表面。我們也相信這種可定向及/或時間性之控制可能改善邊緣特性，譬如在弱化層125界定出的主要分裂平面中改善剝離層122和施體半導體晶片120上暴露表面的邊緣之良率。
剝離層122自施體半導體晶片120可定向及/或時間性控制特性可以數種方式達到，譬如藉由在X-和Y-軸的至少 一個方向上，在整個弱化層125上空間地變化一個或多個參數。這些參數可包括一個或多個下列項目的單一項或組合：(i)由離子植入步驟產生的晶核形成部位密度；(ii)自植入表面121(或參考平面)算起的弱化層125深度；(iii)穿過植入表面121至少到弱化層125之人工造成的傷害部位(譬如盲洞)；和(iv)利用溫度梯度，在整個弱化層125增加缺陷部位的晶核形成及/或壓力。
如圖2A-2B的箭頭A所示，剝離層122自施體半導體晶片120可定向及/或時間性控制的分離特性，造成從弱化層125的一點、邊緣及/或區域到其他點、邊緣及/或區域的傳播分離，作為時間的函數。這通常可從下列達成：首先，如以上所討論之空間地變化整個弱化層125的一個或多個的參數，第二，提升施體半導體晶片120的溫度到足以在弱化層125的一點、邊緣及/或區域起始分離。因此，進一步提升施體半導體晶片120的溫度，使其足以在實質上定向地沿著弱化層125持續分離，作為整個弱化層125之參數的空間變化函數。最好建立變化的參數，使得提升溫度的時間-溫度量變曲線是大約數秒，沿著弱化層125的分離傳播發生歷經至少一秒。
現在請參考圖3A-3C，進一步顯示關於空間上在整個弱化層125變化一個或多個參數的細節。圖3A是經由植入表面121觀看施體半導體晶片120的頂視圖。X-軸方向陰影的變化是代表參數的空間變化(譬如晶核形成部位密度、部位內壓力、晶核形成的程度、人工產生傷害部位(洞)的分佈、植 入深度等)。在所示的例子中，一個或多個的參數以X-軸方向從施體半導體晶片120(因而是其弱化層125)一個邊緣130A變化朝向相反的一個邊緣130B，反之亦然。
參考圖3B，這是分離參數的圖，顯示的是弱化層125內晶核形成部位密度的橫截面量變曲線圖，作為X-軸方向的函數。或者或此外，分離參數可表示為晶核形成部位內壓力、晶核形成的程度、人工產生傷害部位(洞)的分佈等中的一個或多個，前述參數每個都可作為X-軸空間度量的函數。請參考圖3C，這是分離參數的圖，顯示例如弱化層125深度(對應離子植入的深度)的橫截面量變曲線圖，作為X-軸方向的函數。
不想限制本發明在任何運作理論，咸信當邊緣130A的晶核形成部位密度相當高以及朝向邊緣130B的空間位置處的晶核形成部位密度降至較低時，會發生從邊緣130A朝向邊緣130B的分離傳播(以虛線的箭頭表示)。這個理論也被認為是和其他參數保持關聯性，譬如晶核形成部位內的氣體壓力、分離之前晶核形成部位合併的程度和人工產生傷害部位(洞)的分佈。至於和弱化層125深度相關的參數，咸信當實質上較淺的深度出現在沿著弱化層125的起始邊緣130B以及較深的深度出現在朝向邊緣130A連續更遠的距離處時，會發生從邊緣130B朝向邊緣130A的分離傳播(以實線的箭頭表示)。
現在參考圖4A-4C，進一步顯示關於空間上在整個弱化層125變化一個或多個參數的細節。圖顯示的是經由植入表面121觀看施體半導體晶片120的頂視圖。X-軸和Y-軸方向陰影的變化是代表參數的空間變化，即晶核形成部位密 度、部位內壓力、晶核形成的程度、人工產生傷害部位(洞)的分佈、植入深度等。在每個所示的例子中，參數在X-軸和Y-軸兩個方向空間地變化。
請特別參考圖4A，陰影是代表空間上從兩個邊緣130A、130D開始朝向其他邊緣130B、130C的參數變化，以及在連續更遠的距離處，在X-軸和Y-軸兩個方向上變化。為了跟上以上的討論，在考慮晶核形成部位密度的參數時，假使在邊緣130A、130D的起始邊緣有較高的密度，則認為分離的傳播(以虛線箭頭表示)會從邊緣130A、130D的角落輻射朝向晶片120的中央，並朝向其他邊緣130B、130C。這個理論也被認為是和其他參數保持關聯性，譬如晶核形成部位內的氣體壓力、分離之前晶核形成部位合併的程度和人工產生傷害部位(洞)的分佈。至於和弱化層125深度相關的參數，咸信當較低深度沿著邊緣130B、130C起始降低深度時，分離的傳播(以實線箭頭表示)從邊緣130B、130C的角落輻射朝向晶片120中央，並朝向其他邊緣130A、130D。
特別參考圖4B和4C，陰影代表空間上從所有邊緣130開始的參數變化，並朝向施體半導體晶片120中央變化，反之亦然。
現在提供進一步的細節，參考整個弱化層125在X-軸和Y-軸的一個或兩個方向上由離子植入所產生的晶核形成部位密度空間地變化的特定參數。不管使用什麼技術達到這種空間的變化，晶核形成部位最大密度較佳存在弱化層125的一點、邊緣或區域約5x105 部位/cm2 ，而晶核形成部位最小 密度較佳存在於遠離弱化層125中該點、邊緣或區域約5x104 部位/cm2 。以另一種方式看待這種變化，最大晶核形成部位密度和最小晶核形成部位密度之間的差異大約10倍。
依據本發明的一個或多個實施範例，可藉著變化離子植入步驟的劑量，空間地變化弱化層125內晶核形成部位密度。經由先前技術之方式，將植入表面121施以一個或多個離子植入步驟，產生弱化層125(因而是剝離層122)。雖然在這方面可使用很多種植入技術、機器等，但一種適合的方法指出施體半導體晶圓120的植入表面121可施以氫離子植入步驟，以至少起始產生施體半導體晶片120的剝離層122。
請參考圖5A，顯示的是Axcelis NV-10型態整批植入器的簡圖，藉著變化植入離子的劑量，可修改用於弱化層125內晶核形成部位密度的空間變化。
多個施體半導體晶片120，在這個例子是長方形鋪片，可在相對於入射離子射束202(定向到頁內)的平台200上以固定半徑呈方位角的分佈。平台200的旋轉提供擬-X-掃瞄(dX/dt)，而整個平台200的機械式平移提供Y-掃瞄(dY/dt)。使用擬-X-掃瞄這個詞是因為較小的平台200半徑，和大型的平台200半徑比起來，X-掃瞄比較彎曲，因此在這種平台200上不會得到完全筆直的掃瞄。調整X-掃瞄速度和/或Y-掃瞄速度會造成劑量中的空間變化。在過去，當離子射束202徑向通過朝向平台200中央時，可使用增加的Y-掃瞄速度以確保均勻的劑量。的確，此項技術傳統的思考是達到空間上均勻的劑量，當相對於施體半導體晶片120的角度速度減少到 接近平台200中央時，Y-掃瞄速度必須對應地增加。然而，依據本發明，可以不執著於傳統的掃瞄協定達到空間地變化的劑量，產生譬如圖3A和4A的圖案。例如，當離子射束202徑向通過朝向平台200中央時，可保持Y-掃瞄速度均勻。或者，當離子射束202徑向通過朝向平台200中央時，也可以減少Y-掃瞄速度。本領域中熟悉此項技術的人，可從本文的揭露得知其他的可能性。另一種方式是變化射束能量，作為掃瞄速率和位置的函數。這種改變可透過修改軟體中植入器的控制演算法，控制軟體和終端站驅動程式之間的電子介面，或其他機械式的修改。
參考圖5B，顯示的是單一基板X-Y植入器的簡圖，藉著變化植入離子的劑量可修改用於弱化層125內晶核形成部位密度的空間變化。在這個例子中，電子束202掃瞄比機械式基板掃瞄更快(圖5A)。再者，此項技術傳統的思考是達到空間上均勻的劑量，因而設定X和Y掃瞄速率和射束能量以達到均勻的劑量。再者，可以不執著於傳統的掃瞄協定，達到空間變化的劑量。藉由數種變化的X和Y掃瞄速率及/或射束能量組合，可在植入劑量內達到顯著的空間變化。可產生垂直或水平、一維或二維的梯度，經由這種變化產生譬如圖3A、4A、4B和4C的圖案。
請參考圖5C，顯示的是依據離子浴技術的植入器簡圖。條帶射束204從延伸的離子來源產生。依據傳統的技術，單一均勻速度掃瞄(和正交方向的均勻射束能量成比例)可達到傳統的目標，即空間均勻的劑量。然而，依據本發明的各 種態樣，藉著變化施體半導體晶片120通過條帶射束204的機械式掃瞄速率可以產生一維的梯度(即圖3A旋轉90度)。以某個相對於條帶射束204的角度扭轉施體半導體晶片120，以及結合機械式掃瞄速率的改變，可以類似於圖4A的方式產生劑量內的空間變化。或者或此外，沿著射束來源的空間變化射束電流會在掃瞄方向提共正交的梯度，提供額外的自由度以產生受支配的空間變化劑量。
不管用來達到劑量變化的特定植入技術，不管最高劑量的位置(沿著一個或多個起始邊緣、起始點或起始區域)，實質上最高劑量是在所要範圍內以原子/cm2 為單位，而最低劑量是在其他所要範圍內X-和Y-軸的至少一個方向以原子/cm2 為單位。最高劑量和最低劑量之間的差異可以在約10-30%之間，最大變化約3倍。在一些應用上，至少約20%的差異是很重要的。
依據本發明的一種或以上進一步之態樣，可藉由實質上均勻的方式植入第一離子成分，空間地變化弱化層125內的晶核形成部位密度，以建立實質上均勻分佈的弱化層125。之後，可以實質上非均勻的方式植入第二離子成分到施體半導體晶片120。建立非均勻的植入使得第二離子成分導致原子遷移到弱化層125，產生整個弱化層125上晶核形成部位空間變化的密度。
舉例而言，第一離子成分可以是氫離子，而第二離子成分可以是氦離子。
非均勻的植入可以使用上述技術，此說明中稍後的 描述，或從其他來源得知而產生。例如，第二離子成分的劑量可以隨空間變化。第二離子成分(譬如He離子)的劑量變化會導致接下來第二成分非均勻的遷移到第一離子成分的位置，因而建立非均勻的晶核形成部位密度。這種變化可變化薄板內的壓力，這也是有幫助的。
或者，第二離子成分非均勻的植入可包括植入第二離子成分到整個施體半導體晶片120的空間上不同的深度。本領域中熟悉此項技術的人可依據本文的教示修改任何已知的植入離子到均勻深度的技術，以達到非均勻深度的量變曲線圖。在先前技術中，我們知道He離子可以比氫離子植入得更深，譬如兩倍深度或以上。晶片溫度增加時，很多He離子會遷移到較淺氫離子植入的部位，提供稍後分離的氣體壓力。依據本發明的此態樣，植入較深的He導致的傷害是位在施體半導體晶片120遠離較淺氫離子植入的深度，而且很少這種He離子會在一定的時間內抵達。植入較不深的He離子的相反的情況也是如此，因而會造成整個弱化層125空間地變化晶核形成部位的密度。
雖然理論上不管第一和第二離子成分的順序(譬如先植入He或先植入H)都可達成晶核形成部位空間變化的密度，但多個離子植入步驟的順序也可達成所需的結果。的確，根據離子成分，植入的順序可能在密度上有整體效果，甚至密度也會空間地變化。雖然有點反直覺並令很多熟悉此項技術的人很驚訝，我們發現先植入氫離子會產生較多的晶核形成部位。以一定的劑量而言，熟悉此項技術的人認為He會比 氫離子產生多10倍的傷害。然而，應該要注意的是He離子的傷害(空隙和有空隙的半導體原子或Frankel對)，甚至在室溫下會快速自行退火。因此，很多但不是全部的He傷害是可以修復的。換句話說，氫離子和譬如Si原子的半導體原子黏結(形成Si-H鏈)以穩定產生的傷害。如果H在He植入之前就存在會產生更多的晶核形成部位。
現在參考圖6A-6B，顯示的是適合用來達到晶核形成部位密度空間地變化的更進一步範例。在這個範例中，如圖6A所示，可在離子植入步驟期間藉著調整離子射束的射束角度達到晶核形成部位密度空間地變化。雖然射束角度可藉著多種方式調整，其中一種方式是讓施體半導體晶片120針對離子射束(如點射束202)傾斜，如圖6A所示。施體半導體晶片120有一個寬度(如頁面顯示從左到右)、深度(深入頁內)和高度(如頁面顯示從上到下)。寬度和深度可界定出X-和Y-軸方向，而高度可界定出垂直於植入表面121的縱向軸Lo。傾斜施體半導體晶片120以使縱向軸Lo在離子植入步驟期間是成針對離子植入射束方向軸(以實心箭頭顯示)的角度Φ。角度Φ可以是在約1到45度之間。
在傾斜的情況下，射束來源從位置A掃瞄到位置B，射束202的寬度W在施體半導體晶片120的植入表面121從寬度Wa變化到Wb，反之亦然。寬度W的變化會造成掃瞄方向(可設定成沿著至少一個X-和Y-軸方向)上由離子植入產生的晶核形成部位密度變化。
植入射束202可包括具有相同(正)電荷的氫離子。 當具有相同電荷的粒子互相驅離時，射束202在距離離子來源較遠的距離時較寬(位置A)，在距離離子來源較近的距離時較窄(位置B)。位置B較聚集(較低的寬度Wb)的離子射束會比位置A較不聚集(較高的寬度Wa)的離子射束，加熱施體半導體晶片120的局部區域到較高的程度。在較高的溫度下，較多氫離子會從這個局部區域擴散，和其他區域比較，會剩下較少的氫離子。如圖6B所示，這會在施體半導體晶片120的弱化層125內產生橫向的氫非均勻分佈(因而是晶核形成部位的密度)。
藉著調整射束來源的角度或併入一些已知的用來調整離子射束202準直的機制可達到類似的晶核形成部位密度空間變化。
適合用來達到晶核形成部位密度空間變化的更進一步技術是使用二階段離子植入步驟。第一離子植入步驟是執行具有吸引第二離子成分效果的離子植入。之後，植入第二離子成分。第一離子成分是使用本文中任何適合的前述或稍後描述的技術以空間上非均勻的方式植入。因此，當第二離子成分植入時，會遷移到第一成分，產生的弱化層125會顯示非均勻的晶核形成部位密度。
例如，第一離子成分可以根據施體半導體晶片120的材料，譬如使用矽離子植入在矽施體半導體晶片120內。這種Si離子的特性會捕捉第二離子成分譬如氫離子。如以上說明的，氫離子和譬如Si原子的一些半導體原子黏結，形成Si-H鏈。舉例而言，可在此項技術已知的劑量和能量下，執 行矽到矽的植入，譬如美國專利第7,148,124號中所說明的，其完整的揭露在本文也全部併入參考。然而，不同於先前的技術，捕捉的離子成分(在這個例子是Si)空間上密度分佈是非均勻的(譬如在施體半導體晶片120的一邊是最高，而在相反一邊是最低，或本文討論的其他變化)。接著，植入譬如氫的第二離子成分，這可能是均勻的分佈。施體半導體晶片120的弱化層125內剩餘的氫量取決於兩個因素：(1)可捕捉譬如氫的第二離子成分的集中分佈部位，和(2)可以使用的氫(植入的氫和植入劑量剩餘的氫)。
要注意的是，可反轉成分的非均勻空間分佈以達到類似的結果。例如，可均勻植入第一成分，接著非均勻植入第二成分。或者，兩種植入都是空間上非均勻的。弱化層125內第二成分(譬如氫)的非均勻分佈會產生最高氫濃度的一點、邊緣或區域，也就是起始分裂的最低溫度位置。
再參考圖2A-2B，箭頭A顯示剝離層122和施體半導體晶片120可定向及/或時間性控制的分離特性以達到從弱化層125的一點、邊緣及/或區域，到其他一點、邊緣及/或區域的傳播分離，作為時間的函數。在晶核形成部位密度空間地變化的情形中，提升施體半導體晶片120的溫度，使其足以從弱化層125最高密度的一點、邊緣及/或區域起始分離。我們發現矽中氫的高濃度可在溫度350℃或以下分離，而較低濃度的氫要在較高溫例如450℃或更高分離。將施體半導體晶片120的溫度提升到使其足以在實質上定向地沿著弱化層125的方向持續分離，作為整個弱化層125密度空間地變化的 函數。
現在提供進一步的細節，參考在X-軸和Y-軸的一個或兩個方向上離子植入所產生的空間地變化弱化層125深度的特定參數。不管使用什麼技術達到這種空間的變化，實質上低的深度最好在約200-380nm之間，而最高深度在約400-425nm之間。以另一種方式看待這種變化，最大和最小深度之間的差異可以是約5-200%之間。
依據本發明一或多個態樣，可藉著在離子植入步驟期間調整離子射束的射束角度，空間地變化弱化層125的深度。的確，可應用針對圖6A-6B所討論的處理過程以調整弱化層125的深度(要注意變化溫度作為射束寬度函數的機制並不被認為是達到弱化層125深度變化的理由)。
參考圖6A以及7A-7B，可藉著改變至少下列一項，達到弱化層125深度的空間變化：(1)傾斜角度Φ(請參考圖6A的顯示和說明)；(2)針對離子植入射束202的方向軸，沿著其縱向軸Lo扭轉施體半導體晶片120。調整傾斜及/或扭轉以調整導向通過施體半導體晶片120晶格結構的一個角度，使得當離子射束202掃瞄整個植入表面121時，通過施體半導體晶片120晶格結構的導向有對齊和不對齊離子射束202的傾向。當導向的角度空間地變化時，弱化層125的深度也會隨之變化。
角度Φ可以在約1-10度之間，而扭轉角度可以在約1-45度之間。
如同以上的推論，請進一步參考圖7C和7D，植入 深度會隨著傾斜變大而變小。對相對小的角度而言(譬如0-10度)，植入深度和傾斜的關係是由導向來控制。對相對大的角度而言，是由餘弦效應控制。換句話說，所產生的玻璃薄膜厚度是和入射角度的餘弦成正比。
或者或此外，空間變化步驟可包括變化離子射束202的能量水準，使得當離子射束202掃瞄施體半導體晶片120的整個植入表面121時，自植入表面121算起的弱化層125深度也會在整個施體半導體晶片120空間地變化。
如圖7B所示，以上的技術產生施體半導體晶片120弱化層(或植入深度)側向的非均勻深度。
可以使用更進一步的參數和施體半導體晶片120的傾斜一起調整，達到離子沉積分佈寬度(或分散)的空間變化。如圖8A所示，經過弱化層125(從上到下)的離子分佈寬度變化是施體半導體晶片120傾斜角度(更概括而言是射束角度)的函數。因此，可藉著變化傾斜角度，達到弱化層125內空間地變化的分佈寬度(如圖8B所示)。然而，不想被限定於任何運作理論，咸信與具有較寬分佈寬度的部分弱化片層125比較，具有較窄分佈寬度的部分弱化層125會在較低的溫度下分離。因此，咸信剝離層122自施體半導體晶片120可定向及/或時間性控制的分離特性可達到從弱化層125的一點、邊緣及/或區域，到其他一點、邊緣及/或區域的傳播分離，作為時間和溫度的函數。
請參考圖8C，有關傾斜在分散效應上的額外資料，又會衝擊植入劑量變曲線圖的寬度。圖8C所示兩種植入劑的 劑量是一樣的。雖然尖峰H濃度是不同的，但兩種植入劑都會分離。因此，±0.1度和±3度傾斜變化之間的差異，對分散而言是很明顯的。
參考圖9A-9D，另一種弱化層125空間地變化深度的技術包括將施體半導體晶片120施以植入後的材料移除處理，使得自植入表面121算起的弱化層125的深度在整個施體半導體晶片120是空間地變化的。如圖9A所示，可使施體半導體晶片120進行一些決定性的研磨處理過程或離子體輔助化學蝕刻(PACE)。這些技術可局部控制研磨步驟所移除的材料量。其他方法包括反應離子蝕刻(RIE)、化學機械式研磨(CMP)和溼化學蝕刻，亦可有規則和可再現性的在整個暴露表面非均勻地移除材料。可以使用一種或多種這些或其他技術，造成自植入表面121算起的弱化層125深度的些微變化，譬如圖3A、4A、4B、4C和其他圖所顯示的。在材料移除之前的離子植入步驟可以是空間上均勻或非均勻的。
參考圖9B和9C，空間地變化的步驟可包括在施體半導體晶片120的植入表面121上以空間上非均勻的方式使用遮罩220A或220B，使得當離子射束202掃瞄整個植入表面121時，阻止離子的穿透至不同程度。遮罩薄膜220可包括二氧化矽，譬如光阻的有機聚合物和其他。可能的沉積技術包括電漿輔助化學氣相沉積(PECVD)、旋轉塗膜、聚二甲基矽氧烷(PDMS)衝壓等。遮罩薄膜220的厚度可小於或比擬弱化層125所需的深度。因為植入離子的深度是以入射離子的能量來決定，遮罩220的阻擋動作會轉變成施體半導體晶片 120內主要植入成分深度的空間調變。根據沉積遮罩220的特性，可藉著增加離子路徑的長度、擴散離子以更改導向的度數或其他現象達到所需的特性。
如圖9D所示(顯示弱化層125所有邊緣的較低深度和朝向中央的較高深度)，施體半導體晶片120在黏結到基板102之後和期間，提升溫度到足以在弱化層125較低深度的一點、邊緣及/或區域開始分離。進一步提升施體半導體晶片120的溫度，使其足以在實質上定向沿著弱化層125持續分離，作為從最低深度到最高深度空間地變化的函數。
參考圖10A-10D及11，空間變化的步驟可包括鑽一個或多個的盲孔230穿過植入表面121至少到弱化層125，最好是穿過弱化層125(圖10B)。不想限制本發明在任何運作理論，咸信在黏結到基板102(圖10C)期間或之後，提升施體半導體晶片120到較高的溫度，在不具有盲孔230的位置分離之前，在這些盲孔230處起始分離(圖10D)。如圖11所示，穿過植入表面121鑽一個盲孔230的陣列可以產生這些孔非均勻的空間分佈。因此，可定向達成提升施體半導體晶片120的溫度，使其足以在實質上沿著弱化層125起始並持續分離，從最高到最低濃度，作為盲孔230陣列分佈的函數。
參考圖12A-12B，空間地變化的步驟可包括將施體半導體晶片120施以非均勻的時間-溫度量變曲線，使得穿過弱化層125的各個空間位置的晶核形成部位密度或壓力在整個施體半導體晶片120是空間地變化的。例如，圖12A所示的溫度梯度施加比右邊較高的溫度到晶片120的左邊。這種 溫度梯度可以在黏結之前，或黏結到基板102期間在原地施加。經過一段時間，假使處理時間維持在低於特定處理溫度的分離門檻，晶核形成的缺陷部位和其中的氣體壓力的至少一者在整個弱化層125會以不同的程度增加，在空間上遍及晶片120作為溫度梯度的函數(請見圖12B)。預期特定處理溫度的分離門檻時間是遵循著Arrhenius關係，分離門檻時間是和處理溫度的倒數成指數比例。重要的參數是在處理溫度的處理時間和分離門檻的比例。本文討論的或需要的任何前述空間變化參數量變曲線可藉著調整處理時間-分離時間比的量變曲線而達成。接著，施體半導體晶片120的溫度提升到足以在弱化層125處，從最大處理時間-分離時間比的一點、邊緣及/或區域起始分離。在所示的例子中，最大處理時間-分離時間比是在晶片120的左邊。接著，更進一步提升施體半導體晶片120的溫度，使其足以在實質上定向地沿著弱化層125持續分離，從最大處理時間-分離時間比到最小處理時間-分離時間比，作為變化時間-溫度量變曲線圖的函數。根據材料特徵和其他因素，包括離子成分，劑量和植入深度，實質上高的處理時間-分離時間比是在約0.9和0.5之間，而最低的處理時間-分離時間比是在約0和0.5之間。
可以使用各種預先黏結或在原地黏結的機制，達到空間變化時間-溫度量變曲線。例如，可以使用一個或多個空間上非均勻的傳導，對流或輻射加熱技術(加熱板、雷射幅照、可見光燈/紅外燈或其他)，來加熱施體半導體晶片120。可藉由直接或間接的熱接觸(傳導)達到控制的時間/溫度梯度，以 達成任何所需的量變曲線。可根據電腦控制或程式設計，使用加熱板元件的可定址二維陣列，以達到不同的量變曲線。例如，使用快速熱退火的(輻射的)燈局部紅外線輻射，及/或使用可見光的或近紅外線雷射幅射來提供局部和空間上非均勻的加熱(輻射)。或者，可透過任何方式使用空間上非均勻的冷卻機制，譬如直接接觸(傳導)或氣體或流體流噴射(傳導/對流)，以及使用均勻或非均勻的熱量變曲線，以達到所需的時間-溫度梯度。
再者，可以在預先黏結或在原地使用這些加熱/冷卻技術。關於原地黏結技術，黏結裝置說明於例如美國第11/417,445號發明名稱為「High Temperature Anodic Bonding Apparatus」的專利申請案中，該專利揭露之全文加入於本文中作為參考，該黏結裝置能夠經修改以使用於本發明。可控制及利用黏結裝置的熱輻射耗損管理達成時間-溫度梯度，經由合併圍繞黏結裝置周圍的紅外線反射元件，以最小化輻射耗損並最大化邊緣溫度。相反地，可控制黏結裝置的熱輻射耗損管理，經由合併冷卻的紅外線吸收器，以最大化輻射耗損並最小化邊緣溫度。可使用上述主題的多種變化達到所需的時間-溫度梯度。
雖然本發明在此已對特定實施例作說明，人們瞭解這些實施例只作為說明本發明原理以及應用。因而人們瞭解數種修飾可做為說明性的實施例，且可在不背離下列申請專利範圍限定之本發明的精神及範疇的情形下設計出其他配置。
10‧‧‧基板
120‧‧‧施體半導體晶片
121‧‧‧植入表面
122‧‧‧剝離層
125‧‧‧弱化層

Claims (17)

  1. 一種形成絕緣體上半導體(SOI)結構的方法，其包含：提供一施體半導體晶片，該施體半導體晶片具有一寬度、一深度以及一高度，該寬度及該深度界定出X-及Y-軸方向，以及該高度界定出一縱向軸；將該施體半導體晶片的一植入表面施以一離子植入步驟，以在界定出該施體半導體晶片的一剝離層的一橫截面上產生一弱化層；以及將該施體半導體晶片在該離子植入步驟之前、期間或之後施以一空間變化步驟，以使自該植入表面算起的該弱化層之深度對於正交於該縱向軸而在該X-及Y-軸方向延伸的一參考平面而言，於整個該施體半導體晶片空間地並持續地變化，以使在該X-及Y-軸方向中的至少一個方向上的一個極端處的該弱化層之深度大於該X-及Y-軸方向中的至少一個方向上的一個相對極端處的該弱化層之深度。
  2. 依據請求項1所述之方法，其中該弱化層的一最大深度400~425nm出現在一第一區域中以及一最小深度200~380nm出現在該弱化層的一第二區域中，其中該第二區域在該X-及Y-軸方向之至少一個方向上與該第一區域分隔。
  3. 依據請求項1所述之方法，其中在一第一區域中該弱化層的最大深度為在一第二區域中該弱化層的最小深度的1.05到2.00倍。
  4. 依據請求項1所述之方法，更包含提昇該施體半導體晶片的溫度至足以在該弱化層處由對於該參考平面的該弱化層的最小深度的一點、一邊緣及/或一區域起始分離。
  5. 依據請求項4所述之方法，更包含提昇該施體半導體晶片的溫度至足以在實質上定向地沿著該弱化層持續分離，作為該弱化層由最小深度變化至最大深度之不同深度的函數。
  6. 依據請求項5所述之方法，其中該提升溫度的一時間-溫度量變曲線之規模約為數秒，使得沿著該弱化層由最小深度至最大深度之分離傳播發生超過至少一秒。
  7. 依據請求項1所述之方法，其中該空間變化步驟包含在該X-及Y-軸方向之至少一個方向上空間地變化植入離子的一劑量。
  8. 依據請求項1所述之方法，其中該空間變化步驟包含空間地變化該深度，使得一實質上低的深度出現於沿著該弱化層之一起始邊緣、一起始點或一起始區域，以及比較高的深度出現於該X-及Y-軸方向之至少一個方向上離該起始邊緣、該起始點或該起始區域連續更遠的距離處。
  9. 依據請求項8所述之方法，其中最低深度在200~300nm的範圍內，以及最高深度在400~425nm的範圍內。
  10. 依據請求項8所述之方法，其中該實質上低的深度出現於沿著該弱化層的一個或多個邊緣之一起始點或一起始區域處，以及比較高的深度出現於在該X-及Y-軸兩者之方向上離該起始點或該起始區域連續更遠的距離處。
  11. 依據請求項7所述之方法，其中：該施體半導體晶片為長方形；以及該空間變化步驟包含空間地變化該深度，使得一實質上低的深度出現於該弱化層的至少兩個邊緣之每一邊緣處，以及比較高的深度出現於離該至少兩個邊緣朝向該弱化層之中心連續更遠的距離處。
  12. 依據請求項11所述之方法，其中該空間變化步驟包含空間地變化該深度，使得該實質上低的深度出現於該弱化層的所有邊緣處，以及比較高的深度出現於朝向該弱化層之中心連續更遠的距離處。
  13. 依據請求項7所述之方法，其中該空間變化步驟發生於該離子植入步驟過程中，以及該離子植入步驟包含：以一實質上均勻的方式植入一第一種類離子，以產生實質上均勻分佈的一弱化層；以及 以一實質上非均勻的方式植入一第二種類離子，使得該第二種類離子產生原子遷移至該弱化層，導致晶核形成部位之密度空間地變化於整個該弱化層。
  14. 依據請求項13所述之方法，其中該第一種類離子為氫，以及該第二種類離子為氦。
  15. 依據請求項13所述之方法，其中該以實質上非均勻的方式植入該第二種類離子之步驟包含植入該第二種類離子以空間地變化深度於整個該施體半導體晶片。
  16. 依據請求項1所述之方法，其中該空間變化步驟包含傾斜該施體半導體晶片，使得在該離子植入步驟過程中該施體半導體晶片的該縱向軸相對於一離子植入射束之一方向軸為一非零角度Φ，使得由該植入表面算起之該弱化層的深度空間地變化於整個該施體半導體晶片。
  17. 依據請求項16所述之方法，其中該角度Φ在1至45度的範圍內。
TW098136607A 2008-10-30 2009-10-28 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置 TWI451534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/290,362 US7816225B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US12/290,384 US8003491B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation

Publications (2)

Publication Number Publication Date
TW201036112A TW201036112A (en) 2010-10-01
TWI451534B true TWI451534B (zh) 2014-09-01

Family

ID=41559616

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098136607A TWI451534B (zh) 2008-10-30 2009-10-28 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
TW098136605A TWI430338B (zh) 2008-10-30 2009-10-28 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098136605A TWI430338B (zh) 2008-10-30 2009-10-28 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置

Country Status (6)

Country Link
EP (2) EP2359400A2 (zh)
JP (2) JP5650652B2 (zh)
KR (2) KR20110081318A (zh)
CN (2) CN102203934B (zh)
TW (2) TWI451534B (zh)
WO (2) WO2010059367A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
CN111834205B (zh) * 2020-07-07 2021-12-28 中国科学院上海微系统与信息技术研究所 一种异质半导体薄膜及其制备方法
CN114975765A (zh) * 2022-07-19 2022-08-30 济南晶正电子科技有限公司 复合单晶压电薄膜及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093047A1 (en) * 1998-02-18 2002-07-18 Kazuaki Ohmi Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US20020106870A1 (en) * 1997-05-12 2002-08-08 Henley Francois J. Controlled cleaving process
US20040150067A1 (en) * 2002-11-12 2004-08-05 Bruno Ghyselen Semiconductor structure and methods for fabricating same
EP1788621A2 (en) * 2005-11-21 2007-05-23 Sumco Corporation Method for manufacturing bonded substrate and bonded substrate manufactured by the method
US20070117354A1 (en) * 2005-11-22 2007-05-24 Gadkaree Kishor P Large area semiconductor on glass insulator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
US20010007790A1 (en) * 1998-06-23 2001-07-12 Henley Francois J. Pre-semiconductor process implant and post-process film separation
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2006324051A (ja) * 2005-05-17 2006-11-30 Nissin Ion Equipment Co Ltd 荷電粒子ビーム照射方法および装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106870A1 (en) * 1997-05-12 2002-08-08 Henley Francois J. Controlled cleaving process
US20020093047A1 (en) * 1998-02-18 2002-07-18 Kazuaki Ohmi Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US20040150067A1 (en) * 2002-11-12 2004-08-05 Bruno Ghyselen Semiconductor structure and methods for fabricating same
EP1788621A2 (en) * 2005-11-21 2007-05-23 Sumco Corporation Method for manufacturing bonded substrate and bonded substrate manufactured by the method
US20070117354A1 (en) * 2005-11-22 2007-05-24 Gadkaree Kishor P Large area semiconductor on glass insulator

Also Published As

Publication number Publication date
EP2359400A2 (en) 2011-08-24
WO2010059361A2 (en) 2010-05-27
TW201030815A (en) 2010-08-16
TW201036112A (en) 2010-10-01
EP2356676A2 (en) 2011-08-17
CN102203933B (zh) 2015-12-02
WO2010059361A3 (en) 2010-08-12
TWI430338B (zh) 2014-03-11
CN102203934B (zh) 2014-02-12
JP2012507870A (ja) 2012-03-29
WO2010059367A2 (en) 2010-05-27
KR20110081318A (ko) 2011-07-13
KR20110081881A (ko) 2011-07-14
KR101568898B1 (ko) 2015-11-12
JP5650653B2 (ja) 2015-01-07
JP2012507868A (ja) 2012-03-29
CN102203933A (zh) 2011-09-28
JP5650652B2 (ja) 2015-01-07
WO2010059367A3 (en) 2010-08-05
CN102203934A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
US8338269B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US8993461B2 (en) Method for curing defects in a semiconductor layer
US7579654B2 (en) Semiconductor on insulator structure made using radiation annealing
EP1792339A1 (en) Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
US7081399B2 (en) Method for producing a high quality useful layer on a substrate utilizing helium and hydrogen implantations
JP2009158958A (ja) 半導体デバイスの製造方法およびその半導体デバイス
US8420500B2 (en) Method of producing a structure by layer transfer
TWI451534B (zh) 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
WO2012012138A2 (en) Method for finishing silicon on insulator substrates
US8003491B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP2012507870A5 (zh)
US7799651B2 (en) Method of treating interface defects in a substrate
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
US8258043B2 (en) Manufacturing method of thin film semiconductor substrate
TWI824112B (zh) 用於將有用層移轉至支撐底材上之方法
Direction c12) United States Patent
Huang et al. A nano-thick SOI fabrication method
CN111386600A (zh) 通过层转移来制造绝缘体上半导体型结构的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees