JP5650653B2 - 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置 - Google Patents

有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置 Download PDF

Info

Publication number
JP5650653B2
JP5650653B2 JP2011534755A JP2011534755A JP5650653B2 JP 5650653 B2 JP5650653 B2 JP 5650653B2 JP 2011534755 A JP2011534755 A JP 2011534755A JP 2011534755 A JP2011534755 A JP 2011534755A JP 5650653 B2 JP5650653 B2 JP 5650653B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
density
donor semiconductor
region
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011534755A
Other languages
English (en)
Other versions
JP2012507870A (ja
JP2012507870A5 (ja
Inventor
チェレクジアン，サーコ
エス サイツ，ジェフリー
エス サイツ，ジェフリー
ジー クイラード，ジェイムズ
ジー クイラード，ジェイムズ
オー マシュメイヤー，リチャード
オー マシュメイヤー，リチャード
ジェイ ムーア，マイケル
ジェイ ムーア，マイケル
ウセンコ，アレックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/290,384 external-priority patent/US8003491B2/en
Priority claimed from US12/290,362 external-priority patent/US7816225B2/en
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2012507870A publication Critical patent/JP2012507870A/ja
Publication of JP2012507870A5 publication Critical patent/JP2012507870A5/ja
Application granted granted Critical
Publication of JP5650653B2 publication Critical patent/JP5650653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

関連出願の相互参照
本願は、２００８年１０月３０日に出願の米国特許出願第１２／２９０，３６２号および２００８年１０月３０日出願の米国特許出願第１２／２９０，３８４号の優先権の利益を主張し、これら両方の内容は参照することによって本明細書に取り込まれる。
本発明は、非円形の断面のもの、および／または比較的大きい断面積のものなど、半導体・オン・インシュレータ（ＳＯＩ）構造の製造に関する。
半導体・オン・インシュレータ装置は、市場の需要が増大し続けていることから、さらに魅力的になっている。ＳＯＩ技術は高性能の薄膜トランジスタ（ＴＦＴ）、太陽電池、およびディスプレイにとってますます重要になりつつあり、例えば、アクティブ・マトリクス駆動のディスプレイ、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、液晶ディスプレイ（ＬＣＤ）、集積回路、光起電装置などが挙げられる。ＳＯＩ構造は、絶縁材料上に、シリコンなどの半導体材料の薄層を含みうる。
ＳＯＩ構造を得るさまざまな方法には、格子整合基板上のケイ素（Ｓｉ）のエピタキシャル成長、および、単結晶のシリコンウエハの別のシリコンウエハへの結合が含まれる。さらなる方法にはイオン注入法が含まれ、ここで、水素または酸素イオンのいずれかが注入され、酸素イオン注入の場合には、Ｓｉで覆ったシリコンウエハに埋もれた酸化物層を形成し、または水素イオン注入の場合には、Ｓｉ薄層を分離（剥離）して酸化物層を有する別のＳｉウエハに付着させる。
特許文献１には、剥離技術を用いてＳＯＧ（半導体・オン・ガラス）構造を生産する方法が開示されている。その工程は、（ｉ）シリコンウエハ表面を水素イオン注入に曝露して付着面を生じ；（ｉｉ）ウエハの付着面をガラス基板と接触させ；（ｉｉｉ）圧力、温度および電圧をウエハおよびガラス基板に印加してそれらの間の付着を促進し；（ｉｖ）シリコンのガラス基板および薄層をシリコンウエハから分離する、各ステップを含む。
上記方法は、一部の環境下、および／または、ある特定の用途に用いる場合に、望ましくない影響を受けやすい。図１Ａ〜１Ｄを参照すると、注入用量が、半導体ウエハ２０の密度および深さに関して均一になるように、表面２１を通じて、例えば水素イオンなどのイオンを半導体ウエハ２０に注入する。
図１Ａを参照すると、シリコンなどの半導体材料に、Ｈイオンなどのイオンを注入する場合、損傷部位が生じる。損傷部位の層は剥離層２２を画成する。これら損傷部位の一部は、非常に高い縦横比を有するプレートレットの中に核を生成する（それらは、非常に大きい有効径を有し、ほとんど高さがない）。Ｈ2などの注入イオンに由来するガスは、プレートレット内に拡散して同等に高い縦横比を有する泡を形成する。これらの泡のガス圧は極めて高い場合があり、約１０ｋｂａｒ程度の高さであると推定されている。
図１Ｂに双方向の矢印で示すように、プレートレットまたは泡は、残りのケイ素が弱すぎて高いガス圧に耐えられないほど、それらが互いに十分に接近するまで、有効径で成長する。分離フロントには開始するための優先点が存在しないことから、複数の分離フロントが無作為的に発生し、多くの亀裂が半導体ウエハ２０を通じて伝播する。
半導体ウエハ２０のエッジの近くでは、水素が豊富な面から、注入水素がより大きい割合で漏出しうる。これは、間近にあるシンク（すなわち、ウエハ２０の側壁）を理由とする。さらに具体的には、注入の間に、イオン（例えば、水素イオン（hydrogen protons））は、半導体ウエハ２０の格子構造（例えば、ケイ素）を通じて減速し、一部のケイ素原子を格子部位から動かし、欠陥面を生じる。水素イオンが運動エネルギーを失うと、それらは原子状水素となり、さらには、原子状水素面を画成する。欠陥面および原子状水素面は、両方とも、室温では、シリコン格子において安定ではない。よって、欠陥（空孔）および原子状水素は互いの方向に移動し、熱的に安定な空孔−水素種を形成する。複合種は、水素が豊富な面を集合的に生成する。（加熱の際に、シリコン格子は、一般に、水素が豊富な面に沿って分割する）。
すべての空孔および水素が水素−空孔種へと崩壊するわけではない。一部の原子状水素種は、空孔面から拡散し、最終的にシリコンウエハ２０から離れる。よって、一部の原子状水素は、剥離層２２の亀裂の原因とはならない。シリコンウエハ２０のエッジの近くでは、水素原子は、格子から脱出するさらに別の通り道を有する。したがって、シリコンウエハ２０のエッジ領域は、水素濃度が低い場合がある。水素濃度が低くなると、結果的に、分離を支持するのに十分な力を生み出すために、より高い温度またはより長い時間が必要となる。
したがって、分離工程の間、分離されていないエッジを有する、テントのような形状の構造２４が生じる。臨界圧では、残りの半導体材料の破砕が、｛１１１｝面（図１Ｃ）などの比較的脆弱な面に沿って生じ、半導体ウエハ２０からの剥離層２２の分離が完了する（図１Ｄ）。しかしながら、エッジ２２Ａ、２２Ｂは、損傷部位によって画成された主要な亀裂面の範囲外にある。この非平面的な亀裂は望ましくない。分離の他の特徴には、剥離層２２が「メサ」を有するように記載されるものが含まれ、ここで、プレートレットまたは泡は「谷」によって取り囲まれ、ここで破砕が生じる。これらの詳細は、例証する規模では複製能力を超えてしまうことから、図１Ｄに示すこれらのメサおよび谷は正確ではないことに留意されたい。
本発明を動作についてのいずれかの理論に限定することなく、本願の発明者らは、分離開始から分離完了までの時間は、上述の技術を用いて、およそ数十マイクロ秒であると考えている。言い換えれば、分離の無作為的な開始および伝播は、概して約３０００メートル／秒である。この場合も、本発明を動作についてのいずれかの理論に限定するわけではないが、本願の発明者らは、この分離速度が上述の剥離層２２の劈開表面の望ましくない特徴の一因になると考えている（図１Ｄ）。
特許文献２には、「制御された分割フロント」を達成するために、ウエハを分離の発生が開始されうる未満の温度にし、エネルギーの多重インパルスを注入深度Ｚ０に近い基板１０のエッジに取り込む、各工程を有してなる、半導体基板１０への均一な深さＺ０に至る均一なイオン注入法が記載されている。特許文献２には、上記方法が、少なくとも表面粗さに関して、いわゆる「無作為的な」亀裂が改善されることが記載されている。本発明は、特許文献２の「制御された分割フロント」法とは著しく異なり、「無作為的な」分割法とも異なる、有向分離法を採用する。
上述の半導体ウエハ２０からの剥離層２２の分離に関連する課題は、ＳＯＩ構造の寸法が増大するにつれて、特に半導体ウエハの形状が長方形の場合に、悪化することである。これらの長方形の半導体ウエハは、複数の半導体タイルが絶縁基板に接続されているような用途に使用されうる。タイル化されたＳＯＩ構造の製造に関するさらなる詳細は、参照することによってその完全な開示が本明細書に援用される、特許文献３から入手してもよい。
米国特許第７，１７６，５２８号明細書 米国特許第６，０１０，５７９号明細書 米国特許出願公開第２００７／０１１７３５４号明細書
説明を簡略化するため、以下の説明は、しばしば、ＳＯＩ構造に関するであろう。この特定のタイプのＳＯＩ構造についての言及は、本発明の説明を容易にするためになされ、本発明の範囲を多少なりとも限定することは意図されておらず、そのように解釈されるべきではない。ＳＯＩという略語は、本明細書では、半導体・オン・インシュレータ構造のことを称するのに用いられ、一般に、限定はしないが、シリコン・オン・インシュレータ構造が含まれる。同様に、略語ＳＯＧは、半導体・オン・ガラス構造のことを称するのに用いられ、一般に、限定はしないが、シリコン・オン・ガラス構造が含まれる。略語ＳＯＩはＳＯＧ構造を包含する。
本発明の１つ以上の実施の形態によれば、半導体・オン・インシュレータ（ＳＯＩ）構造の形成に用いられる方法および装置は、ドナー半導体ウエハの注入面をイオン注入工程に供し、断面に脆弱化薄片を生成してドナー半導体ウエハの剥離層を画成し；脆弱化薄片の１つ以上のパラメータが、ウエハのＸおよびＹ軸方向のうち少なくとも一方向にわたり空間的に変化するように、イオン注入工程の前、間、または後で、ドナー半導体ウエハを空間的変動工程に供する、各工程を提供する。
空間的変動工程は、これらの分離が、有向的および／または一時的に制御可能になるように、ドナー半導体ウエハからの剥離層の分離の特徴を促進する。
パラメータとして、次のうちの１つ以上を、単独でまたは組み合わせて含みうる：（ｉ）イオン注入工程から得られた核生成部位の密度；（ｉｉ）注入面（または基準面）からの脆弱化薄片の深さ；（ｉｉｉ）注入面を通じて少なくとも脆弱化薄片に人工的に作られた損傷位置（例えば、止まり穴）；および（ｉｖ）欠陥部位の核生成および／または、温度勾配を用いた、脆弱化薄片全体にわたる圧力の上昇。
本方法および装置は、ドナー半導体ウエハの、脆弱化薄片における点、エッジ、および／または領域から脆弱化薄片の分離を開始するのに十分な温度への上昇をさらに提供する。ドナー半導体ウエハは、変動パラメータの関数として、有向的に、脆弱化薄片に実質的に沿って、分離を継続するのに十分なさらなる温度に供されてもよい。
他の態様、特性、利点などは、本明細書の本発明の説明を添付の図面と連動して取り入れることで、当業者にとって明白になるであろう。
本発明のさまざまな態様を例証する目的で、現在の好ましい形態が図面に示されているが、本発明は、図示する正確な配置および手段に限定されないことが理解されよう。
先行技術に従った剥離方法を示すブロック図。 本発明の１つ以上の態様に従った剥離方法を示すブロック図。 本発明の１つ以上の態様に従った、脆弱化層またはその中の一片に関連する空間変化パラメータを有するドナー半導体ウエハの上面図。 図３Ａの空間変化パラメータを示すプロット。 図３Ａの空間変化パラメータが脆弱化薄片の深さであることを示すプロット。 本発明の１つ以上のさらなる態様に従った、さらなる空間変化パラメータを有する各ドナー半導体ウエハの上面図。 ドナー半導体ウエハの空間変化パラメータを達成するように適合されうる、一部のイオン注入装置の簡易図。 ドナー半導体ウエハにおいて、核生成部位の空間変化密度を達成するように適合されうる、イオン注入法。 ドナー半導体ウエハにおいて、空間的に変化する注入深度を達成するように適合されうる、イオン注入法。 ドナー半導体ウエハにおいて、空間的に変化する注入深度を達成するように適合されうる、イオン注入法。 イオン注入の傾斜角と注入深度の関係を例証するグラフ。 イオン注入の傾斜角と注入深度の関係を例証するグラフ。 ドナー半導体ウエハにおいて、空間的に変化するイオン注入分布幅を達成するように適合されうる、イオン注入法。 ドナー半導体ウエハにおいて、空間的に変化するイオン注入分布幅を達成するように適合されうる、イオン注入法。 イオン注入傾斜角と散らばりの関係を例証するグラフ。 ドナー半導体ウエハにおいて、空間的に変化するイオン注入深度を達成するように適合されうる、さらなるイオン注入法。 ドナー半導体ウエハにおいて、欠陥部位の空間変化分布を達成するように適合されうる、さらなるイオン注入法。 ドナー半導体ウエハにおいて、欠陥部位の空間変化分布を達成するように適合されうる、さらなるイオン注入法。 ドナー半導体ウエハにおいて、空間変化パラメータのプロファイルを達成するように適合されうる、時間−温度プロファイル技術。
同様の数字が同様の要素を示す、これら図面を参照すると、図２Ａ〜２Ｂには、本発明の１つ以上の実施の形態に従った中間のＳＯＩ構造（特にＳＯＧ構造）が示されている。中間のＳＯＧ構造は、ガラスまたはガラス・セラミック基板１０２などの絶縁基板、およびドナー半導体ウエハ１２０を備える。ガラスまたはガラス・セラミック基板１０２および、ドナー半導体ウエハ１２０は、結合形成、溶融、粘着など、当技術分野で認識される方法のいずれかを用いて結合されている。
ガラスまたはガラス・セラミック基板１０２およびドナー半導体ウエハ１２０を結合する前に、ドナー半導体ウエハ１２０は露出した注入面１２１を含む。ドナー半導体ウエハ１２０の注入面１２１は、イオン注入工程に供されて、剥離層１２２を画成する断面に脆弱化薄片１２５を生じる。脆弱化薄片１２５は、実質的に、Ｘ−Ｙの直交する軸方向によって画成される基準面（どこでもありうるため、図示せず）に平行に位置する。Ｘ軸方向は図２Ａに左から右に示され、Ｙ軸方向はページ内部に向かってＸ軸方向と直交する（よって図示せず）。
ドナー半導体ウエハ１２０は、ドナー半導体ウエハ１２０からの剥離層１２２の分離の特徴が有向的および／または一時的に制御可能になるように、イオン注入工程の前、間、または後に空間的変動工程に供される。本発明を動作のいずれかの理論に限定することは意図しないが、これらの有向的および／または一時的な制御性は、結果的に、剥離層１２２およびドナー半導体ウエハ１２０（分離後）におけるより滑らかな露出表面などの分離の特徴を改善しうると考えられる。これらの有向的および／または一時的な制御性は、例えば、脆弱化薄片１２５によって画成された主要な亀裂面にある、剥離層１２２およびドナー半導体ウエハ１２０の露出表面のエッジの生成を改善するなど、結果として、エッジの特徴の改善を生じうると考えられる。
ドナー半導体ウエハ１２０からの剥離層１２２の分離についての有向的および／または一時的に制御可能な特徴は、脆弱化薄片１２５のＸおよびＹ軸方向のうち少なくとも一方向にわたり、１つ以上のパラメータを空間的に変化させるなど、多くの方法で達成されうる。パラメータは、次のうちの１つ以上を、単独でまたは組み合わせて含みうる：（ｉ）前記イオン注入工程から得られた核生成部位の密度；（ｉｉ）注入面１２１（または基準面）からの脆弱化薄片１２５の深さ；（ｉｉｉ）注入面１２１を通じて少なくとも脆弱化薄片１２５に人工的に作られた損傷位置（例えば、止まり穴）；および（ｉｖ）欠陥部位の核生成および／または、温度勾配を用いた、脆弱化薄片１２５全体にわたる圧力上昇。
図２Ａ〜２Ｂに矢印Ａで示すように、ドナー半導体ウエハ１２０からの剥離層１２２の分離の有向的および／または一時的に制御可能な特徴は、結果として、時間の関数として、脆弱化薄片１２５の１つの点、エッジ、および／または領域から他の点、エッジ、および／または領域への分離の伝播を生じる。これは、一般に次のように達成される：最初に、上述のように、脆弱化薄片１２５にわたり、１つ以上のパラメータを空間的に変化させ、次に、ドナー半導体ウエハ１２０を、これらの点、エッジ、および／または領域から、脆弱化薄片１２５における分離を開始するのに十分な温度へと上昇させる。その後、ドナー半導体ウエハ１２０を、脆弱化薄片１２５にわたり、空間的変動パラメータの関数として、さらなる分離を継続するのに十分な温度まで、実質的に有向的に脆弱化薄片１２５に沿って、上昇させる。変動パラメータは、上昇温度の時間−温度プロファイルが約数秒であることが好ましく、脆弱化薄片１２５に沿った分離の伝播は少なくとも１秒より長く生じる。
図３Ａ〜３Ｃについて言及すると、脆弱化薄片１２５にわたる１つ以上のパラメータの空間的変化に関してさらに詳細に図示されている。図３Ａは、注入面１２１を通過して示されている、ドナー半導体ウエハ１２０の上面図である。Ｘ軸方向における陰影の変化は、パラメータにおける空間的変動（例えば、核生成部位の密度、部位内の圧力、核生成の程度、人工的に作られた損傷部位（穴）の分布、注入深度など）を表している。図示する例では、１つ以上のパラメータは、Ｘ軸方向の１つのエッジ１３０Ａからドナー半導体ウエハ１２０の反対側のエッジ１３０Ｂ（およびその脆弱化薄片１２５）の方向に変化し、またその逆も成り立つ。
図３Ｂを参照すると、分離パラメータのグラフは、Ｘ軸方向の関数として、例えば脆弱化薄片１２５内の核生成部位の密度などの断面プロファイルを示している。代替として、または加えて、分離パラメータは、それぞれＸ軸、空間計量の関数として、核生成部位内の圧力、核生成の程度、人工的に作られた損傷部位（穴）の分布などのうち１つ以上を表して差し支えない。図３Ｃを参照すると、分離パラメータのグラフは、Ｘ軸方向の関数として、例えば脆弱化薄片１２５の深さ（例えばイオン注入深度に対応する）の断面プロファイルを表している。
本発明を動作の理論のいずれかに限定することは意図されていないが、エッジ１３０Ａからエッジ１３０Ｂの方向への分離の伝播（破線の矢印で示す）は、核生成部位の密度がエッジ１３０Ａにおいて比較的高い場合に生じ、エッジ１３０Ｂの方向への空間的位置での核生成部位の低い密度まで低減すると考えられる。この理論はまた、核生成部位内のガス圧、分離前の核生成部位の結合の程度、および、人工的に作られた損傷部位（穴）の分布など、他のパラメータに関連して適用できると考えられる。しかしながら、脆弱化薄片１２５の深さに関連するパラメータに関しては、エッジ１３０Ｂからエッジ１３０Ａへの分離の伝播（実線の矢印によって示される）は、実質的に浅い深さが脆弱化薄片１２５の最初のエッジ１３０Ｂに沿って存在する場合、および、比較的厚い深さがエッジ１３０Ａの方向への連続的なさらなる距離で存在する場合に生じると考えられる。
図４Ａ〜４Ｃについて言及すると、脆弱化薄片１２５にわたる、１つ以上のパラメータの空間的変化に関連してさらなる詳細が示されている。図は、注入面１２１を通じて見られるドナー半導体ウエハ１２０の上面図を示している。ＸおよびＹ軸方向における陰影の変化は、この場合も核生成部位の密度、部位内の圧力、核生成の程度、人工的に作られた損傷部位（穴）の分布、注入深度などのパラメータにおける空間的変動を表している。図示する各事例において、パラメータは、Ｘ軸方向およびＹ軸方向の両方向において、空間的に変動する。
図４Ａを特に参照すると、陰影は、２つのエッジ１３０Ａ、１３０Ｄから開始して他のエッジ１３０Ｂ、１３０Ｃの方向に向かい、Ｘ軸方向およびＹ軸方向の両方向における連続的なさらなる距離において変化する、パラメータの空間的変化を表しうる。上述の議論と一致して、核生成部位の密度のパラメータを考慮するとき、より高い密度がエッジ１３０Ａ、１３０Ｄで始まる場合に、分離の伝播（破線の矢印で示す）は、エッジ１３０Ａ、１３０Ｄの隅部からウエハ１２０の中心に向かって、および他のエッジ１３０Ｂ、１３０Ｃに向かって、放射状に広がると考えられる。この理論は、また、核生成部位内のガス圧、分離前の核生成部位の融合の程度、および、人工的に作られた損傷部位（穴）の分布などの他のパラメータに関連して適用できると考えられる。しかしながら、脆弱化薄片１２５の深さに関連したパラメータに関しては、分離の伝播（実線の矢印で示す）は、より浅い深さがエッジ１３０Ｂ、１３０Ｃに沿って開始される場合に、エッジ１３０Ｂ、１３０Ｃの隅部からウエハ１２０の中心に向かって、および他のエッジ１３０Ａ、１３０Ｄに向かって、放射状に広がると考えられる。
図４Ｂおよび４Ｃを特に参照すると、陰影は、すべてのエッジ１３０から開始し、ドナー半導体ウエハ１２０の中心に向かって変化するパラメータの空間的変化、およびその逆のパラメータの空間的変化が表されている。
Ｘ軸方向およびＹ軸方向の一方または両方において、脆弱化薄片１２５にわたるイオン注入から得られる核生成部位の密度の空間的変化の特定のパラメータについて、さらなる詳細を提供する。これらの空間的変動を達成するためにいかなる技術が用いられようとも、核生成部位の最高密度は、約５×１０5部位／ｃｍ2の脆弱化薄片１２５の１つ以上のエッジ、点、または領域に存在し、核生成部位の最小密度は、約５×１０4部位／ｃｍ2の脆弱化薄片１２５において、そこから間隔をあけて存在することが好ましい。別の方法におけるバリエーションから判断すると、核生成部位の最高密度と核生成部位の最低密度の差は約１０倍までの間であろう。
本発明の１つ以上の態様によれば、脆弱化薄片１２５内の核生成部位の密度は、イオン注入工程の用量を変化させることによって空間的に変動しうる。背景の目的で、脆弱化薄片１２５（したがって剥離層１２２）は、注入面１２１を１つ以上のイオン注入工程に供することによって生じる。これに関連して用いられうる多数のイオン注入技術、機械などが存在するが、適切な方法の１つは、ドナー半導体ウエハ１２０の注入面１２１が水素イオン注入工程に供され、ドナー半導体ウエハ１２０における剥離層１２２の生成が少なくとも開始されることを示している。
図５Ａを参照すると、注入したイオンの用量を変化させることによって、脆弱化薄片１２５の核生成部位の密度の空間的変化に使用するために修正されうる、Ａｘｃｅｌｉｓ ＮＶ−１０型のバッチ注入機の簡略図が示されている。
この事例では長方形のタイルである複数のドナー半導体ウエハ１２０は、付随的なイオンビーム２０２（ページの方向に向いた）に対し、プラテン２００上に固定半径で方位角的に分散されうる。プラテン２００の回転は擬似Ｘスキャン（pseudo-X-scan）（ｄＸ／ｄｔ）を提供するが、プラテン２００全体の機械的移動はＹスキャン（ｄＹ／ｄｔ）を提供する。小半径のプラテン２００では、Ｘスキャンは、より大きい半径のプラテン２００と比較して、幾らか多く曲がっており、よってこのような回転するプラテン２００では完全なストレートスキャンは得られないことから、擬似Ｘ線スキャン（pseudo-X-scan）という用語が用いられる。Ｘスキャン速度および／またはＹスキャン速度の調節は、結果的に、用量における空間的変動を生じる。イオンビーム２０２がプラテン２００の中心に向かって半径方向に移動する際のＹスキャン速度の増大は、従来、均一な用量を確実にするために用いられてきた。実際、当技術分野における従来の考え方は、空間的に均一な用量を達成することであり、ドナー半導体ウエハ１２０に対する角速度はプラテン２００の中心に近づくにつれて低下することから、Ｙスキャン速度は、対応して増加させなければならない。しかしながら、本発明によれば、空間的に変化する用量は、従来のスキャンプロトコルを行わずに達成されて、例えば、図３Ａおよび４Ａのパターンを生じうる。例えば、イオンビーム２０２がプラテン２００の中心に向かって半径方向に移動する際に、Ｙスキャン速度を均一にしておく。あるいは、イオンビーム２０２がプラテン２００の中心に向かって半径方向に移動する際に、Ｙスキャン速度を低下させることもできよう。当業者は、本明細書の開示から他の可能性を認識するであろう。別の方法は、スキャン速度および位置の関数として、ビームエネルギーを変化させることである。これらの変化は、ソフトウェアにおける注入機の制御アルゴリズムの修正、制御ソフトウェア間の電子インターフェース、および、エンドステーションドライブ、または他の機械的修正をすることで達成されうる。
図５Ｂを参照すると、注入したイオンの用量を変化させることによる、脆弱化薄片１２５の核生成部位の密度の空間的変化に使用するために修正されうる、単一基板のＸ−Ｙ注入機の簡略図が示されている。この事例では、電子ビーム２０２は、機械的な基板スキャン（図５Ａのもの）よりもはるかに早くスキャンする。この場合も、当技術分野における従来の考え方は、空間的に均一な用量を達成し、均一な用量が達成されるように、ＸおよびＹのスキャン速度およびビームエネルギーを設定することである。この場合も、空間的に変化する用量は、従来のスキャンプロトコルを行わずに達成されうる。注入用量における顕著な空間的変動は、変数ＸおよびＹのスキャン速度および／またはビームエネルギーの多数の組合せを通じて達成されうる。１変数または２変数の勾配は、例えば、図３Ａ、４Ａ、４Ｂおよび４Ｃのパターンを生じるこれらのバリエーションを通じて、垂直または水平に、生じうる。
図５Ｃを参照すると、イオンシャワー技術に従った注入機の簡略図が示されている。リボンビーム２０４は拡張したイオン源から生じる。従来の技術によれば、単一の均一な速度スキャンは（直交する方向における均一なビームエネルギーに比例して）、従来の理想、すなわち、空間的に均一な用量を達成することができる。しかしながら、本発明のさまざまな態様によれば、１変数の勾配（例えば、図３Ａを９０度回転させたもの）は、リボンビーム２０４を通したドナー半導体ウエハ１２０の機械的スキャン速度におけるバリエーションを通じて生成されうる。リボンビーム２０４に対するいくらかの角度によるドナー半導体ウエハ１２０のひねりを、機械的スキャン速度におけるバリエーションと組み合わせて、図４Ａのものと同様の方法で用量の空間的変動を生成してもよい。代替として、または加えて、ビーム源に沿った空間的に変化するビーム電流は、スキャン方向に直交する勾配を提供し、追加の自由角度を提供して、対象とする空間的に変化する用量を生成するであろう。
用量におけるバリエーションを達成するために用いられる特定の注入技術に関係なく、および、最高用量の位置（例えば、１つ以上の初期エッジ、初期点、または初期領域に沿った）に関係なく、実質的に最高の用量は、原子／ｃｍ2の単位における一部の望ましい範囲内にあり、ＸおよびＹ軸方向のうち少なくとも一方向におけるそこからの最小用量は、原子／ｃｍ2の単位における一部の他の望ましい範囲内にある。最高用量と最小用量の差異は、約３倍の最大許容差を伴って、約１０〜３０％でありうる。一部の用途では、少なくとも約２０％の差異が重要であることがわかった。
本発明の１つ以上のさらなる態様によれば、脆弱化薄片１２５内の核生成部位の密度は、脆弱化薄片１２５を実質的に均一な分布で達成するために、実質的に均一な方法で第１のイオン種を注入することによって空間的に変化させて差し支えない。その後、ドナー半導体ウエハ１２０は、実質的に不均一な方法で第２のイオン種を注入されうる。不均一な注入は、第２のイオン種が脆弱化薄片１２５への原子の移動を生じ、結果的に脆弱化薄片１２５にわたる核生成部位の空間的密度変化を生じるように、達成される。
例として、第１のイオン種は水素イオンであって差し支えなく、第２のイオン種はヘリウムイオンでありうる。
不均一な注入は、本明細書に後述する、または他の供給源から得られる、上述の技術を用いて行って差し支えない。例えば、第２のイオン種の用量は空間的に変化しうる。第２のイオン種（Ｈｅイオンなど）の用量の変化は、第２のイオン種の第１のイオン種の位置へのその後の不均一な移動を生じ、それによって核生成部位の不均一な密度を達成する。この変化は、恐らくは、プレートレットの圧力も変化させるが、これは有益でありうる。
あるいは、第２のイオン種の不均一な注入は、ドナー半導体ウエハ１２０にわたり、第２のイオン種を空間的に変化する深さまで注入することを含みうる。均一な深さにイオン注入する任意の既知の技術は、不均一な深さプロファイルを達成するために、本明細書の教示にしたがって、当業者によって修正されて差し支えない。背景として、ＨｅイオンはＨよりも深く、例えば２倍以上深く注入することができることが知られている。ウエハ温度が上昇すると、Ｈｅイオンの大部分は、より浅いＨイオン注入部位へと移動し、後の分離のためのガス圧を提供する。本発明の最初の態様によれば、より深く埋まったＨｅによって生じた損傷は、ドナー半導体ウエハ１２０の浅いＨイオン注入からは離れた深さに位置し、そこに一定時間内に到達するＨｅイオンの数はどんどん少なくなる。あまり深く注入されていないＨｅイオンについては逆のことが言え、脆弱化薄片１２５にわたる核生成部位の空間変化密度を生じる。
理論的には、核生成部位の空間的に変動した密度は、第１および第２のイオン種の順番（例えば、最初にＨｅを注入するかＨを注入するか）に関係なく達成されうるが、多重イオン注入工程の順番は、所望の結果の一因となりうる。実際、密度が空間的に変化すると同時に、注入順も、イオン種に応じて、密度における全般的な影響を有しうる。多くの熟練した技術者にとって直感に反して、かつ、驚くべきことに、最初にＨを注入すると、核生成部位がより多く発生することが判明した。所定の用量では、ＨｅはＨイオンの約１０倍の損傷を生じることが熟練した技術者に認識されている。しかしながら、Ｈｅイオンによって発生する損傷（空孔および格子間の半導体原子、またはフレンケル対）は、室温であっても急速に自己焼きなましすることに留意すべきである。よって、Ｈｅ損傷のすべてではないが、ほとんどが、修復される。Ｈイオンは、他方では、Ｓｉ原子などの半導体原子と結合し（Ｓｉ−Ｈ結合を形成）、生じた損傷を安定化する。Ｈｅの注入前にＨが存在する場合には、核生成部位がさらに生じる。
図６Ａ〜６Ｂを参照すると、核生成部位の密度における空間的変動を達成するのに適しているであろうさらなる例が示されている。この実施例では、図６Ａに示すように、核生成部位の密度における空間的変動は、イオン注入工程の間に、イオンビームのビーム角度を調整することによって達成される。ビーム角度は多くの方法で調整されうるが、これらの方法の１つは、図６Ａに示すようにイオンビーム（例えば、ドットビーム２０２）に対してドナー半導体ウエハ１２０を傾斜させることである。ドナー半導体ウエハ１２０は、幅（ページの左右）、深さ（ページ内へ）および高さ（ページの上下）を有する。幅および深さはＸおよびＹ軸方向を規定し、高さは、注入面１２１に垂直な縦軸Ｌoを規定しうる。ドナー半導体ウエハ１２０は、イオン注入工程の間、その縦軸Ｌoがイオン注入ビームの方向軸（実線の矢印で示す）に関してある角度Φになるように傾斜している。角度Φは、約１〜４５度でありうる。
傾斜条件下、ビーム源が位置Ａから位置Ｂまでスキャンする際に、ビーム２０２の幅Ｗはドナー半導体ウエハ１２０の注入面１２１において幅Ｗaから幅Ｗbへと変化し、逆もまた同様である。幅Ｗにおける変化は、スキャン方向においてイオン注入から得られる核生成部位の密度変化の一因となる（ＸおよびＹ軸方向のうち少なくとも一方向に沿って変化するように設定されうる）。
注入ビーム２０２は、同一の（正）電荷を有する、水素イオンを含みうる。同一の電荷を有する粒子は互いに反発し合うことから、ビーム２０２はイオン源からの距離が離れるにつれて（位置Ａ）幅広になり、イオン源からの距離が短ければ狭くなる（位置Ｂ）。位置Ｂにおけるさらに集束した（狭い幅Ｗb）イオンビームは、位置Ａにおける集束の程度が低い（広い幅Ｗa）イオンビームよりも、ドナー半導体ウエハ１２０の局部を高度に加熱する。高温下では、水素イオンはこれら局部からさらに拡散し、他の領域と比較して水素イオンの割合が低いままになる。図６Ｂに示すように、これは、ドナー半導体ウエハ１２０の脆弱化薄片１２５において、水素（および核生成部位の密度）の横方向に不均一な分布を生じる結果となる。
核生成部位の密度における同様の空間的変動は、ビーム源の角度の調整または、イオンビーム２０２の視準を調整するための既知の機構の一部の取り込みによって達成して差し支えない。
核生成部位の密度における空間的変動の達成に適したさらなる技術は、２段階イオン注入工程の採用である。最初のイオン注入は、第２のイオン種を引き付ける効果を有するイオンを注入するために行われる。その後、第２のイオン種が注入される。第１のイオン種は、本明細書で上述のまたは後述する適切な技術のいずれかを用いて、空間的に不均一な方法で注入される。よって、第２のイオン種が注入され、第１の種の方へと移動する際に、得られた脆弱化薄片１２５は核生成部位の不均一な密度を示す。
例えば、第１のイオン種は、シリコンのドナー半導体ウエハ１２０に注入するためのケイ素イオンの使用など、ドナー半導体ウエハ１２０の材料に基づいていて差し支えない。このようなＳｉイオンは、水素イオンなどの第２のイオン種を捕捉する性質を有しうる。上述のように、Ｈイオンは、Ｓｉ原子などの一部の半導体原子と結合して、Ｓｉ−Ｈ結合を形成する。例として、シリコン・イントゥ・シリコン（silicon-into-silicon）注入は、その開示全体が参照することによって本明細書に援用される、米国特許第７，１４８，１２４号明細書に記載されるように当技術分野で既知の用量およびエネルギーで行って差し支えない。しかしながら、先行技術とは異なり、捕捉するイオン種の空間密度分布（この事例ではＳｉ）は、不均一である（例えば、ドナー半導体ウエハ１２０の一方のエッジで最大であり、反対のエッジでは最小である、または本明細書で論じた他のバリエーション）。次に、均一な分布となりうる、水素などの第２のイオン種が注入される。ドナー半導体ウエハ１２０の脆弱化薄片１２５に残る水素の量は、２つの因子に応じて決まるであろう：（１）第２のイオン種である水素を捕捉することができる部位の集中分布、および（２）利用可能な水素（注入された水素で注入用量から残っているもの）。
イオン種の不均一な空間分布は、同様の結果を達成するために、逆にしてもよいことに留意されたい。例えば、第１のイオン種を均一に注入した後、第２のイオン種を不均一に注入する。あるいは、両方の注入が空間的に不均一であってもよい。脆弱化薄片１２５内における第２のイオン種（例えば、水素）の不均一な分布は、水素の最高濃度の点、エッジまたは領域を生じ、これは、言い換えれば、亀裂が開始される最低温度の位置である。
この場合も、図２Ａ−２Ｂを参照すると、矢印Ａは、ドナー半導体ウエハ１２０からの剥離層１２２の分離の有向的および／または一時的に制御可能な特徴を示しており、ここで、脆弱化薄片１２５の１つの点、エッジ、および／または領域から他の点、エッジ、および／または領域に伝播する分離が、時間の関数として達成される。核生成部位の密度の空間的変動との関連で、ドナー半導体ウエハ１２０は、最高密度の点、エッジ、および／または領域から脆弱化薄片１２５における分離を開始するのに十分な温度にまで上昇される。シリコンにおける高濃度の水素は、３５０℃以下の温度で分離可能にするが、低濃度の水素を含むシリコンは４５０℃以上などの高温で分離することが分かった。ドナー半導体ウエハ１２０は、脆弱化薄片１２５にわたり、密度の空間的変動の関数として、さらなる分離を継続するのに十分な温度まで、実質的に有向的に脆弱化薄片１２５に沿って、上昇される。
さらなる詳細は、イオン注入Ｘ軸方向およびＹ軸方向の一方または両方から得られる脆弱化薄片１２５の深さの空間的変化の特定のパラメータに関連して提供される。これらの空間的変動を達成するために用いられる技術が何であれ、実質的に浅い深さは約２００〜３８０ｎｍであり、最大深さは約４００〜４２５ｎｍである。別の方法における変化から判断すると、最大深度と最小深度との差異は約５〜２００％でありうる。
本発明の１つ以上の態様によれば、脆弱化薄片１２５の深さは、イオン注入工程の間に、イオンビームのビーム角度を調整することによって空間的に変化しうる。実際、図６Ａ〜６Ｂに関して論じた方法は、脆弱化薄片１２５の深さの調整に対する適用性を有しうる（ビーム幅の関数としての温度変化の機構は、脆弱化薄片１２５の深さの変化が達成される理由であるとは考えられていないことに留意されたい）。
図６Ａおよび７Ａ〜７Ｂを参照すると、脆弱化薄片１２５の深さにおける空間的変動は、次のうち少なくとも１つを変化させることによって達成されうる：（１）傾斜角度Φ（図６Ａに関して図示し、説明した）；および（２）イオン注入ビーム２０２の方向軸に対するドナー半導体ウエハ１２０の縦軸Ｌoについてのひねり。傾斜および／またはひねりの調整は、ドナー半導体ウエハ１２０の格子構造を通るチャネリングの度合いを調整することによってなされ、ここで、これらのチャネルは、整列する傾向、および、イオンビーム２０２が注入面１２１上をスキャンする際に、イオンビーム２０２とは位置合わせされない傾向にある。チャネリングの度合いは空間的に変化することから、脆弱化薄片１２５の深さも変化する。
角度Φは約１〜１０度であって差し支えなく、ねじれ角は約１〜４５度でありうる。
先に推定したように、および、図７Ｃおよび７Ｄをさらに参照すると、注入深度は、傾斜が大きくなるにつれて小さくなる。比較的小さい角度（例えば０〜１０度）では、注入深度と傾斜の関係は、チャネリングに支配される。比較的より大きい角度では、余弦の効果が支配する。言い換えれば、得られた剥離膜の厚さは、本質的に注入角度の余弦に比例する。
代替として、または加えて、空間的変動工程は、イオンビーム２０２がドナー半導体ウエハ１２０の注入面１２１上をスキャンする際に、注入面１２１からの脆弱化薄片１２５の深さがドナー半導体ウエハ１２０にわたって空間的に変化するように、イオンビーム２０２のエネルギーレベルを変化させることを含みうる。
図７Ｂに示すように、上記技術は、結果として、ドナー半導体ウエハ１２０の脆弱化薄片脆弱化薄片（または注入深度）の横方向に不均一な深さを生じる。
ドナー半導体ウエハ２０２の傾斜の調整に関連して、空間的変動を達成するために利用されうるさらなるパラメータは、イオン堆積分布（または散らばり）の幅である。図８Ａに示すように、脆弱化薄片１２５を通じたイオン分布の幅（上下）は、ドナー半導体ウエハ１２０の傾斜角度（またはさらに一般にはビーム角度）の関数として変化する。よって、傾斜角を変化させることによって、空間的に変化する分布幅が脆弱化薄片１２５において達成されうる（図８Ｂに示す）。動作のいずれかの理論に限定されることは意図しないが、脆弱化薄片１２５のより狭い分布幅を有する部分は、脆弱化薄片１２５のより広い分布幅を有する部分よりも低い温度で分離されると考えられる。よって、ドナー半導体ウエハ１２０からの剥離層１２２の分離の有向的および／または一時的に制御可能な特徴は、脆弱化薄片１２５の１つの点、エッジ、および／または領域から他の点、エッジ、および／または領域へと伝播する分離が時間および温度の関数として達成されうることであると考えられる。
図８Ｃを参照すると、散らばりにおける傾斜の効果に関する追加のデータは、この場合も、注入プロファイルの幅にある影響を与える。図８Ｃに示す両方の注入に使用する用量は同一である。ピークＨ濃度は異なるが、両方の注入は剥離する。よって、±０．１度と±３度の傾斜変化の差異は、散らばりについて有意である。
図９Ａ〜９Ｄを参照すると、脆弱化薄片１２５の深さの空間的変化についての別の技術は、注入面１２１からの脆弱化薄片１２５の深さがドナー半導体ウエハ１２０にわたり空間的に変化するように、ドナー半導体ウエハ１２０を、注入後の材料除去工程に供することを含む。図９Ａに示すように、ドナー半導体ウエハ１２０は、幾つかの決定性の研磨工程またはプラズマ支援化学エッチング（ＰＡＣＥ）に供されうる。これらの技術は、研磨段階で除去される材料の量の現場制御を可能にする。反応性イオン・エッチング（ＲＩＥ）、化学機械研磨（ＣＭＰ）、および湿式化学エッチングを含めた他の方法もまた、定期的かつ再現可能な、露出表面からの不均一な材料の除去を有しうる。これらまたは他の技術の１つ以上を用いて、図３Ａ、４Ａ、４Ｂ、４Ｃ、およびその他に示される任意のものなど、注入面１２１からの脆弱化薄片１２５の深さにおけるわずかな変化を取り込んでもよい。材料の除去前のイオン注入工程は、空間的に均一であっても不均一であってもよい。
図９Ｂおよび９Ｃを参照すると、空間的変動工程は、イオンビーム２０２が注入面１２１上をスキャンする際に、イオンの浸透がさまざまな程度に妨げられるように、空間的に不均一な方法で、ドナー半導体ウエハ１２０の注入面１２１上でマスク２２０Ａまたは２２０Ｂを使用することを含みうる。マスキングフィルム２２０としては、二酸化ケイ素、フォトレジストなどの有機ポリマー、および他のものが挙げられる。可能な堆積技術としては、プラズマ化学気相成長法（ＰＥＣＶＤ）、スピンコーティング、ポリジメチルシロキサン（ＰＤＭＳ）スタンピングなどが挙げられる。マスキングフィルム２２０の厚さは、対象とする脆弱化薄片１２５の深さ以下でありうる。イオンが注入される深さは、付随的なイオンのエネルギーによって決定されることから、マスク２２０の妨害作用は、ドナー半導体ウエハ１２０において、主として注入したイオン種における深さの空間変調となる。堆積したマスク２２０の特徴に応じて、所望の特徴は、イオン通路への長さの追加、チャネリングの度合いを変化させるためのイオンの散乱、または他の現象によって達成されうる。
図９Ｄに示すように（脆弱化薄片１２５のすべてのエッジでは深度が浅く、その中心に向かって深度が深くなるように図示されている）、基板１０２への結合後、または結合の間に、ドナー半導体ウエハ１２０は、最小深度の点、エッジ、および／または領域から脆弱化薄片１２５における分離を開始するのに十分な温度に上昇される。ドナー半導体ウエハ１２０は、最小深度から最大深度までの深さの空間的変動の関数として、さらなる分離を継続するのに十分な温度まで、実質的に有向的に脆弱化薄片１２５に沿って、上昇される。
図１０Ａ〜１０Ｄおよび１１を参照すると、空間的変動工程は、注入面１２１を通じて、好ましくは脆弱化薄片１２５を貫通して、少なくとも脆弱化薄片１２５に１つ以上の止まり穴２３０を開けることを含みうる（図１０Ｂ）。本発明を動作のいずれかの理論に限定することは意図しないが、基板１０２に結合する間または後で（図１０Ｃ）、ドナー半導体ウエハ１２０の高温への上昇は、個のような穴のない位置における分離の前に、止まり穴２３０において分離を開始する（図１０Ｄ）と考えられる。図１１に示すように、注入面１２１を通って多くの止まり穴２３０を開けることで、これらの穴の不均一な空間分布を生じうる。よって、実質的に脆弱化薄片１２５に沿って分離を開始および継続するのに十分な温度へのドナー半導体ウエハ１２０の上昇は、最高濃度から最小濃度まで、多くの止まり穴２３０の分布の関数として、有向的に達成されうる。
図１２Ａ〜１２Ｂを参照すると、空間的変動工程は、脆弱化薄片１２５全体にわたる各空間的位置における核生成部位の密度または温度がドナー半導体ウエハ１２０にわたって空間的に変化するように、ドナー半導体ウエハ１２０を不均一な時間−温度プロファイルに供することを含みうる。例えば、図１２Ａに示す温度勾配は、ウエハ１２０の右側と比べて左側により高い温度を印加する。この温度勾配は、基板１０２への結合する前に、または結合の間にin-situで適用されうる。経時的に、処理時間が所定の処理温度での分離閾値未満に保たれる場合、欠陥部位の核生成およびそこのガス圧のうち少なくとも１つが、温度勾配の関数として、ウエハ１２０にわたり空間的に、さまざまな度合いで、脆弱化薄片１２５全体にわたって増加する（図１２Ｂ参照）。所定の処理温度についての分離閾値時間は、分離閾値時間が処理温度の逆数に指数関数的に比例する、アレニウスの関係に従って予想される。対象とするパラメータは、処理温度における、処理時間の分離閾値時間に対する比である。本明細書で述べた、前述の空間変化パラメータプロファイル、または別の望ましいパラメータプロファイルは、処理時間−分離時間比プロファイルを調製することによって達成されうる。よって、ドナー半導体ウエハ１２０を、最大処理時間−分離時間比の点、エッジ、および／または領域から、脆弱化薄片における分離を開始するのに十分な温度１２５まで上昇させる。図示する例では、最大処理時間−分離時間比はウエハ１２０の左側に示されている。次に、ドナー半導体ウエハ１２０を、最大処理時間−分離時間比から最短処理時間−分離時間比まで、変動時間−温度プロファイルの関数として、実質的に脆弱化薄片１２５に沿って有向的に、さらに分離を継続するのに十分な温度まで上昇させる。材料の特徴および、イオン種、用量、および注入する深さを含めた他の因子に応じて、実質的に高い処理時間−分離時間比は約０．９〜０．５であり、最小の処理時間−分離時間比は約０〜０．５である。
空間的に変化する時間−温度プロファイルを達成するために、結合前に、または結合の間にin-situで、さまざまな機構が用いられうる。例えば、１つ以上の空間的に不均一な伝導性の、対流的な、または放射加熱技術（ホットプレート、レーザー照射、可視／赤外線ランプ、または他のもの）を用いて、ドナー半導体ウエハ１２０を加熱して差し支えない。制御時間／温度勾配は、望ましいプロファイルのいずれかを達成するために、直接的または間接的な熱的接触（伝導）によって達成されうる。ホットプレート要素のアドレス可能な２次元配列を用いて、コンピューター制御またはプログラミングに基づいたさまざまなプロファイルを達成して差し支えない。例えば、急速な熱焼きなまし（放射）に用いられるようなランプを用いた限局的な赤外線放射を使用して差し支えなく、および／または、可視または近赤外線レーザー照射を、限局的かつ空間的に不均一な加熱（放射）を提供するために使用してもよい。あるいは、直接接触（伝導性）、または気体または流体の噴流（伝導性／対流的）など、空間的に不均一な冷却機構の任意の手段および用途を通じた均一または不均一な温度プロファイルの適用を、所望の時間−温度勾配を達成するために用いてもよい。
この場合も、これらの加熱／冷却技術を結合前またはin-situで使用して差し支えない。in-situの接合技術に関連して、例えば、参照することによってその完全な開示が本明細書に援用される、高温陽極接合装置（HIGH TEMPERATURE ANODIC BONDING APPARATUS）という発明の名称の米国特許出願第１１／４１７，４４５号明細書に記載される接合装置は、本発明に従って使用するように適合されうる。接合装置において熱放射損失の管理が制御され、よって、接合装置の周囲の赤外線反射要素の取り込みを通じて時間−温度勾配を達成して、放射損失を最小限に抑え、エッジ温度を最大化するために、利用されうる。反対に、接合装置における熱放射損失の管理は、放射損失を最大化し、エッジ温度を最低限に抑えるために、冷却した赤外吸収体の組み込みを通じて制御されうる。上記テーマにおける多くのバリエーションを使用して、所望の時間−温度勾配を達成して差し支えない。
本発明を、特定の実施の形態に関連して説明してきたが、これらの実施の形態は、単に、本発明の原理および用途の例証に過ぎないことが理解されるべきである。したがって、例証する実施の形態には多くの変更がなされうること、および、本発明の精神および範囲から逸脱することなく、添付の特許請求の範囲によって定義されるような他の配置が考え出されるであろうことが理解されるべきである。

Claims (4)

  1. 半導体・オン・インシュレータ（ＳＯＩ）構造の形成方法であって、
    ドナー半導体ウエハの注入面をイオン注入工程に供し、断面に脆弱化薄片を生成してドナー半導体ウエハの剥離層を画成し、
    前記イオン注入工程から得られた核生成部位の最高密度の点、エッジ、および／または領域が、前記ドナー半導体ウエハのエッジの全体にわたり、前記核生成部位の密度が、ＸおよびＹ軸方向のうち少なくとも一方向における前記脆弱化薄片にわたって空間的に変化するように、前記イオン注入工程の前、間、または後で、前記ドナー半導体ウエハを空間的変動工程に供する各工程を有し、
    前記核生成部位の最高局所密度が、前記脆弱な薄片における５×１０ 5 部位／ｃｍ 2 となる第１の領域に存在し、
    前記核生成部位の最低密度が、前記脆弱な薄片における５×１０ 4 部位／ｃｍ 2 となる第２の領域に存在し、
    前記第２の領域が、ＸおよびＹ軸のうち少なくとも一方における前記第１の領域から間隔をあけ、
    前記核生成部位の密度が、前記第１の領域から前記第２の領域へ向けて減少することを特徴とする方法。
  2. 前記脆弱化薄片の第１の領域における前記核生成部位の最高密度と、前記脆弱化薄片の第２の領域における前記核生成部位の最低密度との間に１０倍の差があることを特徴とする請求項１記載の方法。
  3. 前記核生成部位の最高密度の点、エッジ、および／または領域から、前記脆弱化薄片の分離を開始するのに十分な温度まで、前記ドナー半導体ウエハを上昇させる工程をさらに有してなることを特徴とする請求項１または２記載の方法。
  4. 最高密度から最低密度まで、前記核生成部位の密度変化の関数として、実質的に、有向的に脆弱化薄片に沿って、分離を継続するのに十分なさらなる温度まで、前記ドナー半導体ウエハを上昇させる工程をさらに有してなることを特徴とする請求項３記載の方法。
JP2011534755A 2008-10-30 2009-10-29 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置 Expired - Fee Related JP5650653B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/290,384 2008-10-30
US12/290,362 2008-10-30
US12/290,384 US8003491B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US12/290,362 US7816225B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
PCT/US2009/062531 WO2010059367A2 (en) 2008-10-30 2009-10-29 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation

Publications (3)

Publication Number Publication Date
JP2012507870A JP2012507870A (ja) 2012-03-29
JP2012507870A5 JP2012507870A5 (ja) 2012-12-20
JP5650653B2 true JP5650653B2 (ja) 2015-01-07

Family

ID=41559616

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011534755A Expired - Fee Related JP5650653B2 (ja) 2008-10-30 2009-10-29 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置
JP2011534746A Expired - Fee Related JP5650652B2 (ja) 2008-10-30 2009-10-29 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011534746A Expired - Fee Related JP5650652B2 (ja) 2008-10-30 2009-10-29 有向表面剥離を用いる絶縁体上半導体構造作成方法及び装置

Country Status (6)

Country Link
EP (2) EP2359400A2 (ja)
JP (2) JP5650653B2 (ja)
KR (2) KR101568898B1 (ja)
CN (2) CN102203934B (ja)
TW (2) TWI451534B (ja)
WO (2) WO2010059361A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
CN111834205B (zh) * 2020-07-07 2021-12-28 中国科学院上海微系统与信息技术研究所 一种异质半导体薄膜及其制备方法
CN114975765A (zh) * 2022-07-19 2022-08-30 济南晶正电子科技有限公司 复合单晶压电薄膜及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
US20010007790A1 (en) * 1998-06-23 2001-07-12 Henley Francois J. Pre-semiconductor process implant and post-process film separation
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
FR2847077B1 (fr) * 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2006324051A (ja) * 2005-05-17 2006-11-30 Nissin Ion Equipment Co Ltd 荷電粒子ビーム照射方法および装置
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator

Also Published As

Publication number Publication date
CN102203934A (zh) 2011-09-28
WO2010059367A2 (en) 2010-05-27
JP2012507868A (ja) 2012-03-29
JP5650652B2 (ja) 2015-01-07
WO2010059361A2 (en) 2010-05-27
KR20110081318A (ko) 2011-07-13
TWI430338B (zh) 2014-03-11
JP2012507870A (ja) 2012-03-29
WO2010059367A3 (en) 2010-08-05
CN102203934B (zh) 2014-02-12
WO2010059361A3 (en) 2010-08-12
CN102203933B (zh) 2015-12-02
TW201030815A (en) 2010-08-16
EP2359400A2 (en) 2011-08-24
KR20110081881A (ko) 2011-07-14
TW201036112A (en) 2010-10-01
EP2356676A2 (en) 2011-08-17
KR101568898B1 (ko) 2015-11-12
TWI451534B (zh) 2014-09-01
CN102203933A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
US8338269B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
KR101134485B1 (ko) 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
EP2019418A2 (en) Method and structure using selected implant angles for manufacturing free standing films of materials
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
JP2009529800A (ja) エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
JP5650653B2 (ja) 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置
JP2010539696A (ja) 層転写により構造を製造する方法
JP2012507870A5 (ja)
JP2008244435A (ja) 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造
US8003491B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US7799651B2 (en) Method of treating interface defects in a substrate
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
US8258043B2 (en) Manufacturing method of thin film semiconductor substrate
Direction c12) United States Patent
KR20030076627A (ko) Ｓｏｉ 재료의 제조 방법
Huang et al. A nano-thick SOI fabrication method
JP2005217191A (ja) 貼り合わせ基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141113

R150 Certificate of patent or registration of utility model

Ref document number: 5650653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees