JP4977999B2 - 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 - Google Patents

貼合せ基板の製造方法及びその方法で製造された貼合せ基板 Download PDF

Info

Publication number
JP4977999B2
JP4977999B2 JP2005335118A JP2005335118A JP4977999B2 JP 4977999 B2 JP4977999 B2 JP 4977999B2 JP 2005335118 A JP2005335118 A JP 2005335118A JP 2005335118 A JP2005335118 A JP 2005335118A JP 4977999 B2 JP4977999 B2 JP 4977999B2
Authority
JP
Japan
Prior art keywords
oxide film
active layer
substrate
soi
bonded substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005335118A
Other languages
English (en)
Other versions
JP2007142229A (ja
Inventor
昭彦 遠藤
辰己 草場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005335118A priority Critical patent/JP4977999B2/ja
Priority to EP06022406.0A priority patent/EP1788621B1/en
Priority to KR1020060111536A priority patent/KR100841349B1/ko
Priority to US11/562,162 priority patent/US7442623B2/en
Publication of JP2007142229A publication Critical patent/JP2007142229A/ja
Application granted granted Critical
Publication of JP4977999B2 publication Critical patent/JP4977999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • B08B3/08Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0035Cleaning by methods not provided for in a single other subclass or a single group in this subclass by radiant energy, e.g. UV, laser, light beam or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、第1半導体基板を酸化膜を介して、又は介することなく第2半導体基板に貼合せて貼合せ基板を製造する方法に関する。更に詳しくは、半導体基板としてシリコン基板を用いた場合に、SOI(Silicon On Insulator)基板を製造するのに適した方法に関するものである。
従来、貼合せ基板の製造方法として、SOI層となる第1シリコン基板を酸化膜を介して支持基板となる第2シリコン基板に密着させる貼合せ法を用いた貼合せ基板の製造方法が知られている。貼合せ基板の製造方法には、スマートカット法とも称されるイオン注入分離法とGB法(Grind Back)等がある。
上記イオン注入分離法は、水素イオン又は希ガスイオンを注入した第1シリコン基板を酸化膜を介して第2シリコン基板と貼合せて積層体を形成し、この積層体を熱処理炉で所定の温度に保持して第1シリコン基板をイオン注入領域において分離することにより、第2シリコン基板上に酸化膜を介してSOI層が形成されたSOI基板を得る製造方法である。
一方、GB法は、第1シリコン基板を酸化膜を介して第2シリコン基板に貼合せて積層体を形成し、この積層体を熱処理して結合させた後、第2シリコン基板と接していない第1シリコン基板の主面側から第1シリコン基板を研磨して薄膜化することにより、第2シリコン基板上に酸化膜を介してSOI層が形成されたSOI基板を得る製造方法である。
しかし、上記イオン注入分離法により製造されたSOI基板では、劈開面であるSOI層の表面粗さ(ラフネス)が大きくなり、SOI層上部に分離による結晶欠陥層が存在してしまう問題点があった。また、上記GB法により製造されたSOI基板では、SOI層全体における面内膜厚が不均一になる問題があった。
これらの点を解消するために、PACE法(Plasma Assisted Chemical Etching)と呼ばれる気相エッチング法を用いたSOI基板の製造方法(例えば、特許文献1参照。)が開示されている。
上記特許文献1に記載されたPACE法とは、SOI基板を挟んで上下に配置された一対の電極と、これらの電極間に高周波を印加する高周波電源と、一方の電極にSOI基板に対向して設けられSOI基板上を自在に走行可能な空洞とを備え、この空洞内にプラズマを局在化して発生させてこのプラズマによりSOI層をエッチングする方法である。このPACE法を用いてSOI層をエッチングするには、先ずSOI基板上のSOI層の厚さ分布を測定し、次にこの厚さ分布に応じて空洞の走行速度を制御する。これによりSOI層のプラズマに暴露される時間が制御されるので、SOI層表面の結晶欠陥層を除去しつつ、SOI層の厚さを均一化できるようになっている。
特開平11−102848号公報(請求項1、段落[0016]、段落[0021]、段落[0030]図2)
上記従来の特許文献1に示されたSOI基板の製造方法では、SF6、CF4、Ar、H2等の気相エッチングによる処理に用いる反応性ガス又は不活性ガスが、厚さ1〜3nmという非常に薄い自然酸化膜(SiO2膜)であってもエッチングすることができないため、上記気相エッチングによる処理の前処理にフッ酸洗浄を行う必要がある。
しかし、このフッ酸洗浄後に気相エッチングによる処理を行った場合でもSOI層表面に微小突起が発生してしまう不具合があった。この微小突起をAFM(Atomic Force Microscope:原子間力顕微鏡)等により観察すると、1×106〜1×107個/cm2程度存在する。図4にその一例を示す。具体的には、図3(a)〜(d)に示すように、第1シリコン基板1を第2シリコン基板2と酸化膜1aを介して貼り合せて積層体3を形成し、この第1シリコン基板1を薄膜化して活性層1bを形成した後では、図3(e)〜(g)に示すように、SOI層1b表面上に付着した有機物4が、フッ酸洗浄により自然酸化膜5を除去するときのマスクとなって、自然酸化膜5が上記有機物4の付着した部分に残り、この部分的な自然酸化膜5が気相エッチングによりSOI層1bをエッチングするときのマスクとなって、上記有機物4及び自然酸化膜5に覆われた微小部分のSOI層1bがエッチングされず残存して突起6になるものと考えられる。この微小突起6の高さは5〜100nm、サイズは0.1〜1μm程度と小さいけれども、SOI層1bの厚さが0.1μm以下と薄い薄膜SOI基板7では無視できなくなる問題点があった。
この微小突起を低減するためにフッ酸洗浄の時間を長くしたり(例えば30分間)、或いは高濃度のフッ酸水溶液(例えば濃度50%)を使用する方法が考えられるけれども、これらの方法では、SOI基板の周面に露出した埋込み酸化膜が溶解して、SOI層周縁部が庇状になるため、後の熱処理等の工程でこのSOI層の庇状の部分が割れてSOI層表面に付着することにより、パーティクル(以下、割れパーティクルという。)が発生するおそれがあった。
本発明の目的は、活性層表面に微小突起や割れパーティクルが発生するのを抑制するとともに、活性層表面を平坦化し、これにより高品質の貼合せ基板を得る、貼合せ基板の製造方法及びその方法で製造された貼合せ基板を提供することにある。
請求項1に係る発明は、図1に示すように、活性層となる第1半導体基板11を酸化膜11aを介して、又は図示しないが、介することなく支持基板となる第2半導体基板12に重ね合せて積層体13を形成した後に、この第1半導体基板11を薄膜化して活性層11bを形成し、更に活性層11b表面を気相エッチングにより平坦化する貼合せ基板の製造方法の改良方法である。
その特徴ある構成は、上記気相エッチングによる活性層表面の平坦化は、SF 6 又はCF 4 の反応性ガスのプラズマ又はラジカル、或いはAr及びH 2 の混合ガス、CF 4 及びO 2 の混合ガス又はO 2 の単独ガスのプラズマを用いて行われ、第1半導体基板11を薄膜化した後であって気相エッチングにより活性層11b表面を平坦化する前に、活性層11b表面に付着する有機物14を除去する工程と、有機物14を除去した後に上記活性層11b表面に生成された自然酸化膜15をフッ酸水溶液を用いた洗浄により除去する工程とを更に含むところにある。
この請求項1に記載された貼合せ基板では、活性層11b表面に形成されかつ気相エッチングガスのマスクとなっていた自然酸化膜15を除去する前に、自然酸化膜15上に点在する有機物14を除去する。これにより有機物14が自然酸化膜除去時のマスクとならずに、活性層11b表面の自然酸化膜15をほぼ完全に除去することができるので、気相エッチング時に活性層11b表面に微小突起を発生させることなく活性層11b表面を平坦化できる。
請求項2に係る発明は、請求項1に係る発明であって、更に図1に示すように、有機物14の除去が、溶存オゾン水又は硫酸を用いた洗浄により、或いは酸素ガスのプラズマ又は酸素ガスのラジカルを用いた処理により行われる貼合せ基板の製造方法である。
この請求項2に記載された貼合せ基板の製造方法では、活性層11b表面に付着する有機物14を除去するために溶存オゾン水を用いると、炭素原子の二重結合(C=C)或いは炭素原子の三重結合(C≡C)をもつ化合物である有機物14と溶存オゾン水に溶け込んでいる酸化剤の性質をもつオゾンO3が接触するので、オゾンによる有機物の酸化・分解作用にて、有機物14がCO2とH2OとO2と残渣に分解され、殆んど全て気化する。
また、有機物14を除去するために硫酸を用いると、有機物14が硫酸水溶液中の硫酸と接触するので、硫酸による有機物の酸化・分解作用にて、有機物14がCO2とH2OとO2と残渣に分解され、殆んど全て気化する。
また、有機物14を除去するために酸素ガスのプラズマを用いると、酸素ガスのプラズマ中の電子イオンを、プラズマ電位と浮遊電位の差によって加速させ、この電子イオンを活性層11b表面に付着している有機物14に衝突させて、有機物14を物理的に分解する。
更に、有機物14を除去するために酸素ガスのラジカルを用いると、有機物14が酸素ガスの中性イオンであるラジカルと接触し、酸素ガスのラジカルによる有機物の酸化・分解作用にて、CO2とH2OとO2と残渣に分解され、殆んど全て気化する。
上記の方法により活性層11b表面に付着した有機物14を殆んど全て除去したので、後の自然酸化膜15の除去工程において、活性層11b表面に自然酸化膜15が点在して残ることがないので、微小突起の発生を抑制できる。
請求項3に係る発明は、請求項1に係る発明であって、更に図1に示すように、自然酸化膜15の除去が、濃度0.5〜10%のフッ酸水溶液と活性層11b表面とを0.5〜10分間接触させて洗浄することにより行われる貼合せ基板の製造方法である。
この請求項3に記載された貼合せ基板の製造方法では、有機物14を除去した後に活性層11b表面に生成された自然酸化膜15を除去するために、貼合せ基板10をフッ酸により洗浄したので、活性層11b表面の自然酸化膜(SiO2膜)15がフッ酸(HF)と反応してH2OとSiF4とになり、活性層11b表面の自然酸化膜15の殆んど全てが気化する。これにより後の気相エッチング工程においてエッチングガスのマスクとなる部分が殆んど無くなるため、微小突起の発生を抑制できる。
求項に係る発明は、請求項1に係る発明であって、更に図1に示すように、第1半導体基板11を薄膜化することによる活性層11bの形成が、酸化膜11aの形成された第1半導体基板11にイオン注入して、この第1半導体基板11内部にイオン注入領域11cを形成した後、第1半導体基板11を酸化膜11aを介して第2半導体基板12に重ね合せることにより積層体13を形成し、更にこの積層体13をイオン注入領域11cで分離することにより行われることを特徴とする。
この請求項に記載された貼合せ基板の製造方法では、積層体13をイオン注入領域11cで分離したときに静電気が発生し、この静電気により浮遊有機物14が活性層11b表面に付着するけれども、この有機物14は有機物除去工程により殆んど全て除去されるので、その後の自然酸化膜除去工程で活性層11b表面に自然酸化膜15が点在して残ることはない。これにより活性層11b表面への微小突起の発生を抑制できる。
請求項に係る発明は、請求項1に係る発明であって、更に図2に示すように、第1半導体基板11を薄膜化することによる活性層11bの形成が、第1半導体基板11を酸化膜11aを介して第2半導体基板12に重ね合せることにより積層体13を形成し、この積層体13を熱処理して貼合せた後、第1半導体基板を所定の厚さに研磨することにより行われることを特徴とする。
この請求項に記載された貼合せ基板の製造方法では、積層体13の第1半導体基板11を研磨したときに、研磨後の洗浄等により浮遊有機物14が活性層11b表面に付着するけれども、この有機物14は有機物除去工程により殆んど全て除去されるので、その後の自然酸化膜除去工程で活性層11b表面に自然酸化膜15が点在して残ることはない。これにより活性層11b表面への微小突起の発生を抑制できる。
請求項に係る発明は、上記請求項1ないしのいずれか1項に記載の方法で製造された貼合せ基板である。
この請求項に記載された貼合せ基板は、その活性層11b表面における微小突起や、割れパーティクルの発生が抑制されたものとなる。
以上述べたように、本発明によれば、第1半導体基板を薄膜化した後であって気相エッチングにより活性層表面を平坦化する前に、上記活性層表面に付着する有機物を除去し、上記有機物を除去した後に上記活性層表面に生成された自然酸化膜を除去したので、有機物が自然酸化膜除去時のマスクとならずに、活性層表面の自然酸化膜をほぼ完全に除去できる。この結果、活性層表面に微小突起を発生させずに、気相エッチングにより活性層表面を平坦化することができる。
また溶存オゾン水又は硫酸を用いた洗浄、或いは酸素ガスのプラズマ又はラジカルを用いた処理により有機物を除去すれば、基板周面の露出する埋込み酸化膜が溶解しないので、基板周面近傍の活性層周縁部が庇状にならず、活性層表面に割れパーティクルが発生することはない。
更に濃度0.5〜10%と比較的低い濃度のフッ酸水溶液に0.5〜10分間と比較的短時間接触して自然酸化膜を除去すれば、従来の50%以上の高濃度のフッ酸水溶液又は30分以上の長時間による処理と異なり、基板周面に露出する活性層がフッ酸で溶解しないので、基板周面近傍の活性層周縁部が庇状にならず、活性層表面に割れパーティクルが発生することはない。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
<第1の実施の形態>
図1に示すように、本発明の貼合せSOI基板の製造方法は、SOI層11bとなる第1シリコン基板11の表面に酸化膜11aを形成する酸化膜形成工程と、この第1シリコン基板11にイオンを注入して第1シリコン基板11の内部にイオン注入領域11cを形成するイオン注入工程(図1(a))と、その第1シリコン基板11を支持基板となる第2シリコン基板12に重ね合せることにより積層体13を形成する積層体形成工程(図1(c))と、第1シリコン基板11をイオン注入領域11cで分離して第2シリコン基板12上に酸化膜11aを介して薄膜の単結晶シリコンからなるSOI層11bを形成するSOI層形成工程(図1(d)及び(e))と、このSOI層11b表面に付着した有機物14を除去する工程(図1(e)及び(f))と、そのSOI層11b表面に生成された自然酸化膜15を除去する工程(図1(f)及び(g))と、気相エッチングによりSOI層11b表面をエッチング処理する工程(図1(g)及び(h))とを含む。
このように構成されたSOI基板の製造方法を説明する。
(A) 酸化膜形成工程及びイオン注入工程
第1シリコン基板11はチョクラルスキー法で製造される。先ず単結晶シリコンからなる第1シリコン基板11を900℃以上の高温で熱酸化することにより、この基板11表面全体に絶縁膜である酸化膜(SiO2膜)11aを形成する。上記酸化膜11aの厚さは50〜300nm、好ましくは100〜200nmに形成される。これは高温の結合熱処理時に酸化膜11aを流動させて貼合せ面のボイドを消滅させるためである。ここで、酸化膜11aの厚さを50〜300nmの範囲に限定したのは、50nm未満では高温の結合熱処理においてボイドが消滅しにくく貼合せ歩留まりが低下するからであり、300nmを越えると酸化膜11aの均一性がデバイス要求より劣化し、また通常のイオン注入機の加速電圧では酸化膜11aを介してのイオン注入の深さが不十分なために必要なSOI層11bの膜厚(20〜100nm)が得られないからである。この全面に酸化膜11aが形成された第1シリコン基板11に第1主面11d側から、水素分子イオン(H2 +)を2.5×1016/cm2〜1.0×1017/cm2のドーズ量で、又は水素ガスイオンである水素イオン(H+)を5.0×1016/cm2〜2.0×1017/cm2のドーズ量及び20〜80keVの加速エネルギでイオン注入する(図1(a))。ここで、水素ガスイオン(H+)のドーズ量を5.0×1016/cm2〜2.0×1017/cm2の範囲に限定したのは、5.0×1016/cm2未満では劈開できず、2.0×1017/cm2を越えると水素イオン注入時に第1シリコン基板11表面の自己剥離が発生しパーティクルが発生し易くなるからである。なお、水素分子イオン(H2 +)の場合には、水素ガスイオン(H+)の場合の約1/2倍の注入量が必要である。また加速エネルギを20〜80keVの範囲に限定したのは、20keV未満では後工程の気相エッチングによるSOI層11b表面の結晶欠陥層の除去工程や、SOI層11b表面の平坦化工程で比較的多くのSOI層11bが除去されて所定の厚さのSOI層11bを確保できず、80keVを越えると特殊なイオン注入装置が必要になるからである。このイオン注入領域11cは水素分子イオン又は水素ガスイオンの注入により第1シリコン基板11内部に酸化膜11aと平行に形成される、即ち第1主面11dと平行に形成される。また上記イオン注入領域11cの厚さは200〜1200nm、好ましくは500〜700nmに設定される。ここで、イオン注入領域11cの厚さを200〜1200nmに限定したのは、200nm未満では分離熱処理後に欠陥が発生し易くなり、1200nmを越えると通常のイオン注入ではそれ以上の深さで注入できないからである。なお、上記酸化膜11aを熱酸化ではなくCVD法により第1シリコン基板11の表面にのみ形成してもよい。また、酸化膜は第1シリコン基板ではなく第2シリコン基板に形成してもよい。
(B) 積層体形成工程及びSOI層形成工程
上記第1シリコン基板11と同一表面積を有する単結晶シリコンからなる第2シリコン基板12を用意し(図1(b))、両基板11,12をRCA法により洗浄した後、第2シリコン基板12上に第1シリコン基板11を酸化膜11aを介して室温で重ね合せて積層体13を形成する(図1(c))。このとき第1シリコン基板11の第1主面11d側の酸化膜11aが第2シリコン基板12に接するように重ね合せる。
上記積層体13を炉に入れて450〜800℃、好ましくは500〜700℃に1〜30分間、好ましくは10〜30分間保持して分離熱処理を行う。ここで、熱処理温度を450℃以上に限定したのは、450℃未満ではイオン注入領域11cで分離できないからである。なお、上記分離熱処理時の炉内雰囲気はN2(窒素)ガス、Ar(アルゴン)ガス等の不活性ガス雰囲気である。これにより活性層用第1シリコン基板11が水素イオン注入ピーク位置に相当するイオン注入領域11cのところで割れて、上部の厚肉部11eと下部の薄いSOI層11bに分離する(図1(d))。下部のSOI層11bは酸化膜11aを介して第2シリコン基板12に密着しSOI基板10となる(図1(e))。
(C) 有機物除去工程
次に上記SOI基板10を溶存オゾン水又は硫酸を用いて洗浄し、或いは酸素ガスのプラズマ又はラジカルを用いてエッチング処理を行い、SOI基板10のSOI層11b表面に付着した有機物14を除去する。(図1(e)及び(f))。
溶存オゾン水を用いた洗浄では、濃度5〜30ppm、好ましくは8〜20ppmの溶存オゾン水に、1〜10分、好ましくは4〜10分浸漬する。ここで、オゾン濃度を5〜30ppmの範囲に限定したのは、5ppm未満ではSOI層11b表面に付着した有機物14を除去しきれないという不具合があり、30ppmを越えると濃度が安定しにくいという不具合があるからである。また浸漬時間を1〜10分程度としたのは、1分未満ではSOI層11b表面に付着した有機物14を除去しきれないという不具合があり、10分を越えても除去効果に大きな違いは見られず、洗浄コストが高くなるという不具合があるからである。
硫酸+過酸化水素を用いた洗浄では、硫酸濃度60〜90%、好ましくは80%の硫酸水溶液に、1〜10分、好ましくは5〜10分浸漬する。ここで、硫酸濃度を60〜90%の範囲に限定したのは、60%未満ではSOI層11b表面に付着した有機物14を除去しきれないという不具合があり、90%を越えると硫酸+過酸化水素間での反応が鈍くなり、SOI層11b表面に付着した有機物14を除去しきれないという不具合があるからである。また浸漬時間を1〜10分程度としたのは、1分未満ではSOI層11b表面に付着した有機物14を除去しきれないという不具合があり、10分を越えても除去効果に大きな違いは見られず、洗浄コストが高くなるという不具合があるからである。
酸素ガスのプラズマを用いたエッチング処理では、アッシャー装置により気相中で有機物14を酸素ガスのプラズマ(酸素の反応性イオン)と反応させて有機物14を灰化させる。このアッシャー装置は、円筒型の石英製反応室の中に圧力10〜100Paの酸素ガスを流し、2.45GHzで3KWの高周波電圧を印加して低温、低電離のプラズマを生成するように構成される。またアッシャー装置の電極構造は石英管の周りに2枚の電極板を配置するか、或いは石英管の周りにコイル状の電極を巻いた構造になっている。SOI基板10はアッシャー装置内に電気的浮遊状態に置かれ、プラズマ中のイオンがプラズマ電位と浮遊電位の差によって加速されて入射するけれども、この電位差は数十Vと小さいため、エッチングは主にランダムな速度成分を持ったラジカルにより等方的に進行する。
酸素ガスのラジカルを用いたエッチング処理では、上記円筒型の石英製反応室内にアルミ製エッチトンネルを配置した点を除き、上記酸素ガスのプラズマを用いたエッチング処理と同様に処理される。エッチトンネルを配置することにより、プラズマが外部電極とエッチトンネルとの間で発生し、中性の反応性ラジカルのみが上記エッチトンネルを通ってSOI基板10と反応し等方的にエッチングが進行する。上記酸素ガスのプラズマを用いたエッチングはメインエッチャントである酸素の反応性イオンによりSOI層11b表面に物理的なダメージを与えてしまうのに対し、上記酸素ガスのラジカルを用いたエッチングは化学的反応によるエッチングであるため、SOI層11b表面にダメージを与えないという利点がある。
なお、酸素ガスのプラズマ又はラジカルを用いたエッチングはドライ式であるため、アッシャー装置ではなく気相エッチング装置を用いることもできる。
(D) 自然酸化膜除去工程
上記有機物除去工程でSOI基板10のSOI層11b表面に付着した有機物14を除去した後、フッ酸を用いてSOI基板10のSOI層11b表面に生じた厚さ1nm程度のSiO2からなる自然酸化膜15を除去する(図1(f)及び(g))。SOI基板10を濃度0.5〜10%、好ましくは1〜5%のフッ酸(フッ化水素酸)水溶液に0.5〜10分間、好ましくは0.5〜5分間浸漬し、SOI基板10を洗浄する。フッ酸濃度を0.5〜10%の範囲に限定したのは、0.5%未満ではSOI層11b表面に生じた自然酸化膜15を除去しきれないという不具合があり、10%を越えるとSOI基板10周囲に露出する酸化膜11aが溶解され、SOI層11bの周縁部が庇状になって後工程の熱処理等でSOI層11b表面に割れパーティクルが発生してしまうからである。また処理時間を0.5〜10分の範囲に限定したのは、0.5分未満ではSOI層11b表面に生じた自然酸化膜を除去しきれないという不具合があり、10分を越えると上記フッ酸濃度が10%を越えるときと同様に割れパーティクルが発生してしまうからである。なお、自然酸化膜の除去にフッ酸と有機酸を含む水溶液を用いてもよい。この水溶液によりSOI基板製造工程中にSOI基板表面に付着した金属不純物や粒径1μm以下の微粒子等を除去し、SOI基板表面への再付着を防止する効果を得られる。有機酸としては、クエン酸、コハク酸、エチレンジアミン四酢酸、酒石酸、サリチル酸、シュウ酸、酢酸又はギ酸からなる群より選ばれた1種又は2種以上の有機酸が挙げられる。
(E)気相エッチング処理工程
上記フッ酸洗浄処理により、SOI基板10のSOI層11b表面に生じた自然酸化膜15を除去した後、気相エッチングによりSOI層11b表面を平坦化する(図1(g)及び(h))。この気相エッチングにより、SOI基板10のイオン注入分離により生じたSOI層11bの結晶欠陥層の除去と、SOI層11bの面内膜厚の均一化と、所定の膜厚までのSOI層11bの薄膜化も同時に行われる。上記気相エッチングには、被エッチング材料であるSiとの化合物の蒸気圧が常温近傍でも大きく、Siのエッチング率が大きく、更に他のガスと比べ生産量が多く安価で一般的に入手し易い、ハロゲン元素であるFを含むとともに腐食性ガスであるSF6の反応性ガスを用いることが好ましい。SF6の反応性ガスを用いる気相エッチング法(プラズマエッチング法)には、SF6のエッチングガスを放射筒に導入するとともに、マイクロ波発生装置により発生した2.45GHzのマイクロ波を導波管を通って上記放射筒に導き、上記エッチングガスをマイクロ波によりプラズマ化して、反応性イオン及び反応性ラジカルを生成し、反応性イオン及び反応性ラジカルをエッチャントとして噴射ノズルから噴射することによりSOI層11b表面の局部的なエッチングを行うDCP(Dry Chemical Planarization)法等がある。
エッチングガスとしてSF6を用い反応性プラズマにより気相エッチング処理を行う場合、SF6をマイクロ波によって分解・活性化すると、次の反応式(1)で示すように、SFx、F-(フッ素イオン)等からなる反応性イオンと中性ラジカルF*のみからなる反応性ラジカルが生成される。
SF6→SFx+F-+F*+・・・・ ・・・(1)
反応性イオン及び反応性ラジカルをSOI層11b表面の所定の部分に局部的に噴射すると、次の反応式(2)で示すようにエッチングが行われる。
2Si+4SFx+4F-+4F*+・・・・
→2SiF4+4SFx+・・・・ ・・・(2)
また、エッチングガスとしてSF6を用い反応性ラジカルにより気相エッチング処理を行う場合、SF6をマイクロ波によって分解・活性化すると、上記反応式(1)で示すように、SFx、F-(フッ素イオン)等からなる反応性イオンと中性ラジカルF*のみからなる反応性ラジカルが生成される。
反応性ラジカルから反応性イオンを分離して反応性ラジカルのみを噴射ノズルから噴射させるには、反応性ラジカルに対して反応性イオンが長い距離存在することができない特性を利用して、マイクロ波によるプラズマ発生領域を噴射ノズル先端から上流側に離間させる。これにより反応性ラジカルのみを噴射させることができる。
反応性イオン及び反応性ラジカルのうち反応性ラジカルのみをSOI層11b表面の所定の部分に局部的に噴射すると、次の反応式(3)で示すようにエッチングが行われる。SiF4(四フッ化ケイ素)は常温では気体である。
*+4Si→SiF4↑ ・・・(3)
上記気相エッチング法で生成したSF6の反応性ガスのプラズマ又はラジカルを用いてSOI層11b全体における面内膜厚のばらつきに応じてSOI層11b表面をエッチングすることにより、SOI層11b表面、即ち熱処理によるイオン注入領域11cでの劈開面の結晶欠陥層を除去でき、SOI層11b表面の平坦化を行うことができ、SOI層11bの面内膜厚のばらつきを低減してSOI層11bの面内膜厚を均一化でき、更に所定の膜厚までの薄膜化を行うことができる。またSF6の反応性イオンをメインエッチャントとして用いる反応性ガスのプラズマによる気相エッチング処理は、SF6の反応性イオンによりSOI層11b表面に物理的なダメージを与えてしまうのに対して、SF6の反応性ラジカルのみをエッチャントとして用いる反応性ガスのラジカルによる気相エッチング処理は化学的反応のエッチングであるため、SOI層11b表面にダメージを与えない。
なお、この実施の形態では、SOI層表面を平坦化するためにSF6の反応性ガスのプラズマ又はラジカルを用いたが、CF4の反応性ガスのプラズマ又はラジカル、Ar及びH2の混合ガスのプラズマ、CF4及びO2の混合ガスのプラズマ、O2の単独ガスのプラズマ等を用いてもよい。この場合、上記と同様に、各種ガスをイオン化した後、電界で加速して、噴射ノズルから噴射することによりSOI層11b表面に衝突させ、物理的なエネルギを利用してエッチングが行われる。
また、本明細書において、「SOI層11b全体における面内膜厚のばらつき」の「全体」とは、SOI層11bの周縁の面取り部を除いた部分をいう。
更に、気相エッチング後のSOI層の面内膜厚の均一性を改善させるために、気相エッチング前にSOI層の厚さを測定し、層の厚い部分のエッチング量を大きく、層の薄い部分のエッチング量を小さくするよう局所的な気相エッチングをSOI層11b全面に走査してもよい。
<第2の実施の形態>
図2は本発明の第2の実施の形態を示す。図2において図1と同一符号は同一部品を示す。
この実施の形態では、第1シリコン基板11にイオン注入領域を形成せずに、第1及び第2シリコン基板11,12を酸化膜11aを介して積層し、この積層体13に結合熱処理を行った後に、第1シリコン基板11を研磨することによって薄膜のSOI層11bを形成する。即ち、GB法によりSOI基板10を作製する。具体的には、積層体形成工程において、第2シリコン基板12上に第1シリコン基板11を酸化膜11aを介して室温で重ね合せて積層体13を形成し(図2(c))、結合熱処理工程において、積層体13を炉に入れて、窒素雰囲気又は酸素雰囲気中で1000〜1300℃、好ましくは1100〜1200℃の温度に1〜3時間、好ましくは1〜2時間で保持して貼合せる。ここで、熱処理温度を1000〜1300℃の範囲に限定したのは、1000℃未満では貼合せ面の結合は不十分であり、1300℃を越えるとスリップ転移が発生してしまうからである。なお、上記熱処理時の炉内雰囲気は窒素ガス、アルゴンガス等の不活性ガス雰囲気である。更にSOI層形成工程において、第1シリコン基板11を研磨して、薄膜のSOI層11bを有するSOI基板10を得る(図2(d))。この後の有機物除去工程(図2(e)及び(f))、自然酸化膜除去工程(図2(f)及び(g))及び気相エッチング処理工程(図2(g)及び(h))は第1の実施の形態と同一に構成される。
なお、上記第1及び第2の実施の形態では、半導体としてシリコンを挙げたが、SiGe、SiC、Ge等の半導体にも適用できる。
また、上記第1及び第2の実施の形態では、第1半導体基板を酸化膜を介して第2半導体基板に重ね合せたが、酸化膜を介することなく、第1及び第2半導体基板同士を直接重ね合せる場合にも適用できる。
次に本発明の実施例を比較例とともに詳しく説明する。
<実施例1>
図1に示すように、電気抵抗率が1〜10Ωcm、酸素濃度が10〜14×1017atoms/cm3(旧ASTM、以下、同じ。)であるP型シリコンウェーハからなる第1シリコン基板11と第2シリコン基板12とをそれぞれ準備した。次いで第1シリコン基板11を乾燥した酸素雰囲気中で1050℃で4時間保持する熱処理を行い、第1シリコン基板11の表面全体(全面)に150nm(1500Å)の酸化膜11aを形成した。その後、第1シリコン基板11の第1主面11dに50keVの注入エネルギで、水素ガスイオン(H+)を6×1016/cm2のドーズ量でイオン注入し、第1シリコン基板11の内部にイオン注入領域11cを形成した(図1(a))。次に第1シリコン基板11と第2シリコン基板12をRCA洗浄した後、第1シリコン基板11の第1主面11d側の酸化膜11aが第2シリコン基板12に密着するように、第1シリコン基板11を第2シリコン基板12に重ね合せることにより、積層体13を形成した(図1(c))。
この積層体13を熱処理炉に収容し、この炉内を窒素ガス雰囲気中で500℃に昇温し、30分間保持することにより、積層体13をイオン注入領域11cで分離した(図1(d))。これにより酸化膜11aを介してSOI層11bが積層された第2シリコン基板12からなるSOI基板10を得た。その後、このSOI基板10を濃度20ppmの溶存オゾン水に10分間浸漬して有機物14を除去し(図1(e)及び(f))た後に、このSOI基板10を濃度5%のフッ酸水溶液に5分間浸漬して自然酸化膜15を除去し(図1(f)及び(g))、更にSOI基板10をCF4の反応性ガスのラジカルのみを選択的に用いて3分間の気相エッチング処理を行った。このSOI基板10を実施例1とした。
<実施例2>
溶存オゾン水に代えて濃度80%の硫酸水溶液に10分間浸漬して有機物を除去したことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を実施例2とした。
<実施例3>
溶存オゾン水に代えてアッシャー装置を用いたプラズマエッチング法で生成した酸素ガスのプラズマによる3分間のエッチング処理を行って有機物を除去したことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を実施例3とした。
<実施例4>
溶存オゾン水に代えてアッシャー装置を用いたプラズマエッチング法で生成した酸素ガスのラジカルのみを選択的に用いて3分間のエッチング処理を行って有機物を除去したことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を実施例4とした。
<比較例1>
溶存オゾン水による有機物除去のための洗浄を行わなかったことを除き、実施例1と同様にしてSOI基板を得た。このSOI基板を比較例1とした。
<比較試験及び評価>
実施例1〜4及び比較例1のSOI基板の表面を、原子間力を利用することにより物質表面の原子の並びを直接観察することができる原子間力顕微鏡(Atomic Force Microscope)を用いて10μm×10μmで囲われた10箇所の視野をそれぞれ観察し、それらの部分に生じた微小突起の数を数えた。この結果を表1に示す。なお表1の微小突起の密度は1cm2当たりの密度に換算した。
表1から明らかなように、SOI層表面の平坦化のための気相エッチング処理の前に自然酸化膜除去処理のみ行った比較例1では微小突起の密度は1×106〜1×107/cm2であったのに対し、SOI層表面の平坦化のための気相エッチング処理前に有機物除去処理及び自然酸化膜除去処理を行った実施例1〜4では、微小突起の密度が5×105/cm2以下に抑制されることが分かった。
本発明の第1実施形態のイオン注入分離法による貼合せ基板の製造方法を工程順に示す図である。 本発明の第2実施形態のGB法による貼合せ基板の製造方法を工程順に示す図である。 従来例を示す図1に対応する図である。 従来例を示す微小突起の原子間力顕微鏡写真図である。
符号の説明
10 SOI基板(貼合せ基板)
11 第1シリコン基板(第1半導体基板)
11a 酸化膜
11b SOI層(活性層)
11c イオン注入領域
12 第2シリコン基板(第2半導体基板)
13 積層体
14 有機物
15 自然酸化膜

Claims (6)

  1. 活性層となる第1半導体基板を酸化膜を介して、又は介することなく支持基板となる第2半導体基板に重ね合せて積層体を形成した後に、前記第1半導体基板を薄膜化して活性層を形成し、更に前記活性層表面を気相エッチングにより平坦化する貼合せ基板の製造方法において、
    前記気相エッチングによる活性層表面の平坦化は、SF 6 又はCF 4 の反応性ガスのプラズマ又はラジカル、或いはAr及びH 2 の混合ガス、CF 4 及びO 2 の混合ガス又はO 2 の単独ガスのプラズマを用いて行われ、
    前記第1半導体基板を薄膜化した後であって前記気相エッチングにより前記活性層表面を平坦化する前に、
    前記活性層表面に付着する有機物を除去する工程と、
    前記有機物を除去した後に前記活性層表面に生成された自然酸化膜をフッ酸水溶液を用いた洗浄により除去する工程と
    を更に含むことを特徴とする貼合せ基板の製造方法。
  2. 有機物の除去が、溶存オゾン水又は硫酸を用いた洗浄により、或いは酸素ガスのプラズマ又は酸素ガスのラジカルを用いた処理により行われる請求項1記載の貼合せ基板の製造方法。
  3. 自然酸化膜の除去が、濃度0.5〜10%のフッ酸水溶液と活性層表面とを0.5〜10分間接触させて洗浄することにより行われる請求項1記載の貼合せ基板の製造方法。
  4. 第1半導体基板を薄膜化することによる活性層の形成が、酸化膜の形成された前記第1半導体基板にイオン注入して、前記第1半導体基板内部にイオン注入領域を形成した後、前記第1半導体基板を酸化膜を介して第2半導体基板に重ね合せることにより積層体を形成し、更に前記積層体を前記イオン注入領域で分離することにより行われる請求項1記載の貼合せ基板の製造方法。
  5. 第1半導体基板を薄膜化することによる活性層の形成が、前記第1半導体基板を酸化膜を介して第2半導体基板に重ね合せることにより積層体を形成し、この積層体を熱処理して貼合せた後、前記第1半導体基板を所定の厚さに研磨することにより行われる請求項1記載の貼合せ基板の製造方法。
  6. 請求項1ないしのいずれか1項に記載の方法で製造された貼合せ基板。
JP2005335118A 2005-11-21 2005-11-21 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 Active JP4977999B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005335118A JP4977999B2 (ja) 2005-11-21 2005-11-21 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
EP06022406.0A EP1788621B1 (en) 2005-11-21 2006-10-26 Method for manufacturing a bonded substrate
KR1020060111536A KR100841349B1 (ko) 2005-11-21 2006-11-13 접합 기판의 제조 방법 및 그 제조 방법을 이용하여 제조된접합 기판
US11/562,162 US7442623B2 (en) 2005-11-21 2006-11-21 Method for manufacturing bonded substrate and bonded substrate manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005335118A JP4977999B2 (ja) 2005-11-21 2005-11-21 貼合せ基板の製造方法及びその方法で製造された貼合せ基板

Publications (2)

Publication Number Publication Date
JP2007142229A JP2007142229A (ja) 2007-06-07
JP4977999B2 true JP4977999B2 (ja) 2012-07-18

Family

ID=37771131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005335118A Active JP4977999B2 (ja) 2005-11-21 2005-11-21 貼合せ基板の製造方法及びその方法で製造された貼合せ基板

Country Status (4)

Country Link
US (1) US7442623B2 (ja)
EP (1) EP1788621B1 (ja)
JP (1) JP4977999B2 (ja)
KR (1) KR100841349B1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5256625B2 (ja) * 2007-03-05 2013-08-07 株式会社Sumco 貼り合わせウェーハの評価方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5499428B2 (ja) 2007-09-07 2014-05-21 株式会社Sumco 貼り合わせウェーハの製造方法
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Soi基板の製造方法
JP5088681B2 (ja) * 2007-10-15 2012-12-05 セイコーエプソン株式会社 圧電振動子の製造方法
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판의 제작 방법
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US7816225B2 (en) 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
TWI451534B (zh) * 2008-10-30 2014-09-01 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP2010153809A (ja) * 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
JP5443819B2 (ja) * 2009-04-30 2014-03-19 信越化学工業株式会社 粗面化された基板の製造方法
JP5120335B2 (ja) * 2009-05-21 2013-01-16 株式会社Sumco シリコンウェーハの加工方法
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
CN102460642A (zh) * 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101752901B1 (ko) * 2009-08-25 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 soi 기판의 제작 방법
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 soi 기판의 제조 방법
JP2012054451A (ja) * 2010-09-02 2012-03-15 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および半導体基板洗浄液
JP5565735B2 (ja) * 2010-11-12 2014-08-06 国立大学法人東北大学 Soi基板のエッチング方法及びsoi基板上の裏面照射型光電変換モジュールの作製方法
JP5796316B2 (ja) * 2011-03-22 2015-10-21 株式会社村田製作所 圧電デバイスの製造方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP6525046B1 (ja) * 2017-12-19 2019-06-05 株式会社Sumco 半導体ウェーハの製造方法
FR3108204B1 (fr) * 2020-03-10 2023-10-27 Commissariat Energie Atomique Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées
CN111508833B (zh) * 2020-06-18 2020-10-27 中芯集成电路制造(绍兴)有限公司 提高薄膜表面处理精度的方法及半导体器件的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3371392B2 (ja) * 1995-08-02 2003-01-27 ソニー株式会社 貼り合わせsoi基板の製造方法
JP3649798B2 (ja) * 1995-12-15 2005-05-18 株式会社半導体エネルギー研究所 半導体装置製造方法
US6701941B1 (en) * 1997-05-09 2004-03-09 Semitool, Inc. Method for treating the surface of a workpiece
US6245161B1 (en) * 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JPH11214368A (ja) * 1998-01-27 1999-08-06 Sumitomo Metal Ind Ltd ウェーハの平坦化方法とその装置
JPH11288858A (ja) * 1998-01-30 1999-10-19 Canon Inc Soi基板の再生方法及び再生基板
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
US6602767B2 (en) * 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
JP3785067B2 (ja) * 2001-08-22 2006-06-14 株式会社東芝 半導体素子の製造方法
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2004235478A (ja) * 2003-01-30 2004-08-19 Sumitomo Mitsubishi Silicon Corp 貼り合わせsoi基板およびその製造方法
JP2004327595A (ja) * 2003-04-23 2004-11-18 Sumitomo Mitsubishi Silicon Corp ピンホール欠陥の評価方法

Also Published As

Publication number Publication date
US7442623B2 (en) 2008-10-28
JP2007142229A (ja) 2007-06-07
EP1788621B1 (en) 2015-08-05
KR100841349B1 (ko) 2008-06-26
KR20070053613A (ko) 2007-05-25
US20070117281A1 (en) 2007-05-24
EP1788621A2 (en) 2007-05-23
EP1788621A3 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
JP4977999B2 (ja) 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP4407384B2 (ja) Soi基板の製造方法
US8617962B2 (en) Method for finishing a substrate of the semiconductor-on-insulator type
JP5363974B2 (ja) 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体
JP4934966B2 (ja) Soi基板の製造方法
US7776719B2 (en) Method for manufacturing bonded wafer
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP2009501440A (ja) 厚い絶縁層の粗さを減少させるための方法
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
JP2008300571A (ja) Soiウェーハの製造方法
JP2010272851A (ja) Soi基板の作製方法
TW200822199A (en) Method for producing bonded wafer
JP2010087492A (ja) Soi基板の作製方法
TWI355711B (en) Method of producing simox wafer
EP1981064B1 (en) Process for producing a soi wafer
JP5520744B2 (ja) 半導体基板の再生方法
JP5865786B2 (ja) 半導体基板の再生方法、及びsoi基板の作製方法
TW201123290A (en) Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR100898649B1 (ko) Soi기판 및 그 제조방법
JPH05109883A (ja) 半導体装置の製造方法
JP5443833B2 (ja) 貼り合わせsoi基板の製造方法
JP5364345B2 (ja) Soi基板の作製方法
JP5368000B2 (ja) Soi基板の製造方法
JP2000196048A (ja) Soiウェ―ハの製造方法
JP2004014627A (ja) Soi基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4977999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250