JP2010219566A - 所望の基板への単結晶材料からなる薄層の移動方法 - Google Patents

所望の基板への単結晶材料からなる薄層の移動方法 Download PDF

Info

Publication number
JP2010219566A
JP2010219566A JP2010153076A JP2010153076A JP2010219566A JP 2010219566 A JP2010219566 A JP 2010219566A JP 2010153076 A JP2010153076 A JP 2010153076A JP 2010153076 A JP2010153076 A JP 2010153076A JP 2010219566 A JP2010219566 A JP 2010219566A
Authority
JP
Japan
Prior art keywords
hydrogen
substrate
implantation
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010153076A
Other languages
English (en)
Inventor
Ulrich Goesele
ゴセレ,ユルリッヒ
Quin-Yi Tong
トン,クイン−イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Publication of JP2010219566A publication Critical patent/JP2010219566A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915Separating from substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

【課題】第1の単結晶の基板から第2の基板へ、単結晶の薄層を移動する方法であって、層分割に必要とされる水素の注入量が低減された移動方法が実現される。
【解決手段】第1の単結晶の基板から第2の基板へ、単結晶の薄層を移動する方法は、水素のトラップを誘導するイオンを水素イオンと共注入すること、高温で水素を注入すること、またはこれらの組み合わせを実施し、次に、第1の基板の注入された層と残りの基板との結合を弱めるために熱処理を施し、さらに、注入された第1の基板と第2の基板との強力な接着を形成し、最後に、水素が充填された微小亀裂を形成、成長させることで単結晶の薄層が第1の基板の残りから分割するように別の熱処理を施すことを含む。
【選択図】図1

Description

本発明は、最初は第1の単結晶基板の上部に存在する単結晶の薄層を、第1の単結晶基板から第2の基板へ移動する方法に関する。この方法では、第1の基板の下部は取り残され、そこに次の移動のためのさらなる薄層を製造することができる。
本願は、先の出願である所望の基板への単結晶材料からなる薄層の移動方法という名称で1997年5月31日に米国に出願された米国特許出願番号第08/866,951号の出願の部分継続出願であり、この先の出願は、1999年3月2日に米国特許第5,877,070号として発行されており、その開示内容は、ここに完全に説明されるかのように、ここに組み込まれる。本部分継続出願には、第3、第4、第5の好ましい実施態様として特定される、新しい3つの好ましい実施態様を含む。
多くの用途、特に半導体分野での用途では、マイクロエレクトロニクスやオプトエレクトロニクスなどの高性能デバイスを作成するために単結晶材料が必要である。このような多くの用途では、10nm程度から数μmの薄い表面層を単結晶材料から構成する必要があるだけで、一方、残りの本体部分はいずれかの適切な基板から構成すればよい。エピタキシャル層が表面に形成される基板が、単結晶であり、同時に、その基板の格子定数が、形成されるエピタキシャル層の格子定数に近い場合にのみ、そのようなエピタキシャル層を、既に十分に確立されているエピタキシャル法で成長させることができる。ここに開示される発明では、第2の基板は、非常に異なる格子定数であってもよいし、あるいは多結晶でも、またはアモルファスですら可能であり、あるいはアモルファス層や多結晶層で被覆した単結晶であってもよい。先の発明では、2つの基板の熱膨張率が厳密に一致しない場合、層状の単結晶材料を層移動により第2の基板上に作成することはできない。移動する単結晶の薄層を第2の基板に接着して、次にこの薄層から第1の基板を除去するこの方法によって、単結晶の薄層と同じ格子定数を有する適切な第1の単結晶基板から、第1の基板とは異なる格子定数を有する第2の基板に、単結晶の薄層を移動することで、第2の基板上でのエピタキシャル成長は不要になる。第1の単結晶基板は、移動する単結晶の薄層と同じ材料で構成することができるし、ほぼ同じ格子定数であれば異なる材料の単結晶であってもよい。接着は、第2の基板として十分に高い電気伝導性を有するガラスを使用することができる陽極接着(anodic bonding)とすることができるし、あるいはシュテンル(Stengl)とゲーゼレ(Goesele)により米国特許第4,883,215号に開示された直接ウェーハ接着とすることもできるし、また、その他の方法であってもよい。
絶縁体上シリコン(silicon−on−insulator)材料では、単結晶の薄層は、単結晶シリコンから構成され、第2の基板は、シリコンウェーハがアモルファス酸化物層により被覆されている酸化されたシリコンウェーハから構成される。この場合、単結晶シリコン層は、最初は、第1の基板の一部であり、この第1の基板は、酸化物の薄層によりまたは第2の基板に接着するように意図的に成長させたアモルファス酸化物層により通常被覆された単結晶シリコンウェーハから構成され、第2の基板も、酸化物層により被覆された単結晶シリコンウェーハから構成される。この薄層までのシリコンウェーハの除去は、精密研削や研磨あるいはエッチング停止層までのエッチングなどのさまざまな方法により達成することができ、このエッチング停止層は、エピタキシャル法、ゲーゼレ(Goesele)とレーマン(Lehmann)により米国特許第5,024,723号に開示されたホウ素や炭素のイオン注入、その他の適切な方法により導入される。これらの方法の全てでは、共通して、基板は除去されて失われるという結果になる。
ブルーエル(Bruel)により米国特許第5,374,564号には、接着前の水素注入と接着後の後加熱に基づく半導体材料薄膜の製造方法が開示されており、この接着後の加熱は、水素を注入する温度より高い温度で行う必要がある。ブルーエル(Bruel)の特許によれば、この方法によって、注入された水素の最大濃度により規定される厚みを有する半導体の薄層が移動される。このように層を移動させる方法は、また、ブルーエル(Bruel)により米国特許第5,374,215号や1995年電子速報誌(Electronic Letters)第31巻第1201〜1202頁で発表された「絶縁体上シリコン材料技術」という表題の彼の論文に記載されており、また、ディチョッチーオ(L.Di Cioccio)、ルティーク(Y.Le Tiec)、ルテートル(F.Letertre)、ジョソー(C.Jaussaud)、ブルーエル(M.Bruel)による1996年電子速報誌(Electronic Letters)第32巻第1144〜1145頁で発表された「スマートカット方法を用いた絶縁体上炭化ケイ素の形成」という表題の論文に記載されている。
水素が注入された単結晶シリコン基板のウェーハ接着を行い、次に熱処理を行って、水素が充填された微小亀裂(microcracks)を接着界面に実質的に平行して形成、成長、一体化させ、注入された水素の最大濃度の近辺で最終的に顕微鏡的な分割を生じさせることで、第1の基板から単結晶の薄層を分離させて、この単結晶の薄層を第2の基板に移動させることによって、酸化されたシリコン基板上の単結晶シリコンの薄層、シリコンの熱膨張率に近い熱膨張率を有するガラス基板上の単結晶シリコンの薄層、ガラス基板や酸化されたシリコン基板上の単結晶炭化ケイ素の薄層などが、実現されている。しかしながら、ブルーエル(Bruel)により記載された方法が適用できるのは、第1の基板(例えば、シリコンウェーハや炭化ケイ素ウェーハ)と、第1の基板が接着される第2の基板との間に、ほんの僅かな熱膨張の違いしかないかまたは全く熱膨張に違いがない場合だけである。シリコン(第1の基板として)と溶融石英(第2の基板として)となどの他の材料の組み合わせでは、必要とされる移動のための熱処理による分割段階で、2つの異なる基板の間の熱的不一致すなわち熱膨張の違いに起因する熱応力により破砕が生じる。一旦、薄層が分離するすなわち水素が注入された第1の基板から薄層が分割されると、次に、特定の材料の組み合わせに依存する臨界値より薄層の厚みが下まわる限り、高温での処理が許容されるであろう。例えば、石英上のシリコン、シリコン上のヒ化ガリウム、シリコン上のリン化インジウムなどの場合、室温で、シリコンの熱膨張率は、2.6×10-6/℃であり、一方、合成石英の熱膨張率は、0.5×10-6/℃、ヒ化ガリウムの熱膨張率は、6.8×10-6/℃、リン化ガリウムの熱膨張率は、4.8×10-6/℃である。ウェーハが接着された直径4インチの標準のシリコン/石英の対(両方とも厚みが〜525μmである)では、220℃という低温でも亀裂が入るのが見出される。水素が注入された第1の基板のような単結晶シリコンでは、ブルーエル(Bruel)により開示されている方法での移動のための熱処理温度は、一般に約500℃を上まわるので、接着されたシリコン/石英の対の中にある水素が注入されたシリコン基板は、層を分割するための熱処理中に接着されたこの対に亀裂が入るのを防止するために、約150μmを下まわるまで薄くする必要がある。この場合、第1の基板の大部分を除去するために大量に研磨(lapping)とエッチングが必要になるので、ブルーエル(Bruel)により開示されている方法の主な利点は失われてしまう。本発明の方法においては、そこからシリコン層が移動する第1の基板を再使用することができる。ブルーエル(Bruel)により開示されている方法で薄層を移動するには高温の分割温度が必要とされるので、実際、実質的に異なる熱膨張率を有する異なる基板に単結晶の薄層を移動するためにこの方法を経済的に適用するのが妨げられる。
水素により誘導された微小亀裂は、全てが全く同じ深さではないし、注入された水素の最大濃度付近に分布している。従って、層の移動後にいくらかの起伏が生じ、それによって、移動層である膜の厚みが不均一になり、さらに研磨が必要になる。水素により誘導された微小亀裂によって炭化ケイ素などの層が移動できることも示されているが、このように非常に硬い材料の場合、残存する表面粗さを除去するのは、特に困難である。炭化ケイ素などの非常に高価な材料の単結晶の薄層を、多結晶炭化ケイ素などの適切でより低廉な基板に移動するのは、それによって、1つの単結晶の基板を使用するだけで元の基板と同じ面積の多数の単結晶の層を作成できるので、経済的な理由から特に重要である。この方法が経済的なのは、水素による微小亀裂によって誘導された層の移動後の表面に研磨が大量には必要でない場合だけである。従来実施されている水素注入により誘導される層の移動方法の別の不利な点は、広範囲の損傷領域が生成し、層の移動後にも依然として残ってしまうので、層の分割処理後によりいっそう高温でアニールして除去する必要があることである。
1つの単結晶基板から、等しいかまたは類似した熱膨張率を有する別の基板に、単結晶の薄層を移動する際に、少なくとも1つの基板が熱的に不安定な構造を有する場合、低温で最後の分割処理を実施する方法が必要である。適切な他の処理工程と組み合わせた十分に低温での分割によって、水素により誘導された微小亀裂の深さ分布がより小さくなることで、すなわち、水素注入により誘導されて層の移動後にも残存する損傷がより少なくなることで、移動層の表面の微小粗さが低減する。
平面パネル型表示装置用に溶融石英ガラス基板へ単結晶シリコン層を移動する場合などの、非常に異なる熱膨張率の基板へ単結晶を移動する場合、微小亀裂が部分的に重複することで実現される分割処理に必要な温度をできるだけ低い温度に抑え、かつ、水素注入により誘導される損傷ができるだけ少なくなるようにするのが好ましい。
本発明は、実質的に平坦でかつ鏡面研磨された第1の基板から、実質的に平坦でかつ鏡面研磨された第2の基板上へ、単結晶の薄層を移動する方法に関する。本発明によれば、この第2の基板は、シリコン、酸化されたシリコン、ガラス、溶融石英、サファイア、炭化ケイ素、その他の材料を使用することができ、第1の基板は、炭化ケイ素、シリコン、ゲルマニウム、ダイヤモンド、ゲルマニウム、実質的に炭素を含むゲルマニウムとケイ素とからなる合金、その他の材料を使用することができる。
本発明の方法によって、従来技術で使用可能な温度より低温で、薄層を移動することができる。両方の基板は、1つまたは複数の表面被覆層によって被覆することができる。第1の基板は、バルク単結晶材料であってもよいし、例えば、単結晶材料上または薄い多結晶表面層やアモルファス表面層の上の少なくとも1つのエピタキシャル層あるいは結晶基板上のIII−V族化合物エピタキシャル層などの層状単結晶の基板構造であってもよい。第1の基板と第2の基板は、実質的に同じかまたは非常に異なる熱膨張率を有する材料から構成することができる。本発明によれば、2つの基板の接着後に2つの基板が劣化を受けない温度で、特に、一方または両方の基板中の劣化、あるいは移動のための熱処理中に熱膨張率の違いにより引き起こされる第1と第2の基板の機械的応力による劣化、を受けない温度で、単結晶層、実質的に多結晶の薄層、あるいは実質的にアモルファスの薄層でも、またはこれらの組み合わせとすることができる薄層などの移動が実施される。
この新しい方法の第1のステップでは、移動する単結晶の薄層の所望の平均厚みに近い深さに乱れた層を形成するために、水素のトラップを誘導するホウ素、炭素、リン、窒素、ヒ素、フッ素などの元素の第1の単結晶基板への注入が実施される。この元素の最大濃度によって、第1の基板は、層として移動される部分である上部と第1の基板の大部分を含む下部とに実質的に分割される。この上部は、例えば、シリコンウェーハ上に成長させたエピタキシャル層とすることができる。この注入ステップは、注入により誘導された水素のトラップがアニールされる温度を下まわる温度で実施する必要がある。さらに、この乱れた領域は、異なる配置で水素をトラップすることができる欠陥を備える。注入条件は、この元素の濃度の深さプロファイルの最大が、次に注入される水素濃度の深さプロファイルの対応する最大に近くなるように、選択する必要がある。水素のトラップを誘導する注入により第1の基板の中に生成される置換された原子の数は、次の水素注入で第1の基板の中に注入される水素原子核の数に近いかそれを上まわる必要があり、かつ、注入により誘導される第1の基板のその表面までのアモルファス化を防止する必要がある。水素のトラップを誘導する注入の際の第1の基板の温度は、生成した欠陥のアニールによる除去が生じる温度より低い温度に維持する必要がある。この水素のトラップを誘導する注入の好ましい範囲は、1cm2当たり5×1016の注入量より少ないが、1cm2当たり1×1013の注入量より多い。
第2のステップでは、水素の注入が実施されて、水素のトラップを誘導する元素濃度の深さプロファイルの最大付近の位置で最大となる水素濃度の深さプロファイルが形成され同時に欠陥が形成される。注入された水素は、H+またはH2 +の形態の軽水素やD+またはD2 +の形態の重水素から選択される。水素注入の際の第1の基板の温度は、水素のトラップを誘導する注入により生成された欠陥の実質的なアニールによる除去が生じる温度より低い温度に維持する必要がある。
第3のステップでは、水素注入により導入された第1の基板中の水素が、水素のトラップを誘導する注入や水素の注入それ自体により生成された欠陥への付着から部分的に解離するように選択された所定の時間、高温で、第1の基板に増感熱処理(sensitizing heat−treatment)が施される。この処理によって、水素が充填された微小亀裂が、注入された水素の濃度の深さプロファイルの最大に近い深さで形成され成長するが、次の第1の基板と第2の基板の接着を阻害しかねない、水素により誘導された表面の隆起(blister)が生じないようにする必要がある。
第4のステップでは、直接ウェーハ接着や陽極接着によって、第1の基板と第2の基板との完全(intimate)で強力な接着が実現される。
第5のステップでは、水素のトラップを誘導する注入や水素の注入それ自体により生成された欠陥への付着から、第1の基板中の注入された水素が十分に解離する移動温度で、接着されたままの第1と第2の基板から構成される接着構造に熱処理を施し、それによって、水素により充填された微小亀裂が成長し部分的に重複し、さらに合体することにより、単結晶の薄層が第1の基板の残りから分割され、結果として、単結晶の薄層が、第2の基板に移動する。接着された基板の対の一方または両方の基板で熱的に不安定な構造が劣化を受けない温度を下まわる移動温度で、あるいは溶融石英と単結晶シリコンとなどの実質的に異なる熱膨張率を有する基板の場合、異なる熱膨張率により熱処理中に生じる機械的応力に起因する劣化を受けない温度を下まわる移動温度で、この移動のための熱処理は実施する必要がある。
水素が注入された室温のシリコン、ゲルマニウム、炭化ケイ素、ダイヤモンドで水素により誘導された光学的に検出可能な表面の隆起が形成するのに必要とされる時間をアニール温度の関数として示した図。 接着されていないシリコン基板での水素により誘導された光学的に検出可能な表面の隆起の形成に対する有効活性化エネルギーと、400℃での水素注入後に接着された水素が注入されたシリコン基板の完全な分割に対する有効活性化エネルギーとの比較を示す図。 水素が注入されただけのシリコン基板(注入量5×1016cm-2、129keVでのH2 +イオン注入)と、ホウ素が注入されたシリコン基板(注入量5×1014cm-2、180keVでのB+イオン注入)に引き続き第1の場合(注入量5×1016cm-2、129keVでのH2 +イオン注入)と同じ水素注入が施されたシリコン基板のそれぞれで、水素により誘導された光学的に検出可能な表面の隆起が形成するのに必要とされる時間をアニール温度の関数として示した図。 図3に示されるホウ素と水素が注入された200℃のシリコン基板で水素により誘導された光学的に検出可能な表面の隆起が形成するのに必要とされる時間を250℃での増感熱処理時間の関数として示した図。 200℃を下まわる温度と800℃とのそれぞれで水素が注入された炭化ケイ素ウェーハの光学的に検出可能な表面の隆起が形成するのに必要とされる時間の比較を示す図。
本発明の方法では、水素のトラップを誘導する元素の注入や増感熱処理を省略することもできるし、移動のための熱処理温度より高い温度で水素注入を施すこともできる。ブルーエル(Bruel)により開示されている水素注入と層移動とを含む従来の方法では、層移動処理には注入温度より高い温度が当然必要とされるであろう、さもなければ、注入の際に微小亀裂が既に発生しているはずで、これらの微小亀裂によって微小亀裂の上に位置する表面が隆起して表面の隆起が形成されてしまい、うまく機能するための良好な特性を有する平坦でかつ鏡面研磨された表面が必要とされる接着処理が、この表面の隆起によって阻害されているはずだから、という仮定のもとに、注入は移動処理自体より低い温度で常に実施されていた。
本発明者らは図らずも、実質的に水素の最大濃度の位置で表面に平行した表面下の顕微鏡的な微小亀裂が発生する際に、さらに、分割が生じるのに十分な大きさの微小亀裂が、光学的に検出可能な表面の隆起が発生するすなわち接着されていない基板やウェーハで層変形が生じる前に、形成される際には、温度の他に、時間が本質的な役割を果たすことを、見出した。所定の材料や注入量、注入エネルギーなどの所定の水素注入条件において、光学的に検出可能な表面の隆起の発生に必要な時間は、表面の隆起を発生させる温度と非常に明確な関係がある。図1には、水素が注入された単結晶のシリコン、ゲルマニウム、ダイヤモンド、炭化ケイ素に光学的に検出可能な表面の隆起が発生するのに必要とされる時間を含む実験結果が示される。光学的に検出可能な表面の隆起が発生していない場合、2つの鏡面研磨された基板は、互いに適切に接着される。
水素が充填された微小亀裂を導入するために、単結晶のシリコン、ゲルマニウム、ダイヤモンド、炭化ケイ素のサンプルに、120〜160keVで、5×1016イオン/cm2のH2 +(1×1017イオン/cm2のH+に相当)を注入し、さまざまな温度でアニールした。注入の際の最大温度は、200℃を下まわるように制御した。
同じ条件で注入し、さらに接着した基板では、分割による薄層の移動には光学的に検出可能な表面の隆起が発生するより長い時間が必要になることが見出された。図2では、同じ水素注入条件に対して、単結晶シリコン層の層移動に必要とされる時間が、光学的に検出可能な表面の隆起に必要とされる時間と比較される。図2では、水素は、400℃で注入された。これらの水素注入条件では、薄層の移動に約10倍の時間が必要となることが分かる。有効活性化エネルギーは、分割と隆起の両方の過程とも同じであるように思われる。より深い注入深さに相当するより大きな注入エネルギーでは、光学的に検出可能な表面の隆起の発生に必要とされる時間は長くなり、層移動に必要とされる時間に、より近くなる。光学的に検出可能な表面の隆起の発生に必要とされる時間やそれより長く層移動に必要とされる時間は、水素の注入量の増加とともに短くなり、かつ、材料の注入深さ(doping level)に依存することも、明確に分かった。
層の分割による移動については、より低温でのより長時間の処理は、より高温でのより短時間の処理と同等であることが見出されたので、所定の温度で水素により誘導される層分割に必要とされる時間を短くしたり、所定の移動時間で分割するのに必要とされる温度を低下させたりする方法が、必要である。この薄層を分割して移動する方法を実質的に異なる熱膨張率の基板に適用するのに特に好ましい、より短い分割時間やより低い分割温度を実現するために、単独または組み合わせて使用可能な3つの方法を使用し得ることが見出された。
第1の方法は、シリコン基板の場合のホウ素のような、水素のトラップを誘導する1つまたは複数の元素を少量注入することから構成される。注入される水素を次にトラップし、その後、移動のための熱処理の際に水素を放出するために、水素のトラップを誘導するこの注入によって、基板の原子が置換されることで、第1の単結晶基板は損傷を受ける。元素の種類や入射エネルギーに依存して、注入される1個のイオンによって、第1の基板中に1000個を超える置換原子が生成する。従って、水素のトラップを誘導する元素の注入量は、次の水素の注入量の0.1〜約1%の範囲にすることができる。この欠陥は、大部分が空格子点や格子間原子なので、それらは、再結合可能であり、アニールにより除去することができる。水素のトラップを誘導する注入の際に生成した欠陥を十分に利用するために、両方の注入の際の第1の基板の温度は、欠陥の実質的なアニールが生じる温度より低い温度に制御する必要がある。注入する元素の選択は、第1の基板の特性に依存する。第1の基板がシリコンの場合、ホウ素の注入が十分に開発されておりかつ安価なので、ホウ素イオンが優先的に使用される。移動した単結晶の薄層に分割後に残留するホウ素は、研磨によりまたは熱酸化により除去することが可能であり、この熱酸化では、成長する酸化物の中にホウ素が偏析するので、希薄フッ化水素酸を適用することによりこの酸化物を除去することができる。注入されたイオンによって第1の基板の表面まで到達するアモルファス層が形成されないことが、重要である。知られているように、注入によるアモルファス層の形成は、表面ではなく、まず表面下の層で開始する。
本発明によれば、水素のトラップを誘導するために第1の基板の中に注入により損傷を形成した後は、中間のアニール処理なしで、次に水素を注入する必要がある。注入された水素は、水素のトラップを誘導する注入により生成した欠陥によってトラップ可能である必要があり、さらに、水素の注入温度より高くしかも接着された基板構造が劣化する温度よりは低い温度まで安定な欠陥構造を形成することができる必要がある。ある温度を超えると、水素は、欠陥構造から解離し、移動可能な気体となるであろう。本発明によれば、水素のトラップは、最初のホウ素の注入により生成したシリコンのダングリングボンドと注入された水素が反応することによって生じる。単結晶シリコンでは、トラップされた水素は、約150℃でアニールすると、顕著に放出され始める。図3には、曲線Aによって、水素が注入されただけの(100)方位単結晶シリコン基板(注入量5×1016cm-2、129keVでのH2 +イオン)で水素により誘導された光学的に検出可能な表面の隆起が形成されるのに必要とされる時間と、比較のために曲線(A+B)によって、最初にホウ素が注入され(注入量5×1014cm-2、180keVでのB+イオン)、次に水素が注入された(注入量5×1016cm-2、129keVでのH2 +イオン)(100)方位単結晶シリコン基板で水素により誘導された光学的に検出可能な表面の隆起が形成されるのに必要とされる時間とが、アニール温度の関数として示される。水素だけが注入されたシリコン基板と比較すると、ホウ素が注入され次に水素が注入されたシリコン基板では、所定の温度で光学的に検出可能な表面の隆起が形成される時間は約10分の1に短くなり、また、所定の時間で隆起が形成される温度は約50℃低くなる。接着後の広範囲の層分割に必要とされる時間は、約10倍長くなるが、2つの処理に対する有効活性化エネルギーは、依然として実質的に同じである。
また、本発明によって、所定の層分割時間に対してさらに層分割温度を低下させるか、または所定の層分割温度で層分割時間を短くすることは、水素が注入された第1の基板を第2の基板へのウェーハ接着の前に増感熱処理することによって層分割温度が低くなる、という知見に基づいている。水素により誘導された微小亀裂を形成させ、成長させて、さらに、接着後の移動のための次の熱処理による分割を促進することになるこの増感熱処理は、接着を阻害するであろう光学的に検出可能な表面の隆起が形成されるのに必要とされる時間よりは短い時間に抑える必要がある。シリコンの場合、ホウ素と水素が注入された接着されていないシリコン基板の増感熱処理は、250℃で実施された。図4には、ホウ素が注入されて次に水素が注入されたシリコン基板で光学的に検出可能な表面の隆起が形成するのに200℃で必要とされる時間が、250℃で実施された増感熱処理の時間の関数として示される。ホウ素と水素の注入条件は、図3の場合に与えられたものと同じである。隆起に必要とされる時間は、増感熱処理の時間が長くなるにつれ顕著に短くなる。例えば、250℃で10分間の増感熱処理後、光学的に検出可能な表面の隆起が形成されるのに必要とされる時間は、増感熱処理を施していない基板で隆起が形成されるのに必要とされる時間の〜10%だけである。
本発明によって、所定の層分割時間に対する層分割温度を低下させるか、または所定の層分割温度で層分割時間を短くする第2の方法は、接着後に薄層を移動させるのに必要な熱処理温度より高い温度で水素注入を実施することから構成される。図5には、800℃で水素が注入された炭化ケイ素で光学的に検出可能な表面の隆起が形成するのに必要とされる時間が、200℃より低い温度で、それ以外は同じ注入条件で、水素が注入されたものより、短くなるのが示される。この高温での水素注入の継続時間は、第2の基板への適切な接着が阻害されるであろう水素により誘導された光学的に検出可能な表面の隆起が、水素注入の際に全く生じないように、選択する必要がある。必要とされる注入時間は、注入量、注入装置のビーム電流、移動する単結晶材料の面積により決定されるので、高温での水素注入の継続時間には、さまざまな長さが可能である。チョン(N.W.Cheung)により1996年材料の化学と物理誌(Materials Chemistry and Physics)第46巻第132〜139頁で発表された「半導体製造のためのプラズマ浸入イオン注入(plasma immersion ion implantation)」という表題の彼の論文に記載されているプラズマ浸入イオン注入などの新しい注入技術によって、非常に短時間に広い面積に高い注入量で注入できるという事実も考慮するならば、水素注入の継続時間にはさまざまな長さが可能であるということは、正鵠を射るものである。この技術によって、水素により誘導された光学的に検出可能な表面の隆起が形成することなく、より高い温度で注入することが可能となる。
高温での注入は、この分野の技術者には知られているように、損傷を受ける部分を注入時にアニールすることにより注入の際の損傷量を制限することで材料の特性を改善するために、SOI(silicon−on−insulator)材料の特別な形態であるいわゆるSIMOX(注入酸素による分離(Separation by IMplanted Oxygen))を作成するためのシリコンへの酸素注入で、特に開発されている。従って、水素が注入された材料の単結晶層の層移動を改良するために本発明で提案された高温での注入には、何ら技術的な問題は生じない。
高温での注入によって、注入処理の際に連続的にアニールすることで、水素の注入により誘導される損傷を低減することができる。少しp型ドープされた、(100)シリコンでは、注入の際にウェーハ温度が450℃を超える温度に維持される場合、水素の注入により誘導される損傷が実質的に低減されることが確認された。さらに、高温での水素注入時に水素の移動度が大きくなるので、水素の注入により誘導される微小亀裂の深さ分布が鋭くなり、それによって、ブルーエル(Bruel)により米国特許第5,374,564号に開示されている移動のための熱処理より低い温度で実施される従来使用されている注入処理に比較して、移動層の表面粗さがより小さくなる。
本発明によれば、これら3つの方法によって、所定の時間で層を移動するための熱処理の温度を低くすることができるか、または、層を分割し移動するための熱処理に必要とされる所定の温度でこの熱処理に必要とされる時間を短くすることができ、これらの方法は、単独にまたは適切に組み合わせて使用することができる。
シリコン、ゲルマニウム、ダイヤモンド、炭化ケイ素で機能する条件範囲で水素を注入した後に、ヒ化ガリウムや他のIII−V族化合物などの多数の単結晶材料が、表面の隆起の形成を示さないことが見出された。この場合、例えば、ヒ化ガリウムや窒化ガリウムなどを使用することができるこの材料の単結晶は、ヒ化ガリウムの場合のゲルマニウムや窒化ガリウムの場合の炭化ケイ素などの適切な単結晶基板の上にエピタキシャル成長させることができる場合、両方とも水素注入後に十分長い時間熱処理をすると表面の隆起の効果は示されるが、この材料の層移動は実施することができる。この場合、注入される水素のエネルギーは、注入された水素の濃度の深さ分布の最大が単結晶エピタキシャル層には含まれずに単結晶の第1の基板に含まれ次にそこで水素により誘導される微小亀裂が発生するように、選択する必要がある。これらの措置を取ったうえで、上述したように、基本的に同じ層移動処理を実施することができる。唯一の相違は、層移動後に、移動した単結晶層が、第1の基板からの単結晶材料の第2の層で被覆されることである。この第2の単結晶層は、下に位置する移動した単結晶の薄層を実質的に侵食しないような十分な高選択性でエッチングできる適切な化学薬品で、エッチングして除去する必要がある。
+での注入とH2 +での注入との間で水素による隆起形成に違いがあるか確認するために、独立した1組の実験で、ほぼ同等の注入条件(H+:60keV、1×1017イオン/cm2;H2 +:120keV、5×1016イオン/cm2)で2つのイオンをシリコン基板に注入した。水素により誘導された表面の隆起の形成には、218℃を超える温度では、全く違いは見られなかった。H2 +イオンはシリコン基板の表面に衝突する際に分裂し、単一の水素原子またはイオンとしてとどまるようになる、と思われる。軽水素のほかに、水素の同位体である重水素を使用することもできる。
(第1の好ましい実施形態の詳細な説明)
ここで説明される実施態様では、水素のトラップを誘導するホウ素イオンを単結晶シリコン基板に最初に注入し、次に同じシリコン基板に水素を注入することを含む、単結晶シリコン基板からの溶融石英基板への単結晶シリコンの薄層を移動する方法が記載される。シリコン基板は、溶融石英基板の熱膨張率とは実質的に異なる熱膨張率を有する。
330μmの厚みを有する(100)表面結晶方位の単結晶シリコン基板の表面を熱酸化により1500Åの厚みを有する酸化物によって被覆したものに、180keVで5×1014cm-2の注入量で、単一の正電荷を有するホウ素イオンを、水素のトラップを誘導するために注入して、約0.58μmの深さで約2×1019cm-3のホウ素の最大濃度を有するホウ素濃度の深さ分布を形成する。置換されたシリコン原子の濃度の深さ分布は、ホウ素濃度の深さ分布に類似しており、ホウ素の濃度分布の最大より幾分浅い最大濃度の深さで、約2×1022cm-3の最大濃度を有する。
ホウ素が注入されたシリコン基板に、次に、129keVで5×1016cm-2の注入量で、分子性水素H2 +イオンを注入し、それによって、注入されたホウ素と水素の2つの分布の最大濃度が、それらの濃度の深さ分布の最大濃度の位置として一致する。水素の最大濃度は、約0.58μmの深さで、約6×1021cm-3である。ホウ素と水素のそれぞれの注入の際のシリコンウェーハの温度は、50℃未満に維持された。シリコン基板の表面に平行する微小亀裂が、注入されたままのシリコンウェーハの注入された水素の濃度の深さ分布の最大に近い場所に、既に形成されている。この亀裂によって、シリコン基板は、移動される薄層を構成する、より薄い上部と、シリコン基板の大部分を構成する、より厚い下部とに、効果的に分割される。
接着されたシリコン/石英の基板の対に亀裂が入るのを防止しながら、水素により誘導された微小亀裂が成長し部分的に重複し、最終的に薄層が移動するには、移動を生じさせる熱処理のための移動温度は約200℃かそれを下まわる必要がある。しかしながら、ただ注入しただけの接着されたシリコンと溶融石英の基板で、200℃でシリコン層を分割するには、数百時間を上回る時間が必要になるであろう。このように移動のための熱処理時間が長いと、接着された基板が基板の中の熱応力により劣化する危険性が生じるであろう。分割時間をより短くするために、接着の前に、ホウ素と水素の注入された接着されていないシリコン基板の増感熱処理を、250℃で10分間実施すると、それによって、水素が充填された微小亀裂は成長するが、次に必要とされる溶融石英基板への直接ウェーハ接着による強力な接着を阻害するであろう水素により誘導される光学的に検出可能な表面の隆起はまだ形成されずに済む。250℃で10分間、増感熱処理を施した基板で、十分大きな微小亀裂が光学的に検出可能な表面の隆起を形成するのに200℃で必要とされる時間が、増感熱処理を施していないシリコン基板で隆起を形成するのに必要とされる時間の〜10%だけであることが、図4に示されることから理解されるように、この増感熱処理によって、移動のための熱処理を用いた層分割により単結晶シリコンの薄層を移動するのに必要とされる時間を約10分の1に短くすることができる。
次に、ホウ素と水素の注入されたシリコン基板を、溶融石英基板に、両方の基板とも半導体工業で使用される標準洗浄処理を用いて洗浄した後で、室温で直接ウェーハ接着により接着する。接着されたシリコン/石英の基板の対は、接着強度を向上させるために、次に、約150℃でアニールする。次に、200℃で約24時間、移動のための熱処理を施すことで、水素が充填された微小亀裂が成長し部分的に重複し、それによって、単結晶の薄層を構成する上部がシリコン基板の下部から顕微鏡的に分割することにより、注入されたホウ素と水素の濃度の深さ分布の最大濃度での深さに相当する約0.58μmの厚みの単結晶シリコンの層が、分割しさらに溶融石英基板に移動する。移動したシリコン層のホウ素は、次に、軽い研磨や熱酸化処理によって、通常の値の濃度まで実質的に低減することができる。
次の表には、溶融石英基板などの所望の第2の基板に移動させることができる、さまざまな厚みの単結晶シリコン層を形成するために、露出した第1の単結晶シリコン基板に、ホウ素(B+)を注入し、次に水素(H2 +)を注入する条件を列挙する。
Figure 2010219566
水素のトラップを誘導する注入のためにホウ素を使用するのは、単なる例示に過ぎない。注入されたホウ素原子は、層移動の際に電気的に活性化されないので、他の適切な元素または元素の組み合わせからなるイオンの注入でも、水素が注入されるシリコン基板でのホウ素原子と同様の役割を果たすことができると予想される。別の実施態様では、水素のトラップを誘導する注入のために、炭素、リン、窒素、ヒ素、フッ素の一覧から選択される元素が使用される。
2 +イオンの代わりに、H+などのその他の種類の水素イオンを使用することができ、または、水素の同位体である重水素のイオン、D+やD2 +を使用することができる。
(第2の好ましい実施形態の詳細な説明)
上述した説明と関連してここで説明される第2の実施態様は、高温で水素イオンを注入し、次にウェーハを接着し、さらに、この水素注入の温度と同じかそれを下まわる温度で熱処理をすることによって、単結晶のシリコン、炭化ケイ素、ゲルマニウムなどの薄層を基板上に移動する方法に関する。水素イオンの注入は、H2 +の形態またはH+やD+の形態で実施することができる。いずれの形態も、本発明で実施することができる。
水素原子の典型的なエネルギーは、単結晶シリコンの場合、移動する単結晶シリコン層の厚みに相当する、注入された最大濃度の深さである約0.1〜1.6μmになる10〜200keV程度の大きさである。
シリコンの処理工程でドープ剤による浅い接合を作成するために市販の注入装置で利用可能なわずか数百eV程度の、よりいっそう小さな注入エネルギーも使用することができる。同様に、埋め込み層の注入のために市販で利用可能な数MeV程度の、よりいっそう大きな注入エネルギーも使用可能であり、これは、数十μmの注入深さに相当する。
典型的な注入量(単一の水素原子の注入量を示す)は、2〜20×1016cm-2程度である。シリコンやゲルマニウムでは、注入時のウェーハ温度は、200〜800℃の範囲である。炭化ケイ素では、注入時のウェーハ温度は、500〜1,100℃の範囲である。
高温でいろいろな注入を実施した後、低温で層移動を実施した。2つの実施例を次に説明する。
一例では、炭化ケイ素ウェーハに、800℃で、160keVで5×1016cm-2の注入量で、H2 +イオンを注入した。注入時間は、光学的に検出可能な表面の隆起の発生を防止するのに十分短い、30分間であった(図5参照)。
水素が注入された炭化ケイ素は、次に、560℃で、類似した熱膨張率を有する高温ガラスに、陽極接着した。さらに、接着された構造に、水素注入の温度より低い温度である725℃で、熱処理を施した。薄層の移動は、移動のための100時間の熱処理後に完了した。原子間力顕微鏡で測定した表面の平滑性は、200℃を下まわる温度で水素を注入した後に移動した単結晶炭化ケイ素の薄層での15nmに比較して、8nmに改善された。
また、(100)方位の単結晶シリコン基板に、400℃で、160keVで7×1016cm-2の注入量で、H+イオンを注入した。注入時間は、光学的に検出可能な表面の隆起の形成を防止するのに十分短い、43分間であった(図2参照)。400℃で注入した1枚のシリコンウェーハは、次に、直接ウェーハ接着により室温で酸化されたシリコン基板に直接接着し、さらに、2つの基板の間の接着強度を向上させるために150℃で熱処理を施し、最後に、400℃の注入温度より低い温度である385℃の熱処理によって、単結晶の薄層を分割し、移動させた。層移動は、移動のための5時間の熱処理後に完了した。
(第3の好ましい実施形態の詳細な説明)
第3の実施態様は、単結晶のシリコン、炭化ケイ素、ゲルマニウム、その他の単結晶材料の水素が注入された層を基板上に分割し次に接着しさらに熱処理するのに必要とされる最小限の水素の注入量を低減する好ましい方法に関する。この方法によって、分割に通常必要とされるより少ない水素注入量で良好に分割できることが見出された。
ブルーエル(Bruel)の米国特許第5,374,564号には、約5×1016cm-2の水素(H)の最小注入量がシリコンの層分割に必要とされることが示されている。シリコンでは層分割に必要とされる水素注入量の下限の理論上の推定置として約2.8×1016cm-2が、フロイント(L.B.Freund)により1997年応用物理速報誌(Applied Physics Letters)第70巻第3519〜3512頁で発表された「適合した(compliant)基板の作成でウェーハ分割を誘導するための注入密度の下限」という表題の彼の論文に記載されている。実際には、シリコンの層分割を実現する注入に、5×1016〜1×1017cm-2の範囲の高い水素注入量が通常使用される。
単結晶材料の薄層を所望の基板上へ移動する大量生産では、製造コストが主な課題の1つである。水素注入量を低減することは、費用効果で重要なばかりでなく、分割層の欠陥密度を低下させるために重要である。最近、アガールワル(A.Agarwal)らにより1998年応用物理速報誌(Applied Physics Letters)第72巻第1086〜1088頁で発表された「He+とH+の共注入(co−implantation)による絶縁体上のシリコン膜の効果的な作成」という表題の彼らの論文に示されているように、水素注入後にヘリウムを注入することによって、水素またはヘリウム単独で必要とされる注入量より少ない合計注入量で、層を分割できることが報告された。シリコンの層分割では最小の注入量が、30keVで7.5×1015cm-2の注入量で、水素を注入し、次に、33keVで1×1016cm-2の注入量で、ヘリウムを注入することにより実現されることが示された。しかしながら、次の熱処理では除去が困難な過度の損傷が、相対的に多量のヘリウム注入によって、注入を受ける(host)基板に生成され得る。
水素の注入とともにホウ素イオン(B+)の注入(注入量>1×1012cm-2)を、両方の注入とも室温付近で、2つのイオンプロファイルの最高点が一致または幾分ずれるように、実施することによって、分割し次に接着しさらに熱処理するための水素の最小注入量が低減できることが見出された。さらに、この方法によって、単結晶のシリコン、炭化ケイ素、ゲルマニウムなどの水素が注入された層を基板上に分割する温度を実質的に低下できることが見出された。これは、B+H共注入のサンプルと呼ぶ。水素イオンの注入は、H2 +の形態またはH+やD+の形態で実施することができる。分割温度を固定すると、III族元素が、水素注入前、水素注入後、あるいは水素注入と同時に注入される場合、層分割に必要な水素の注入量が低減されることが見出された。本願明細書と特許請求の範囲では、水素注入とともに実施される水素のトラップを誘導する注入への言及や、水素のトラップを誘導する注入とともに実施される水素の注入への言及は、上述した意味で、すなわち、水素のトラップを誘導する元素が、水素注入前、水素注入後、あるいは水素注入と同時に注入されるという意味で理解される。
好ましい具体的な実施態様では、180keVで5×1014cm-2の注入量で、B+を注入し、次に、64.5keVで5×1016cm-2の注入量で、H+を注入したシリコンのサンプルが、1×1017cm-2の注入量でH+だけを注入したシリコンのサンプルと同様の分割性を示す。
シリコンの層分割でのH+の最小注入量を決定するために、64.5keVに固定して、1.2×1016〜1×1017cm-2の間のさまざまな注入量で、いくつかのシリコンウェーハにH+を注入した後に、180keVで5×1014cm-2の注入量で、一定のB+を注入した。他のシリコンウェーハは、水素だけを注入した。水素だけが注入されたシリコンでは、H+の注入量が3.6×1016cm-2を下まわると、高温でアニールする際に、サンプルの表面に隆起は見られなかった。しかしながら、B+H共注入のシリコンサンプルでは、H+の注入量が1.2×1016cm-2と低くても隆起が生じ、さらに、H+の注入量が2.8×1016cm-2でウェーハを接着し層を分割することにより、ウェーハ全体の大きさのシリコン層が酸化されたシリコンウェーハ上に移動し、絶縁体上シリコン(SOI)基板ウェーハが形成された。層分割での水素の最小注入量を低減するのに、Al(アルミニウム)+H共注入に、B+H共注入と同様の効果があることが見出された。他のIII族元素、ガリウム、インジウム、タリウムには、ホウ素やアルミニウムと同様の効果がある。
(第4の好ましい実施形態の詳細な説明)
第4の好ましい実施態様では、単結晶のシリコン、炭化ケイ素、ゲルマニウム、その他の単結晶材料の水素が注入された層を基板上に分割し次に接着しさらに熱処理するのに必要とされる最小限の水素の注入量を低減する別の方法が記載される。この低減が、高温で水素イオンを注入することにより実現できることが見出された。
好ましい実施態様では、シリコンに、160keVで2.5×1016cm-2の注入量で、H2 +イオンを注入した。このシリコンウェーハは、(100)表面結晶方位を有した。水素注入時のシリコンウェーハ温度は、好ましくは300℃であるが、150℃の低温でも実施することができる。300℃で水素が注入されたシリコンウェーハは、室温付近で、160keVで3.5×1016cm-2の注入量で、H2 +を注入したシリコンのサンプルと同様の分割性を示す。
低い水素注入量で単結晶層を分割するための水素注入時のウェーハの最大温度は、材料に依存する。この最大許容温度は、例えば、シリコンでは約500℃であり、炭化ケイ素では約900℃である。ダイヤモンドでは、最大許容温度は約1200℃である。
(第5の好ましい実施形態の詳細な説明)
第5の好ましい実施態様では、単結晶のシリコン、炭化ケイ素、ゲルマニウムなどの水素が注入された層を基板上に分割し次に接着しさらに熱処理するのに必要とされる最小限の水素の注入量を低減する方法が提供される。この好ましい方法には、高温で注入される水素イオンとともに、室温または高温でホウ素を共注入することが含まれる。
高温でのH+の注入とともにB+イオンの注入(注入量>1×1012cm-2)を、2つのイオンプロファイルの最高点が一致または幾分ずれるように、実施することによって、層分割に必要とされるHの最小注入量が低減されることが見出された。
この好ましい実施態様では、(100)表面結晶方位を有するシリコンウェーハに、300℃、129keV、1.0×1016cm-2だけの注入量でのH2 +の注入とともに、室温付近で、180keVで5×1014cm-2の注入量で、B+を注入した。固定された129keVでH2 +が注入され、しかしホウ素は注入されていない対照シリコンウェーハには、分割を実現するために約2.5×1016cm-2の注入量のH2 +が必要とされることが見出された。これとは対照的に、H2 +の注入量が1.0×1016cm-2だけであるB+H(HT)共注入のシリコンウェーハから、ウェーハを接着し次に熱処理することにより、酸化されたシリコンウェーハ上に、ウェーハ全体の大きさのシリコン層が分割し移動した。
低い水素注入量で単結晶層を分割するための水素注入時のウェーハの最大温度は、材料に依存する。この最大許容温度は、例えば、シリコンでは約500℃であり、炭化ケイ素では約900℃である。ダイヤモンドでは、最大許容温度は約1200℃である。他のIII族元素、ガリウム、インジウム、タリウムには、ホウ素やアルミニウムと同様の効果がある。すべての場合、5×1017cm-2を下まわる水素注入量で、良好な分割を実現することができる。

Claims (15)

  1. 第1の単結晶基板の上部を第2の基板へ移動する方法であって、前記方法によって、必要とされる水素注入量が低減され、かつ、必要とされる分割温度が低減され、前記第1の基板は、実質的に平坦な表面を有する前記上部と、前記第1の基板の大部分から構成される下部と、から構成され、前記方法は、
    注入により誘導された水素のトラップがアニールされる温度を下まわる温度に維持された水素のトラップを誘導する注入温度で、水素のトラップを誘導する1つまたは複数の元素の注入を前記表面に施し、前記1つまたは複数の元素は、アルミニウム、ガリウム、インジウム、タリウムからなる群より選択され、前記少なくとも1つの元素は、元素の最大濃度を有する元素の深さ分布を、注入後に前記第1の基板に有し、前記元素の最大濃度によって、前記第1の基板が前記上部と前記下部とに実質的に分割され、前記水素のトラップを誘導する注入は、1cm2当たり5×1016の注入量より少ないが、1cm2当たり1×1010の注入量より多く、
    注入により誘導された水素のトラップがアニールされる温度を下まわる温度に維持された水素の注入温度で、軽水素と重水素からなる群より選択される水素の注入を前記表面に施し、前記水素は、前記元素の最大濃度の位置に実質的に生じる水素の最大濃度を有する水素の深さ分布を、前記第1の基板に有し、前記水素の注入の継続時間は、水素により誘導される表面の隆起が発生するのに必要とされるより短く、
    注入により誘導された水素のトラップがアニールされる温度を下まわる増感温度で、実質的に前記水素の最大濃度の位置で前記表面に平行して表面下の顕微鏡的な微小亀裂が発生するのには十分に長いが、水素により誘導される表面の隆起が発生するのに必要とされるより短い時間、増感熱処理を前記第1の基板に施し、
    接着構造を形成するために、陽極接着と直接ウェーハ接着より選択される接着方法によって、前記第1の基板の前記表面を前記第2の基板に接着し、
    水素により誘導された微小亀裂が成長し、前記水素の深さ分布の最大濃度の位置に近接した領域で実質的に前記表面に平行して部分的に重複し、それによって、前記第1の基板の前記上部が分割することにより前記下部から分離し、前記第2の基板に移動するように十分に長い時間、前記水素の移動温度で、移動のための熱処理を前記接着構造に施す、
    ことを含むことを特徴とする方法。
  2. 第1の単結晶基板の上部を第2の基板へ移動する方法であって、前記方法によって、必要とされる水素注入量が低減され、かつ、必要とされる分割温度が低減され、前記第1の基板は、実質的に平坦な表面を有する前記上部と、前記第1の基板の大部分から構成される下部と、から構成され、前記方法は、
    水素のトラップを誘導する1つまたは複数の元素の注入を前記表面に施し、前記1つまたは複数の元素は、ホウ素、アルミニウム、ガリウム、インジウム、タリウムからなる群より選択され、前記少なくとも1つの元素は、元素の最大濃度を有する元素の深さ分布を、注入後に前記第1の基板に有し、前記元素の最大濃度によって、前記第1の基板が前記上部と前記下部とに実質的に分割され、前記水素のトラップを誘導する注入は、1cm2当たり5×1016の注入量より少ないが、1cm2当たり1×1010の注入量より多く、
    300〜1200℃の範囲の水素の注入温度で、軽水素と重水素からなる群より選択される水素の注入を、5×1017cm-2を下まわる注入量で前記表面に施し、前記水素は、前記元素の最大濃度の位置に実質的に生じる水素の最大濃度を有する水素の深さ分布を、前記第1の基板に有し、前記水素の注入の継続時間は、水素により誘導される表面の隆起が発生するのに必要とされるより短く、
    注入により誘導された水素のトラップがアニールされる温度を下まわる増感温度で、実質的に前記水素の最大濃度の位置で前記表面に平行して表面下の顕微鏡的な微小亀裂が発生するのには十分に長いが、水素により誘導される表面の隆起が発生するのに必要とされるより短い時間、増感熱処理を前記第1の基板に施し、
    接着構造を形成するために、陽極接着と直接ウェーハ接着より選択される接着方法によって、前記第1の基板の前記表面を前記第2の基板に接着し、
    水素により誘導された微小亀裂が成長し、前記水素の深さ分布の最大濃度の位置に近接した領域で実質的に前記表面に平行して部分的に重複し、それによって、前記第1の基板の前記上部が分割することにより前記下部から分離し、前記第2の基板に移動するように十分に長い時間、前記水素の移動温度で、移動のための熱処理を前記接着構造に施す、
    ことを含むことを特徴とする方法。
  3. 第1の単結晶基板の上部を第2の基板へ移動する方法であって、前記第1の基板は、実質的に平坦な表面を有する前記上部と、前記第1の基板の大部分から構成される下部と、から構成され、前記方法は、
    室温を超える150℃より高くかつ250℃以下の水素の注入温度で、軽水素と重水素からなる群より選択される水素の注入を、5×1017cm-2を下まわる注入量で注入量が存在するように前記表面に施し、前記水素は、水素の最大濃度を有する水素濃度の深さ分布を、前記第1の基板に有し、前記水素の最大濃度によって、前記第1の基板が前記上部と前記下部とに実質的に分割され、前記水素の注入の継続時間は、水素により誘導される表面の隆起が発生するのに必要とされるより短く、
    接着構造を形成するために、直接接着と陽極接着からなる群より選択される接着方法によって、前記第1の基板の前記表面を前記第2の基板に接着し、
    水素により誘導された微小亀裂が成長し、前記水素濃度の深さ分布の最大濃度の位置に近接した領域で実質的に前記表面に平行して部分的に重複し、それによって、前記第1の基板の前記上部が分割することにより前記下部から分離し、前記第2の基板に移動するように十分に長い時間、前記水素の注入温度を下まわる温度で、移動のための熱処理を前記接着構造に施す、
    ことを含むことを特徴とする方法。
  4. 前記水素のトラップを誘導する注入が水素注入とともに実施されるか、または、前記水素注入が前記水素のトラップを誘導する注入とともに実施されるか、またはこれらの両方が実施されることを特徴とする請求項1または2記載の方法。
  5. 前記第1の基板は、エピタキシャル層を有する単結晶基板であることを特徴とする請求項1〜4のいずれかに記載の方法。
  6. 前記第1と第2の基板の少なくとも一方が、多結晶表面層とアモルファス表面層からなる群より選択される表面薄層を有することを特徴とする請求項1〜5のいずれかに記載の方法。
  7. 前記第1の基板は、炭化ケイ素、シリコン、ゲルマニウム、ダイヤモンド、ゲルマニウム、実質的に炭素を含むゲルマニウムとケイ素とからなる合金、からなる群より選択される単結晶であることを特徴とする請求項1〜6のいずれかに記載の方法。
  8. 前記第2の基板は、シリコン、酸化されたシリコン、ガラス、溶融石英、サファイア、炭化ケイ素からなる群より選択されることを特徴とする請求項1〜7のいずれかに記載の方法。
  9. 前記エピタキシャル層は、III−V族化合物エピタキシャル層からなるエピタキシャル層の群より選択されることを特徴とする請求項5または6記載の方法。
  10. 前記第1の基板は、ゲルマニウムと炭化ケイ素からなる群より選択され、前記エピタキシャル層は、ヒ化ガリウムエピタキシャル層と窒化ガリウムエピタキシャル層からなる群より選択されることを特徴とする請求項6または9記載の方法。
  11. 前記水素の注入温度は、150℃より高くかつ250℃超より低く、前記第1の基板は、実質的にシリコンであることを特徴とする請求項3記載の方法。
  12. 前記水素の注入温度は、150℃より高くかつ250℃超より低く、前記第1の基板は、実質的に炭化ケイ素であることを特徴とする請求項3記載の方法。
  13. 前記水素の注入温度は、200℃より高くかつ800℃より低く、前記第1の基板は、実質的にシリコンであることを特徴とする請求項2記載の方法。
  14. 前記水素の注入温度は、500℃より高くかつ1200℃より低く、前記第1の基板は、実質的に炭化ケイ素であることを特徴とする請求項2記載の方法。
  15. 前記第1の基板は、ゲルマニウムと炭化ケイ素からなる群より選択され、前記エピタキシャル層は、ヒ化ガリウムエピタキシャル層と窒化ガリウムエピタキシャル層からなる群より選択されることを特徴とする請求項9記載の方法。
JP2010153076A 1998-09-30 2010-07-05 所望の基板への単結晶材料からなる薄層の移動方法 Withdrawn JP2010219566A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/163,897 US6150239A (en) 1997-05-31 1998-09-30 Method for the transfer of thin layers monocrystalline material onto a desirable substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000572908A Division JP2003524876A (ja) 1998-09-30 1999-09-29 所望の基板への単結晶材料からなる薄層の移動方法

Publications (1)

Publication Number Publication Date
JP2010219566A true JP2010219566A (ja) 2010-09-30

Family

ID=22592065

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000572908A Ceased JP2003524876A (ja) 1998-09-30 1999-09-29 所望の基板への単結晶材料からなる薄層の移動方法
JP2010153076A Withdrawn JP2010219566A (ja) 1998-09-30 2010-07-05 所望の基板への単結晶材料からなる薄層の移動方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000572908A Ceased JP2003524876A (ja) 1998-09-30 1999-09-29 所望の基板への単結晶材料からなる薄層の移動方法

Country Status (5)

Country Link
US (1) US6150239A (ja)
EP (1) EP1118108A1 (ja)
JP (2) JP2003524876A (ja)
KR (1) KR100614860B1 (ja)
WO (1) WO2000019499A1 (ja)

Families Citing this family (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
US20050124142A1 (en) * 1998-12-31 2005-06-09 Bower Robert W. Transposed split of ion cut materials
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
FR2807074B1 (fr) * 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
WO2001093334A1 (fr) * 2000-05-30 2001-12-06 Shin-Etsu Handotai Co.,Ltd. Procede de fabrication d'une plaquette collee et cette derniere
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US7094667B1 (en) 2000-12-28 2006-08-22 Bower Robert W Smooth thin film layers produced by low temperature hydrogen ion cut
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
EP1386349A1 (en) * 2001-04-17 2004-02-04 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6498113B1 (en) * 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
DE10127255A1 (de) * 2001-06-05 2003-01-16 Univ Stuttgart Konditionierung von Glasoberflächen für den Transfer von CIGS-Solarzellen auf flexible Kunstoffsubstrate
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
US6833195B1 (en) * 2003-08-13 2004-12-21 Intel Corporation Low temperature germanium transfer
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
US6852652B1 (en) * 2003-09-29 2005-02-08 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on glass via layer transfer
US8529724B2 (en) * 2003-10-01 2013-09-10 The Charles Stark Draper Laboratory, Inc. Anodic bonding of silicon carbide to glass
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2863771B1 (fr) * 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7363777B2 (en) * 2004-03-05 2008-04-29 Corning Incorporated Closed cassette and method for heat treating glass sheets
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
JP4626175B2 (ja) * 2004-04-09 2011-02-02 株式会社Sumco Soi基板の製造方法
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
JP4814498B2 (ja) 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
EP2048706B1 (en) * 2004-09-21 2012-12-12 Soitec Transfer method with a treatment of a surface to be bonded
CN101036222A (zh) * 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
JP5113999B2 (ja) * 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
EP1894234B1 (en) * 2005-02-28 2021-11-03 Silicon Genesis Corporation Substrate stiffening method and system for a layer transfer.
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
DE102006061167A1 (de) * 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
FR2905801B1 (fr) * 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판의 제작방법
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR100873299B1 (ko) * 2007-08-20 2008-12-11 주식회사 실트론 Ssoi 기판의 제조방법
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US20090162966A1 (en) * 2007-12-21 2009-06-25 The Woodside Group Pte Ltd Structure and method of formation of a solar cell
US20090159111A1 (en) * 2007-12-21 2009-06-25 The Woodside Group Pte. Ltd Photovoltaic device having a textured metal silicide layer
FR2926398B1 (fr) * 2008-01-15 2010-08-13 Soitec Silicon On Insulator Transfert de couche avec diminution de la rugosite post-fracture
FR2929446B1 (fr) 2008-03-28 2011-08-05 Soitec Silicon On Insulator Implantation a temperature controlee
EP2157602A1 (en) 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2949606B1 (fr) * 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
JP5977947B2 (ja) * 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Soi基板の作製方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
RU2539789C1 (ru) * 2013-06-14 2015-01-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления полупроводниковой структуры
KR102301501B1 (ko) * 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
WO2016195983A1 (en) * 2015-06-05 2016-12-08 Applied Materials, Inc. Graded in-situ charge trapping layers to enable electrostatic chucking and excellent particle performance for boron-doped carbon films
CN106601663B (zh) * 2015-10-20 2019-05-31 上海新昇半导体科技有限公司 Soi衬底及其制备方法
US10985204B2 (en) * 2016-02-16 2021-04-20 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces
CN112635323B (zh) * 2020-12-15 2021-12-28 中国科学院上海微系统与信息技术研究所 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法
FR3131077B1 (fr) * 2021-12-16 2024-02-09 Commissariat Energie Atomique Procédé de transfert d’une couche utile en diamant cristallin sur un substrat support
CN117438293B (zh) * 2023-12-20 2024-03-12 青禾晶元(晋城)半导体材料有限公司 一种注入剥离方法以及其中氢离子注入的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883215A (en) * 1988-12-19 1989-11-28 Duke University Method for bubble-free bonding of silicon wafers
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI

Also Published As

Publication number Publication date
JP2003524876A (ja) 2003-08-19
KR100614860B1 (ko) 2006-08-23
KR20010079959A (ko) 2001-08-22
WO2000019499A1 (en) 2000-04-06
US6150239A (en) 2000-11-21
EP1118108A1 (en) 2001-07-25

Similar Documents

Publication Publication Date Title
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
Tong et al. A “smarter-cut” approach to low temperature silicon layer transfer
US6054363A (en) Method of manufacturing semiconductor article
US7018909B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US6352909B1 (en) Process for lift-off of a layer from a substrate
EP1929511B1 (en) Semiconductor on glass insulator with deposited barrier layer
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
EP0595233A2 (en) Method for constructing semiconductor-on-insulator
US20070212852A1 (en) Method of fabricating a thin film
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
EP0843346A2 (en) Method of manufacturing a semiconductor article
JP2008124207A (ja) 半導体基板の製造方法
US6355541B1 (en) Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
JP2006505928A5 (ja)
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR20100027947A (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
CN111180317A (zh) 贴合soi晶圆的制造方法
US9281233B2 (en) Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
JP2008263010A (ja) Soi基板の製造方法
US20240030061A1 (en) Donor substrate for the transfer of a thin layer and associated transfer method
KR100465630B1 (ko) 웨이퍼의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100726

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110803