JP2008263010A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP2008263010A JP2008263010A JP2007103580A JP2007103580A JP2008263010A JP 2008263010 A JP2008263010 A JP 2008263010A JP 2007103580 A JP2007103580 A JP 2007103580A JP 2007103580 A JP2007103580 A JP 2007103580A JP 2008263010 A JP2008263010 A JP 2008263010A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- transparent insulating
- crystal
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】シリコン基板と透明絶縁性基板とを貼り合わせてSOI基板を製造する際の、透明絶縁性基板の全面にシリコン薄膜を転写する手法を提供すること。
【解決手段】シリコン基板10は、表面粗さがピーク・バレー(PV)値で0.3nm以下の単結晶Si基板であり、支持基板は、その主面に金属膜のパターニングが施され当該パターン21を被覆する酸化膜22が設けられた石英基板20である。この支持基板20の表面粗さ(段差)は、PV値で3nm以下の平坦性を有している。単結晶Si基板10の表面に水素イオンを注入してイオン注入領域11を形成し、単結晶Si基板10の主面に表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す。そして、単結晶Si基板10と石英基板20の主面同士を、室温で密着させて貼り合わせ、さらに外部衝撃を付与して単結晶Si基板のバルク13からシリコン薄膜12を機械的に剥離して転写する。
【選択図】図2
【解決手段】シリコン基板10は、表面粗さがピーク・バレー(PV)値で0.3nm以下の単結晶Si基板であり、支持基板は、その主面に金属膜のパターニングが施され当該パターン21を被覆する酸化膜22が設けられた石英基板20である。この支持基板20の表面粗さ(段差)は、PV値で3nm以下の平坦性を有している。単結晶Si基板10の表面に水素イオンを注入してイオン注入領域11を形成し、単結晶Si基板10の主面に表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す。そして、単結晶Si基板10と石英基板20の主面同士を、室温で密着させて貼り合わせ、さらに外部衝撃を付与して単結晶Si基板のバルク13からシリコン薄膜12を機械的に剥離して転写する。
【選択図】図2
Description
本発明は、透明絶縁性基板上にシリコン薄膜を有するSOI基板の製造方法に関する。
絶縁基板上にシリコン薄膜を有するSOI基板については、貼り合せ面側に水素イオンを注入したシリコン基板とハンドリング用基板(支持基板)とを貼り合わせ、概ね500℃以上の熱処理を施して注入水素イオンの濃度が最も高い領域からシリコン薄膜を熱剥離させるというSOITEC法(SmartCut法)が知られており、この方法は、水素イオンの注入で形成された「水素ブリスタ」と呼ばれる高密度の「気泡」を加熱により「成長」させ、この「気泡成長」を利用してシリコン薄膜を剥離するというメカニズムを基礎としている(例えば、特許文献1や非特許文献1)。
しかしながら、上述のSOITEC法には以下のような難点がある。すなわち、この方法では、シリコン基板と絶縁性基板を貼り合わせた後に500℃以上の温度で水素イオン注入界面に沿って熱的剥離を行うため、シリコン基板と大きく熱膨張係数が異なる基板(例えば、石英基板)を支持基板とした場合には、これらの基板を貼り合わせた状態で500℃以上の熱処理を施すと両基板の熱膨張係数の差異に起因する熱歪が生じ、この熱歪により接合面の剥離やひび割れ等を発生させ易い。
また、500℃以上の温度で熱的剥離を行うと、この剥離の際にシリコン薄膜(SOI層)の表面荒れが生じる。非特許文献2によれば、1μm×1μmの極めて狭い領域でさえ、Peak to Valley(PV値)で65nm程度の高低差が発生するとされている。
また、SOI基板の他の製造方法である所謂SiGen法は、貼り合せ面側に水素イオンを注入したシリコン基板とシリコン基板あるいは他の材料の基板とを貼り合わせる前に、これらの基板の貼り合せ面をプラズマ処理し、表面が活性化された状態で両基板を貼り合わせ、低温(例えば、100〜300℃)で熱処理を施して接合強度を高めた後に、常温で機械的に剥離してSOI基板を得る方法である(例えば、特許文献2〜4)。この方法では、低温での剥離が可能であるため、上述したような熱的諸特性の相違に起因した割れや局所的クラックは生じ難いという利点がある。
特許第3048201号公報
米国特許第6263941号明細書
米国特許第6513564号明細書
米国特許第6582999号明細書
A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106).
UCS半導体基盤技術研究会監修「SOIの科学」(Realize社)第二章参照(2000年)
ところで、SOI基板の製造に用いられるシリコン基板は通常、その貼り合わせ面がポリッシュされており極めて高い平坦性を有しているが、支持基板となる絶縁性基板の貼り合わせ面の平坦性は必ずしも高いものではない。特に、当該支持基板の貼り合わせ面側に予め金属膜などでパターンを形成しておき、この支持基板上にシリコン薄膜を剥離形成したSOI基板を得ようとするような場合には、上記のパターン形成に伴って生じる支持基板面の凹凸(表面粗さ)レベルが高いものとなり易い。そして、このような凹凸をもった支持基板とシリコン基板とを貼り合わせてシリコン薄膜を剥離してシリコン基板上に転写しようとすると、剥離が部分的に不完全(極端な場合には基板全面で不完全)なものとなって、SOI基板製造の歩留まりが低下するという問題がある。
ここで凹凸レベルとは、基板面の段差レベル(PV値)であり、例えば、基板表面に研磨傷がある場合にはその傷の深さなどであり、パターン形成された基板では当該パターン形状の凸部の高さなどである。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、シリコン基板と透明絶縁性基板とを貼り合わせてSOI基板を製造する際に、透明絶縁性基板の全面にシリコン薄膜を転写する手法を提供することにある。
このような課題を解決するために、本発明のSOI基板の製造方法は、表面粗さがピーク・バレー(PV値)で3nm以下のシリコン基板の主面に水素イオン注入領域を形成するイオン注入工程と、主面にパターニングが施された表面粗さがPV値で3nm以下の透明絶縁性基板と上記シリコン基板の少なくとも一方の主面に活性化処理を施す表面処理工程と、透明絶縁性基板とシリコン基板の主面同士を室温で貼り合わせる工程と、上記貼り合せ後のシリコン基板からシリコン薄膜を機械的剥離して透明絶縁性基板の主面上にシリコン膜を形成する剥離工程とを備えている。
好ましくは、上記表面粗さはPV値で2nm以下であり、上記活性化処理はプラズマ処理又はオゾン処理の少なくとも一方である。
上記透明絶縁性基板は、例えば、石英、サファイア、ホウ珪酸ガラスまたは結晶化ガラスであり、シリコン基板は、主面にシリコン酸化膜を有するものであってもよい。
本発明では、シリコン薄膜の転写を良好なものとするための貼り合わせ用基板の表面粗さを定量的に規定したので、透明絶縁性基板の全面にシリコン薄膜を転写することが可能となって、高品質のSOI基板が得られる。
図1は、貼り合わせに用いる透明絶縁性基板の表面粗さ(段差:横軸)と、当該透明絶縁性基板上に転写されたシリコン薄膜の転写レベル(縦軸)の関係を示した図である。これらの透明絶縁性基板には、その表面に金属膜からなるパターンが形成されており、このパターンを被覆するように酸化膜が形成されている。ここで、横軸の値は、酸化膜付きの透明絶縁性基板の表面を表面検査機で測定して求められたピーク・バレー(PV)値(すなわち、表面に段差部がある際の当該段差部の最高部と最底部との高さの差)である。なお、貼り合わせに用いたシリコン基板の表面は半導体グレードの研磨が施されており極めて平坦性の高い(表面粗さ即ち段差レベルは3nm以下、通常は0.3nm以下)ものである。転写の具体的な工程は後述する。
ここで、「転写良好」とは透明絶縁性基板の全面にシリコン薄膜が転写されたことを意味しており、図1に示した結果から、基板表面の段差レベルがPV値で2nm以下の場合には再現性よく良好な転写が行われており、PV値で3nm以下の場合には転写不良が基板面積の10%以下に抑えられていることが分かる。これに対して、基板表面の段差レベルがPV値で3nmを越えた場合の「転写不良」の試料では、基板面積に占める転写不良領域は何れも20%を超えており、段差レベルが5.1nmの試料では基板全面で不完全な転写となった。図1に示した結果によれば、貼り合わせ用基板であるシリコン基板および透明絶縁性基板の表面粗さをPV値で3nm以下とすれば、SOI基板製造の歩留まりを顕著に向上させることができることとなる。
以下に、本発明のSOI基板の製造方法を実施例により説明する。本実施例では透明絶縁性基板を石英基板として説明するが、サファイア基板、ホウ珪酸ガラス基板、あるいは結晶化ガラス基板などでもよい。
図2は、本発明のSOI基板の製造方法のプロセス例を説明するための図である。なお、本実施例では、シリコン基板の表面には酸化膜が設けられていないが、表面に予め酸化膜を形成したシリコン基板を用いてもよい。
図2(A)に図示されたシリコン基板10は、表面粗さがPV値で0.3nm以下(概ね0.2nm)の単結晶Si基板であり、支持基板は、その主面に金属膜のパターニングが施され当該パターン21(厚み0.2μm)を被覆する膜厚約0.8μmの酸化膜22が設けられた石英基板20である。なお、この酸化膜22は、CVD法で1.6μmの酸化膜を形成した後に研磨して表面を平坦化したもので、その結果、支持基板20の表面凹凸(段差)は、PV値で3nm以下の平坦性を有している。
単結晶Si基板10は、例えば、CZ法(チョクラルスキ法)により育成された一般に市販されているSi基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるSOI基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。
貼り合わされる単結晶Si基板10および石英基板20の直径は同一であり、後のデバイス形成プロセスの便宜のため、石英基板20にも単結晶Si基板10に設けられているオリエンテーション・フラット(OF)と同様のOFを設けておき、これらのOF同士を一致させて貼り合わせるようにすると好都合である。
先ず、単結晶Si基板10の表面に水素イオンを注入する(図2(B))。このイオン注入面が後の接合面(貼り合せ面)となる。この水素イオン注入により、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)にイオン注入領域11が形成される。このイオン注入領域11が後工程での剥離領域となる。
水素のイオン注入時のドーズ量は、SOI基板の仕様等に応じて、例えば1×1016〜4×1017atoms/cm2の範囲で適当な値が選択される。なお、SmartCut法でSOI基板を作製する場合には、水素イオンのドーズ量が1×1017atoms/cm2を越えるとその後に得られるSOI層の表面荒れが生じるとされ、7×1016atoms/cm2程度のドーズ量に設定するのが一般的である。しかし、本発明者らの検討によれば、従来法において生じるとされていた上記イオン注入条件で生じるSOI層の表面荒れの原因は、水素イオンのドーズ量そのものではなく、シリコン薄膜を剥離してSOI層を得るために採用されている比較的高温(例えば500℃)の熱処理工程にあることが明らかとなった。
上述したように、SmartCut法でSOI基板を作製する際には、シリコン基板の貼り合せ面側に水素イオンを注入して「水素ブリスタ」と呼ばれる「気泡」を高密度で発生させ、比較的高温の熱処理により生じる「水素ブリスタ」の「気泡成長」を利用してシリコン薄膜を熱剥離している。ここで、「気泡成長」は水素原子の拡散現象に他ならないから、高ドーズ条件で形成されることとなる極めて高密度の「気泡」が「成長」する過程においては水素原子の拡散が顕著に生じていることとなる。そして、このような原子拡散現象がSOI層の表面荒れを生じさせることとなるとの解釈が可能である。
しかし、本発明のようにシリコン薄膜を低温剥離する場合には、当該剥離処理工程中での水素原子の拡散は著しく抑制されることとなるため、高いドーズ量の水素イオン注入を施したとしてもSOI層の表面荒れを生じさせることはない。
イオン注入領域11の単結晶Si基板10表面からの深さ(平均イオン注入深さL)はイオン注入時の加速電圧により制御され、どの程度の厚さのSOI層を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さLを0.5μm以下とし、加速電圧50〜100KeVなどとする。なお、Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Si基板10のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
このようにしてイオン注入領域11を形成した単結晶Si基板10の主面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図2(D))。このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものである。なお、このような表面処理は、シリコン基板と透明絶縁性基板の少なくとも一方の主面に施せばよい。
この表面処理をプラズマ処理により実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または石英基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがある。プラズマ用ガスの導入後、100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Si基板および/または石英基板の表面に5〜10秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、表面清浄な単結晶Si基板および/または石英基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Si基板および/または石英基板の表面に所定の時間の処理が施される。
上述の表面処理が施された単結晶Si基板10と石英基板20の主面同士を、室温で密着させて貼り合わせる(図2(E))。上述したように、単結晶Si基板10と石英基板20の少なくとも一方の表面(接合面)は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、室温で密着(貼り合せ)した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。
なお、図2(E)の貼り合わせ工程に続いて、単結晶Si基板10と石英基板20とを貼り合わせた状態で比較的低温(350℃以下)の温度で熱処理する工程を設けるようにしてもよい。この熱処理工程は、単結晶シリコン基板10と石英基板20上の酸化膜22との接合強度を高めるという効果を得ることを主な目的とするものである。
なお、上述の熱処理温度を350℃以下に設定されている主な理由は、単結晶シリコンと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶シリコン基板10ならびに石英基板20の厚みを考慮したことによる。
単結晶Si基板10と石英基板20の厚みが概ね同程度である場合、単結晶シリコンの熱膨張係数(2.33×10−6)と石英の熱膨張係数(0.6×10−6)の間に大きな差異があるために、350℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合には単結晶シリコン基板や石英基板が割れてしまうということが生じ得る。このような観点から、熱処理温度の上限を350℃と選択している。
なお、この熱処理には、水素イオンの注入量によっては、単結晶Si基板10と石英基板20の両基板間の熱膨張係数差に起因する熱応力を生じさせてイオン注入領域11内のシリコン原子の化学結合を弱化させるという副次的な効果も期待できる。
このような処理に続いて、貼り合わされた基板に外部衝撃を付与して単結晶Si基板のバルク13からシリコン薄膜12を機械的に剥離して転写する(図2(F))。この転写によって、石英基板20の主面に形成されたパターン21上に酸化膜22を介してSOI膜12が形成されたSOI基板が得られる(図2(G))。なお、シリコン薄膜の剥離のための外部からの衝撃付与の手法としては種々のものがあり得るが、この剥離は加熱なしに実行される。
このようにして得られたSOI膜は、石英基板の全面において良好に転写され、しかも、SOI膜の表面の10μm×10μmの領域を原子間力顕微鏡(AFM)で測定して得られたPV値の平均値は5nm以下と良好であった。
本発明は、シリコン基板と透明絶縁性基板とを貼り合わせてSOI基板を製造する際の、透明絶縁性基板の全面にシリコン薄膜を転写する手法を提供する。
10 単結晶Si基板
11 イオン注入領域
12 シリコン薄膜
13 単結晶シリコンのバルク
20 石英基板
21 パターン
22 酸化膜
11 イオン注入領域
12 シリコン薄膜
13 単結晶シリコンのバルク
20 石英基板
21 パターン
22 酸化膜
Claims (5)
- 表面粗さがピーク・バレー(PV)値で3nm以下のシリコン基板の主面に水素イオン注入領域を形成するイオン注入工程と、主面にパターニングが施された表面粗さがPV値で3nm以下の透明絶縁性基板と前記シリコン基板の少なくとも一方の主面に活性化処理を施す表面処理工程と、前記透明絶縁性基板と前記シリコン基板の主面同士を室温で貼り合わせる工程と、該貼り合せ後の前記シリコン基板からシリコン薄膜を機械的に剥離して前記透明絶縁性基板の主面上にシリコン膜を形成する剥離工程とを備えていることを特徴とするSOI基板の製造方法。
- 前記表面粗さはPV値で2nm以下である請求項1に記載のSOI基板の製造方法。
- 前記活性化処理がプラズマ処理又はオゾン処理の少なくとも一方である請求項1または2に記載のSOI基板の製造方法。
- 前記透明絶縁性基板は、石英、サファイア、ホウ珪酸ガラスまたは結晶化ガラスの何れかである請求項1乃至3の何れか1項に記載のSOI基板の製造方法。
- 前記シリコン基板は、主面にシリコン酸化膜を有するものである請求項1乃至4の何れか1項に記載のSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007103580A JP2008263010A (ja) | 2007-04-11 | 2007-04-11 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007103580A JP2008263010A (ja) | 2007-04-11 | 2007-04-11 | Soi基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008263010A true JP2008263010A (ja) | 2008-10-30 |
Family
ID=39985278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007103580A Pending JP2008263010A (ja) | 2007-04-11 | 2007-04-11 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008263010A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010050556A1 (ja) * | 2008-10-31 | 2010-05-06 | 信越化学工業株式会社 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
US8836075B2 (en) | 2011-09-20 | 2014-09-16 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method thereof |
CN109716508A (zh) * | 2016-06-24 | 2019-05-03 | 克罗米斯有限公司 | 多晶陶瓷衬底及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0870111A (ja) * | 1994-08-30 | 1996-03-12 | Canon Inc | 半導体基板の作製方法及び半導体基板 |
JPH10242015A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Materials Shilicon Corp | 張り合わせシリコン基板およびその製造方法 |
JP2004087768A (ja) * | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2005275179A (ja) * | 2004-03-26 | 2005-10-06 | Seiko Epson Corp | 反射型液晶装置及び投射型表示装置、並びに電子機器 |
JP2006295037A (ja) * | 2005-04-14 | 2006-10-26 | Shin Etsu Chem Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
-
2007
- 2007-04-11 JP JP2007103580A patent/JP2008263010A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0870111A (ja) * | 1994-08-30 | 1996-03-12 | Canon Inc | 半導体基板の作製方法及び半導体基板 |
JPH10242015A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Materials Shilicon Corp | 張り合わせシリコン基板およびその製造方法 |
JP2004087768A (ja) * | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2005275179A (ja) * | 2004-03-26 | 2005-10-06 | Seiko Epson Corp | 反射型液晶装置及び投射型表示装置、並びに電子機器 |
JP2006295037A (ja) * | 2005-04-14 | 2006-10-26 | Shin Etsu Chem Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010050556A1 (ja) * | 2008-10-31 | 2010-05-06 | 信越化学工業株式会社 | シリコン薄膜転写絶縁性ウェーハの製造方法 |
US8138064B2 (en) | 2008-10-31 | 2012-03-20 | Shin-Etsu Chemical Co., Ltd. | Method for producing silicon film-transferred insulator wafer |
CN102017070B (zh) * | 2008-10-31 | 2013-10-16 | 信越化学工业株式会社 | 转印有硅薄膜的绝缘性晶片的制造方法 |
US8836075B2 (en) | 2011-09-20 | 2014-09-16 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method thereof |
CN109716508A (zh) * | 2016-06-24 | 2019-05-03 | 克罗米斯有限公司 | 多晶陶瓷衬底及其制造方法 |
CN109716508B (zh) * | 2016-06-24 | 2023-08-15 | 克罗米斯有限公司 | 多晶陶瓷衬底及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7977209B2 (en) | Method for manufacturing SOI substrate | |
JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
US7833878B2 (en) | Method for manufacturing SOI substrate | |
EP1986219A1 (en) | Soi substrate and method for manufacturing soi substrate | |
JP5284576B2 (ja) | 半導体基板の製造方法 | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
JP5926527B2 (ja) | 透明soiウェーハの製造方法 | |
JP2008153411A (ja) | Soi基板の製造方法 | |
JP2008198656A (ja) | 半導体基板の製造方法 | |
EP2757574B1 (en) | Method for manufacturing composite wafer | |
JP5249511B2 (ja) | Soq基板およびsoq基板の製造方法 | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
TWI450366B (zh) | Semiconductor substrate manufacturing method | |
WO2014017368A1 (ja) | Sos基板の製造方法及びsos基板 | |
TWI437644B (zh) | Semiconductor substrate manufacturing method | |
JP5064693B2 (ja) | Soi基板の製造方法 | |
JP2008263010A (ja) | Soi基板の製造方法 | |
JP5044195B2 (ja) | Soq基板の製造方法 | |
JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
JP2005228988A (ja) | Soiウェーハの製造方法 | |
JP5830255B2 (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090424 |
|
A977 | Report on retrieval |
Effective date: 20120628 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A02 | Decision of refusal |
Effective date: 20130305 Free format text: JAPANESE INTERMEDIATE CODE: A02 |