JP2005275179A - 反射型液晶装置及び投射型表示装置、並びに電子機器 - Google Patents
反射型液晶装置及び投射型表示装置、並びに電子機器 Download PDFInfo
- Publication number
- JP2005275179A JP2005275179A JP2004090708A JP2004090708A JP2005275179A JP 2005275179 A JP2005275179 A JP 2005275179A JP 2004090708 A JP2004090708 A JP 2004090708A JP 2004090708 A JP2004090708 A JP 2004090708A JP 2005275179 A JP2005275179 A JP 2005275179A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- layer
- film
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 画素スイッチング素子の高速化、小型化を実現し、かつその組立が容易であって、さらに高開口率化、高画質化を実現できる液晶装置を提供する。
【解決手段】 本発明の液晶装置は、互いに対向して配置されたTFTアレイ基板10と対向基板20との間に液晶層50が挟持され、前記両基板10に光反射性の画素電極9が設けられた反射型の液晶装置であり、前記TFTアレイ基板10が、基板本体10A上に下地絶縁膜12を介して形成された単結晶半導体層1aを有する複合基板を主体としてなるとともに、前記単結晶半導体層1aに形成されたチャネル領域1a’を有するTFT30を有し、該TFT30が前記画素電極9と接続されている。
【選択図】 図4
【解決手段】 本発明の液晶装置は、互いに対向して配置されたTFTアレイ基板10と対向基板20との間に液晶層50が挟持され、前記両基板10に光反射性の画素電極9が設けられた反射型の液晶装置であり、前記TFTアレイ基板10が、基板本体10A上に下地絶縁膜12を介して形成された単結晶半導体層1aを有する複合基板を主体としてなるとともに、前記単結晶半導体層1aに形成されたチャネル領域1a’を有するTFT30を有し、該TFT30が前記画素電極9と接続されている。
【選択図】 図4
Description
本発明は、反射型液晶装置及び投射型表示装置、並びに電子機器に関するものである。
近年、液晶装置として、液晶層を挟持する2枚の基板の一方に単結晶シリコン基板を用いたもの(LCOS;LCD on Si)が提案されている。すなわち、トランジスタを形成した単結晶シリコン基板(素子基板)と、ガラス基板(対向基板)との間に液晶層が封入された液晶装置である。そして、下記特許文献1には、一方の基板を成す単結晶シリコン基板上に誘電体反射膜を設け、反射型の液晶装置を構成することが開示されている。
特開2001−125059号公報
上記特許文献に記載の技術によれば、画素スイッチング素子としての薄膜トランジスタを単結晶シリコンを用いて形成することで、その高速化、小型化を実現できる。しかしながら、上記特許文献に記載のLCOS技術には、熱膨張率の異なる単結晶シリコン基板とガラス基板とをシール材を介して貼り合わせるために組立が困難であるという問題がある。具体的には、貼り合わせる際の基板同士に位置ずれが生じると、画素開口率が低下したり、基板の変形(湾曲)により表示画質が低下するといった問題が生じることとなる。
本発明は、上記従来技術の問題点に鑑み成されたものであって、画素スイッチング素子の高速化、小型化を実現し、かつその組立が容易であって、さらに高開口率化、高画質化を実現できる液晶装置、及びそれを備える投射型表示装置、並びに電子機器を提供することを目的としている。
本発明は、上記課題を解決するために、互いに対向して配置された第1基板と第2基板との間に液晶層が挟持され、前記両基板のいずれかに反射層が設けられた反射型の液晶装置であって、前記第1基板が、支持基板上に絶縁層を介して形成された単結晶半導体層を有する複合基板を含んでおり、前記単結晶半導体層に形成されたチャネル領域を有する薄膜トランジスタと、該薄膜トランジスタに対応して形成された画素電極とを備えていることを特徴とする液晶装置を提供する。
このような構成とすることで、前記第1基板に含まれる複合基板の支持基板として、第2基板の支持基板の熱膨張率に近い熱膨張率を有する基板を用いることが可能になり、これによって、従来のLCOS技術において問題となっていたシリコン基板とガラス基板との熱膨張率差に起因する基板の位置ずれを効果的に防止できる。従って本構成の液晶装置によれば、基板の位置ずれに起因する画素開口率や表示画質の低下が生じることが無い。
また、画素領域内に反射層を具備した反射型液晶装置であるため、透過型の液晶装置に比して液晶層厚が薄くなることによる応答速度の向上を実現でき、また画素の周辺領域に設けられた薄膜トランジスタ等による開口率の低下が生じ難く、さらには薄膜トランジスタが単結晶半導体層を用いて構成されていることにより、スイッチング素子自体の高速化及び小型化を実現できる。
このように、本発明に係る液晶装置は、画素領域内に反射層を設けた反射型の液晶装置とされ、かつ単結晶半導体層を有する複合基板を含んで構成されていることにより、製造時の基板の位置ずれを効果的に防止でき、また開口率、応答速度を高められるものとなっており、その結果、明るく、かつ高画質であって、組立の容易な液晶装置となっている。また組立を容易且つ高精度に行えることから製造歩留まりの向上にも寄与し得る構成となっている。
このように、本発明に係る液晶装置は、画素領域内に反射層を設けた反射型の液晶装置とされ、かつ単結晶半導体層を有する複合基板を含んで構成されていることにより、製造時の基板の位置ずれを効果的に防止でき、また開口率、応答速度を高められるものとなっており、その結果、明るく、かつ高画質であって、組立の容易な液晶装置となっている。また組立を容易且つ高精度に行えることから製造歩留まりの向上にも寄与し得る構成となっている。
本発明の液晶装置において、前記単結晶半導体層には、単結晶シリコン層を用いることができ、前記支持基板としては、ガラス基板、又は石英基板を用いることができる。
本発明の液晶装置では、前記画素電極が光反射性を有する導電膜とされ、前記反射層を兼ねていることが好ましい。この構成によれば、工数の削減による低コスト化を図れる。また画素電極としては、反射層と透光性導電膜との積層膜であってもよい。
本発明の液晶装置では、前記画素電極の支持基板側に、当該画素電極に対応して形成された薄膜トランジスタが配置されている構成とすることもできる。この構成によれば、光反射性を具備した画素電極の背面側に薄膜トランジスタを設けるので、画素の開口率を向上させることができる。
本発明の液晶装置では、複数の画素からなる表示部と該表示部を駆動するための周辺駆動回路部とを有し、前記薄膜トランジスタが前記表示部と前記周辺駆動回路部の双方に用いられている構成とすることが好ましい。この構成によれば、単結晶半導体層を用いて構成した小型、高能力の半導体素子により駆動回路を形成でき、画素の高開口率化とともに狭額縁化も実現できる。
また本発明の液晶装置では、前記第1の基板に、前記薄膜トランジスタよりも前記液晶層側に配置された遮光膜と、前記薄膜トランジスタよりも前記液晶層側に配置されて前記薄膜トランジスタと電気的に接続され、遮光性を有し、前記遮光膜と交差するデータ線とが備えられた構成とすることもできる。この構成によれば、薄膜トランジスタに対して上記遮光膜とデータ線とが遮光手段として機能するので、薄膜トランジスタへの光の入射をより効果的に防止でき、もって画素を高精細化した場合に特に問題となり易い薄膜トランジスタの光リークを効果的防止できる。
しかも、データ線が遮光性を有するものとされることで、基板面に垂直に入射する光だけでなくデータ線に沿った方向に傾斜した斜めの光も遮断でき、さらにはデータ線と交差する方向に傾斜した斜めの光も遮光膜の存在により遮断できるので、液晶装置内での内面反射や多重反射を伴う光についても効果的に遮光でき、強力な光源を用いる投射型表示装置に用いて好適な構成とすることができる。
しかも、データ線が遮光性を有するものとされることで、基板面に垂直に入射する光だけでなくデータ線に沿った方向に傾斜した斜めの光も遮断でき、さらにはデータ線と交差する方向に傾斜した斜めの光も遮光膜の存在により遮断できるので、液晶装置内での内面反射や多重反射を伴う光についても効果的に遮光でき、強力な光源を用いる投射型表示装置に用いて好適な構成とすることができる。
本発明の液晶装置では、前記遮光膜は、光吸収層と遮光層とを有し、前記薄膜トランジスタに面する側に光吸収層が積層されていることが好ましい。この構成によれば、当該遮光膜に薄膜トランジスタ側から入射する内面反射光や多重反射光を光吸収層によって吸収することができ、薄膜トランジスタの遮光をより完全なものとすることができる。
本発明の液晶装置では、前記遮光膜の前記薄膜トランジスタに面する側には、前記画素電極と前記薄膜トランジスタとを電気的に接続する中継導電膜が誘電体層を介して形成され、前記遮光膜及び前記中継導電膜は、容量電極として機能して保持容量を構成することが好ましい。この構成によれば、前記遮光膜が遮光機能のみならず、保持容量の容量電極としても機能するので、全体として遮光膜の膜厚増加を抑えることができ、さらに遮光膜及び蓄積容量を別々に作り込む場合に比して基板上の積層構造を簡素化でき、製造工程の複雑化を防止することができる。
本発明の投射型表示装置は、先に記載の本発明の液晶装置を光変調手段として備えたことを特徴とする。また本発明の電子機器は、先に記載の本発明の液晶装置を備えたことを特徴とする。本発明の投射型表示装置によれば、先の液晶装置によって、高精細表示においても明るく高画質の表示を得ることができ、また本発明の電子機器によれば、高精細表示においても明るく高画質の表示を得ることができる。
以下、本発明の一実施の形態を図1から図4を参照して説明する。本実施の形態は、投射型表示装置の光変調手段として好適に用いることができる液晶ライトバルブを本発明の液晶装置により構成した例である。本実施の形態の液晶ライトバルブはアクティブマトリクス方式の液晶パネルであって、素子基板側にSOQ(Silicon on Quarz)基板を使用し、画素電極が光反射性の金属材料を用いて形成された反射型の液晶ライトバルブである。
図1は本発明に係る液晶ライトバルブの概略構成図、図2は液晶ライトバルブを構成するマトリクス状に形成された複数の画素の回路構成図、図3は複数の画素群の平面構成図、図4は図3のA−A’線に沿う断面構成図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
<全体構成>
図1(a)は液晶ライトバルブ1の平面構成図であり、図1(b)は(a)図のH−H’線に沿う断面構成図である。本実施の形態の液晶ライトバルブ1は、図1(a)及び(b)に示すように、TFTアレイ基板(第1基板)10と、このTFTアレイ基板10に対向して平面視略矩形枠状のシール材52を介して貼り合わされた対向基板(第2基板)20との間に例えばTN(Twisted Nematic)液晶からなる液晶層50が封止された構成を備えている。シール材52の内側に並行して額縁としての遮光膜53(周辺見切り)が設けられており、シール材52の外側の領域には、データ線駆動回路201及び外部回路接続端子202がTFTアレイ基板10の一辺に沿って設けられ、走査線駆動回路104,104がこの一辺に隣接する2辺に沿って設けられている。
図1(a)は液晶ライトバルブ1の平面構成図であり、図1(b)は(a)図のH−H’線に沿う断面構成図である。本実施の形態の液晶ライトバルブ1は、図1(a)及び(b)に示すように、TFTアレイ基板(第1基板)10と、このTFTアレイ基板10に対向して平面視略矩形枠状のシール材52を介して貼り合わされた対向基板(第2基板)20との間に例えばTN(Twisted Nematic)液晶からなる液晶層50が封止された構成を備えている。シール材52の内側に並行して額縁としての遮光膜53(周辺見切り)が設けられており、シール材52の外側の領域には、データ線駆動回路201及び外部回路接続端子202がTFTアレイ基板10の一辺に沿って設けられ、走査線駆動回路104,104がこの一辺に隣接する2辺に沿って設けられている。
さらに、TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路104,104間を接続するための複数の配線105が設けられている。対向基板20の四隅には、TFTアレイ基板10と対向基板20との間で電気的導通をとるための上下導通材106…が設けられている。そして図1(b)に示すように、図1(a)に示したシール材52とほぼ同じ輪郭を持つ対向基板20の内側(液晶層50側)に共通電極21が設けられており、TFTアレイ基板10の内側には、複数の画素電極9が配列されている。また、図1(a)に示すシール材52に設けられた開口部52aは液晶注入口であり、この液晶注入口52aに封止材25を配することよって液晶を封止している。
図3において、本実施の形態における液晶ライトバルブ1の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ画素電極9と当該画素電極9をスイッチング制御するためのTFT30とが形成されており、各TFT30には、画像表示領域内にて互いに交差して延びる複数のデータ線6aと複数の走査線3aとがそれぞれ接続されている。TFT30のソースには、画像信号が供給されるデータ線6aが接続され、TFT30のゲートに走査線3aが接続されている。
データ線6a…に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。
データ線6a…に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。
また、TFT30のゲートに接続された走査線3aには、所定のタイミングでパルス的に走査信号G1、G2、…、Gmがこの順に線順次で印加されるようになっている。画素電極9は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで画素電極9に書き込まれる。そして、画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20に形成された共通電極(後述する)21との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極9と共通電極との間に形成される液晶容量と並列に蓄積容量70が設けられている。
<平面構成>
次に、画像表示領域の平面構成をみると、図3に示すように、TFTアレイ基板10上に矩形状の複数の画素電極9(点線部9Aにより輪郭が示されている)がマトリクス状に配列されており、各画素電極9の縦横の境界に各々沿ってデータ線6a、走査線3a、及び容量線300が設けられている。本実施形態において、各画素電極9及び各画素電極9を囲むように配設されたデータ線6a、走査線3a、容量線300等が形成された領域が画素であり、マトリクス状に配置された各画素毎に表示を行うことが可能な構造になっている。また、データ線6aと走査線3aとが交差する領域にTFT30が形成されている。
次に、画像表示領域の平面構成をみると、図3に示すように、TFTアレイ基板10上に矩形状の複数の画素電極9(点線部9Aにより輪郭が示されている)がマトリクス状に配列されており、各画素電極9の縦横の境界に各々沿ってデータ線6a、走査線3a、及び容量線300が設けられている。本実施形態において、各画素電極9及び各画素電極9を囲むように配設されたデータ線6a、走査線3a、容量線300等が形成された領域が画素であり、マトリクス状に配置された各画素毎に表示を行うことが可能な構造になっている。また、データ線6aと走査線3aとが交差する領域にTFT30が形成されている。
データ線6aは、TFT30を構成する単結晶半導体からなる半導体層1aのうち、後述のソース領域にコンタクトホール82を介して電気的に接続された中継層71bにコンタクトホール81を介して接続されている。一方、画素電極9は、半導体層1aのうち、後述のドレイン領域にコンタクトホール83を介して電気的に接続された平面視略L形の中継層71aに、コンタクトホール8を介して電気的に接続されている。すなわち、中継層71a、71bを介して、画素電極9が半導体層1aのドレイン領域に電気的に接続され、データ線6aが半導体層1aのソース領域に電気的に接続されている。半導体層1aのうち、後述のチャネル領域(図中左上がりの斜線の領域)に対向するように走査線3aが配置されており、走査線3aはチャネル領域に対向する部分でゲート電極として機能する。この走査線3aは、ポリシリコンやアモルファスシリコン、単結晶シリコン膜等のシリコン膜や、これらのポリサイドやシリサイドを用いてもよい。
容量線300は、走査線3aに沿って略直線状に伸びる本線部(すなわち、平面的に見て、走査線3aに沿って形成された第1領域)と、データ線6aと交差する箇所からデータ線6aに沿って前段側(図中上向き)に突出した突出部(すなわち、平面的に見て、データ線6aに沿って延設された第2領域)とを有する。
また第1遮光膜11aは、半導体層1aのチャネル領域を含むTFT素子30をTFTアレイ基板側から見て覆う位置に設けられており、さらに、それぞれ走査線3a及びデータ線6aに沿って、TFTアレイ基板側から見てこれらデータ線6a及び走査線3aを覆うように格子状に形成されている。
<断面構成>
次に、図4に示す断面構造をみると、TFTアレイ基板10と、これに対向配置された対向基板20との間に液晶層50が挟持されている。TFTアレイ基板10は、石英基板である基板本体(支持基板)10Aとその液晶層50側表面に形成された画素電極9、TFT素子30、配向膜16を主体として構成されており、対向基板20はガラスや石英等の透光性材料からなる基板本体20Aとその液晶層50側表面に形成された共通電極21と配向膜22とを主体として構成されている。
次に、図4に示す断面構造をみると、TFTアレイ基板10と、これに対向配置された対向基板20との間に液晶層50が挟持されている。TFTアレイ基板10は、石英基板である基板本体(支持基板)10Aとその液晶層50側表面に形成された画素電極9、TFT素子30、配向膜16を主体として構成されており、対向基板20はガラスや石英等の透光性材料からなる基板本体20Aとその液晶層50側表面に形成された共通電極21と配向膜22とを主体として構成されている。
より詳細には、TFTアレイ基板10において、基板本体10Aの液晶層50側表面には画素電極9が設けられ、各画素電極9に隣接する位置に、各画素電極9に駆動電圧を供給する画素スイッチング用のTFT30が設けられている。TFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線3a、当該走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a'、走査線3aと半導体層1aとを絶縁するゲート絶縁膜2、データ線6a、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
本実施形態の場合、半導体層1aは石英基板である基板本体10A上に下地絶縁膜12を介して形成された単結晶シリコン層によって構成されており、従ってTFTアレイ基板10には、石英基板と単結晶シリコン基板とが絶縁層を介して貼り合わされたSOQ基板(複合基板)が用いられている。このSOQ基板における半導体層の形成は、例えば、単結晶シリコン基板上にシリコン酸化膜を形成した上で石英基板と貼り合わせる方法、あるいは石英基板と単結晶シリコン基板の双方にシリコン酸化膜を形成した上でシリコン酸化膜同士を接触させて貼り合わせる方法が採用できる。
また、上記走査線3a上、ゲート絶縁膜2上を含む基板本体10A上には、高濃度ソース領域1dへ通じるコンタクトホール82、及び高濃度ドレイン領域1eへ通じるコンタクトホール83が開孔した第1層間絶縁膜41が形成されている。そして、この第1層間絶縁膜41上には中継層71a、71bが形成されている。中継層71aは図3に示す平面図では走査線3aとデータ線6aとの交差する位置を基点として走査線3a及びデータ線6aに沿って延出する略L字型に形成されており、中継層71bは、データ線6aの延在方向において隣接する中継層71aどうしの間にデータ線6aに沿うように形成されている。また、これらの中継層71a、71bは互いに接触しない位置に離間されて画素毎に形成されている。
上記中継層71aは、コンタクトホール83を介して半導体層1aの高濃度ドレイン領域1eに電気的に接続され、中継層71bは、コンタクトホール82を介して高濃度ソース領域1dに電気的に接続されている。
上記中継層71aは、コンタクトホール83を介して半導体層1aの高濃度ドレイン領域1eに電気的に接続され、中継層71bは、コンタクトホール82を介して高濃度ソース領域1dに電気的に接続されている。
TFTアレイ基板10の基板本体10Aの液晶層50側表面において、各TFT30が形成された領域に第1遮光膜11aが設けられており、この第1遮光膜11aはTFTアレイ基板10側から液晶層50側に入射する光が、少なくとも半導体層1aのチャネル領域1a'及び低濃度ソース、ドレイン領域(LDD領域)1b、1cに入射するのを防止する機能を奏する。第1遮光膜11aとTFT30との間には、TFT30を構成する半導体層1aを第1遮光膜11aから電気的に絶縁するための下地絶縁膜12が形成されている。
前記第1層間絶縁膜41上に形成された中継層71a、71bを覆うように、誘電体膜75が形成されており、この誘電体膜75を介して中継層71aと対向するように、容量線300が形成されている。本実施形態では、蓄積容量70は、TFT30の高濃度ドレイン領域1e(及び画素電極9a)に接続された画素電位側容量電極としての中継層71aと、固定電位側容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。画素電位側容量電極としての中継層71aは導電性のポリシリコン膜等からなる。固定電位側容量電極としての容量線300は、導電性のポリシリコン膜や非晶質、単結晶からなるシリコン膜等からなる第1膜72と、高融点金属を含む金属シリサイド膜などからなる第2膜73とが積層形成された多層膜からなる。
この蓄積容量70は第2の遮光膜としても機能しており、ポリシリコン膜からなる中継層71aは第2膜73と比較して光吸収性が強く、第2膜73とTFT30との間に配置された光吸収層としての機能を有する。また、容量線300は、それ自体で遮光膜として機能し、ポリシリコン膜等からなる第1膜72は第2膜73とTFT30との間に配置された光吸収層としての機能を持ち、高融点金属を含む金属シリサイド膜等からなる第2膜73はTFT30の図示上側から入射する光からTFT30を遮光する遮光層として機能を持つ。すなわち、第2の基板20A側から入射する光は、第2膜73で遮光され、第2膜73とTFT30との間に入った光は中継層71aと第1膜72で吸収されるようになっている。
上記の積層構造を有する容量線300は、その第1膜72が導電性のポリシリコン膜から構成されているので、遮光膜として機能する第2膜73については、導電性を有しない材料で構成することもできるが、この第2膜73を導電性材料で構成するならば、容量線300をより低抵抗化することができる。
これら遮光膜として機能する第1遮光膜11a、第2膜73(第2遮光膜)は、例えばCr,Ti,W,Ta,Mo,Pb等の高融点金属、あるいはこれらの金属を含む金属シリサイド、ポリシリサイドや、これらを積層したものにより構成することが好ましく、場合によってはAl等からなる構成としてもよい。また、上記中継層71a、容量線300とともに蓄積容量70を構成する誘電体膜75は、例えば膜厚5〜200nm程度の比較的薄いHTO膜、LTO膜などの酸化シリコン膜、窒化シリコン膜、窒化酸化膜や、それらの積層膜で構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて誘電体膜75は薄い程良い。
光吸収層として機能するのみならず容量線300の一部を構成する第1膜72は、例えば膜厚50〜150nmのポリシリコン膜又は非晶質、単結晶からなるシリコン膜からなり、遮光膜として機能するのみならず容量線300の一部を構成する第2膜73は、例えば膜厚150nm程度のタングステンシリサイド膜からなる。また、中継層71aは、第1膜72と同様のポリシリコン膜で構成されている。このように、誘電体膜75と接する側に配置される第1膜72及び中継層71aをポリシリコン膜から構成することで、誘電体膜75の劣化を防止し、液晶装置の信頼性を向上させることができる。仮に、蓄積容量を構成する場合に、誘電体膜75と金属シリサイド膜が当接するように構成すると、誘電体膜75へ金属シリサイド膜に含まれる金属成分が拡散し、誘電体膜75の特性を劣化させることとなる。
上記容量線300は、誘電体膜75を形成した後、その上に直接形成することができる。すなわち、誘電体膜75上にレジストが塗布される工程がないので、レジスト工程による誘電体膜75の性能の劣化がなく、誘電体膜75を薄く形成しても十分な特性を備えた誘電体膜とすることができる。そして、誘電体膜75を薄く形成することで、蓄積容量70を増大させることができる。
上記容量線300は、平面的には画素電極9が配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて固定電位とされる。係る定電位源としてはTFT素子30を駆動するための走査信号を走査線3aに供給するための走査線駆動回路(後述する)や画像信号をデータ線6aに供給するためのサンプリング回路を制御するデータ線駆動回路(後述する)に供給される正電源や負電源の定電位源でもよいし、対向基板20の電極21に供給される定電位でも構わない。更に、第1遮光膜11aについてもその電位変動がTFT素子30に対して悪影響を及ぼすのを避けるために、容量線300と同様に画像表示領域からその周囲に延設して定電位源に接続しておくのが好ましい。
また、上記誘電体膜75上、容量線300を含む基板本体10A上には、中継層71aへ通じるコンタクトホール8、及び中継層71bへ通じるコンタクトホール81が開孔した第2層間絶縁膜42が形成されている。この第2層間絶縁膜42上には、走査線3aと直行する方向に延在するデータ線6aが形成されている。データ線6aはコンタクトホール81を介して中継層71bに電気的に接続されており、この中継層71bを介して半導体層1aの高濃度ソース領域1dに電気的に接続されている。
上記第2層間絶縁膜42上、データ線6aを含む基板本体10A上には、中継層71aへ通じるコンタクトホール8が開孔した第3層間絶縁膜43が形成されている。すなわち、コンタクトホール8は、第3層間絶縁膜43及び第2層間絶縁膜42を貫通して中継層71aに到るようにこれらの層間絶縁膜に設けられている。この第3層間絶縁膜43上には、コンタクトホール8を介して中継層71aへ通じる画素電極9が形成されている。画素電極9は、コンタクトホール8を介して中継層71aに電気的に接続されており、この中継層71aを介して半導体層1aの高濃度ドレイン領域1eに電気的に接続されている。また本実施形態では、画素電極9はアルミニウムや銀等の光反射性の金属材料を用いて形成されており、従って画素電極9が当該液晶ライトバルブの反射層を兼ねて構成されている。画素電極9は平面的には図3に示すように画像表示領域を含む領域に四角形状に形成されている。
上記中継層71aは蓄積容量70の画素電位側容量電極としての機能、及び光吸収層としての機能のほかに、画素電極9と高濃度ドレイン領域1eとの電気的接続を中継する機能を有している。このような中継層71aを設けることで、層間距離が例えば1000〜2000nmと長くなる場合にも、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ、比較的小径の直列なコンタクトホールで両者間を良好に接続でき、コンタクトホールの小径化による画素開口率の向上を実現することができる。また、コンタクトホール開孔時にも、開孔深さが比較的小さくなるので、エッチング時の突抜けが起こりにくくなるという効果も得られる。
また、TFTアレイ基板10の液晶層50側最表面、すなわち、画素電極9を含む第3層間絶縁膜43上には、電圧無印加時における液晶層50内の液晶分子の配向を規制するための配向膜16が形成されている。TFTアレイ基板10の液晶層50と反対側の面には、偏光子17が設けられている。他方、対向基板20においては、基板本体20Aの液晶層50側表面に、そのほぼ全面に渡って、インジウム錫酸化物(ITO)等からなる共通電極21が形成され、その液晶層50側には、電圧無印加時における液晶層50内の液晶分子の配向を規制するための配向膜22が形成されている。また対向基板20の液晶層50と反対側の面にも偏光子24が設けられている。
以上説明したように、本実施形態の液晶ライトバルブ1は、画素スイッチング素子であるTFT30に、単結晶シリコンからなる半導体層1aが備えられている。係るTFT30は、従来のアモルファスシリコンやポリシリコンの半導体層にチャネル領域を形成したTFTに比して高速動作が可能であるため高精細表示にも容易に対応することができ、また半導体層1aの電荷移動度が高いことから半導体層自体を小型化できるため、画素開口率の向上にも寄与する。そして、画素電極9が光反射性を有する反射電極とされたことで、画素電極9の基板本体10A側にTFT30等を配することも可能になり、先のTFT30の小型化と相まって画素開口率を大幅に向上させることができる。さらには、反射型の液晶ライトバルブとすることで、液晶層50の層厚を薄くすることができ、応答速度を高めることができるという利点も得られる。
またさらに、TFTアレイ基板10が、石英からなる基板本体10A上に下地絶縁膜12を介して単結晶半導体層を形成したSOQ基板となっているので、ガラス基板や石英基板を用いて構成される対向基板20とのシール材52を介しての貼り合わせに際して、基板本体10A,20Aの熱膨張率差に起因する基板同士の位置ずれが生じ難く、したがって、従来のLCOS技術を用いた反射型の液晶装置で問題となる前記位置ずれに起因する開口率や表示品質の低下が生じ難く、明るく高画質の表示を行うことが可能な液晶装置となっている。
また、下地絶縁膜12を介して石英基板上に形成された半導体層1aを用いていることで、基板の容量がゼロになるため、TFT30を高速かつ安定に動作させることができ、さらには、画像表示領域の外側に配される駆動回路のスイッチング素子についても、半導体層1aと同層の単結晶シリコンを用いて構成することができ、高速、高能力の駆動回路をTFTアレイ基板10上に形成することができる。
また、下地絶縁膜12を介して石英基板上に形成された半導体層1aを用いていることで、基板の容量がゼロになるため、TFT30を高速かつ安定に動作させることができ、さらには、画像表示領域の外側に配される駆動回路のスイッチング素子についても、半導体層1aと同層の単結晶シリコンを用いて構成することができ、高速、高能力の駆動回路をTFTアレイ基板10上に形成することができる。
このように本実施形態の液晶ライトバルブ1は、TFTアレイ基板10が、単結晶半導体層を有する複合基板を含んでなるとともに、光反射性の反射電極を画素電極として備えたものとされたことで、画素開口率の大幅な向上と、高速な応答を実現し、かつパネル組立に際しての基板の位置ずれが生じにくい、製造容易性にも優れたものとなっている。さらには、高速応答が可能であること、及びTFT30の遮光性に優れていることから、例えば写真画質の表示用途に耐える400ppi以上の超高精細表示装置としても好適に用いることができる液晶ライトバルブとなっている。
<SOQ基板の構成>
ここで、上記実施形態の液晶装置に好適な遮光層を備えたSOQ基板の3つの具体的な構成例について説明する。
ここで、上記実施形態の液晶装置に好適な遮光層を備えたSOQ基板の3つの具体的な構成例について説明する。
[第1の構成例]
図5及び図6は第1の構成例におけるSOQ基板の作成方法を示す図である。このSOQ基板の製造プロセスを詳細に説明する。まず、図5(a)に示すように、透明な石英基板からなる支持基板91に遮光層94を形成する。次に、図5(b)に示すように、遮光層94の上にフォトレジストパターン113を形成する。次に、図5(c)に示すように、フォトレジストパターン113をマスクとして遮光層94のエッチングを行い、トランジスタ形成領域以外の遮光層94をドライエッチングにて除去し、エッチング後のフォトレジストパターン113を剥離する。次に、図5(d)に示すように、遮光層94とその上に形成される単結晶シリコン層との間の絶縁を確保するために、絶縁層95を堆積する。この絶縁層95にはシリコン酸化膜を用いた。このシリコン酸化膜は、例えばスパッタ法、あるいはTEOS(テトラエトキシシラン)を用いたプラズマCVD法により形成できる。
図5及び図6は第1の構成例におけるSOQ基板の作成方法を示す図である。このSOQ基板の製造プロセスを詳細に説明する。まず、図5(a)に示すように、透明な石英基板からなる支持基板91に遮光層94を形成する。次に、図5(b)に示すように、遮光層94の上にフォトレジストパターン113を形成する。次に、図5(c)に示すように、フォトレジストパターン113をマスクとして遮光層94のエッチングを行い、トランジスタ形成領域以外の遮光層94をドライエッチングにて除去し、エッチング後のフォトレジストパターン113を剥離する。次に、図5(d)に示すように、遮光層94とその上に形成される単結晶シリコン層との間の絶縁を確保するために、絶縁層95を堆積する。この絶縁層95にはシリコン酸化膜を用いた。このシリコン酸化膜は、例えばスパッタ法、あるいはTEOS(テトラエトキシシラン)を用いたプラズマCVD法により形成できる。
絶縁層95は、遮光層94の被覆段差を研磨によって平坦化しても遮光層94上に単結晶シリコン層92との十分な絶縁性を確保できる膜厚とする。具体的には絶縁層95は、遮光層94の膜厚に対して500〜1000nm程度多く堆積するのがよい。本構成例においては遮光層94の膜厚400nmに対し、シリコン酸化膜をTEOSのプラズマCVDにより1000nm堆積させた。こうして得られた遮光層付きの支持基板は、基板表面が遮光層94の有無に応じて凹凸になっているため、このまま単結晶シリコン基板と貼り合わせを行うと凹凸の段差部分にボイド(空隙)が形成され、貼り合わせた際に接合強度の不均一が生じてしまう。
このため、図6(e)に示すように、遮光層94を形成した支持基板の表面をグローバルに研磨して平坦化する。研磨による平坦化の手法としては、CMP(化学的機械研磨)法を用いることができる。CMPにおいては、遮光層94上での絶縁層95の研磨量を遮光層94の膜厚よりも200〜700nm程度多めに設定するのがよい。この条件でCMP処理を行うことにより遮光層パターン端部の段差を3nm以下まで小さくすることができるため、単結晶シリコン基板貼り合わせの際にも基板全面で均一な貼り合わせ強度が得られる。次に図6(f)に示すように、遮光層を形成した支持基板と単結晶シリコン基板120の貼り合わせを行う。
貼り合わせに用いる単結晶シリコン基板120は、厚さ300μmであり、その表面をあらかじめ0.05〜0.8μm程度酸化して酸化膜層93を形成しておく。これは貼り合わせ後に形成される単結晶シリコン層92と酸化膜層93の界面を熱酸化で形成し、電気特性の良い界面を確保するためである。貼り合わせ工程は、例えば300℃で2時間の熱処理によって2枚の基板を直接貼り合わせる方法が採用できる。貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて450℃程度にする必要があるが、石英基板と単結晶シリコン基板の熱膨張係数には大きな違いがあるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、基板品質が劣化してしまう。
このようなクラックなどの欠陥の発生を抑制するためには、一度300℃にて貼り合わせのための熱処理を行った単結晶シリコン基板をウエットエッチングまたはCMPによって100〜150μm程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。本実施例においては80℃のKOH水溶液を用い、単結晶シリコン基板の厚さが150μmとなるようエッチングを行った。この後、貼り合わせた基板を450℃にて再び熱処理し、貼り合わせ強度を高めている。さらに図6(g)に示すように、この貼り合わせ基板を研磨して、単結晶シリコン層92の厚さを3〜5μmとした。
このようにして薄膜化した貼り合わせ基板は、最後にPACE(Plasma Assisted Chemical Etching)法によって単結晶シリコン層92の膜厚を0.05〜0.8μm程度までエッチングして仕上げる。このPACE処理によって単結晶シリコン層92は、例えば膜厚100nmに対しその均一性は10%以内のものが得られた。以上の工程により、遮光層を有するSOQ基板が作製できる。
[第2の構成例]
図7及び図8はSOQ基板の第2の構成例を示す図である。これらの図で図5及び図6と同一の符号がついている箇所は、同様の工程により形成される層、あるいは部材を示す。この構成例においては、先の図5(a)〜(d)、及び図6(e)に示した、パターニングされた遮光層付きの支持基板表面を平坦化する工程までにより得られた支持基板を用いる。
そして、図7(a)は、貼り合わせに用いる単結晶シリコン基板である。この単結晶シリコン基板120は、厚さ600μmであり、その表面をあらかじめ0.05〜0.8μm程度酸化することで酸化膜層93を形成したものである。
次に、図7(b)に示すように、単結晶シリコン基板120に水素イオン114を注入する。例えば本構成例においては、水素イオン(H+)を加速電圧100keV、ドーズ量10×1016cm−2にて注入した。この処理によって単結晶シリコン基板120中に水素イオンの高濃度層115が形成される。
次に、図7(c)に示すように、イオン注入した単結晶シリコン基板120を遮光層94と絶縁層95を形成した支持基板91に貼り合わせる。貼り合わせ工程は、例えば300℃で2時間の熱処理によって2枚の基板を直接貼り合わせる方法が採用できる。
図7及び図8はSOQ基板の第2の構成例を示す図である。これらの図で図5及び図6と同一の符号がついている箇所は、同様の工程により形成される層、あるいは部材を示す。この構成例においては、先の図5(a)〜(d)、及び図6(e)に示した、パターニングされた遮光層付きの支持基板表面を平坦化する工程までにより得られた支持基板を用いる。
そして、図7(a)は、貼り合わせに用いる単結晶シリコン基板である。この単結晶シリコン基板120は、厚さ600μmであり、その表面をあらかじめ0.05〜0.8μm程度酸化することで酸化膜層93を形成したものである。
次に、図7(b)に示すように、単結晶シリコン基板120に水素イオン114を注入する。例えば本構成例においては、水素イオン(H+)を加速電圧100keV、ドーズ量10×1016cm−2にて注入した。この処理によって単結晶シリコン基板120中に水素イオンの高濃度層115が形成される。
次に、図7(c)に示すように、イオン注入した単結晶シリコン基板120を遮光層94と絶縁層95を形成した支持基板91に貼り合わせる。貼り合わせ工程は、例えば300℃で2時間の熱処理によって2枚の基板を直接貼り合わせる方法が採用できる。
さらに図8(d)においては、貼り合わせた単結晶シリコン基板120の貼り合わせ面側の酸化膜93(これがSOQ基板完成時には埋め込み酸化膜となる)と単結晶シリコン層92を支持基板上に残したまま、単結晶シリコン基板120を支持基板から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。本構成例においては、貼り合わせた2枚の基板を毎分20℃の昇温速度にて600℃まで加熱した。この熱処理によって、貼り合わせた単結晶シリコン基板120が支持基板と分離し、支持基板表面には約400nmのシリコン酸化膜93とその上に約200nmの単結晶シリコン層92が形成される。
図8(e)は分離後のSOQ基板を示す断面図である。このSOQ基板表面は、単結晶シリコン層の表面に数nm程度の凹凸が残っているため、これを平坦化する必要がある。このため、本構成例においてはCMP法を用いて基板表面を微量(研磨量10nm未満)に研磨するタッチポリッシュを用いた。この平坦化の手法としては他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。以上により作製されたSOQ基板は、良好な単結晶シリコン膜厚の均一性を有し、なおかつ作製するデバイスに対して光リークを抑える遮光層を有した構造をもつものである。
[第3の構成例]
図9及び図10はSOQ基板の第3の構成例を示す図である。これらの図において図5〜図8と同一の符号がついている箇所は、同様の工程で形成される層、あるいは部材を示す。この構成例において、図6(e)に示したパターニングされた遮光層付きの支持基板表面を平坦化する工程までは、前述第1の構成例と全く同一である。
そして、図9(a)は、貼り合わせ用の単結晶シリコン層を形成するためのシリコン基板である。シリコン基板116は、厚さ600μmであり、HF/エタノール液中で陽極酸化することによりその表面に多孔質層117が形成されている。この処理によって表面を12μm程度多孔質化した単結晶シリコン基板116に水素雰囲気中で1050℃の熱処理を行うことにより、多孔質層117の表面を平滑化する。これはこの後にシリコン基板116上に形成する単結晶シリコン層の欠陥密度を低減し、その品質を向上させるものである。
図9及び図10はSOQ基板の第3の構成例を示す図である。これらの図において図5〜図8と同一の符号がついている箇所は、同様の工程で形成される層、あるいは部材を示す。この構成例において、図6(e)に示したパターニングされた遮光層付きの支持基板表面を平坦化する工程までは、前述第1の構成例と全く同一である。
そして、図9(a)は、貼り合わせ用の単結晶シリコン層を形成するためのシリコン基板である。シリコン基板116は、厚さ600μmであり、HF/エタノール液中で陽極酸化することによりその表面に多孔質層117が形成されている。この処理によって表面を12μm程度多孔質化した単結晶シリコン基板116に水素雰囲気中で1050℃の熱処理を行うことにより、多孔質層117の表面を平滑化する。これはこの後にシリコン基板116上に形成する単結晶シリコン層の欠陥密度を低減し、その品質を向上させるものである。
次に図9(b)に示すように、多孔質シリコン層117の表面を平滑化したシリコン基板116にエピタキシャル成長により単結晶シリコン層92を形成する。エピタキシャル成長による単結晶シリコン層92の堆積膜厚は、本構成例においては500nmとしたが、単結晶シリコン層の膜厚は作製しようとするデバイスに応じて任意に選択することができる。さらに図9(c)のように単結晶シリコン層92の表面を50〜400nm程度酸化し、酸化膜層93を形成して、これを貼り合わせ後のSOQ基板の埋め込み酸化膜とする。
次に、図10(d)に示すように、単結晶シリコン層92及び酸化膜層93を形成した基板を、遮光層94と絶縁層95が形成された支持基板91に貼り合わせる。貼り合わせ工程は、例えば300℃で2時間の熱処理によって2枚の基板を直接貼り合わせる方法が採用できる。
次に、図10(e)に示すように、貼り合わせ面側の表面酸化膜93、単結晶シリコン層92、及び多孔質化したシリコン層117を残してシリコン基板を研削する。そして、図10(f)に示すように、多孔質シリコン層117をエッチングにより除去し、支持基板上に単結晶シリコン層92を得る。この多孔質シリコン層117のエッチングは、HF/H2O2という組成のエッチング液を用いると、単結晶シリコン層92に対して多孔質シリコン層117が高いエッチング選択性を示すため、非常に良好な単結晶シリコンの膜厚均一性を保ちつつ、多孔質シリコンのみを完全に除去することができる。
次に、図10(e)に示すように、貼り合わせ面側の表面酸化膜93、単結晶シリコン層92、及び多孔質化したシリコン層117を残してシリコン基板を研削する。そして、図10(f)に示すように、多孔質シリコン層117をエッチングにより除去し、支持基板上に単結晶シリコン層92を得る。この多孔質シリコン層117のエッチングは、HF/H2O2という組成のエッチング液を用いると、単結晶シリコン層92に対して多孔質シリコン層117が高いエッチング選択性を示すため、非常に良好な単結晶シリコンの膜厚均一性を保ちつつ、多孔質シリコンのみを完全に除去することができる。
このように多孔質シリコン層117を除去したSOQ基板は、単結晶シリコン層92の表面に数nm程度の凹凸が残っているため、これを平坦化する必要がある。このために本構成例においては水素雰囲気中にて熱処理を行う水素アニール法を用いた。またこの平坦化の手法としてはCMP法を用いてSOQ基板の単結晶シリコン層92の表面を微量(研磨量10nm未満)に研磨するタッチポリッシュを用いることもできる。以上により作製されたSOQ基板は、良好な単結晶シリコン膜厚の均一性を有し、なおかつ作製するデバイスに対して光リークを抑える遮光層を有した構造をもつものである。
以上構成例1〜構成例3に説明した工程により得られるSOQ基板は、いずれも先の実施形態に係る液晶ライトバルブ1に好適に用いることができ、係るSOQ基板を用いることで、液晶ライトバルブ1は、その製造に際しての基板貼り合わせ工程を容易かつ高精度に行うことができるものとなっている。
(半透過反射型液晶装置)
上記実施の形態では、反射型の液晶ライトバルブに適用する場合の液晶装置の構成について図1から図4を参照して説明したが、本発明に係る液晶装置の適用範囲は液晶ライトバルブに限定されるものではなく、例えば図11に構成を模式的に示す半透過反射型の液晶表示装置としても構成することができ、係る構成を適用すれば、携帯電話機等の表示部に用いて好適なものとなる。図11(a)及び図11(b)は、本発明に係る液晶装置を半透過反射型の液晶表示装置として構成した場合の1画素領域の断面構造を示す図である。これらの図に示す液晶表示装置は、その画素領域内に部分的に反射層が設けられてなる反射表示領域が設けられるとともに、反射層ないし反射電極が形成されていない領域にてバックライトの光を透過して表示を行う透過表示領域が設けられている。また反射表示領域と透過表示領域とで液晶層の厚さが互いに異なっている、いわゆるマルチギャップ構造を具備している。
上記実施の形態では、反射型の液晶ライトバルブに適用する場合の液晶装置の構成について図1から図4を参照して説明したが、本発明に係る液晶装置の適用範囲は液晶ライトバルブに限定されるものではなく、例えば図11に構成を模式的に示す半透過反射型の液晶表示装置としても構成することができ、係る構成を適用すれば、携帯電話機等の表示部に用いて好適なものとなる。図11(a)及び図11(b)は、本発明に係る液晶装置を半透過反射型の液晶表示装置として構成した場合の1画素領域の断面構造を示す図である。これらの図に示す液晶表示装置は、その画素領域内に部分的に反射層が設けられてなる反射表示領域が設けられるとともに、反射層ないし反射電極が形成されていない領域にてバックライトの光を透過して表示を行う透過表示領域が設けられている。また反射表示領域と透過表示領域とで液晶層の厚さが互いに異なっている、いわゆるマルチギャップ構造を具備している。
このように本発明に係る液晶装置は直視型の表示部に用いられる液晶表示装置としても構成することができる。本発明に係る反射型ないし半透過反射型の液晶装置は、その画素スイッチング素子であるTFTが、単結晶シリコンを用いて構成された高速、高能力のものとされているので、例えば写真画質の表示が可能な400ppi以上の超高精細の液晶表示装置にも容易に適用できる。係る超高精細表示対応の液晶表示装置では、液晶容量が極めて小さくなることからTFTのリーク電流を低減することが極めて重要になるが、本実施形態の液晶装置によれば、遮光膜11a及び容量線300により半導体層1aを挟み込み、そのリーク電流を効果的に低減するようになっているため、画素の高精細化に有効な構成を具備したものとなっている。
(投射型表示装置)
次に、先の実施形態の液晶装置を光変調手段として備える投射型表示装置について説明する。図12は、本実施の形態の投射型表示装置の斜視構成図である。図12に示す投射型表示装置1000は、光源装置1010と、光線分離プリズム1011と、色光分離プリズム1012と、3枚の液晶ライトバルブ1013…と、投射レンズ1014とを備えて構成されている。
次に、先の実施形態の液晶装置を光変調手段として備える投射型表示装置について説明する。図12は、本実施の形態の投射型表示装置の斜視構成図である。図12に示す投射型表示装置1000は、光源装置1010と、光線分離プリズム1011と、色光分離プリズム1012と、3枚の液晶ライトバルブ1013…と、投射レンズ1014とを備えて構成されている。
光源装置1010は、ハロゲンランプ、メタルハライドランプ、キセノンランプのような光源ランプからの光束を、放物面リフレクタによってほぼ平行な光束として出力する。光放射に際して、赤外線や紫外線等の不要な波長成分をフィルタにより除去する。光線分離プリズム1011は、2つの三角柱プリズムの斜面同士を僅かな空隙を介して対向配置した構成であり、光源装置1010から出力される光束を一方(色光分離プリズム1012側)の三角柱プリズムの斜面で全反射し、色光分離プリズム1012に入射させるようになっている。
色光分離プリズム1012は、4つの三角柱プリズムを貼り合わせてなる四角柱状であり、これらの三角柱プリズムの間に、赤色光を反射する誘電体干渉膜と、青色光を反射する誘電体干渉膜とを平面視十字状に配置したものである。上記構成のもと、光線分離プリズム1011から入射した光は三原色光に分離され、色光分離プリズム1012の各側面に配置された液晶ライトバルブ1013にそれぞれ入射するようになっている。
色光分離プリズム1012内で生成された赤色光、青色光、緑色光は、それぞれ対応する液晶ライトバルブ1013に入射して変調されるとともに、液晶ライトバルブ1013に設けられた反射層(反射電極)によって反射され、再び色光分離プリズム1012に入射する。そして、先の色分離過程と逆の経路を辿って色合成されて色光分離プリズム1012から光線分離プリズム1011に入射する。この光線分離プリズム1011に入射した光は、三角柱プリズムの斜面に到達するが、光源装置1010から入射する場合と異なりその入射角が小さくなっているので、この斜面では反射されず、ほぼ全ての光束が透過する。次いで入射するもう一方の三角柱プリズムも同様に透過し、光線分離プリズム1011を透過した光束は、投射レンズ1014に入射し、スクリーン115に投射される。本実施形態の投射型表示装置1000では、このようにしてスクリーン115上に、カラー画像が結像されるようになっている。
上記構成を具備した本実施形態の投射型表示装置は、その光変調手段である液晶ライトバルブ1013につき先の実施形態の液晶ライトバルブ1が用いられているので、高開口率かつ応答が高速な本発明に係る液晶ライトバルブにより、高輝度、高画質の投射表示を得られるようになっている。
(電子機器)
図13は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、本発明に係る液晶装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上記実施の形態の液晶装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの電子機器においても、明るく、高画質の反射表示ないし半透過反射表示が可能になっている。
図13は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、本発明に係る液晶装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上記実施の形態の液晶装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの電子機器においても、明るく、高画質の反射表示ないし半透過反射表示が可能になっている。
1 液晶ライトバルブ(液晶装置)、 1a 半導体層(単結晶半導体層)、 9 画素電極(反射電極、反射層)、 10 TFTアレイ基板(第1基板)、 20 対向基板(第2基板)、 10A 基板本体(支持基板)、 30 TFT(薄膜トランジスタ)
Claims (9)
- 互いに対向して配置された第1基板と第2基板との間に液晶層が挟持され、前記両基板のいずれかに反射層が設けられた反射型の液晶装置であって、
前記第1基板が、支持基板上に絶縁層を介して形成された単結晶半導体層を有する複合基板を含んでおり、前記単結晶半導体層に形成されたチャネル領域を有する薄膜トランジスタと、該薄膜トランジスタに対応して形成された画素電極とを備えていることを特徴とする液晶装置。 - 前記単結晶半導体層が、単結晶シリコン層であることを特徴とする請求項1に記載の液晶装置。
- 前記画素電極が光反射性を有する導電膜とされ、前記反射層を兼ねていることを特徴とする請求項1又は2に記載の液晶装置。
- 前記画素電極の支持基板側に、当該画素電極に対応して形成された薄膜トランジスタが配置されていることを特徴とする請求項3に記載の液晶装置。
- 前記支持基板が、ガラス基板であることを特徴とする請求項1から4のいずれか1項に記載の液晶装置。
- 前記支持基板が、石英基板であることを特徴とする請求項1から4のいずれか1項に記載の液晶装置。
- 複数の画素からなる表示部と該表示部を駆動するための周辺駆動回路部とを有し、前記薄膜トランジスタが前記表示部と前記周辺駆動回路部の双方に用いられていることを特徴とする請求項1から6のいずれか1項に記載の液晶装置。
- 請求項1から7のいずれか1項に記載の液晶装置を光変調手段として備えたことを特徴とする投射型表示装置。
- 請求項1から7のいずれか1項に記載の液晶装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004090708A JP2005275179A (ja) | 2004-03-26 | 2004-03-26 | 反射型液晶装置及び投射型表示装置、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004090708A JP2005275179A (ja) | 2004-03-26 | 2004-03-26 | 反射型液晶装置及び投射型表示装置、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005275179A true JP2005275179A (ja) | 2005-10-06 |
Family
ID=35174895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004090708A Withdrawn JP2005275179A (ja) | 2004-03-26 | 2004-03-26 | 反射型液晶装置及び投射型表示装置、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005275179A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007171867A (ja) * | 2005-12-26 | 2007-07-05 | Seiko Epson Corp | 反射型液晶表示基板、反射型液晶表示装置、電子機器及び投射型表示装置 |
JP2008263010A (ja) * | 2007-04-11 | 2008-10-30 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
JP2013065665A (ja) * | 2011-09-16 | 2013-04-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
CN107329342A (zh) * | 2017-08-28 | 2017-11-07 | 京东方科技集团股份有限公司 | 阵列基板及制造方法、显示面板及制造方法、显示装置 |
-
2004
- 2004-03-26 JP JP2004090708A patent/JP2005275179A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007171867A (ja) * | 2005-12-26 | 2007-07-05 | Seiko Epson Corp | 反射型液晶表示基板、反射型液晶表示装置、電子機器及び投射型表示装置 |
JP2008263010A (ja) * | 2007-04-11 | 2008-10-30 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
JP2013065665A (ja) * | 2011-09-16 | 2013-04-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
CN107329342A (zh) * | 2017-08-28 | 2017-11-07 | 京东方科技集团股份有限公司 | 阵列基板及制造方法、显示面板及制造方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4553991B2 (ja) | 電気光学装置の製造方法 | |
JP3458382B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
TWI234126B (en) | Electro-optical device, process for manufacturing the same, and electronic apparatus | |
KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
TWI329231B (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
KR100490496B1 (ko) | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 | |
JP5532568B2 (ja) | 電気光学装置及び電子機器 | |
JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
KR100538598B1 (ko) | 전기 광학 장치, 그 제조 방법, 액정 장치 및 투사형 표시 장치 | |
JP4674544B2 (ja) | 電気光学装置の製造方法 | |
JP2011164249A (ja) | 液晶装置、液晶装置の製造方法および電子機器 | |
US8208108B2 (en) | Electro-optic device and electronic apparatus | |
JP2005275179A (ja) | 反射型液晶装置及び投射型表示装置、並びに電子機器 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP4374812B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP3642326B2 (ja) | 液晶パネル、電子機器、及びtftアレイ基板 | |
JP2004335848A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器 | |
JP4522666B2 (ja) | Tftアレイ基板、液晶パネル及び液晶プロジェクタ | |
JP2011221119A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
JP4269659B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4556378B2 (ja) | トランジスタの製造方法及び複合基板の製造方法 | |
JP2008124179A (ja) | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 | |
JP2004102256A (ja) | 電気光学装置及び電子機器 | |
JP2006228921A (ja) | 電気光学装置及びその製造方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |