JP2008124179A - 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 - Google Patents
半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2008124179A JP2008124179A JP2006304928A JP2006304928A JP2008124179A JP 2008124179 A JP2008124179 A JP 2008124179A JP 2006304928 A JP2006304928 A JP 2006304928A JP 2006304928 A JP2006304928 A JP 2006304928A JP 2008124179 A JP2008124179 A JP 2008124179A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- substrate
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】基板浮遊効果を防止できる信頼性の高いものを簡便な工程で得ることができ、ひいては製造コストの低減を実現した、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器を提供する。
【解決手段】単結晶半導体基板200の一方面側に絶縁膜211を設け、絶縁膜211側から単結晶半導体層200中に水素イオンを注入し、内部に剥離層212を形成し、絶縁膜211側から単結晶半導体基板200中に水素イオンを注入し、絶縁膜211との界面に欠陥層213を形成する。剥離層212及び欠陥層213を形成した後、単結晶半導体基板200の絶縁膜211側に支持基板500を貼り合わせる。貼り合わせ工程の後、単結晶半導体基板200を剥離層212で分離し、支持基板500上に単結晶半導体層220を形成する。
【選択図】図2
【解決手段】単結晶半導体基板200の一方面側に絶縁膜211を設け、絶縁膜211側から単結晶半導体層200中に水素イオンを注入し、内部に剥離層212を形成し、絶縁膜211側から単結晶半導体基板200中に水素イオンを注入し、絶縁膜211との界面に欠陥層213を形成する。剥離層212及び欠陥層213を形成した後、単結晶半導体基板200の絶縁膜211側に支持基板500を貼り合わせる。貼り合わせ工程の後、単結晶半導体基板200を剥離層212で分離し、支持基板500上に単結晶半導体層220を形成する。
【選択図】図2
Description
本発明は、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器に関するものである。
絶縁体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するSOI(Silicon on Insulator)技術は、素子の高速化や低消費電力化、高集積化等の利点を有しており、例えば、液晶装置等の電気光学装置に適用されている。
ところで、一般的な半導体装置では、下地基板を通じて半導体装置のチャネル領域を所定の電位に固定することができるため、チャネル領域の電位変化によって起こる寄生バイポーラ現象などにより電気的特性が劣化することがない。これに対し、上記のSOI構造の半導体装置では、チャネル下部が絶縁膜によって完全に分離されているため、チャネル領域を所定の電位に固定することができず、チャネル領域が電気的に浮いた状態となる。
この時、ドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象によって余剰キャリアが発生し、この余剰キャリアがチャネルの下部に蓄積する。このようにしてチャネル下部に余剰キャリアが蓄積してチャネル電位が上昇すると、ソース・チャネル・ドレインのNPN(Nチャネル型の場合)構造が見かけ上バイポーラ素子として動作し、異常電流によって劣化することで電気的な特性が悪化するという問題がある。これらのチャネル部が電気的に浮いた状態であることに起因する一連の現象は基板浮遊効果と呼ばれるものである。
このような基板浮遊効果対策として、半導体層中に再結合中心を設け、余剰キャリアの再結合を促し、余剰キャリアの蓄積を防止する技術が採用されている(例えば、特許文献1参照)。この技術では、半導体層中に形成した線欠陥を再結合中心として採用している。また、半導体層中にArイオンを注入することで、再結合中心としての結晶欠陥を形成する技術も知られている(例えば、特許文献2参照)。この技術では、ゲート電極とゲート電極の側壁を覆うサイドウォールをマスクに用いて、ソース・ドレイン領域に結晶欠陥を形成している。
特開2003−243669号公報
特開平9−139434号公報
上記特許文献1に開示された技術では、半導体層と絶縁膜との間における熱膨張係数の違いを利用し、半導体層及び絶縁膜の界面に生じた歪みにより、半導体層に線欠陥を形成している。このように、半導体層と絶縁膜との界面にストレスを生じさせるので、半導体層と絶縁膜との間で十分な密着性を得ることができず剥離が生じるおそれがあることから、信頼性が低下してしまう。また、上記特許文献2に開示された技術では、ゲート電極、及びサイドウォールをマスクとしてイオン注入を行うため、イオン注入面が均一とならない。そのため、場所によって半導体層を超えてイオン注入されてしまい基板にダメージが生じ、信頼性が低下するおそれもある。また、欠陥層を形成するに際し、Arイオンを注入する工程が別途必要になるため、工程が煩雑となってしまう。
本発明はこのような事情に鑑みてなされたものであって、基板浮遊効果を防止できる信頼性の高いものを簡便な工程で得ることができ、ひいては製造コストの低減を実現した、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器を提供することを目的としている。
本発明の半導体基板の製造方法は、単結晶半導体基板の一方面側に絶縁膜を設ける工程と、前記絶縁膜側から前記単結晶半導体基板中に水素イオンを注入し、内部に剥離層を形成する工程と、前記絶縁膜側から前記単結晶半導体基板中に水素イオンを注入し、前記絶縁膜との界面に欠陥層を形成する工程と、前記剥離層及び前記欠陥層を形成した後、前記単結晶半導体基板の前記絶縁膜側に支持基板を貼り合わせる工程と、前記貼り合わせ工程の後、前記単結晶半導体基板を前記剥離層で分離し、前記支持基板上に単結晶半導体層を形成する工程と、を備えることを特徴とする。
本発明の半導体基板の製造方法によれば、剥離層の形成工程に用いられる水素イオン注入によって再結合中心として機能し、基板浮遊効果を防止する欠陥層を形成しているので、水素イオン注入工程によって前記剥離層及び前記欠陥層を形成することが可能となり、製造工程が簡略化される。また、欠陥層の形成時にマスク等を用いることがないので、均一な面に対して水素イオン注入を行うことができ、所望の領域に欠陥層を形成することができ、イオン注入時に基板に無用なダメージが生じることが無くなる。したがって、基板浮遊効果を防止できる信頼性の高いものを簡便な工程によって得ることができ、これによって製造コストの低減を図ることができる。
また、上記半導体基板の製造方法においては、前記剥離層の形成工程は、前記欠陥層の形成工程の前工程であり、かつこれらの工程は連続的に行われるのが好ましい。
剥離層は、単結晶半導体層の厚みを決定するため、この剥離層を形成する位置の制御は重要である。そのため、単結晶半導体層に欠陥層を先に形成してしまうと、剥離層の形成時に、水素イオンが欠陥層中を透過するため剥離層を形成する位置の制御が難しくなる。そこで、本発明を採用すれば、イオン打ち込み深さの大きい剥離層を形成した後、イオン打ち込み深さの小さい欠陥層を形成するので、前記剥離層の形成位置の制御が容易となり、単結晶半導体層の厚み制御を確実に行うことができる。
本発明の半導体基板は、支持基板の一方面側に設けられた絶縁膜上に単結晶半導体層を有し、前記単結晶半導体層には前記絶縁膜との界面に水素イオン注入により形成されてなる結晶欠陥層が形成されてなるのが好ましい。
本発明の半導体基板によれば、単結晶半導体層が絶縁膜との界面に水素イオン注入により形成された欠陥層を備えているので、前記欠陥層が余剰キャリアの再結合中心として働き、基板浮遊効果を確実に防止することができる。また、一般的なSOI技術に用いられる水素イオン注入によって剥離層及び欠陥層を形成できるので、製造工程が簡略化され、これに伴って低コスト化が図られたものとなる。また、例えば前記欠陥層の形成時にマスクを用いないことで、均一な面に対して水素イオン注入が行われ、イオン注入による無用なダメージのない信頼性の高いものとなる。
本発明の半導体装置は、支持基板の一方面側に設けられた絶縁膜上に単結晶半導体層が設けられ、前記単結晶半導体層を能動層とし、ゲート電極と、前記単結晶半導体層に接続されるドレイン電極及びソース電極とを備え、前記単結晶半導体層は、少なくとも前記ゲート電極に対向するチャネル領域の前記絶縁膜との界面に、水素イオン注入により形成されてなる欠陥層を備えることを特徴とする。
本発明の半導体装置によれば、単結晶半導体層が絶縁膜との界面に水素イオン注入により形成された欠陥層を備えているので、前記欠陥層が余剰キャリアの再結合中心として働き、これによって余剰キャリアをチャネルの下部に蓄積させ難くすることができる。したがって、基板浮遊効果を確実に防止し、優れた電気的特性を備えたものとなる。また、欠陥層はSOI技術に用いられる水素イオン注入を用いて形成されるので、製造工程が簡略化され、これに伴って低コスト化が図られたものとなる。また、例えば前記欠陥層の形成時にマスクを用いないことで、均一な面に対して水素イオン注入が行われ、イオン注入による無用なダメージのない信頼性の高いものとなる。
本発明の電気光学装置は、上記の半導体装置を備えることを特徴とする。
本発明の電気光学装置によれば、基板浮遊効果が防止され、かつ信頼性が高く低コスト化が図られた半導体装置を備えているので、この電気光学装置自体も電気的特性が高く、高信頼性、かつ低コスト化が図られたものとなる。
本発明の電子機器は、上記の電気光学装置を備えることを特徴とする。
本発明の電子機器によれば、上述したように電気的特性が高く、信頼性が高く低コストの電気光学装置を備えているので、電子機器自体も高性能、かつ高品質で、しかも低コストなものとなる。
(第1実施形態)
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
図1から図2は、それぞれ本発明の第1実施形態に係る半導体基板の製造方法を示す工程断面図である。
本実施形態では、まず図1(a)に示すように、厚さが例えば750μmの単結晶シリコン基板(単結晶半導体基板)200を用意し、該単結晶シリコン基板200の上面にシリコン酸化膜(絶縁膜)211を形成する。このシリコン酸化膜211を形成する方法としては、例えば単結晶シリコン基板200を1000℃程度の酸素雰囲気下で熱酸化することによって形成する。なお、シリコン酸化膜211は、上記熱酸化に代えて、LPCVD法やプラズマ化学基相堆積法(PECVD法)によって形成してもよい。
本実施形態では、まず図1(a)に示すように、厚さが例えば750μmの単結晶シリコン基板(単結晶半導体基板)200を用意し、該単結晶シリコン基板200の上面にシリコン酸化膜(絶縁膜)211を形成する。このシリコン酸化膜211を形成する方法としては、例えば単結晶シリコン基板200を1000℃程度の酸素雰囲気下で熱酸化することによって形成する。なお、シリコン酸化膜211は、上記熱酸化に代えて、LPCVD法やプラズマ化学基相堆積法(PECVD法)によって形成してもよい。
次に、図1(b)に示すように、シリコン酸化膜211側から単結晶シリコン基板200中に水素イオン(H+)を注入する。
その結果、単結晶シリコン基板200の内部には、剥離層212が形成される。ここで、剥離層212とは、後述するように熱処理を施すことで剥離が生じ、単結晶シリコン基板200を所望の膜厚とするためのものである。
その結果、単結晶シリコン基板200の内部には、剥離層212が形成される。ここで、剥離層212とは、後述するように熱処理を施すことで剥離が生じ、単結晶シリコン基板200を所望の膜厚とするためのものである。
なお、前記剥離層212を形成するための水素イオン注入条件としては、例えば加速エネルギを60〜150keV(本実施形態では、100keV)、ドーズ量を5×1016atoms/cm2〜15×1016atoms/cm2(本実施形態では、10×1016atoms/cm2)とする。なお、水素イオンの加速電圧を変えて水素イオンの注入深さを変えることで、後述する剥離工程によって異なる膜厚の単結晶シリコン層を形成することが可能となる。
単結晶シリコン基板200中に剥離層212を形成した後、図1(c)に示すように、シリコン酸化膜211側から単結晶シリコン基板200中に水素イオン(H+)を注入することで、前記シリコン酸化膜211との界面に欠陥層213を形成する。この欠陥層213は余剰キャリアの再結合中心として機能するためのものであり、上記剥離層212に比べて、ドーズ量が抑えられている。すなわち、上記欠陥層213は後述する単結晶シリコン基板200に剥離を生じさせない程度に水素イオンがドープされており、かつ上述した再結合中心として機能をなす程度の結晶欠陥が生じている。なお、欠陥層213の膜厚としては、5〜15nm程度が好ましく、本実施形態では、例えば10nmとした。
上記工程により、剥離層212及び欠陥層213を形成した後、図2(a)に示すように、単結晶シリコン基板200のシリコン酸化膜211側に支持基板を貼り合せる。この支持基板500としては、ガラスや石英などの光透過性材料からなる基板を採用することで得られる半導体基板を、後述するような透過型の電気光学装置、例えば透過型の液晶装置(ライトバルブ)などに応用することができ、本実施形態では石英基板を用いた。
具体的には、シリコン酸化膜211の表面に支持基板500を接合させ、室温〜200℃程度で貼り合わせる。本実施形態では、支持基板500としてSiO2を主体とする石英基板を用いたため、上記接合を良好に行うができる。このとき、支持基板500を構成するSiO2とシリコン酸化膜211とが接合することで、支持基板500と単結晶シリコン基板200とは絶縁膜214によって接合されたものとなる。
なお、SiO2を主体としない材料からなるものを支持基板として用いる場合には、支持基板の少なくとも接合面の表層部にスパッタリング法やCVD法などにより、予めシリコン酸化膜やNSG(ノンドープトシリケートガラス)などの酸化膜を形成し、CMP法などによって研磨することで平坦化しておく必要がある。このような酸化膜は、単結晶シリコン基板200と支持基板500との密着性を確保するために形成するもので、基板表面のOH基の作用により単結晶シリコン基板200と、種々の材料からなる支持基板とを絶縁膜214を介して良好に貼り合わせることができる。
次に、図2(b)に示すように、貼り合わせ後の単結晶シリコン基板200を前記剥離層212で分離することで、単結晶シリコン層(単結晶半導体層)220が形成される。上記の剥離工程は、貼り合わされた単結晶シリコン基板200と支持基板500とを、窒素、アルゴンなどの不活性ガス雰囲気中で350℃〜700℃の熱処理を施すことにより、前記剥離層212にて単結晶シリコン基板200を剥離する。
この剥離現象は、剥離層212に形成された欠陥層領域に注入されたイオンによりマイクロキャビティが生じ、半導体結晶の結合が分断されるために生じるものであり、剥離層212におけるイオン濃度のピーク位置でより顕著なものとなる。そのため、熱処理によって剥離される位置は、前記イオン濃度のピーク位置、つまり剥離層212と略一致する。なお、剥離した後の単結晶シリコン基板200については、そのまま別の半導体基板の作製に用いることができる。
なお、分離後の基板表面は、単結晶シリコン層220の表面に数nm程度の凹凸(剥離層212)が残っているため、これを平坦化する。本実施例においてはCMP法を用いて基板表面を微量(研磨量10nm未満)に研磨するタッチポリッシュを用いた。この平坦化の手法としては他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。
以上の工程により、図2(c)に示すように絶縁膜214を介して、支持基板500の上に欠陥層213と単結晶シリコン層220とが積層されてなる半導体層250を備えた半導体基板600が形成される。
この半導体基板600によれば、詳細については後述するように前記半導体層250を能動層とし、ゲート電極と、単結晶半導体層に接続されるドレイン電極及びソース電極を設けることで、ドレイン領域近傍におけるインパクトイオン化現象により余剰キャリアが発生した場合でも、前記欠陥層213の結晶欠陥が余剰キャリアの再結合中心として働き、これによって余剰キャリアがチャネルの下部に蓄積し辛くなる。したがって、寄生バイポーラ効果等の基板浮遊効果の発生が抑制され、優れた電気的特性を示す半導体装置を提供することができる。
また、上記半導体基板600の製造方法によれば、再結合中心として機能する欠陥層213を形成する手法として水素イオン注入を用いることで、イオン注入工程により剥離層212及び欠陥層213の連続的な形成が可能となり、製造工程が簡略化される。よって、半導体基板600の製造コストの低減を図ることができる。また、マスク等を用いることなく、単結晶シリコン層220の全面(均一な面)に対して水素イオン注入が行われるので、単結晶シリコン層220中の所望の領域に欠陥層213を形成することができ、イオン注入時に基板に無用なダメージを与えることがなくなり、信頼性の高いものを提供できる。
(半導体装置)
図3は、本発明の半導体装置の一実施形態の概略構成を示す断面図である。本実施形態に係る半導体装置は、上記実施形態によって形成された半導体基板600を主体として構成されたもので、前記半導体層250が能動層として用いられる。
図3は、本発明の半導体装置の一実施形態の概略構成を示す断面図である。本実施形態に係る半導体装置は、上記実施形態によって形成された半導体基板600を主体として構成されたもので、前記半導体層250が能動層として用いられる。
図3に示す半導体装置700を形成する方法としては、まず上記半導体基板600を用意し、前記非晶質シリコン層210及び前記単結晶シリコン層220から構成される半導体層250をフォトリソグラフィ法により島状にパターニングする。そして、半導体層250の表面を覆って、シリコン酸化膜からなるゲート絶縁膜305を、例えば900℃〜1000℃程度の酸素雰囲気で熱酸化することにより、例えば厚さ20nm程度に形成する。また、ゲート絶縁膜305上にゲート電極310を形成する。
上記半導体層250には、フォトレジストあるいはゲート電極310をマスクにして、ドナーまたはアクセプタとなる不純物イオンを注入し、これによってソース領域250a及びドレイン領域250bが形成され、前記ゲート電極310に対向する位置にはチャネル領域250cが形成される。なお、必要に応じて、後述するようなLDD(Lightly Doped Drain)構造を採用してもよい。そして、前記半導体層250及びゲート電極310を覆うようにして、シリコン酸化膜からなる層間絶縁膜260を形成する。また、層間絶縁膜260、及びゲート絶縁膜305を貫通するコンタクトホールH1,H2を形成し、該コンタクトホールH1,H2を介して、ソース領域250a及びドレイン領域250bに接続するソース電極270及びドレイン電極280を形成する。このようにして、本実施形態に係る半導体装置700を得ることができる。
一般的に、SOI基板が用いられたMIS(Metal Insulator Semiconductor)型の半導体装置は、チャネル形成領域の下部が絶縁膜によって完全に分離されているため、チャネル形成領域を所定の電位に保持することができず、チャネル形成領域が電気的に浮いた状態となってしまう(所謂、基板浮遊効果)。そのため、ドレイン電極に高い電圧を印加したとき、ドレイン領域近傍の高電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象により発生した余剰キャリアがチャネルの下部に蓄積し、チャネル電位が上昇し、ソース・チャネル・ドレインのNPN(Nチャネル型の場合)構造が見掛け上のバイポーラ型半導体装置として動作(寄生バイポーラ効果)するため、電気的な特性が低下してしまうといった問題があった。
一方、本実施形態に係る半導体装置700は、半導体層250の上層側が単結晶シリコン層220から構成され、下層側が欠陥層213にて構成される。また、本実施形態に係る半導体装置700は、上述した半導体基板600を用いて形成されていることから、上述したように基板浮遊効果が防止されることで、デバイス特性が高く、しかも低コスト化が図られたものとなる。なお、本実施形態では、上述したような製造工程の都合上、欠陥層213が半導体層250の下層全域に亘って形成されているものの、本発明はこれに限定されない。具体的には、前記欠陥層213は少なくともゲート電極310に対向するチャネル領域250cと絶縁膜214との界面に形成されていればよく、これにより基板浮遊効果を防止し、優れた電気的特性を備えたものとなる。
(電気光学装置)
次に、本発明の電気光学装置の一実施形態として、投射型表示装置の光変調手段として用いる液晶ライトバルブ(液晶装置)の例を挙げて説明する。本実施の形態の液晶ライトバルブはアクティブマトリクス方式の液晶パネルであって、TFTアレイ基板と対向基板との間に液晶層を挟持したものである。そして、前記TFTアレイ基板に設けられたスイッチング素子(TFT素子)は、本発明の半導体装置を能動層として用いることで構成されたものとなっている。
次に、本発明の電気光学装置の一実施形態として、投射型表示装置の光変調手段として用いる液晶ライトバルブ(液晶装置)の例を挙げて説明する。本実施の形態の液晶ライトバルブはアクティブマトリクス方式の液晶パネルであって、TFTアレイ基板と対向基板との間に液晶層を挟持したものである。そして、前記TFTアレイ基板に設けられたスイッチング素子(TFT素子)は、本発明の半導体装置を能動層として用いることで構成されたものとなっている。
図4は本発明の電気光学装置の一例である液晶ライトバルブの概略構成図、図5は図4のH−H’線に沿う断面図、図6は液晶ライトバルブを構成するマトリクス状に形成された複数の画素の等価回路図、図7は複数の画素群の平面図、図8は図7のA−A’線に沿う断面図である。
(液晶ライトバルブの全体構成)
本実施の形態の液晶ライトバルブ1の構成は、図4および図5に示すように、TFTアレイ基板10上に、シール材52が対向基板20の縁に沿うように設けられており、その内側に並行して額縁としての遮光膜53(周辺見切り)が設けられている。シール材52の外側の領域には、データ線駆動回路201および外部回路接続端子202がTFTアレイ基板10の一辺に沿って設けられており、走査線駆動回路104がこの一辺に隣接する2辺に沿って設けられている。
本実施の形態の液晶ライトバルブ1の構成は、図4および図5に示すように、TFTアレイ基板10上に、シール材52が対向基板20の縁に沿うように設けられており、その内側に並行して額縁としての遮光膜53(周辺見切り)が設けられている。シール材52の外側の領域には、データ線駆動回路201および外部回路接続端子202がTFTアレイ基板10の一辺に沿って設けられており、走査線駆動回路104がこの一辺に隣接する2辺に沿って設けられている。
さらに、TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路104間を接続するための複数の配線105が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための上下導通材106が設けられている。そして、図5に示すように、図4に示したシール材52とほぼ同じ輪郭を持つ対向基板20がシール材52によりTFTアレイ基板10に固着されており、TFTアレイ基板10と対向基板20との間に液晶層50が封入されている。また、図4に示すシール材52に設けられた開口部は液晶注入口52aであり、封止材25によって封止されている。
(TFTアレイ基板の構成)
図6において、本実施の形態における液晶ライトバルブ1の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極9と当該画素電極9をスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aがTFT30のソース領域に電気的に接続されている。このTFT30は、本発明に係る半導体装置を能動層として用いることで構成されたものである。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
図6において、本実施の形態における液晶ライトバルブ1の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極9と当該画素電極9をスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aがTFT30のソース領域に電気的に接続されている。このTFT30は、本発明に係る半導体装置を能動層として用いることで構成されたものである。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで走査線3aにパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。画素電極9は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板20に形成された共通電極(後述する)との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極9と共通電極との間に形成される液晶容量と並列に蓄積容量70が設けられている。
図7に示すように、TFTアレイ基板10上に、矩形状の複数の画素電極9(点線部9Aにより輪郭が示されている)がマトリクス状に設けられており、画素電極9の縦横の境界に各々沿ってデータ線6aおよび走査線3aが設けられている。また、TFT30を構成する半導体層1aのうち、図7中の右上がりの斜線領域で示したチャネル領域1a’に対向するように走査線3aが配置されており、走査線3aはそのままTFT30のゲート電極として機能する。なお、TFT30の詳細な構造については後述する。
図7および図8に示すように、本実施の形態では、蓄積容量70は、TFT30の高濃度ドレイン領域1eと画素電極9とに電気的に接続された画素電位側容量電極としての中継導電膜71aと、固定電位側容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。
また、蓄積容量70は、遮光膜としての機能も有している。中継導電膜71aは、導電性のポリシリコン膜などからなり、容量線300を構成する第2膜73と比較して光吸収性が高く、第2膜73とTFT30との間に配置された光吸収層としての機能を持つ。さらに、中継導電膜71aは、画素電極9とTFT30との導通を中継する機能を果たす。
また、容量線300は、第1膜72と第2膜73とが積層形成された多層膜からなり、それ自体が遮光膜として機能するものである。第1膜72は、第2膜73とTFT30との間に配置された光吸収層としての機能を持ち、例えば、膜厚50nm〜150nm程度の導電性のポリシリコン膜や非晶質シリコン膜、単結晶シリコン膜等から構成される。また、第2膜73は、TFT30の上側において入射光からTFT30を遮光する遮光層としての機能を持ち、例えば、膜厚150nm程度のTi、Cr、W、Ta、Mo、Pb等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイドや、これらを積層したもの、あるいは、Al等の高融点金属でない金属などからなる。なお、第2膜73は導電性を有する必要はないが、導電性を有する材料によって形成すれば、容量線300をより低抵抗化できる。
また、中継導電膜71aと容量線300との間には、図8に示すように、誘電体膜75が配置されている。誘電体膜75は、例えば、膜厚5〜200nm程度の比較的薄い酸化シリコン膜や、窒化シリコン膜、窒化酸化膜、あるいはそれらの積層膜から構成される。なお、誘電体膜75は、蓄積容量70を増大させる観点から、膜の信頼性が十分に得られる限りにおいて薄い程良い。
また、容量線300は、平面的に見て、走査線3aに沿ってストライプ状に延びる本線部分を含み、この本線部分からTFT30に重なる個所が、図7中上下に突出している。そして、図7中、縦方向に夫々延びるデータ線6aと横方向に夫々延びる容量線300とが交差する領域に、TFTアレイ基板10上におけるTFT30が配置されている。すなわち、TFT30は、対向基板20側から見て、データ線6aと容量線300とにより二重に覆われている。そして、相交差するデータ線6aと容量線300とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域を規定している。
また、TFTアレイ基板10上におけるTFT30の下側には、上述した第2膜73と同様の材質などからなる下側遮光膜11aが格子状に設けられている。これによりTFTアレイ基板10の下部側からの光(戻り光)がTFT30に入り込むのを防止している。
下側遮光膜11aは、容量線300およびデータ線6aの幅よりも狭く形成され、容量線300およびデータ線6aよりも一回り小さく形成されている。そして、TFT30のチャネル領域1aは、低濃度ソース領域1bおよび低濃度ドレイン領域1cとの接合部を含めて、下側遮光膜11aの交差領域内に位置する。なお、下側遮光膜11aの内面には、光吸収層を設けてもよい。
下側遮光膜11aは、容量線300およびデータ線6aの幅よりも狭く形成され、容量線300およびデータ線6aよりも一回り小さく形成されている。そして、TFT30のチャネル領域1aは、低濃度ソース領域1bおよび低濃度ドレイン領域1cとの接合部を含めて、下側遮光膜11aの交差領域内に位置する。なお、下側遮光膜11aの内面には、光吸収層を設けてもよい。
また、容量線300は、画素電極9が配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。さらに、下側遮光膜11aについても、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、容量線300と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
図7および図8に示すように、データ線6aはコンタクトホール81を介して中継接続用の中継導電膜71bに接続されており、中継導電膜71bはコンタクトホール82を介して例えばポリシリコン膜からなる半導体層1aのうち高濃度ソース領域1dに電気的に接続されている。また、画素電極9は、中継導電膜71aを中継することにより、コンタクトホール83およびコンタクトホール8を介して半導体層1aのうちの高濃度ドレイン領域1eと電気的に接続されている。なお、中継導電膜71bは、中継導電膜71aと同一膜から同時形成される。
また、走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール82および高濃度ドレイン領域1eへ通じるコンタクトホール83が各々開孔された第1層間絶縁膜41が形成されている。第1層間絶縁膜41上には中継導電膜71a、71bならびに容量線300が形成されており、これらの上には、中継導電膜71aおよび71bへ夫々通じるコンタクトホール81およびコンタクトホール8が各々開孔された第2層間絶縁膜42が形成されている。さらに、第2層間絶縁膜42上には、データ線6aが形成されており、これらの上には、中継導電膜71aへ通じるコンタクトホール8が形成された第3層間絶縁膜43が形成されている。画素電極9は、このように構成された第3層間絶縁膜43の上面に設けられている。
図7および図8に示すように、本実施の形態の液晶ライトバルブ1は、透明な石英基板を基板本体10AとするTFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10にはインジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる画素電極9が設けられており、その上側にはラビング処理等の所定の配向処理が施された配向膜16が設けられている。配向膜16は、例えば、ポリイミド膜などの有機膜からなる。また、TFTアレイ基板10の基板本体10Aの液晶層50と反対側には、偏光子17が設けられている。
他方、対向基板20には、基板本体20A上の全面にわたって共通電極21が設けられ、共通電極21の下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。共通電極21も画素電極9と同様、例えばITO膜などの透明導電性膜からなる。また配向膜22は、ポリイミド膜などの有機膜からなる。また、対向基板20の基板本体20Aの液晶層50と反対側には、偏光子24が形成されている。
このように構成され、画素電極9と共通電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、シール材52により囲まれた空間に液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9からの電界が印加されていない状態で、配向膜16、22により所定の配向状態をとる。また、液晶層50は、例えば一種または数種類のネマティック液晶を混合した液晶からなる。さらに、TFT30の下には下地絶縁膜12が設けられている。下地絶縁膜12は、下側遮光膜11aからTFT30を絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等でTFT30の特性の変化を防止する機能を有する。
(TFTの構成)
図8に示すように、本実施形態ではTFT30は、本発明の半導体装置を能動層として用いることで構成されている。また、TFT30は、LDD構造を有しており、走査線3a、当該走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、走査線3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁薄膜2、半導体層1aの低濃度ソース領域1bおよび低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1dならびに高濃度ドレイン領域1eを備えている。
図8に示すように、本実施形態ではTFT30は、本発明の半導体装置を能動層として用いることで構成されている。また、TFT30は、LDD構造を有しており、走査線3a、当該走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、走査線3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁薄膜2、半導体層1aの低濃度ソース領域1bおよび低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1dならびに高濃度ドレイン領域1eを備えている。
図9はTFTアレイ基板10の製造工程を示す図である。まず、図9(a)に示すように、透明な石英基板からなる基板本体10Aを用意し、遮光層11を形成する。次に、図9(b)に示すように、遮光層11の上にフォトレジストパターン113を形成する。次に、図9(c)に示すように、フォトレジストパターン113をマスクとして遮光層11のエッチングを行い、トランジスタ形成領域以外の遮光層11をドライエッチングにて除去し、エッチング後のフォトレジストパターン113を剥離することで下側遮光膜11aを形成する。次に、図9(d)に示すように、下側遮光膜11aとその上に形成される半導体層250との間の絶縁を確保するために、下地絶縁膜12を堆積する。この下地絶縁膜12にはシリコン酸化膜を用いた。このシリコン酸化膜は、例えばスパッタ法、あるいはTEOS(テトラエチルオルソシリケート)を用いたプラズマCVD法により形成できる。
下地絶縁膜12は、後述するように下側遮光膜11aの被覆段差を研磨によって平坦化しても半導体層250との十分な絶縁性を確保できる程度の膜厚とするのが好ましい。具体的には下地絶縁膜12は、下側遮光膜11aの膜厚に対して500〜1000nm程度多く堆積するのがよい。本構成例においては下側遮光膜11aの膜厚400nmに対し、シリコン酸化膜をTEOSのプラズマCVDにより1000nm堆積させた。こうして得られた遮光層付きの基板は、基板表面が下側遮光膜11aの有無に応じて凹凸になっているため、このまま単結晶シリコン基板と貼り合わせを行うと凹凸の段差部分にボイド(空隙)が形成され、貼り合わせた際に接合強度の不均一が生じてしまう。
このため、図9(e)に示すように、下側遮光膜11aを形成した基板の表面をグローバルに研磨して平坦化する。研磨による平坦化の手法としては、CMP(化学的機械的研磨)法を用いた。CMP処理を行うことで、遮光層パターン端部の段差を小さくすることができ、単結晶シリコン基板貼り合わせの際にも基板全面で貼り合わせ強度が均一に得られる。その後、下側遮光膜11aが設けられた基板本体10A上に、本発明に係る半導体基板の製造方法により、半導体層1aを形成することでTFTアレイ基板10が得られる。半導体層を形成する以下の工程については、説明を省略する。
(電子機器)
次に、電気光学装置を備えた電子機器の一例である投射型液晶表示装置を、図10を参照して説明する。
図10に示す投射型液晶表示装置(電子機器)1100では、上述した液晶ライトバルブ1を含む液晶モジュールが、RGB用のライトバルブ100R、100G、100Bとして採用されている。
この液晶プロジェクタ1100では、メタルハライドランプなどの白色光源のランプユニット1102から光が出射されると、3枚のミラー1106および2枚のダイクロイックミラー1108によって、R、G、Bの3原色に対応する光成分R、G、Bに分離され(光分離手段)、対応するライトバルブ100R、100G、100B(液晶ライトバルブ1)に各々導かれる。この際に、光成分Bは、光路が長いので、光損失を防ぐために入射レンズ1122、リレーレンズ1123、および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G、100Bによって各々変調された3原色に対応する光成分R、G、Bは、ダイクロイックプリズム1112(光合成手段)に3方向から入射して再度合成された後、投射レンズ1114を介してスクリーン1120などにカラー画像として投射される。
次に、電気光学装置を備えた電子機器の一例である投射型液晶表示装置を、図10を参照して説明する。
図10に示す投射型液晶表示装置(電子機器)1100では、上述した液晶ライトバルブ1を含む液晶モジュールが、RGB用のライトバルブ100R、100G、100Bとして採用されている。
この液晶プロジェクタ1100では、メタルハライドランプなどの白色光源のランプユニット1102から光が出射されると、3枚のミラー1106および2枚のダイクロイックミラー1108によって、R、G、Bの3原色に対応する光成分R、G、Bに分離され(光分離手段)、対応するライトバルブ100R、100G、100B(液晶ライトバルブ1)に各々導かれる。この際に、光成分Bは、光路が長いので、光損失を防ぐために入射レンズ1122、リレーレンズ1123、および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G、100Bによって各々変調された3原色に対応する光成分R、G、Bは、ダイクロイックプリズム1112(光合成手段)に3方向から入射して再度合成された後、投射レンズ1114を介してスクリーン1120などにカラー画像として投射される。
上記の構成によれば、本発明の半導体基板600から形成された液晶ライトバルブ1からなるRGB用のライトバルブ100R、100G、100Bを備えているため、投射型液晶表示装置は表示する画像をより高品質化することができ、しかも低コスト化が図られたものとなる。
なお、本発明の技術範囲は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本発明は、エレクトロルミネッセンス(EL)、デジタルマイクロミラーデバイス(DMD、登録商標)、あるいはプラズマ発光や電子放出による蛍光等を用いた、さまざまな電気光学素子を用いた電気光学装置および該電気光学装置を備えた電子機器に対しても適用可能であるということは言うまでもない。
1…液晶ライトバルブ(電気光学装置)、200…単結晶シリコン基板(単結晶半導体基板)、211…シリコン酸化膜(絶縁膜)、212…剥離層、213…欠陥層、220…単結晶シリコン層(単結晶半導体層)、250…半導体層、500…支持基板、600…半導体基板、700…半導体装置、1100…投射型液晶表示装置(電子機器)
Claims (6)
- 単結晶半導体基板の一方面側に絶縁膜を設ける工程と、
前記絶縁膜側から前記単結晶半導体基板中に水素イオンを注入し、内部に剥離層を形成する工程と、
前記絶縁膜側から前記単結晶半導体基板中に水素イオンを注入し、前記絶縁膜との界面に欠陥層を形成する工程と、
前記剥離層及び前記欠陥層を形成した後、前記単結晶半導体基板の前記絶縁膜側に支持基板を貼り合わせる工程と、
前記貼り合わせ工程の後、前記単結晶半導体基板を前記剥離層で分離し、前記支持基板上に単結晶半導体層を形成する工程と、を備えることを特徴とする半導体基板の製造方法。 - 前記剥離層の形成工程は、前記欠陥層の形成工程の前工程であり、かつこれらの工程は連続的に行われることを特徴とする請求項1に記載の半導体基板の製造方法。
- 支持基板の一方面側に設けられた絶縁膜上に単結晶半導体層を有し、
前記単結晶半導体層には前記絶縁膜との界面に水素イオン注入により形成されてなる結晶欠陥層が形成されてなることを特徴とする半導体基板。 - 支持基板の一方面側に設けられた絶縁膜上に単結晶半導体層が設けられ、前記単結晶半導体層を能動層とし、ゲート電極と、前記単結晶半導体層に接続されるドレイン電極及びソース電極とを備え、
前記単結晶半導体層は、少なくとも前記ゲート電極に対向するチャネル領域の前記絶縁膜との界面に、水素イオン注入により形成されてなる欠陥層を備えることを特徴とする半導体装置。 - 請求項4に記載の半導体装置を備えることを特徴とする電気光学装置。
- 請求項5に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304928A JP2008124179A (ja) | 2006-11-10 | 2006-11-10 | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304928A JP2008124179A (ja) | 2006-11-10 | 2006-11-10 | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124179A true JP2008124179A (ja) | 2008-05-29 |
Family
ID=39508626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304928A Withdrawn JP2008124179A (ja) | 2006-11-10 | 2006-11-10 | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124179A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171036A (ja) * | 2009-01-20 | 2010-08-05 | Sony Corp | 固体撮像装置の製造方法 |
US11165080B2 (en) | 2019-01-31 | 2021-11-02 | Toyota Jidosha Kabushiki Kaisha | Fuel cell system |
-
2006
- 2006-11-10 JP JP2006304928A patent/JP2008124179A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171036A (ja) * | 2009-01-20 | 2010-08-05 | Sony Corp | 固体撮像装置の製造方法 |
US11165080B2 (en) | 2019-01-31 | 2021-11-02 | Toyota Jidosha Kabushiki Kaisha | Fuel cell system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0991126B1 (en) | Method of manufacturing an electrooptic device | |
JP4542492B2 (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
JP4586732B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
KR100505804B1 (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
KR100449772B1 (ko) | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 | |
KR20080077323A (ko) | 전기 광학 장치 및 그 제조 방법, 그리고 전자 기기 | |
JP2007025611A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2008225034A (ja) | 電気光学装置及び電子機器 | |
US7605024B2 (en) | Electro-optic device, method for manufacturing the same, and electronic apparatus | |
JP2005327813A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 | |
JP2009058717A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2008225338A (ja) | 電気光学装置およびその製造方法、電子機器 | |
JP2008124179A (ja) | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 | |
JP2008216940A (ja) | 電気光学装置の製造方法 | |
JP2001298196A (ja) | トランジスタアレイ基板および電気光学装置 | |
JP2008124104A (ja) | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 | |
JP4677727B2 (ja) | 半導体装置、電気光学装置および電子機器 | |
JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
JP4269659B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
JP2008205248A (ja) | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 | |
JP4232641B2 (ja) | 電気光学装置の製造方法 | |
JP4599831B2 (ja) | 電気光学装置用基板の製造方法 | |
JP4333176B2 (ja) | トランジスタの製造方法、電気光学基板、電気光学装置、電子機器 | |
JP2008227157A (ja) | 半導体装置とその製造方法、アクティブマトリクス基板、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090904 |
|
A761 | Written withdrawal of application |
Effective date: 20110125 Free format text: JAPANESE INTERMEDIATE CODE: A761 |