JP2008225338A - 電気光学装置およびその製造方法、電子機器 - Google Patents
電気光学装置およびその製造方法、電子機器 Download PDFInfo
- Publication number
- JP2008225338A JP2008225338A JP2007066840A JP2007066840A JP2008225338A JP 2008225338 A JP2008225338 A JP 2008225338A JP 2007066840 A JP2007066840 A JP 2007066840A JP 2007066840 A JP2007066840 A JP 2007066840A JP 2008225338 A JP2008225338 A JP 2008225338A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductive light
- semiconductor layer
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】レイアウト面積を増大させることなく、基板浮遊効果に起因する半導体層の電気的特性の劣化を抑制できる電気光学装置およびその製造方法を提供する。
【解決手段】本発明の電気光学装置は、基板20上に形成された導電性遮光層32と、基板20上に導電性遮光層32を覆うように形成された下地絶縁層31と、下地絶縁層31上に形成された半導体層28と、半導体層28のチャネル形成領域28aの直下に設けられ、下地絶縁層31を貫通してチャネル形成領域28aと導電性遮光層32とを電気的に接続する接続電極51と、を備え、半導体層28のチャネル形成領域28aが導電性遮光層32を通じて一定電位に保持されている。
【選択図】図8
【解決手段】本発明の電気光学装置は、基板20上に形成された導電性遮光層32と、基板20上に導電性遮光層32を覆うように形成された下地絶縁層31と、下地絶縁層31上に形成された半導体層28と、半導体層28のチャネル形成領域28aの直下に設けられ、下地絶縁層31を貫通してチャネル形成領域28aと導電性遮光層32とを電気的に接続する接続電極51と、を備え、半導体層28のチャネル形成領域28aが導電性遮光層32を通じて一定電位に保持されている。
【選択図】図8
Description
本発明は、電気光学装置およびその製造方法、電子機器に関するものである。
絶縁基板上にシリコン膜を形成し、そのシリコン膜により半導体層を形成するSOI(Silicon On Insulator)技術は、半導体装置の高速化や低消費電力化、高集積化の利点を有することから広く研究されている。このSOI技術の一例として、単結晶シリコン基板の貼り合わせによるSOI基板の作製技術が知られている。一般に貼り合わせ法と呼ばれるこの手法は、単結晶シリコン基板と支持基板とを水素結合力によって貼り合わせた後、熱処理によって貼り合わせ強度を高める。次いで、単結晶シリコン基板の研磨、またはエッチングを行うことによって支持基板上に単結晶シリコン膜が形成される。この手法では、直接単結晶シリコン膜を薄膜化するため、シリコン膜の結晶性に優れ、高性能なデバイスを作製できる。
上記貼り合わせ法の応用例としては、単結晶シリコン基板上に水素イオンを注入し、これを支持基板と貼り合わせた後、熱処理によってシリコン薄膜を単結晶シリコン基板の水素注入領域から分離する手法が知られている(例えば、特許文献1参照)。また、表面を多孔質化したシリコン基板上に単結晶シリコン薄膜をエピタキシャル成長させ、これを支持基板と貼り合わせた後にシリコン基板を除去し、多孔質シリコン層をエッチングすることにより支持基板上にエピタキシャル単結晶シリコン薄膜を形成する手法も知られている(例えば、特許文献2参照)。上記の貼り合わせ法によるSOI基板は、通常のバルク半導体基板と同様、様々なデバイスの作製に用いられているが、従来のバルク半導体基板と異なり、支持基板として様々な材料を使用することが可能である。すなわち、支持基板として通常のシリコン基板は勿論のこと、透明な石英基板やガラス基板などを用いることができる。透明基板上に結晶性に優れた単結晶シリコン膜を形成することにより、光透過性を必要とする電気光学装置、例えば透過型の液晶表示装置などにも高性能な半導体装置を形成することが可能となる。
一般的なバルク半導体基板を用いたMIS(Metal Insulator Semiconductor)型半導体装置では、基板を通じてチャネル形成領域を所定の電位に保持することができるので、チャネル部の電位変化によって半導体装置の電気的特性が変化することはない。しかしながら、SOI基板を用いたMIS型半導体装置では、チャネル形成領域の下側が下地絶縁膜で電気的に完全に分離されているため、チャネル形成領域を所定の電位に保持することができず、所謂、基板浮遊効果が生じ、チャネル形成領域が電気的に浮いた状態となる。そのため、ドレイン電極に高電圧を印加したとき、ドレイン領域近傍の高電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象により発生した余剰キャリアがチャネル形成領域の下部に蓄積する。すると、チャネル電位が上昇し、ソース・チャネル・ドレインのNPN(Nチャネル型の場合)構造が見掛け上のバイポーラ型半導体装置として動作する(寄生バイポーラ効果)。そして、異常電流が生じ、これにより半導体装置のソース・ドレイン間耐圧が劣化するなど、電気的な特性を悪化させるといった問題が生じる。
そこで、上記の問題を解決するために、半導体層のチャネル形成領域に延在部を設け、延在部の先端に設けたコンタクトホールによって延在部とトランジスタ下方の遮光膜とを電気的に接続した構成の電気光学装置が提案されている(例えば、特許文献3参照)。この構成においては、コンタクトホールを介して延在部と遮光膜とを電気的に接続したことによってチャネル形成領域を所定電位に保持でき、寄生バイポーラ効果を抑制することができる。
米国特許第5374564号明細書
特開平4−346418号公報
特開2001−305577号公報
しかしながら、特許文献3に記載の技術では、寄生バイポーラ効果は抑制できるものの、通常の半導体層のチャネル形成領域から横に張り出すように延在部を設ける必要がある。そのため、トランジスタのレイアウト面積が増加し、回路面積の縮小化や高集積化を妨げる要因となっていた。
本発明はこのような事情に鑑みてなされたものであって、レイアウト面積を増大させることなく、基板浮遊効果に起因する半導体層の電気的特性の劣化を抑制でき、優れた電気的特性が得られる電気光学装置およびその製造方法、上記電気光学装置を備えた電子機器を提供することを目的としている。
上記の目的を達成するために、本発明の電気光学装置は、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層とゲート絶縁膜とゲート電極とを含む薄膜トランジスタが形成された基板を備えた電気光学装置であって、前記基板上に形成された導電性遮光層と、前記基板上に前記導電性遮光層を覆うように形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層のチャネル形成領域の直下に設けられ、前記絶縁層を貫通して前記半導体層と前記導電性遮光層とを電気的に接続する接続電極と、を備え、前記導電性遮光層が一定の電位に保持されたことを特徴とする。ここで、チャネル形成領域とは、前記半導体層においてゲート電極下領域のことを指す。
本発明の電気光学装置においては、半導体層のチャネル形成領域と導電性遮光層とが接続電極を介して電気的に接続され、半導体層のチャネル形成領域下部が導電性遮光層を通じて一定電位に保持されているため、インパクトイオン化現象により発生した余剰キャリアをチャネル形成領域下部から導電性遮光層に逃がすことができる。このようにして、余剰キャリアがチャネル形成領域の下部に蓄積するのを防止できるため、寄生バイポーラ効果等の基板浮遊効果に起因する薄膜トランジスタの電気的特性の劣化を抑制することができる。また、チャネル形成領域と導電性遮光層とを電気的に接続する接続電極が半導体層のチャネル形成領域の直下に設けられているため、従来のように半導体層に張り出し領域を設ける必要がなく、レイアウト面積が増加することがない。その結果、本発明の構成によれば、回路面積の縮小化や高集積化に寄与することができる。
本発明において、前記導電性遮光層が複数の前記薄膜トランジスタの下層側に連続して設けられ、前記複数の薄膜トランジスタの各々が前記接続電極を備えた構成としても良い。
この構成によれば、各薄膜トランジスタの半導体層に接続電極をそれぞれ形成することによって、チャネル形成領域と導電性遮光層とを電気的に接続することができる。このとき、例えば、導電性遮光層の端部を固定電位が供給される任意の配線等に接続しておくことによって、この導電性遮光層に接続された全ての薄膜トランジスタのチャネル形成領域下部を一括して一定電位に保持することができる。
この構成によれば、各薄膜トランジスタの半導体層に接続電極をそれぞれ形成することによって、チャネル形成領域と導電性遮光層とを電気的に接続することができる。このとき、例えば、導電性遮光層の端部を固定電位が供給される任意の配線等に接続しておくことによって、この導電性遮光層に接続された全ての薄膜トランジスタのチャネル形成領域下部を一括して一定電位に保持することができる。
あるいは、前記導電性遮光層が複数の前記薄膜トランジスタの各々の下層側に孤立して設けられ、前記複数の薄膜トランジスタの各々が前記接続電極を備え、前記薄膜トランジスタの上層側に設けられた固定電位供給配線と前記導電性遮光層とが電気的に接続された構成としても良い。
上記の構成とは逆に、場合によっては導電性遮光層が1つの薄膜トランジスタの下層側に孤立して設けられる場合もある。このような場合には、個々の導電性遮光層の電位を固定すること自体が比較的困難である。したがって、薄膜トランジスタの上層側に設けられた固定電位供給配線と導電性遮光層とを電気的に接続することによって、各導電性遮光層の電位を固定し、薄膜トランジスタのチャネル形成領域下部を一定電位に保持することができる。
上記の構成とは逆に、場合によっては導電性遮光層が1つの薄膜トランジスタの下層側に孤立して設けられる場合もある。このような場合には、個々の導電性遮光層の電位を固定すること自体が比較的困難である。したがって、薄膜トランジスタの上層側に設けられた固定電位供給配線と導電性遮光層とを電気的に接続することによって、各導電性遮光層の電位を固定し、薄膜トランジスタのチャネル形成領域下部を一定電位に保持することができる。
本発明において、前記基板として石英基板を用いることができる。
この構成によれば、例えば1000℃程度の高温半導体製造プロセスを用いて製造することができ、電気的特性に優れた薄膜トランジスタを提供することができる。
この構成によれば、例えば1000℃程度の高温半導体製造プロセスを用いて製造することができ、電気的特性に優れた薄膜トランジスタを提供することができる。
本発明において、前記半導体層として単結晶シリコン層を用いることができる。
単結晶シリコンは多結晶シリコンに比べて寄生バイポーラ効果が生じやすいという性質を持っているが、この構成によれば、寄生バイポーラ効果を抑制できるとともに、キャリア移動度が高く、高性能の薄膜トランジスタを提供することができる。
単結晶シリコンは多結晶シリコンに比べて寄生バイポーラ効果が生じやすいという性質を持っているが、この構成によれば、寄生バイポーラ効果を抑制できるとともに、キャリア移動度が高く、高性能の薄膜トランジスタを提供することができる。
本発明の電気光学装置の製造方法は、ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層とゲート絶縁膜とゲート電極とを含む薄膜トランジスタが形成された基板を備えた電気光学装置の製造方法であって、前記基板上に導電性遮光層を形成する工程と、前記基板上に前記導電性遮光層を覆うように絶縁層を形成する工程と、後に前記半導体層のチャネル形成領域となる領域に前記絶縁層を貫通するコンタクトホールを形成する工程と、前記コンタクトホールの内部に導電体を埋め込むことによって接続電極を形成する工程と、前記絶縁層上に前記接続電極と接するように前記半導体層を形成する工程と、を備えたことを特徴とする。
この構成によれば、チャネル形成領域と導電性遮光層とを電気的に接続する接続電極を半導体層のチャネル形成領域の直下に形成するため、レイアウト面積を増加させることなく、寄生バイポーラ効果等の基板浮遊効果を抑制するための構造を比較的容易に作り込むことができる。
また、前記半導体層を形成する工程においては、前記絶縁層上に前記接続電極と接するように単結晶半導体基板を貼り合わせた後、前記単結晶半導体基板を厚さ方向で分離することによって前記半導体層を形成するようにしても良い。
このように、いわゆる貼り合わせ法を用いることによって単結晶半導体層を備えた薄膜トランジスタを作製することができ、高性能なデバイスを提供できる。
このように、いわゆる貼り合わせ法を用いることによって単結晶半導体層を備えた薄膜トランジスタを作製することができ、高性能なデバイスを提供できる。
また、前記接続電極を形成する工程においては、前記コンタクトホールの内部を含む前記絶縁層上に導電体層を形成した後、前記絶縁層上の前記導電体層を除去することによって前記コンタクトホールの内部に導電体を残存させるようにしても良い。
この構成によれば、コンタクトホールの内部に接続電極を確実に形成できるとともに、絶縁層の上面を平坦化でき、後の工程で形成する半導体層や配線等が作りやすくなる。
この構成によれば、コンタクトホールの内部に接続電極を確実に形成できるとともに、絶縁層の上面を平坦化でき、後の工程で形成する半導体層や配線等が作りやすくなる。
本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。
本発明によれば、電気的特性に優れた電気光学装置を備えた電子機器を実現することができる。
本発明によれば、電気的特性に優れた電気光学装置を備えた電子機器を実現することができる。
[第1の実施の形態]
以下、本発明の第1の実施の形態を図1〜図9を参照して説明する。
本実施形態の電気光学装置は、プロジェクタの液晶ライトバルブ用途を想定した透過型液晶装置の例である。
図1は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図である。図2は、図1のH−H’線に沿う断面図である。図3は、同液晶装置の等価回路図である。図4は、同液晶装置を構成する薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)アレイ基板の隣り合う複数の画素の平面図である。図5は、図4のA−A’線に沿う断面図である。図6、図7は、TFTアレイ基板の製造工程の一部を示す断面図である。図8は、図9のA−A’線に沿うTFTの断面図である。図9はTFTの平面図である。
なお、各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
以下、本発明の第1の実施の形態を図1〜図9を参照して説明する。
本実施形態の電気光学装置は、プロジェクタの液晶ライトバルブ用途を想定した透過型液晶装置の例である。
図1は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図である。図2は、図1のH−H’線に沿う断面図である。図3は、同液晶装置の等価回路図である。図4は、同液晶装置を構成する薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)アレイ基板の隣り合う複数の画素の平面図である。図5は、図4のA−A’線に沿う断面図である。図6、図7は、TFTアレイ基板の製造工程の一部を示す断面図である。図8は、図9のA−A’線に沿うTFTの断面図である。図9はTFTの平面図である。
なお、各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図1および図2に示すように、本実施形態の液晶装置1は、TFTアレイ基板2と対向基板3とがシール材4によって貼り合わされ、このシール材4によって区画された領域内に液晶層5が封入されている。液晶層5は、正の誘電率異方性を有する液晶材料から構成されている。シール材4の形成領域の内側の領域には、遮光性材料からなる遮光膜(周辺見切り)6が形成されている。シール材4の外側の周辺回路領域には、データ線駆動回路7および外部回路実装端子8がTFTアレイ基板2の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路9が形成されている。TFTアレイ基板2の残る一辺には、表示領域の両側に設けられた走査線駆動回路9の間を接続するための複数の配線10が設けられている。また、対向基板3の角部においては、TFTアレイ基板2と対向基板3との間で電気的導通をとるための基板間導通材11が配設されている。
図3は、本実施形態の液晶装置の等価回路図である。液晶装置の表示領域を構成すべくマトリクス状に配置された複数の画素には、画素電極13がそれぞれ形成されている。また、画素電極13の側方には、当該画素電極13への通電制御を行うための画素スイッチング素子であるTFT14が形成されている。このTFT素子のソースには、データ線15が電気的に接続されている。各データ線15には画像信号S1、S2、…、Snがそれぞれ供給される。なお画像信号S1、S2、…、Snは、各データ線15に対してこの順に線順次で供給してもよく、相隣接する複数のデータ線15に対してグループ毎に供給してもよい。
また、TFT14のゲートには、走査線16が電気的に接続されている。走査線16には、所定のタイミングでパルス的に走査信号G1、G2、…、Gmが供給される。なお、走査信号G1、G2、…、Gmは、各走査線16に対してこの順に線順次で印加される。また、TFT14のドレインには、画素電極13が電気的に接続されている。そして、走査線16から供給された走査信号G1、G2、…、Gmにより、スイッチング素子であるTFT14を一定期間だけオン状態にすると、データ線15から供給された画像信号S1、S2、…、Snが、各画素の液晶に所定のタイミングで書き込まれる。
液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、画素電極13と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持された画像信号S1、S2、…、Snがリークするのを防止するため、画素電極13と容量配線17との間に蓄積容量18が形成され、液晶容量と並列に配置されている。このように、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変化する。これにより、液晶に入射した光が変調されて階調表示がなされる。
図4、図5に示すように、本実施形態の液晶装置1は、石英基板を基板本体20とするTFTアレイ基板2と対向基板3とを備えている。TFTアレイ基板2と対向基板3との間には、液晶が封入されて液晶層5が形成されている。TFTアレイ基板2にはインジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電膜からなる画素電極13が設けられており、その上側には配向膜21が設けられている。また、TFTアレイ基板2の基板本体20の液晶層5と反対側には偏光板22が設けられている。他方、対向基板3には、基板本体23上の全面にわたって共通電極24が設けられ、共通電極24上には配向膜25が設けられている。共通電極24も画素電極13と同様、例えばITO膜などの透明導電性膜から構成されている。また、対向基板3の基板本体23の液晶層5と反対側には、偏光板26が設けられている。
図4に示すように、TFTアレイ基板2上に、矩形状の複数の画素電極13(点線部13Aにより輪郭が示されている)がマトリクス状に設けられており、画素電極13の縦横の境界に各々沿ってデータ線15および走査線16が設けられている。また、TFT14を構成する半導体層28のうち、図4中の右上がりの斜線領域で示したチャネル形成領域28aに対向するように走査線16が配置されており、走査線16はそのままTFT14のゲート電極として機能する。
図5に示すように、本実施形態のTFT14は、LDD構造を有しており、ゲート電極からの電界によりチャネルが形成される半導体層28のチャネル形成領域28a、走査線16と半導体層28とを絶縁するゲート絶縁膜29、半導体層28の低濃度ソース領域28bおよび低濃度ドレイン領域28c、半導体層28の高濃度ソース領域28dならびに高濃度ドレイン領域28eを備えている。
TFT14の下層側には、下地絶縁膜31を介して導電性遮光層32が格子状に連続して設けられている。これにより、TFTアレイ基板2の下側からの光(戻り光)がTFT14に入射するのが防止される。TFT14のチャネル形成領域28aは、低濃度ソース領域28bおよび低濃度ドレイン領域28cとの接合部を含め、導電性遮光層32に覆われている。導電性遮光層32は、複数の画素がマトリクス状に配置された画像表示領域からその周囲に延設されて任意の定電位源に接続され、固定電位とされている。また、容量線33も画像表示領域からその周囲に延設され、定電位源と電気的に接続されて固定電位とされている。
図4および図5に示すように、データ線15はコンタクトホール34を介して中継導電膜35に接続されており、中継導電膜35はコンタクトホール36を介して例えば単結晶シリコン膜からなる半導体層28のうち高濃度ソース領域28dに電気的に接続されている。また、画素電極13は、中継導電膜37を中継することにより、コンタクトホール38、コンタクトホール39を介して半導体層28の高濃度ドレイン領域28eと電気的に接続されている。
また、走査線16上には、高濃度ソース領域28dへ通じるコンタクトホール36および高濃度ドレイン領域28eへ通じるコンタクトホール38が各々開孔された第1層間絶縁膜41が形成されている。第1層間絶縁膜41上には中継導電膜35,37、容量線33が形成されており、これらの上には中継導電膜35,37へそれぞれ通じるコンタクトホール34およびコンタクトホール39が各々開孔された第2層間絶縁膜42が形成されている。さらに、第2層間絶縁膜42上には、データ線15が形成されており、これらの上には、中継導電膜37へ通じるコンタクトホール39が形成された第3層間絶縁膜43が形成されている。画素電極13は、このように構成された第3層間絶縁膜43の上面に設けられている。
図4、図5に示すように、本実施の形態では、蓄積容量18は、TFT14の高濃度ドレイン領域28eと画素電極13とに電気的に接続された画素電位側容量電極としての中継導電膜37と、固定電位側容量電極としての容量線33の一部とが、誘電体膜44を介して対向配置されることにより形成されている。また、蓄積容量18は、遮光膜としての機能も有している。容量線33は、第1膜46と第2膜47とが積層形成された多層膜からなり、それ自体が遮光膜として機能する。第1膜46は、第2膜47とTFT14との間に配置された光吸収層としての機能を持ち、第2膜47は、TFT14の上側において入射光からTFT14を遮光する遮光層としての機能を持つ。なお、第2膜47は導電性を有する必要はないが、導電性を有する材料によって形成すれば、容量線33をより低抵抗化できる。
また、容量線33は、平面的に見て、走査線16に沿ってストライプ状に延びる本線部分を含み、この本線部分からTFT14に重なる個所が、図4中上下に突出している。そして、図4中、縦方向にそれぞれ延びるデータ線15と横方向にそれぞれ延びる容量線33とが交差する領域に、TFTアレイ基板2上におけるTFT14が配置されている。すなわち、TFT14は、対向基板3側から見て、データ線15と容量線33とにより二重に覆われている。そして、互いに交差するデータ線15と容量線33とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域が規定されている。
本実施形態のTFT14を簡略化して示した図が図8である。本実施形態のTFT14は、図8に示すように、TFT14を構成する半導体層28の下層側に導電性遮光層32が形成されている。すなわち、石英基板からなる基板本体20上に導電性遮光層32が形成され、導電性遮光層32を覆うように基板本体20の全面に下地絶縁膜31が形成されている。導電性遮光膜32は、例えば膜厚200nmのタングステン・シリサイド(WSi)で構成され、下地絶縁膜31はシリコン酸化膜で構成されている。半導体層28のチャネル形成領域28aの直下に下地絶縁膜31を貫通するコンタクトホール50が形成され、コンタクトホール50の内部に例えばタングステン(W)等の導電性材料が埋め込まれることによって接続電極51が形成されている。接続電極51は、下地絶縁膜31を貫通してチャネル形成領域28aと導電性遮光層32とを電気的に接続するものである。タングステンはコンタクトホール50内への充填性に優れ、比抵抗値も低い点で好適な材料であるが、接続電極51の構成材料はこれに限るものではない。
本実施形態のTFT14を平面的に見ると、図9に示すようになっている。この図は、走査線16を取り除いて半導体層28を露出させた状態で描いているが、半導体層28の中央部がチャネル形成領域28a、チャネル形成領域28aの左側が低濃度ソース領域28b、高濃度ソース領域28d、チャネル形成領域28aの右側が低濃度ドレイン領域28c、高濃度ドレイン領域28eとなっている。この例では、接続電極51はチャネル形成領域28aの略中央に形成されている。すなわち、接続電極51は低濃度ソース領域28bおよび低濃度ドレイン領域28cから略等距離の位置にある。また、本実施形態では、導電性遮光層32が複数の画素にわたって格子状に形成されているため、各画素のTFT14が共通の導電性遮光層32に電気的に接続されることになる。
以下、本実施形態のTFTアレイ基板2の製造プロセスについて図6,図7を用いて説明する。
最初に、図6(a)に示すように、石英基板等からなる基板本体20の全面に膜厚200nmのタングステン・シリサイド膜を形成した後、タングステン・シリサイド膜を周知のフォトリソグラフィー法、エッチング法によりパターニングして導電性遮光層32を形成する。
次に、図6(b)に示すように、導電性遮光層32を覆うように基板本体20の全面にCVD法等によりシリコン酸化膜を形成した後、表面を平坦化して下地絶縁膜31とする。
最初に、図6(a)に示すように、石英基板等からなる基板本体20の全面に膜厚200nmのタングステン・シリサイド膜を形成した後、タングステン・シリサイド膜を周知のフォトリソグラフィー法、エッチング法によりパターニングして導電性遮光層32を形成する。
次に、図6(b)に示すように、導電性遮光層32を覆うように基板本体20の全面にCVD法等によりシリコン酸化膜を形成した後、表面を平坦化して下地絶縁膜31とする。
次に、図6(c)に示すように、下地絶縁膜31の、後に半導体層28のチャネル形成領域28aとなる位置に、周知のフォトリソグラフィー法、エッチング法によりコンタクトホール50を開口する。
次に、図6(d)に示すように、コンタクトホール50の内部を含む下地絶縁膜31上の全面にコンタクトホール50の半径以上の膜厚を有するタングステン膜53を形成した後、図7(e)に示すように、CMP法やエッチバック法等を用いて下地絶縁膜31表面のタングステン膜53を除去してコンタクトホール50の内部に埋め込まれたタングステン膜53のみを残存させ、接続電極51を形成する。
次に、図6(d)に示すように、コンタクトホール50の内部を含む下地絶縁膜31上の全面にコンタクトホール50の半径以上の膜厚を有するタングステン膜53を形成した後、図7(e)に示すように、CMP法やエッチバック法等を用いて下地絶縁膜31表面のタングステン膜53を除去してコンタクトホール50の内部に埋め込まれたタングステン膜53のみを残存させ、接続電極51を形成する。
ここで、図7(f)に示すように、別途、単結晶シリコン基板55上に熱酸化法によりシリコン酸化膜56を形成した後、シリコン酸化膜56側から単結晶シリコン基板55に水素イオン(H+)を注入する。これにより、単結晶シリコン基板55の内部には、図7(f)中に破線Hで示すような進入深さ分布を有する水素イオン注入層が形成される。このときの水素イオン注入条件としては、例えば加速エネルギーを60〜150keV(本実施形態では、100keV)、ドーズ量を5×1016atoms/cm2〜15×1016atoms/cm2(本実施形態では、10×1016atoms/cm2)とする。なお、水素イオンの加速電圧を変えて水素イオンの注入深さを変えることで、膜厚の異なる単結晶シリコン層を得ることができる。
次に、図7(g)に示すように、単結晶シリコン基板55のシリコン酸化膜56を除去した後、水素イオン注入層H側の表面に基板本体20の接続電極51が形成された側の面を接合させ、単結晶シリコン基板55を基板本体20上に室温〜200℃程度で貼り合わせる。
なお、上記の貼り合わせ工程は、以下のように行っても良い。
図7(f)において、単結晶シリコン基板55上にシリコン酸化膜56を形成せず、単結晶シリコン基板55に水素イオン(H+)を注入する。次に、図7(g)に示すように、水素イオン注入層H側の表面に基板本体20の接続電極51が形成された側の面を接合させ、単結晶シリコン基板55を基板本体20上に室温〜200℃程度で貼り合わせる。
次に、図7(h)に示すように、貼り合わせ後の単結晶シリコン基板55を薄膜化し、単結晶シリコン層55aを形成する。この単結晶シリコン層55aの膜厚としては、50nm以上に設定するのが好ましく、本実施形態では100nmとする。この薄膜化は、貼り合わされた単結晶シリコン基板55と基板本体20とに、窒素、アルゴンなどの不活性ガス雰囲気中で350℃〜700℃の熱処理を施すことにより、水素イオン注入層Hの位置で単結晶シリコン基板55を剥離する。これにより、単結晶シリコン層55aからなる半導体層28を具備した基板本体20が形成される。
なお、上記の貼り合わせ工程は、以下のように行っても良い。
図7(f)において、単結晶シリコン基板55上にシリコン酸化膜56を形成せず、単結晶シリコン基板55に水素イオン(H+)を注入する。次に、図7(g)に示すように、水素イオン注入層H側の表面に基板本体20の接続電極51が形成された側の面を接合させ、単結晶シリコン基板55を基板本体20上に室温〜200℃程度で貼り合わせる。
次に、図7(h)に示すように、貼り合わせ後の単結晶シリコン基板55を薄膜化し、単結晶シリコン層55aを形成する。この単結晶シリコン層55aの膜厚としては、50nm以上に設定するのが好ましく、本実施形態では100nmとする。この薄膜化は、貼り合わされた単結晶シリコン基板55と基板本体20とに、窒素、アルゴンなどの不活性ガス雰囲気中で350℃〜700℃の熱処理を施すことにより、水素イオン注入層Hの位置で単結晶シリコン基板55を剥離する。これにより、単結晶シリコン層55aからなる半導体層28を具備した基板本体20が形成される。
この剥離現象は、水素イオン注入層Hに形成された欠陥層領域に注入されたイオンによりマイクロキャビティが生じ、半導体結晶の結合が分断されるために生じるものであり、水素イオン注入層Hにおけるイオン濃度のピーク位置でより顕著なものとなる。そのため、熱処理によって剥離される位置は、イオン濃度のピーク位置、つまり水素イオン注入層Hと略一致する。なお、分離後の基板表面は、単結晶シリコン層55aの表面に数nm程度の凹凸が残っているため、これを平坦化する必要がある。このため、CMP法を用いて基板表面を微量(研磨量10nm未満)に研磨するタッチポリッシュを用いることが望ましい。この平坦化の手法としては他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。
その後は詳細な説明を省略するが、一般的な方法を用いてゲート絶縁膜29、ゲート電極16を形成し、TFT14を作成する。そして、図5に示す中継導電膜35,37を含む蓄積容量18、データ線15、画素電極13等を順次形成した後、配向膜21を形成することによって、本実施形態のTFTアレイ基板2が完成する。一方、対向基板3側については、石英基板からなる基板本体23上の全面にわたって共通電極24を形成し、共通電極24上に配向膜25を形成することによって、対向基板3が完成する。そして、TFTアレイ基板2と対向基板3とをシール材4を介して貼り合わせ、液晶を注入することによって、本実施形態の液晶装置1が完成する。
本発明の液晶装置1においては、半導体層28のチャネル形成領域28aと導電性遮光層32とが接続電極51を介して電気的に接続され、導電性遮光層32が一定の電位に保持されているため、インパクトイオン化現象により発生した余剰キャリアをチャネル形成領域28a下部から導電性遮光層32に逃がすことができる。このように、余剰キャリアがチャネル形成領域28aの下部に蓄積するのを防止できるため、寄生バイポーラ効果等の基板浮遊効果に起因するTFTの電気的特性の劣化を抑制することができる。また、チャネル形成領域28aと導電性遮光層32とを電気的に接続する接続電極51が半導体層28のチャネル形成領域28aの直下に設けられているため、従来のように半導体層に張り出し領域を設ける必要もなく、レイアウト面積が増加することがない。その結果、本実施形態の構成によれば、回路面積の縮小化や高集積化に寄与することができる。
さらに本実施形態では、導電性遮光層32が複数のTFT14の下層側に連続して設けられた形態となっているので、各TFT14にそれぞれ接続電極51を形成することによってチャネル形成領域28aと導電性遮光層32とを電気的に接続することができる。このとき、画像表示領域外の導電性遮光層32の端部が定電位源に接続されているため、この導電性遮光層32に接続された全てのTFT14のチャネル形成領域28aを一括して一定電位に保持することができる。
なお、本実施形態では、接続電極51を備えたTFT14を画素スイッチング素子として用いる例を示した。画素スイッチング素子の場合はTFTのソースとドレインの相対的な電位の大小関係が入れ替わることが考えられるため、接続電極をチャネル形成領域の中央の低濃度ソース領域および低濃度ドレイン領域から略等距離の位置に配置することが望ましい。これに対して、接続電極を備えたTFTを例えば周辺駆動回路等に用いる場合には、接続電極を、チャネル形成領域の中央ではなく、ソース領域寄りの位置に配置する方が余剰キャリアを逃がしやすくため、好ましい。ドレイン領域近傍の高電界によるインパクトイオン化で生じる余剰キャリアはソース領域寄りに蓄積しやすいからである。
[第2の実施の形態]
以下、本発明の第2の実施の形態を図10を参照して説明する。
本実施形態の液晶装置(電気光学装置)の基本構成は第1実施形態と同様であり、TFTの構成が異なるのみである。よって、以下では、TFTの断面構造を示す図10を用いてTFTの構成のみについて説明し、液晶装置全体の説明は省略する。
また、図10において図8と共通の構成要素には同一の符号を付し、説明は省略する。
以下、本発明の第2の実施の形態を図10を参照して説明する。
本実施形態の液晶装置(電気光学装置)の基本構成は第1実施形態と同様であり、TFTの構成が異なるのみである。よって、以下では、TFTの断面構造を示す図10を用いてTFTの構成のみについて説明し、液晶装置全体の説明は省略する。
また、図10において図8と共通の構成要素には同一の符号を付し、説明は省略する。
第1実施形態においては、導電性遮光層32が全ての画素にわたって連続して格子状に設けられており、導電性遮光層32は画像表示領域の外側で任意の定電位源に接続されていたため、各画素のTFT14のチャネル形成領域28a下部は接続電極51によって一括して電位が固定されていた。これに対して、導電性遮光層が1つの画素毎に孤立して設けられる場合もあり、この場合には導電性遮光層自体の電位を固定するのが困難である。本実施形態では、このような場合に好適な構成を例示する。
本実施形態においては、図10に示すように、半導体層28の下層側に下地絶縁膜31を介して導電性遮光層60が形成されているが、この導電性遮光層60は、第1実施形態と異なり、画素毎に孤立して島状に形成されている。また、半導体層28の上層側には高濃度ドレイン領域28eにコンタクトホール61を介して電気的に接続されたドレイン電極62が設けられ、さらにドレイン電極62と中継導電膜63とが電気的に接続されている。また、中継導電膜63は、蓄積容量64の一方の電極(画素電位側容量電極)としても機能する。中継導電膜63の上層には誘電体膜65を介して蓄積容量64の他方の電極(固定電位側容量電極)となる容量線66(固定電位供給配線)が設けられている。導電性遮光層60上には、下地絶縁膜31、第1層間絶縁膜41、第2層間絶縁膜42を順次貫通するコンタクトホール67が形成され、コンタクトホール67を通じて導電性遮光層60と容量線66とが電気的に接続されている。
第1実施形態と同様、半導体層28のチャネル形成領域28aの直下に下地絶縁膜31を貫通するコンタクトホール50が形成され、コンタクトホール50の内部にチャネル形成領域28aと導電性遮光層60とを電気的に接続するための接続電極51が形成されている。したがって、半導体層28のチャネル形成領域28aと容量線66とは導電性遮光層60を中継層として電気的に接続されている。上述したように、容量線66は蓄積容量64の固定電位側容量電極として機能するものであり、固定電位が供給されている。よって、半導体層28のチャネル形成領域28aにも導電性遮光層60を通じて容量線66から固定電位が供給されることとなり、この経路を通じてチャネル形成領域28a下部に蓄積する余剰キャリアを逃がすことができる。
一般的なTFTアレイ基板においては、隣接する画素間にデータ線や走査線が配置されるため、データ線や走査線が格子状の遮光層として機能し、別途TFTの半導体層の遮光用として画素毎に孤立した島状の遮光層が用いられることがある。本実施形態の構成によれば、このような構成にも対応することができ、レイアウト面積を増加させることなく、寄生バイポーラ効果等の基板浮遊効果に起因するTFTの電気的特性の劣化を抑制できる、という第1実施形態と同様の効果を得ることができる。
[電子機器]
次に、上記実施形態の電気光学装置を備えた電子機器の一例である投射型液晶表示装置(液晶プロジェクタ)を、図11を参照して説明する。
図11に示す投射型液晶表示装置(電子機器)1100では、上述した液晶装置(液晶ライトバルブ)1を含む液晶モジュールがR、G、B用のライトバルブ100R、100G、100Bとして採用されている。
この液晶プロジェクタ1100では、メタルハライドランプなどの白色光源のランプユニット1102から光が出射されると、3枚のミラー1106および2枚のダイクロイックミラー1108によって、R、G、Bの3原色に対応する光成分であるR光、G光、B光に分離され、対応する液晶ライトバルブ100R、100G、100B(液晶ライトバルブ1)に各々導かれる。この際に、B光は、光路が長いので、光損失を防ぐために入射レンズ1122、リレーレンズ1123、および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G、100Bによって各々変調された3原色に対応する光成分R、G、Bは、ダイクロイックプリズム1112に3方向から入射して再度合成された後、投射レンズ1114を介してスクリーン1120などにカラー画像として投射される。
次に、上記実施形態の電気光学装置を備えた電子機器の一例である投射型液晶表示装置(液晶プロジェクタ)を、図11を参照して説明する。
図11に示す投射型液晶表示装置(電子機器)1100では、上述した液晶装置(液晶ライトバルブ)1を含む液晶モジュールがR、G、B用のライトバルブ100R、100G、100Bとして採用されている。
この液晶プロジェクタ1100では、メタルハライドランプなどの白色光源のランプユニット1102から光が出射されると、3枚のミラー1106および2枚のダイクロイックミラー1108によって、R、G、Bの3原色に対応する光成分であるR光、G光、B光に分離され、対応する液晶ライトバルブ100R、100G、100B(液晶ライトバルブ1)に各々導かれる。この際に、B光は、光路が長いので、光損失を防ぐために入射レンズ1122、リレーレンズ1123、および出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G、100Bによって各々変調された3原色に対応する光成分R、G、Bは、ダイクロイックプリズム1112に3方向から入射して再度合成された後、投射レンズ1114を介してスクリーン1120などにカラー画像として投射される。
上記の構成によれば、上記実施形態の液晶装置1からなる液晶ライトバルブ100R、100G、100Bを備えているため、高品質な画像が得られる投射型液晶表示装置を実現することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では接続電極を各TFTのチャネル形成領域毎に1個設けたが、接続電極を各TFTのチャネル形成領域毎に複数個設けてもよい。また上述したように、チャネル形成領域内の接続電極の配置については適宜設計することができる。また、上記実施形態では半導体層として単結晶シリコン層の例を挙げたが、単結晶シリコンに代えて、アモルファスシリコン、多結晶シリコン等に本発明を適用してもよい。また、シリコン以外の半導体材料に本発明を適用してもよい。その他、上記実施形態で挙げた各層の構成材料、膜厚、製法等に関する具体例は適宜変更が可能である。
1…液晶装置(電気光学装置)、2…TFTアレイ基板、14…TFT、28…半導体層、28a…チャネル形成領域、31…下地絶縁膜、32,60…導電性遮光層、51…接続電極、66…容量線(固定電位供給配線)
Claims (9)
- ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層とゲート絶縁膜とゲート電極とを含む薄膜トランジスタが形成された基板を備えた電気光学装置であって、
前記基板上に形成された導電性遮光層と、
前記基板上に前記導電性遮光層を覆うように形成された絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層のチャネル形成領域の直下に設けられ、前記絶縁層を貫通して前記半導体層と前記導電性遮光層とを電気的に接続する接続電極と、を備え、
前記導電性遮光層が一定の電位に保持されたことを特徴とする電気光学装置。 - 前記導電性遮光層が複数の前記薄膜トランジスタにわたって連続して設けられ、前記複数の薄膜トランジスタの各々が前記接続電極を備えたことを特徴とする請求項1に記載の電気光学装置。
- 前記導電性遮光層が複数の前記薄膜トランジスタの各々の下層側に孤立して設けられ、前記複数の薄膜トランジスタの各々が前記接続電極を備え、前記薄膜トランジスタの上層側に設けられた固定電位供給配線と前記導電性遮光層とが電気的に接続されたことを特徴とする請求項1に記載の電気光学装置。
- 前記基板が石英基板であることを特徴とする請求項1ないし3のいずれか一項に記載の電気光学装置。
- 前記半導体層が単結晶シリコン層であることを特徴とする請求項1ないし4のいずれか一項に記載の電気光学装置。
- ソース領域、ドレイン領域、およびチャネル形成領域を有する半導体層とゲート絶縁膜とゲート電極とを含む薄膜トランジスタが形成された基板を備えた電気光学装置の製造方法であって、
前記基板上に導電性遮光層を形成する工程と、
前記基板上に前記導電性遮光層を覆うように絶縁層を形成する工程と、
後に前記半導体層のチャネル形成領域となる領域に前記絶縁層を貫通するコンタクトホールを形成する工程と、
前記コンタクトホールの内部に導電体を埋め込むことによって接続電極を形成する工程と、
前記絶縁層上に前記接続電極と接するように前記半導体層を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。 - 前記半導体層を形成する工程においては、前記絶縁層上に前記接続電極と接するように単結晶半導体基板を貼り合わせた後、前記単結晶半導体基板を厚さ方向で分離することによって単結晶半導体層を形成することを特徴とする請求項6に記載の電気光学装置の製造方法。
- 前記接続電極を形成する工程においては、前記コンタクトホールの内部を含む前記絶縁層上に導電体層を形成した後、前記絶縁層上の前記導電体層を除去することによって前記コンタクトホールの内部に導電体を残存させることを特徴とする請求項6または7に記載の電気光学装置の製造方法。
- 請求項1ないし5のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066840A JP2008225338A (ja) | 2007-03-15 | 2007-03-15 | 電気光学装置およびその製造方法、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066840A JP2008225338A (ja) | 2007-03-15 | 2007-03-15 | 電気光学装置およびその製造方法、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008225338A true JP2008225338A (ja) | 2008-09-25 |
Family
ID=39843997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007066840A Withdrawn JP2008225338A (ja) | 2007-03-15 | 2007-03-15 | 電気光学装置およびその製造方法、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008225338A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8530333B2 (en) | 2009-03-12 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8643007B2 (en) | 2011-02-23 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN104540678A (zh) * | 2012-08-31 | 2015-04-22 | 迪睿合电子材料有限公司 | 透明导电体、输入装置和电子仪器 |
CN107611163A (zh) * | 2017-09-21 | 2018-01-19 | 京东方科技集团股份有限公司 | 一种oled显示基板及其制作方法和显示装置 |
-
2007
- 2007-03-15 JP JP2007066840A patent/JP2008225338A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8530333B2 (en) | 2009-03-12 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8643007B2 (en) | 2011-02-23 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN104540678A (zh) * | 2012-08-31 | 2015-04-22 | 迪睿合电子材料有限公司 | 透明导电体、输入装置和电子仪器 |
CN107611163A (zh) * | 2017-09-21 | 2018-01-19 | 京东方科技集团股份有限公司 | 一种oled显示基板及其制作方法和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4211063B2 (ja) | 電気光学装置用基板、電気光学装置及び電子機器並びに投射型表示装置 | |
JP4553991B2 (ja) | 電気光学装置の製造方法 | |
JP3716580B2 (ja) | 液晶装置及びその製造方法、並びに投写型表示装置 | |
JP4653374B2 (ja) | 電気光学装置の製造方法 | |
JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
KR100449772B1 (ko) | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 | |
JP2007102054A (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
JP2018146870A (ja) | 電気光学装置及び電子機器 | |
JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
JP2008165029A (ja) | 液晶表示装置 | |
JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
JP2008225338A (ja) | 電気光学装置およびその製造方法、電子機器 | |
US7245330B2 (en) | Electrooptic device, liquid crystal device, and projection display device with line defects | |
JP3719343B2 (ja) | 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置 | |
JP2004006651A (ja) | 電気光学装置の製造方法、電気光学装置、半導体装置の製造方法、半導体装置、投射型表示装置及び電子機器 | |
JP4850763B2 (ja) | 半導体装置の作製方法 | |
JP2020129635A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH0926600A (ja) | 液晶表示装置 | |
JP4151194B2 (ja) | トランジスタアレイ基板および電気光学装置 | |
JP2006253173A (ja) | 電気光学装置、その製造方法、及び電子機器 | |
JP2001257355A (ja) | 電気光学基板、電気光学装置及び電子機器 | |
JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
JP2008124179A (ja) | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 | |
JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
JP4366954B2 (ja) | 複合半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |