JP3719343B2 - 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置に関する発明である。
【０００２】
【従来の技術】
支持基板上に単結晶シリコン薄膜を形成し、そのシリコン薄膜に半導体デバイスを形成する半導体技術はＳＯＩ（Silicon On Insulator）技術と呼ばれ、そのシリコン薄膜により形成されたトランジスタ素子の高速化や低消費電力化、高集積化等の利点を有することから広く研究されている。
【０００３】
一般に絶縁体層上に、多結晶シリコンを成長させることは比較的易しいが、単結晶シリコンを成長させることは困難である。そこで、ＳＩＭＯＸ（Separation by Implanted Oxygen）法、或いは、貼り合わせ法などといったＳＯＩ技術を用いることが考えられている。ここで、ＳＩＭＯＸ法とは、単結晶シリコン基板中に酸素イオンを注入し、表面に単結晶シリコン層を残して単結晶シリコン基板内部にシリコン酸化膜からなる絶縁体層を形成する方法である。また、貼り合わせ法とは、２枚の単結晶基板の片方、或いは両方の表面に熱酸化膜を形成し、これらを貼り合わせた後、片方の単結晶基板を薄く削って素子層とする方法である。この貼り合わせ法を応用したものとして、単結晶シリコン基板に水素イオンを注入し、これを支持基板と貼り合わせた後、熱処理によって薄膜シリコン層を単結晶シリコン基板の水素注入領域から分離する手法（ＵＳ Patent No.５,３７４,５６４）や、表面を多孔質化したシリコン基板上に単結晶シリコン層をエピタキシャル成長させ、これを支持基板と貼り合わせた後にシリコン基板を除去し、多孔質シリコン層をエッチングすることにより支持基板上にエピタキシャル単結晶シリコン薄膜を形成する手法（特開平４−３４６４１８号）などが知られている。
【０００４】
この薄膜ＳＯＩ構造のＭＯＳ型半導体素子では、通常のバルク型のＭＯＳ型半導体素子と比較して寄生容量が小さいことが挙げられる。これは、バルク型のＭＯＳ型半導体素子で課題となっていたソース／ドレイン領域と基板との接合容量や、基板とこの基板上に形成される配線との間に寄生する配線容量が、ＳＯＩ構造のＭＯＳ型半導体素子とすることによって少なくとも基板表面が絶縁物となるため、バルク型のＭＯＳ型半導体素子と比較して大きく低減することができるからである。また、薄膜ＳＯＩ構造のＭＯＳ型半導体素子では、バルク型のＭＯＳ型半導体素子にて問題となった基板側の深い層に発生する電流の経路が形成されなくなるため、いわゆるパンチスルー現象に対して強くなる。
【０００５】
このようなＳＯＩ構造のＭＯＳ型半導体素子が形成された基板（ＳＯＩ基板）は通常のバルク型のＭＯＳ型半導体素子が形成された基板（バルク型半導体基板）と同様に、さまざまなデバイスの製造に用いられているが、従来のバルク型半導体基板と異なる特徴として、支持基板に様々な材料を使用することが可能な点を挙げることができる。すなわち支持基板として通常のシリコン基板はもちろんのこと、透明な石英ガラス、あるいは通常のガラス基板などを用いることができる。その結果、例えば透明な基板上に単結晶シリコン薄膜を形成することによって、光透過性を必要とするデバイス、例えば透過型の液晶表示デバイスなどにも結晶性に優れた単結晶シリコンを用いて高性能なトランジスタ素子を形成することが可能となる。
【０００６】
【発明が解決しようとする課題】
しかし、薄膜ＳＯＩ構造のＭＯＳ型半導体素子には、上述してきたような数々の利点がある反面、基板浮遊効果という問題がある。この基板浮遊効果とは、基トランジスタが形成される基板表面が絶縁物であるために、チャネル領域に蓄積する余剰キャリアが放出されることなく蓄積してしまうことである。特に、ＳＯＩ構造における薄膜トランジスタにおいて、チャネルを単結晶シリコン層で形成した場合、単結晶シリコンは電荷移動度が高いために、ソース・ドレイン間に電位差が生ずると、薄膜トランジスタがオフであるにも係わらずチャネルにキャリア（電荷）が蓄積しやすくなる。また、トランジスタがオンの場合でも過剰な電流が流れやすくなる。薄膜トランジスタのチャネルにそのようなキャリア（電荷）が蓄積したり流れたりすると、薄膜構造においては、その余分なキャリア（電荷）によってトランジスタ素子のドレインの耐破壊電圧が低下したり、トランジスタ素子の電流電圧特性にキンクが生じたりするといった種々の問題が引き起こされるものである。
【０００７】
本発明の目的は前述の問題点に対処して、絶縁物上に形成されたトランジスタの信頼性を向上した電気光学装置用基板、それを用いた電気光学装置、電気光学装置の駆動方法、更にはその電気光学装置を用いた電子機器並びに投射型表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置用基板は、上記課題を解決するために、基板上にマトリクス状に形成される複数の画素領域の各画素領域毎にトランジスタが配置される電気光学装置用基板において、前記基板上に前記トランジスタのチャネル領域となる半導体層が形成されてなり、該チャネル領域となる半導体層は、当該トランジスタのゲート電極が電気的に接続される走査信号線とは異なる走査信号線と電気的に接続されてなることを特徴とする。本発明によれば、チャネル領域に蓄積された余剰キャリアをそこから走査信号線に引き抜くことにより、基板浮遊効果を抑制することができ、それによりトランジスタの耐圧を向上し、電流電圧特性のキンクを抑制することができる。このため、本発明の電気光学装置用基板を用いれば、良好なトランジスタ特性を有するデバイスを作成することが可能となる。
【０００９】
また、本発明においては、前記異なる走査信号線は、当該トランジスタのが電気的に接続される走査信号線よりも前段側に位置する走査信号線であることが望ましい。トランジスタのチャネル領域が、自己の画素より前段側の走査信号線に接続されれば、選択電位が印加される選択期間が終了し、通常、選択期間よりも長い非選択期間に移行しているので、前段の走査信号線に印加された安定した非選択電位によって、チャネル領域の余剰キャリア（なお、本発明ではキャリアを電荷と同意として扱う）を引き抜くことができる。なお、前段の走査信号線は、直前の走査信号線であることが望ましいが、２以上前の走査信号線でも構わない。
【００１０】
また、本発明においては、前記トランジスタはＮチャネル型トランジスタであって、前記前段側の走査信号線には前記トランジスタに供給される画像信号の電位以下の電位が印加されることが望ましい。Ｎチャネル型トランジスタには、電子（負の電荷）がチャネル領域に蓄積される。この蓄積された余剰キャリアを引き抜くためには、チャネルに接続される走査信号線は低い電位になければならない。チャネルには画像信号に基づく電流が流れるので、チャネルに接続される走査信号線には画像信号の電位以下の電位が印加されることにより効果的にキャリアを引き抜ける。
【００１１】
また、本発明においては、前記トランジスタはＰチャネル型トランジスタであって、前記前段側の走査信号線には前記トランジスタに供給される画像信号の電位以上の電位が印加されることが望ましい。Ｐチャネル型トランジスタには、正孔（正の電荷）がチャネル領域に蓄積される。この蓄積された余剰キャリアを引き抜くためには、チャネルに接続される走査信号線は低い電位になければならない。チャネルには画像信号に基づく電流が流れるので、チャネルに接続される走査信号線には画像信号の電位以上の電位が印加されることにより効果的にキャリアを引き抜ける。
【００１２】
また、本発明においては、前記トランジスタのチャネル領域の半導体層は、当該トランジスタのソース・ドレイン領域を構成する半導体層と互いに異なる導電型とすることが望ましい。チャネルにはソース・ドレインと異なる不純物イオンを導入することにより、トランジスタ素子の閾値電圧を制御できるだけでなく、導電性を持たせることによりチャネルに蓄積された電荷を容易に逃しやすくなる。
【００１３】
また、本発明においては、前記トランジスタのチャネル領域の半導体層には、当該トランジスタのソース・ドレイン領域を構成する半導体層よりも低い濃度の不純物が導入されてなることが望ましい。トランジスタの非導通時のリーク電流を大きくしないようにするためには、チャネルの不純物濃度は低濃度にしておくことが好ましい。
【００１４】
また、本発明においては、前記チャネル領域となる半導体層は延在部を有し、該延在部とにおいて当該チャネル領域を有するトランジスタのゲート電極が電気的に接続される走査信号線とは異なる走査信号線に電気的に接続されてなることが望ましい。チャネル領域の直下や直上に引き抜きのコンタクトホールを設けずに、チャネル領域の半導体層を引き伸ばして、そこで別の走査信号線に対して、チャネル領域から余剰キャリアを引き抜くので、チャネルの膜厚は変更されるものではなく、トランジスタのスイッチング動作に影響を与えない。
【００１５】
また、本発明においては、前記チャネル領域の半導体層とこれを延在した前記延在部の半導体層は、前記トランジスタのソース・ドレイン領域を構成する半導体層と互いに異なる導電型とすることが望ましい。チャネルと延在部は、同一導電型の不純物を同時に導入して形成した同一導電型半導体層であると、延在部からチャネルの余剰キャリアを引き抜き易い。
【００１６】
また、本発明においては、前記延在部の半導体層には前記チャネル領域よりも高濃度の不純物が導入されてなることが望ましい。延在部での抵抗が小さくなるので、トランジスタのチャネル領域から延在部を介して電荷の移動が容易となり、電荷を引き抜き易くなる。
【００１７】
また、本発明においては、前記トランジスタはＮチャネル型トランジスタであって、前記異なる走査信号線には前記トランジスタに供給される画像信号の電位以下の非選択電位が印加されてなることが望ましい。Ｎチャネル型トランジスタには、電子（負の電荷）がチャネル領域に蓄積される。この蓄積された余剰キャリアを引き抜くためには、チャネルに接続される走査信号線は低い電位になければならない。チャネルには画像信号に基づく電流が流れるので、チャネルに接続される走査信号線には画像信号の電位以下の電位が印加されることが必要となる。
【００１８】
また、本発明においては、前記トランジスタはＰチャネル型トランジスタであって、前記異なる走査信号線には前記トランジスタに供給される画像信号の電位以上の非選択電位が印加されてなることが望ましい。Ｐチャネル型トランジスタには、正孔（正の電荷）がチャネル領域に蓄積される。この蓄積された余剰キャリアを引き抜くためには、チャネルに接続される走査信号線は高い電位になければならない。チャネルには画像信号に基づく電流が流れるので、チャネルに接続される走査信号線には画像信号の電位以上の電位が印加されることが必要となる。
【００１９】
また、本発明においては、前記トランジスタのチャネル領域は単結晶シリコン層からなるので、トランジスタとしての電荷の移動度が大きく、導通から非導通に移行した際に、チャネルに電荷が蓄積しやすくなる。従って、本発明のように、それを引き抜く構成とすることにより、トランジスタの信頼性を向上することができる。よって、前記トランジスタのチャネル領域に蓄積した電荷が、前記異なる走査信号線に引き抜かれることが好ましい。
【００２０】
さらに、本発明の電気光学装置用基板は、上記課題を解決するために、基板上にマトリクス状に形成される複数の画素領域の各画素領域毎にＮチャネル型トランジスタが配置される電気光学装置用基板において、前記基板上に前記Ｎチャネル型トランジスタのチャネル領域となる半導体層が形成されてなり、該チャネル領域となる半導体層は当該トランジスタに供給される画像信号の電位以下の電位が印加された導電層と電気的に接続されてなることを特徴とする。本発明によれば、チャネル領域に蓄積された余剰キャリアをそこから走査信号線に引き抜くことにより、基板浮遊効果を抑制することができ、それによりトランジスタの耐圧を向上し、電流電圧特性のキンクを抑制することができる。このため、本発明の電気光学装置用基板を用いれば、良好なトランジスタ特性を有するデバイスを作成することが可能となる。さらに、Ｎチャネル型トランジスタには、電子（負の電荷）がチャネル領域に蓄積される。この蓄積された余剰キャリアを引き抜くためには、チャネルに接続される走査信号線は低い電位になければならない。チャネルには画像信号に基づく電流が流れるので、チャネルに接続される走査信号線には画像信号の電位以下の電位が印加されることにより効果的にキャリアが引き抜ける。
【００２１】
また、本発明においては、前記導電層は、当該チャネル領域を有するトランジスタのゲート電極が電気的に接続される走査信号線よりも前段側に位置する走査信号線とする、あるいは、当該チャネル領域を有するトランジスタに一方の電極が電気的に接続される蓄積容量の他方の電極とすることにより、特別なキャリア引き抜き用の配線を画素領域内に延在させることが不要となる。
【００２２】
また、本発明においては、前記チャネル領域の半導体層とこれを延在して前記導電層と電気的に接続するための延在部の半導体層とは、Ｐ型の不純物が導入されてなることが望ましい。これにより、Ｎチャネル型トランジスタには、電子（負の電荷）がチャネル領域に蓄積されるので、キャリアを引き抜くためには半導体層をＰ型として、キャリアの移動をし易くすることが好ましい。
【００２３】
さらに、本発明の電気光学装置用基板は、上記課題を解決するために、基板上にマトリクス状に形成される複数の画素領域の各画素領域毎にＰチャネル型トランジスタが配置される電気光学装置用基板において、前記基板上に前記Ｐチャネル型トランジスタのチャネル領域となる半導体層が形成されてなり、該チャネル領域となる半導体層は当該トランジスタに供給される画像信号の電位以上の電位が印加された導電層と電気的に接続されてなることを特徴とする。本発明によれば、チャネル領域に蓄積された余剰キャリアをそこから走査信号線に引き抜くことにより、基板浮遊効果を抑制することができ、それによりトランジスタの耐圧を向上し、電流電圧特性のキンクを抑制することができる。このため、本発明の電気光学装置用基板を用いれば、良好なトランジスタ特性を有するデバイスを作成することが可能となる。さらに、Ｐチャネル型トランジスタには、電子（正の電荷）がチャネル領域に蓄積される。この蓄積された余剰キャリアを引き抜くためには、チャネルに接続される走査信号線は高い電位になければならない。チャネルには画像信号に基づく電流が流れるので、チャネルに接続される走査信号線には画像信号の電位以上の電位が印加されることにより効果的にキャリアが引き抜ける。
【００２４】
また、本発明においては、前記導電層は、当該チャネル領域を有するトランジスタのゲート電極が電気的に接続される走査信号線よりも前段側に位置する走査信号線とする、あるいは、当該チャネル領域を有するトランジスタに一方の電極が電気的に接続される蓄積容量の他方の電極とすることにより、特別なキャリア引き抜き用の配線を画素領域内に延在させることが不要となる。
【００２５】
また、本発明においては、前記チャネル領域の半導体層とこれを延在して前記導電層と電気的に接続するための延在部の半導体層とは、Ｎ型の不純物が導入されてなることが望ましい。これにより、Ｐチャネル型トランジスタには、正孔（正の電荷）がチャネル領域に蓄積されるので、キャリアを引き抜くためには半導体層をＮ型として、キャリアの移動をし易くすることが好ましい。
【００２６】
さらに、本発明の電気光学装置用基板は、上記課題を解決するために、基板上にマトリクス状に形成される複数の画素領域の各画素領域毎に、トランジスタと、前記トランジスタソース又はドレインに一方の電極が電気的に接続される容量とが配置される電気光学装置用基板において、前記基板上に前記トランジスタのチャネル領域となる半導体層が形成されてなり、該チャネル領域となる半導体層は、前記容量の他方の電極と電気的に接続されてなることを特徴とする。本発明によれば、チャネル領域に蓄積された余剰キャリアをそこから蓄積容量の電極に引き抜くことにより、基板浮遊効果を抑制することができ、それによりトランジスタの耐圧を向上し、電流電圧特性のキンクを抑制することができる。このため、本発明の電気光学装置用基板を用いれば、良好なトランジスタ特性を有するデバイスを作成することが可能となる。
【００２７】
また、本発明においては、前記トランジスタはＮチャネル型トランジスタであって、前記蓄積容量の他方の電極には、当該トランジスタに供給される画像信号の電位以下の低電位が印加されることが望ましい。Ｎチャネル型トランジスタには、電子（負の電荷）がチャネル領域に蓄積される。この蓄積された余剰キャリアを引き抜くためには、チャネルに接続される蓄積容量の電極は低い電位になければならない。チャネルには画像信号に基づく電流が流れるので、チャネルに接続される蓄積容量の電極には画像信号の電位より低電位が印加されることにより効果的にキャリアが引き抜ける。
【００２８】
また、本発明においては、前記トランジスタはＰチャネル型トランジスタであって、前記蓄積容量の他方の電極には、当該トランジスタに供給される画像信号の電位以上の高電位が印加されることが望ましい。Ｐチャネル型トランジスタには、正孔（正の電荷）がチャネル領域に蓄積される。この蓄積された余剰キャリアを引き抜くためには、チャネルに接続される蓄積容量の電極は高い電位になければならない。チャネルには画像信号に基づく電流が流れるので、チャネルに接続される蓄積容量の電極には画像信号の電位より高電位が印加されることにより効果的にキャリアが引き抜ける。
【００２９】
また、本発明においては、前記トランジスタのチャネル領域の半導体層は、当該トランジスタのソース・ドレイン領域を構成する半導体層と互いに異なる導電型とすることが望ましい。チャネルにはソース・ドレインと異なる不純物イオンを導入することにより、トランジスタ素子の閾値電圧を制御できるだけでなく、導電性を持たせることによりチャネルに蓄積された電荷を容易に逃しやすくなる。
【００３０】
また、本発明においては、前記トランジスタのチャネル領域の半導体層には、当該トランジスタのソース・ドレイン領域を構成する半導体層よりも低い濃度の不純物が導入されてなることが望ましい。トランジスタの非導通時のリーク電流を大きくしないようにするためには、チャネルの不純物濃度は低濃度にしておくことが好ましい。
【００３１】
また、本発明においては、前記チャネル領域となる半導体層は延在部を有し、該延在部において前記蓄積容量の他方の電極に電気的に接続されてなることが望ましい。チャネル領域の直下や直上に引き抜きのコンタクトホールを設けずに、チャネル領域の半導体層を引き伸ばして、そこで蓄積容量の電極に対して、チャネル領域から余剰キャリアを引き抜くので、チャネルの膜厚は変更されるものではなく、トランジスタのスイッチング動作に影響を与えない。
【００３２】
また、本発明においては、前記チャネル領域の半導体層とこれを延在した前記延在部の半導体層は、前記トランジスタのソース・ドレイン領域を構成する半導体層と互いに異なる導電型とすることが望ましい。チャネルと延在部は、同一導電型の不純物を同時に導入して形成した同一導電型半導体層であると、延在部からチャネルの余剰キャリアを引き抜き易い。
【００３３】
また、本発明においては、前記延在部の半導体層には前記チャネル領域よりも高濃度の不純物が導入されてなることが望ましい。延在部での抵抗が小さくなるので、トランジスタのチャネル領域から延在部を介して電荷の移動が容易となり、電荷を引き抜き易くなる。
【００３４】
また、本発明においては、前記トランジスタのチャネル領域は単結晶シリコン層からなるので、トランジスタとしての電荷の移動度が大きく、トランジスタがオフの場合でもソース・ドレイン間に電位差が生じるとチャネルに電荷が蓄積しやすくなる。また、トランジスタオンでも過剰な電流が流れ易くなる。これらのキャリアは、トランジスタのドレイン破壊を引き起こすものであり、好ましくない。従って、本発明のように、その余剰な電荷を引き抜く構成とすることにより、トランジスタの信頼性を向上することができる。よって、前記トランジスタのチャネル領域に蓄積した電荷が、前記蓄積容量の他方の電極に引き抜かれることが好ましい。
【００３５】
また、本発明においては、前記チャネル領域は、前記異なる走査信号線から分岐した配線あるいは前記異なる走査信号線に接続された配線と電気的に接続されてなることが好ましい。チャネル領域となる半導体層を異なる画素行の走査信号線まで引き伸ばすことは、その延在が長いと抵抗が大きくなって、チャネルの余剰キャリアを引き抜きにくきなるが、通常、半導体層より抵抗率の低い導電層からなる上記配線を延ばして接続する構成とするので、チャネルと走査信号線の間の総配線抵抗が小さくなり、余剰キャリアを引き抜きやすくなる。また、チャネル領域の半導体層の面積を増やすと容量が増すが、そうするとトランジスタのスイッチング特性が劣化する。しかし、本発明のように走査信号線を分岐した配線やそれに接続された配線を引き回すのであれば、チャネルと走査信号線の間の総配線抵抗が小さくなり、トランジスタの特性を劣化させずにキャリアを引き抜き易くできる。特に、走査信号線を分岐して延在すれば、余分な配線追加して引き回されないので開口率を低下させずにすむ。また、走査信号線に接続する配線とチャネル領域を接続する場合は、走査信号線と積層するように他の配線層を用いて延在できるので、配線層を積層して引き回すことができ、開口率を低下させずにすむ。
【００３６】
また、本発明においては、前記異なる走査信号線から分岐した配線あるいは前記異なる走査信号線に接続された配線は、一画素の領域内の周辺部に沿って配置されることが望ましい。上記配線は、画素電極の邪魔になって開口率を落とさないように、画素電極の端部付近に沿って配線される。これにより、透過型液晶パネルの開口率を劣化しないようにできる。
【００３７】
また、本発明においては、前記異なる走査信号線から分岐した配線あるいは前記異なる走査信号線に接続された配線は、前記走査信号線と交差する画像信号線に沿って配置され、且つ前記トランジスタのチャネル領域近傍に配置される前記走査信号線に沿って配置されることが望ましい。トランジスタ素子のチャネルとこれに接続すべき走査信号線は離れているので、上記配線は、開口率を落とさないように画像信号線に沿って配置される。画像信号線と異な導電層によりこの配線が形成されるのであれば、画像信号線と層間絶縁膜を介して重なるように配置してもよい。また、上記配線は、開口率を落とさないように走査信号線に沿って配置される。走査信号線と異なる導電層によりこの配線が形成されるのであれば、走査信号線と層間絶縁膜を介して重なるように配置してもよい。
【００３８】
また、本発明においては、前記異なる走査信号線から分岐した配線あるいは前記異なる走査信号線に接続された配線と、当該配線に隣接する前記画像信号線及び前記走査信号線とは、前記半導体層の下方の前記基板上に形成される遮光層と平面的に重なるように配置されることが望ましい。上記配線と画像信号線が並置（重なる場合も含む）されるのであれば、基板上に形成される遮光層により両配線をまとめて遮光することができる。上記配線と走査信号線が並置（重なる場合も含む）されるのであれば、基板上に形成される遮光層により両配線をまとめて遮光することができる。また、遮光層により、チャネル領域も、配線及び走査信号線から連続的に遮光されるので、半導体層での光の影響を防止できる。
【００３９】
また、本発明においては、前記チャネル領域及び前記延在部の半導体層は、該半導体層の下方の前記基板上に形成された遮光層と平面的に重なるように配置されることが望ましい。遮光層により、チャネル領域と延在部とを遮光できるので、余剰キャリアの引き抜きを光入射により阻害されることがない。
【００４０】
また、本発明においては、前記基板は透明基板からなり、特にはガラスにより形成されてなることが好ましい。また、その場合、前記トランジスタに接続される画素電極は透明電極や反射電極を用いることができる。
【００４１】
また、本発明においては、前記基板は半導体基板からなり、特には単結晶シリコンにより形成されてなることが好ましい。また、その場合、前記トランジスタに接続される画素電極は反射電極を用いることができる。
【００４２】
以上のように、本発明の電気光学装置用基板には光透過性のガラス基板を用いることができるだけでなく、半導体基板を用いることができる。また、画素電極も透明電極や反射電極を用いることができる。すなわち、透過型と反射型の電気光学装置の両方に、本発明の電気光学装置用基板を用いることができる。
【００４３】
また、本発明においては、前記トランジスタの上方に平坦化された絶縁膜が形成されてなり、該平坦化された絶縁膜上に画素電極を形成してなることが望ましい。また、前記トランジスタの上方に複数層の絶縁膜を形成してなり、該複数層の絶縁膜のうちの上層の該絶縁膜は平坦化され、該平坦化された上層の絶縁膜上に画素電極を形成してなることが望ましい。以上のように、平坦化された絶縁膜上に画素電極を形成することにより、液晶層に面する画素電極も平坦化される。従って、本発明の電気光学装置用基板の内面をラビングする配向処理において、配向むらが減少する。また、画素電極を反射電極とすれば、反射むらが少なくできる。
【００４４】
さらに、本発明の電気光学装置は、上記の何れかに記載の電気光学装置用基板と、対向基板とが間隙を有して配置されるとともに、該間隙内に電気光学材料が封入されて構成される。これにより、高性能なトランジスタ素子を有するアクティブマトリクス型液晶パネル等の電気光学装置を提供することができる。また、この電気光学装置は、画素電極の形成材料の選択により、透過型、反射型のどちらにも適用することがきる。
【００４５】
さらに、本発明の電子機器は、上記の電気光学装置を表示装置として用いるので、表示装置の信頼性を向上することができる。
【００４６】
さらに、本発明の投射型表示装置は、光源と、前記光源からの光を変調する上記の電気光学装置と、前記電気光学装置により変調された光を投射する投射光学手段とを備える。本発明の電気光学装置は、強力な光源を電気光学装置に照射する投射型表示装置のライトバルブとして用いることに最適である。
【００４７】
さらに、本発明の電気光学装置の駆動方法は、マトリクス状に配置される各画素に、走査信号線にゲート電極が接続されるトランジスタを有する電気光学装置の駆動方法において、前記走査信号線に選択電位を印加して前記トランジスタを導通させ、当該トランジスタのチャネル領域を介して画像信号を画素に印加し、前記走査信号線に非選択電位を印加して前記トランジスタを非導通としてなり、前記トランジスタからは前記チャネル領域に存在する余分な電荷を引き抜くことを特徴とする。本発明によれば、チャネル領域に蓄積された余剰キャリア（電荷）をそこから引き抜くことにより、基板浮遊効果を抑制することができ、それによりトランジスタの耐圧を向上し、電流電圧特性のキンクを抑制することができる。また、キャリア（電荷）を引き抜く先は、前記走査信号線あるいは容量線であることが好ましい。
【００４８】
【発明の実施の形態】
以下、本発明の好適な実施形態を図面に基づいて説明する。
【００４９】
（第１の実施形態）
図１は本発明を適用した電気光学装置の一例である液晶パネル用基板の画素部を示す第１の実施形態の断面図である。また、図９（Ａ）（Ｂ）及び図１０（Ａ）（Ｂ）は、本発明の液晶パネル用基板の画素部の平面図を示す。各図面において、同一の符号は同一のものを示している。
【００５０】
図１に示すように第１の実施形態による液晶パネル用基板は、ＳＯＩ技術を用いて製造されたＳＯＩ構造のＭＯＳ型半導体素子を有するものである。
【００５１】
支持基板３の上方には、トランジスタ素子の光リーク電流を防止するために設けられた遮光層４が形成される。この遮光層４は支持基板３が光透過性の場合に裏面からトランジスタ素子に入射する光を遮光するものである。さらに、遮光層４の上方にはＳＯＩ技術を用いて形成された第１の絶縁膜５が形成され、第１の絶縁膜５の上方に、半導体層が形成される。本実施の形態では、トランジスタ素子をＮチャネル型の薄膜トランジスタとするために、その半導体層に、Ｎ型不純物を高濃度に導入したＮ型拡散層からなるソース領域６Ａ及びドレイン領域６Ｃと、Ｐ型不純物を高濃度に導入したＰ型拡散層からなるチャネル領域６Ｂが形成される。チャネル領域６Ｂの上方にはゲート絶縁膜となる第２の絶縁膜７が形成され、第２の絶縁膜７の上方にゲート電極８が形成されてトランジスタ素子が構成される。ゲート電極８の上方にはさらに第３の絶縁膜１０が形成され、第３の絶縁膜１０の上方にソース電極１１Ａが形成されている。
【００５２】
本発明においては、ＭＯＳ半導体素子として、絶縁ゲート型電界効果トランジスタを例示する。また、このような絶縁物上に形成されたトランジスタを薄膜トランジスタ（ＴＦＴ）として呼称する。
【００５３】
本実施形態においては支持基板３として厚さ１．１ｍｍの石英ガラスを用いた。なお、この支持基板３の材料は本実施形態に限定されるものではない。例えばＯＡガラス基板のような透明基板，単結晶シリコン基板（半導体基板）のような不透明基板を用いてもよい。なお、半導体基板を用いた場合には、その表面に選択酸化膜（ＬＯＣＯＳ）を形成しておく必要がある。いずれにしても、支持基板３としては、少なくとも素子が形成される側の表面が絶縁性である基板が用いられる。
【００５４】
遮光層４は、ＳＯＩ技術により半導体層（６Ａ，６Ｂ，６Ｃ）が形成される前に、モリブデンをスパッタ法により１００〜１０００ｎｍ程度の厚さに堆積することにより得る。本実施形態においてはモリブデンを４００ｎｍの厚さに堆積した。なお、この遮光層４の材料は本実施形態に限定されるものではなく、製造するデバイスの熱プロセス最高温度に対して安定な材料であればどのような材料を用いても問題はない。例えば他にもタングステン，タンタルなどの高融点金属や多結晶シリコン、さらにはタングステンシリサイド、モリブデンシリサイド等のシリサイドが好ましい材料として用いられ、形成法もスパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法などを用いることができる。なお、この遮光層４は、支持基板３として不透明基板を用いた場合は形成不要となる。
【００５５】
つぎに、遮光層４とその上に形成されるソース領域６Ａ、ドレイン領域６Ｃ、チャネル領域６Ｂとの絶縁を確保するために、第１の絶縁膜５を堆積した。この第１の絶縁膜５はシリコン酸化膜を用いた。このシリコン酸化膜は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法により形成できる。本実施形態においては、シリコン酸化膜をＴＥＯＳのプラズマＣＶＤにより１０００ｎｍ堆積させた。
【００５６】
つぎに、ＳＯＩ技術によって、支持基板３の表面に単結晶シリコン基板を貼り合わせその大部分を剥離やエッチングして支持基板３の表面に単結晶シリコン薄膜（半導体層）を形成する。さらにこれをパターニングして単結晶シリコン部と形成する。さらに、単結晶シリコン部には、チャネル領域６ＢをＰ型不純物のイオン打ち込みにより形成し、ソース領域６Ａ、ドレイン領域６ＣをＮ型不純物イオンのイオン打ち込みにより形成した。このチャネル領域６Ｂには後述する単結晶シリコン部の延在部６Ｄが同時に設けられるが、そこにもチャネル領域と同時にＰ型不純物がイオン打ち込みにより導入される。さらに、ドレイン領域６Ｃの単結晶シリコン部は延在されて保持容量の一方の電極となる容量電極部６Ｅを有するが、この容量電極部６Ｅにはドレインと同一のＮ型不純物が同時にイオン打ち込みにより導入される。このようにして、単結晶シリコン部には不純物が導入され、活性化されて導電性が付与される。本実施形態においては、Ｎチャネル型トランジスタを配置するので、チャネル領域６Ｂと延在部６ＤはＰ型、ソース領域６Ａとドレイン領域６Ｃと容量電極部６ＥはＮ型の半導体層とした。Ｐチャネル型トランジスタを配置する場合には、チャネル領域６Ｂと延在部６ＤはＮ型、ソース領域６Ａとドレイン領域６Ｃと容量電極部６ＥはＰ型の半導体層としなければならない。なお、チャネル領域６Ｂの不純物濃度は、ソース領域６Ａとドレイン領域６Ｃと容量電極部６Ｅの不純物濃度より低くする。チャネル領域６Ｂの不純物濃度が高いと、トランジスタの非導通時にリーク電流が多くなるからである。また、コンタクトを形成する延在部６Ｄの不純物濃度は、チャネル領域６Ｂと同じでもよいが、チャネル領域６Ｂから電荷を引き出すためには、チャネル領域６Ｂよりも不純物濃度が高い方が好ましい。その方が、延在部６Ｄでの抵抗値が低く、コンタクト部分でのコンタクト抵抗も小さくできて、電荷を引き抜き易くなる。延在部６Ｄの不純物濃度を高くするためには、チャネル領域６Ｂの不純物ドーズ工程において延在部６Ｄにもドーズし、その後再度、延在部６Ｄのみに同一導電型の不純物をドーズすればよい。
【００５７】
なお、後述するように、容量電極部６Ｅは、ドレイン領域６Ｃの半導体層を延在させて、隣接する画素のトランジスタのゲート電極に接続される走査信号線８Ａの直下にまで配置し、保持容量（蓄積容量と同意）Ｃｓの一方の電極とする。容量電極部６Ｅは走査信号線８Ａと絶縁膜７を介して重なり、画素の保持容量を構成する。
【００５８】
つぎにソース領域６Ａ、ドレイン領域６Ｃ、チャネル領域６Ｂと第１の導電膜からなるゲート電極８との絶縁を確保するために、第２の絶縁膜からなるゲート絶縁膜７を形成した。この第２の絶縁膜にはシリコン酸化膜を用いた。本実施形態では、このシリコン酸化膜は、ＬＴＯ（Low Temperature Oxide）によるシリコン酸化膜とした。この絶縁膜は熱酸化膜でも、窒化膜でも構わない。また複数層の積層でも構わない。
【００５９】
つぎにゲート電極となるポリシリコン等からなる第１の導電膜８を形成した。この第１の導電膜８はポリシリコンに高融点金属を積層したシリサイド構造としてもよい。
【００６０】
また図１０でも説明するが、チャネル領域６Ｂは、このチャネル領域６Ｂを駆動する走査信号線８Ａ（Ｘn，Ｘｉのｉは整数で一垂直走査期間内において選択される走査信号線の順番を示す。）の配列方向に隣接した前段の走査信号線８Ａ（Ｘn-1）と電気的に接続されている。第１の導電膜の上方には、ゲート電極８とソース電極１１Ａとの絶縁を確保するために、ＢＰＳＧ（Boron Phosphorus Silicate Glass）膜のような絶縁膜からなる第３の絶縁膜１０を形成し、この第３の絶縁膜１０の上方には、第３の絶縁膜１０に開口したコンタクトホールを介してソース領域６Ａと接続するように、ソース電極１１Ａとなるアルミニウム等からなる第２の導電膜を形成した。つぎに、第３の絶縁膜１０に開口したコンタクトホールを介してドレイン領域６Ｃに接続するように画素電極１４Ａを形成した。画素電極にはＩＴＯ（Indium Tin Oxide）のような透明導電膜を用いた。
【００６１】
図９及び図１０は、上記した図１における断面構成に基づく画素部の平面図を示すものである。
【００６２】
図９（Ａ）は、基板３上に上述した方法により遮光層４を形成し、この遮光層４から画素電極の形成される領域１５をパターニングして開口した状態を示すものである。この図のパターンは、基板３をガラス等の透明基板とし、画素電極１４Ａを透明電極とする場合のものである。
【００６３】
図９（Ｂ）は、図９（Ａ）にて形成した遮光層４上に、上述した方法により単結晶シリコン層６を形成しパターニングしたパターンを示すものである。６Ａは単結晶シリコン層に形成したＮ型ソース領域、６Ｃは同じくＮ型ドレイン領域である。６Ｂは単結晶シリコン層に形成したＰ型チャネル領域を示す。チャネル領域６Ｂから延在される単結晶シリコン層６Ｄは、チャネルと同様にＰ型不純物が導入された延在部である。ドレイン領域６Ｃから延在される単結晶シリコン層６Ｅは、ドレインと同様にＮ型不純物が導入された容量電極部である。
【００６４】
ソース領域６Ａはコンタクトホール７Ａを介してソース電極１１Ａに接続される。このソース電極１１Ａは後述するように画像信号線となる。また、ドレイン領域６Ｃは画像信号線１１Ａの配置方向（図面の上方）に沿って延在され、コンタクトホール７Ｂを介して後述する画素電極１４Ａに接続される。また、ドレイン領域６Ｃは図面の左方向に延在され、隣接する走査信号線８Ａと絶縁膜７を介して重なる容量電極部６Ｅとなり、保持容量Ｃｓは走査信号線８Ａ及び容量電極部６Ｅとを第２の絶縁膜７を介する一対の電極として構成される。また、チャネル領域６Ｂからの延在部６Ｄは後述するようにコンタクトホール７Ｃを介して前段の走査信号線８Ａに電気的に接続される。
【００６５】
図１０（Ａ）（Ｂ）はそれぞれ、図９（Ｂ）にて示した単結晶シリコン層６上に、ゲート絶縁膜７、ゲート電極８、絶縁膜１０、ソース・ドレイン電極１１、画素電極１４を形成した平面図を示している。
【００６６】
図１０（Ａ）において、左下がりの斜線の施された配線層は第１の導電膜を示す。また、右下がりの密な斜線の施された配線層は第２の導電膜を示す。点線は画素電極１４の端部を示す。
【００６７】
第１の導電膜により形成されるのは、走査信号線とトランジスタ素子のチャネル領域６Ｂから延在された延在部６Ｄとコンタクトホール７Ｃにより接続される配線である。図の左右方向に平行に配置される第１の導電膜は走査信号線８Ａを示す。走査信号線８Ａが絶縁膜７を介してチャネル領域６Ｂと重なる部分がゲート電極となり、ソース・ドレイン・チャネル及びゲート絶縁膜・ゲート電極により薄膜トランジスタ（ＴＦＴ）が構成される。また、走査信号線８Ａの上方には絶縁膜１０を介してソース電極１１Ａが形成される。ソース電極１１Ａは、絶縁膜７及び絶縁膜１０に形成されたコンタクトホール７Ａを介してソース領域６Ａと接続されるものであり、画像信号線Ｙとなる。また、ドレイン領域６Ｃは、絶縁膜７及び絶縁膜１０に形成されたコンタクトホール７Ｂを介して画素電極１４と接続される。さらに、容量電極部６Ｅは隣接する画素の走査信号線８Ａの下方まで延在され、絶縁膜７を介して重なることにより保持容量を構成する。
【００６８】
本発明の特徴であるチャネル領域６Ｂを延在した延在部６Ｄは、前段の走査信号線８Ａ（Ｘn-1）から分岐され走査信号線と同一層の配線８Ｂと、絶縁膜７に形成したコンタクトホール７Ｃを介して接続する。配線８Ｂは画像信号線１１Ａに沿って延在され、さらに後段の走査信号線８Ａ（Ｘn）に沿って延在され、後段の画素のトランジスタ近傍に配置されるコンタクトホール７Ｃにて後段画素のトランジスタのチャネルから延在された延在部６Ｄと接続される。
【００６９】
これにより、チャネル領域に蓄積された余剰キャリアを、延在部６Ｄ、配線８Ｂ、前段の走査信号線８Ａ（Ｘｎ）の経路で引き抜くことにより、基板浮遊効果を抑制することができる。走査信号線８Ａは順次走査され、選択期間には選択電位が、非選択期間には非選択電位が印加されるので、前段の走査信号線８Ａ（Ｘn-1）が選択された後、次段の走査信号線８Ａ（Ｘn）が選択期間となると前段の走査信号線８Ａ（Ｘn-1）は次のフレームまで非選択状態に移行する。従って、非選択期間に既に移行して走査信号線の電位が非選択電位に安定している前段の走査信号線８Ａ（Ｘn-1）に、選択された段の走査信号線８Ａ（Ｘn）に接続され導通されたトランジスタのチャネルから余剰キャリアを逃がすようにすればよい。なお、非選択電位は、通常、画像信号線１１Ａを介して伝送されてトランジスタを介して画素電極に印加される画像信号の最低電位と等しいか、それより低い電位に設定されているので、余剰キャリアを非選択電位状態にある前段の走査信号線に引き抜くことができる。
【００７０】
なお、配線８Ｂは走査信号線８Ａを分岐して走査信号線と同一層で形成される。走査信号線８Ａは、シリサイド構造とすることにより抵抗値を下げて延在部６Ｄよりも比抵抗を小さくできるので、延在部６Ｄを長く配線せず、走査信号線８Ａの導電層を分岐させて配線し、チャネル領域６Ｂから走査信号線８Ａまでの総抵抗を低減することができる。また、分岐した配線８Ｂは、画像信号線１１Ａと併走させることによりその下の遮光層４と平面的に重ねて、まとめて遮光することができる。画像信号線１１Ａと配線８Ｂは層が異なるので、２つの配線を重ねて配置すれば、遮光領域は少なくして開口率を向上できる。また、配線８Ｂは走査信号線８Ａとも併走させることによりその下の遮光層４と平面的に重ねて、まとめて遮光することができる。
【００７１】
次に図１０（Ｂ）は、図１０（Ａ）とは異なる実施形態を示す図である。図１０（Ｂ）は、図９（Ａ）と図９（Ｂ）までの構成は、図１０（Ａ）と同じである。さらに、単結晶シリコン層６上に、ゲート絶縁膜７、ゲート電極８、絶縁膜１０、ソース・ドレイン電極１１、画素電極１４を形成するパターン形状や構造も図１０（Ａ）と同じである。異なる構成は、薄膜トランジスタ素子のチャネル領域６Ｂから延在した延在部６Ｄに、コンタクトホール７Ｃを介して接続する配線を、走査信号線８Ａから分岐した配線８Ｂではなく、その上層の画像信号線（及びソース電極）１１Ａと同一層の第２の導電膜により形成した配線１１Ｃに置き換えて構成したことにある。配線１１Ｃは、前段の走査信号線８Ａ（Ｘn-1）と絶縁膜１０に設けたコンタクトホール１０Ａを介して接続され、延在部６Ｄとコンタクトホール７Ｃを介して接続される。チャネル領域に蓄積された余剰キャリアを、延在部６Ｄ、配線１１Ｃ、前段の走査信号線８Ａ（Ｘｎ）の経路で引き抜くことにより、基板浮遊効果を抑制することができる。従って、画像信号線１１Ａ及び配線１１Ｃはアルミニウム等からなる低抵抗の導電層であるので、チャネル領域６Ｂから前段の走査信号線８Ａ（Ｘｎ）までの総抵抗値を小さくして、チャネルの余剰キャリアを引き抜き易くすることができる。
【００７２】
なお、配線１１Ｃは、画像信号線１１Ａと併走させることによりその下の遮光層４と平面的に重ねて、まとめて遮光することができる。配線１１Ｃは走査信号線８Ａとも併走させることによりその下の遮光層４と平面的に重ねて、まとめて遮光することができる。
【００７３】
次に、図１１に、本実施形態による液晶パネル用基板と対向基板を液晶層を介在させて構成した液晶パネルの等価回路図を示す。特に、図１１は図１０の平面構成に基づく等価回路図である。
【００７４】
アクティブマトリクス型液晶表示装置における液晶パネルは、画像信号線１１Ａ（Ｙn-1，Ｙn）と走査信号線８Ａ（Ｘn-2，Ｘn-1，Ｘn）とがマトリクス平面上に配設され、この平面上の交差点近傍には薄膜トランジスタ素子がそれぞれ配置される。トランジスタのソース６Ａは画像信号線８Ａに接続され、ゲート電極は走査信号線８Ａに接続されており、ドレイン６Ｃは画素電極１４と容量電極６Ｅに接続される。画素電極１４は、対向基板内面に配置された対向電極３３と液晶層を挟んで対向し、両電極間の液晶を極性反転駆動する。対向電極３３には極性反転駆動の基準電位となる共通電位ＶLCが印加され、画素電極１４と対向電極３３とは液晶層を誘電体とする液晶容量ＣLCを構成する。また、容量電極６Ｅは、後段の走査信号線８Ａ（Ｘn）との間に保持容量（蓄積容量）Ｃsを構成する。すなわち、一画素は、トランジスタとそれに接続された液晶容量と保持容量により構成される。
【００７５】
トランジスタのチャネル領域６Ｂは、このトランジスタを駆動する走査信号線に対して前段となる走査信号線に電気的に接続される。すなわち、走査信号線８Ａ（Ｘn）にゲートが接続されたトランジスタは、その前段の走査信号線８Ａ（Ｘn-1）に電気的に接続される。このように各トランジスタのチャネル領域は隣接した前段の走査信号線（ゲート電極）に電気的に接続され、チャネル領域から蓄積された余剰キャリアを走査信号線に引き抜くことにより基板浮遊効果を抑制している。
【００７６】
次に、図１２の駆動タイミングチャートに基づいて液晶パネルの駆動とトランジスタのチャネル領域からの余剰キャリアの引き抜きについて説明する。
【００７７】
ＶGは走査信号線８Ａ（Ｘn-1）に印加される走査信号波形である。走査信号は垂直走査期間毎に到来する選択期間Ｔ1に選択電位ＶG1となって、本実施形態のＮチャネル型ＴＦＴをオンさせる。その後、非選択期間Ｔ2となって低電位の非選択電位ＶG2となり、ＴＦＴをオフさせる。なお、順次駆動であるので、選択期間Ｔ1の直後から次段の走査信号線８Ａ（Ｘn）に選択電位が印加され、これが順次繰り返される。
【００７８】
ＶIDは画像信号線１１Ａに印加される画像信号の電位波形である。Ｖcは画像信号ＶIDの中心電位を示す。画像信号ＶIDは、垂直走査期間（フレーム又はフィールド）毎に中心電位Ｖcに対して極性を反転させた電位波形となる。Ｖpは画像信号線１１Ａにおける画像信号ＶIDが、本実施形態のＮチャネル型薄膜トランジスタを介して画素電極１４に印加されてなる画素電極電位である。ＶLCは対向電極３３に印加される共通電位である。共通電位ＶLCは、画素電極電位Ｖpの極性反転する電位波形がほぼ正負で対称となるような電位に設定されることにより、液晶層に印加される電圧が一方の極性に偏らないようにして交流駆動することにより、液晶の劣化を防止している。
【００７９】
なお、ΔＶは、Ｎチャネル型ＴＦＴの寄生容量に基づく画素電極電位Ｖpの電圧劣化分を示している。選択期間Ｔ1の終了時には、Ｎチャネル型ＴＦＴのチャネル領域６Ｂには電荷が蓄積し、ドレイン領域６Ｃとゲート電極（走査信号線）８との間の寄生容量に電荷が蓄積する。この電荷は、非選択期間Ｔ2になってゲート電極が非選択電位に下がることにより、ドレイン側に流れて画素電極１４に印加され、選択期間Ｔ1中に画像信号線１１Ａと同等レベルまで充電していた画素電極電位ＶpをΔＶだけ降下させ、液晶層への印加電圧を下げてしまう。従って、ＶLCをずらして画素電極電位Ｖpが正負対称の波形となるようにしている。しかし、せっかく書き込んだ電圧を十分に活かせておらず、且つＶLCの調整は難しいので、ΔＶをできるだけ小さくすることが表示品質を向上するためには望ましく、そのためには、余剰キャリアを少なくしなければならない。従って、本発明では、チャネル領域から余剰キャリアを引き抜いている。特に、本発明のように、ＴＦＴが電荷移動度が高い単結晶シリコンのチャネル領域の場合は、ＴＦＴをオフにした時に余剰キャリアが残り易いので、本発明の構成を採用することにより、表示品質をも向上させることができる。
【００８０】
本実施形態においてはＮチャネル型ＴＦＴであるため、チャネル領域６Ｂに蓄積する電荷は、画像信号VIDがチャネル領域を伝達されることによって発生した電子（負電荷）である。チャネル領域６Ｂに電気的に接続されるのは、既に選択期間Ｔ1が終了して非選択期間Ｔ2となり非選択電位ＶG2となっている前段の走査信号線８Ａである。非選択電位ＶG2は、画像信号ＶIDの最低電位よりも低い電位であるので、チャネル領域６Ｂに蓄積した電荷は、前段側の走査信号線８Ａへと流れることになる。従って、非選択電位ＶG2は、少なくとも画像信号ＶIDの電位以下であることが必要である。
【００８１】
なお、チャネル領域が走査信号線に接続されることにより画素に書き込んだ画像データを消去するようなリセット作用も存在する。Ｘn番目の走査信号線８Ａにゲートが接続されたトランジスタは、Ｘn番目の走査信号線に隣接したＸn-1番目の走査信号線８Ａに電気的に接続される。トランジスタがＮチャネルの場合には、Ｘn-1番目の走査信号線に高電位の選択電位が供給された際、Ｘn番目の走査信号線に接続されたトランジスタのチャネル領域（Ｐ型）６Ｂはそれに接合するドレイン領域（Ｎ型）６Ｃより高電位となり、チャネル領域（Ｐ型）とドレイン領域（Ｎ型）の間に形成されたＰ−Ｎ接合部には、順方向バイアスが加えられる。従って、このＰ−Ｎ接合部において電流が流れ、Ｘn番目の画素において前フレームにて液晶容量及び保持容量に蓄積された画像信号の電圧が失われてしまう。しかし、それまで低電位の非選択電位であったＸｎ番目の走査信号線に、その直後に、高電位の選択電位が供給され、このトランジスタが導通して画像信号が液晶容量及び保持容量に書き込まれる。走査信号線のフレーム周波数を６０Ｈｚとすると、画像信号の電圧が失われてから、再び電圧が書き込まれるまでに、僅か１０〜２０ｍｓｅｃしか要さず、人の目にはデータが失われても見分けがつかない仕組みになっている。
【００８２】
なお、以上の第１の実施形態及び後述する以降の各実施形態において、トランジスタのソースとドレインの呼称は入れ替えることができる。すなわち、ドレインが画像信号線に接続され、ソースが画素電極１４及び容量電極６Ｅに接続されてもよい。
【００８３】
また、図９及び図１０、図１１においては、各画素の保持容量Ｃsは、容量電極部６Ｅと後段の走査信号線８Ａとを絶縁膜を介在させて構成していたが、本発明はこれに限られるものではない。すなわち、保持容量Ｃsは、容量電極部６Ｅと前段の走査信号線８Ａとの絶縁膜を介した対向により構成してもよい。図１３は保持容量Ｃsを前段の走査信号線８Ａとの間に形成した液晶パネルの画素の等価回路例を示す図である。図１１と図１３の相違は、保持容量Ｃsの他方の電極が、後段の走査信号線（図１１）であるか、前段の走査信号線（図１３）であるかの違いだけであり、本発明の作用効果は、図１３のような保持容量Ｃsを前段の走査信号線とで形成した場合でも同様に得ることができる。
【００８４】
さらに、容量線を新たに配置し、容量線又はこれに接続された電極と容量電極部６Ｅとを絶縁膜を介して対向させ、それにより保持容量を構成してもよい。図１４は保持容量Ｃsを容量線８Ｃとの間に形成した液晶パネルの画素の等価回路例を示す図である。図１１と図１４の相違は、保持容量Ｃsの他方の電極が、後段の走査信号線（図１１）であるか、容量線（図１４）であるかの違いだけであり、本発明の作用効果は、図１４のような保持容量Ｃsを容量線８Ｃとで形成した場合でも同様に得ることができる。なお、容量線８Ｃには、図１２におけるＶLCの電位が印加される。
【００８５】
なお、各実施形態において、チャネル領域に接続する前段の走査信号線は、実施形態においては直前の前段の走査信号線（例えば、Ｘnに対してＸn-1）であるが、２つ前の前段側の走査信号線（例えば、Ｘnに対してＸn-2）でも構わないし、３つ前の前段側の走査信号線（例えば、Ｘnに対してＸn-3）でも構わない。いずれにしても、前段側の走査信号線であれば同様の作用効果を得ることができるが、より隣接する側、特には一つ前段の走査信号線が好ましい。
【００８６】
また、各実施形態では、Ｎチャネル型トランジスタを用いて説明しているが、Ｐチャネル型トランジスタに置換しても、Ｎチャネル型ＴＦＴの場合と全く同一の構造・パターンとなり、同様の作用効果を得ることができる。但し、図１２の各種信号電位は、高低が全く逆になり、図の上側が低電位、下側が高電位となる。従って、走査信号線８Ａに印加される非選択電位ＶG2は、画像信号ＶIDの最高電位以上にすることにより、Ｐチャネル型トランジスタのチャネル領域６Ｂに蓄積した正孔（正電荷）の余剰キャリアを前段の走査信号線８Ａに引き抜くことができる。
【００８７】
（第２の実施形態）
次に、本発明を適用した電気光学装置の一例である液晶パネル用基板において、各画素のトランジスタのチャネル領域を各画素に設けられる保持容量（蓄積容量）の他方の電極（容量線の電極）に電気的に接続した実施形態を説明する。また、本実施形態では容量線を配置するので、第１の実施形態のように走査信号線を用いて保持容量を構成するのではなく、この容量線を用いて保持容量を構成する。
【００８８】
なお、本実施形態においては、断面図は第１の実施形態と基本的に同じであるので、説明を省略する。また、本実施形態における第１の実施形態と同じ符号は、特段説明しない限りは同じものを意味する。
【００８９】
図１５及び図１６は、本実施形態の構成を具体的にした画素部の平面図を示すものである。図１７はトランジスタのチャネル領域６Ｂを保持容量Ｃsの他方の電極と電気的に接続して容量線にチャネル領域の余剰キャリアを引き抜くと共に、保持容量Ｃsを容量線の電極と容量電極部６Ｅとで形成した場合の等価回路を示す図である。図１５（Ａ）は図９（Ａ）に対応する図、図１５（Ｂ）は図９（Ｂ）に対応する図、図１６（Ａ）は図１０（Ａ）に対応する図、図１６（Ｂ）は図１０（Ｂ）に対応する図、図１７は図１１に対応する図である。それぞれ同じ符号は同じものを指している。
【００９０】
容量線は図１６（Ａ）（Ｂ）及び図１７において８Ｃで示される第１の導電膜８により形成された導電配線である。この容量線８Ｃは走査信号線８Ａと並行に配置される同一層の導電配線である。図１６（Ａ）においては、容量線８Ｃは分岐して電極配線８Ｂとして延在され、単結晶シリコン層６の容量電極部６Ｅと第２の絶縁膜を挟んで重なり、その部分で保持容量Ｃsを形成している。図１６（Ｂ）においては、容量線８Ｃは分岐せずに、画像信号線１１Ａと同一層の第２の導電膜１１により形成される導電配線１１Ｃと、第３の絶縁膜１０に形成されたコンタクトホール１０Ｂを介して接続される。容量線８Ｃに繋がった導電配線１１Ｃは延在されて、単結晶シリコン層６の容量電極部６Ｅと第２の絶縁膜７又は第３の絶縁膜１０を挟んで重なり、その部分で保持容量Ｃsを形成している。なお、図１６（Ｂ）の構成において、保持容量Ｃsを形成する場合、第２及び第３の絶縁膜を誘電体とするのでは容量が十分に形成できないので、保持容量の形成部においては一方の絶縁膜が除去されて、残された方の絶縁膜を誘電体とすることが好ましい。
【００９１】
さらに、図１６（Ａ）の構成では、容量線８Ｃは、そこから分岐された導電配線８Ｂの先端部において、第２の絶縁膜７に形成されたコンタクトホール７Ｂを介して、トランジスタのチャネル領域６Ｂとなる単結晶シリコン層（半導体層）が延在された延在部６Ｄと電気的に接続される。従って、トランジスタのチャネル領域６Ｂに蓄積された余剰キャリアは、延在部６Ｄと容量線から分岐された導電配線８Ｂを介して容量線８Ｃに引き抜かれる。また、図１６（Ｂ）の構成では、容量線８Ｃは、その上層の導電配線１１Ｃにコンタクトホール１０Ｂを介して接続され、その導電配線１１Ｃの先端部において、第２の絶縁膜７又は第３の絶縁膜に形成されたコンタクトホール７Ｂを介して、トランジスタのチャネル領域６Ｂとなる単結晶シリコン層（半導体層）が延在された延在部６Ｄと電気的に接続される。従って、トランジスタのチャネル領域６Ｂに蓄積された余剰キャリアは、延在部６Ｄと導電配線１１Ｃを介して容量線８Ｃに引き抜かれる。
【００９２】
本実施形態においては、容量線８Ｃの電位は、チャネル領域からキャリアを引き抜くために、第１の実施形態で説明した図１２の非選択電位ＶG2と同じにしている。すなわち、トランジスタがＮチャネル型ＴＦＴの場合は、図１２に図示するように、画像信号ＶIDの最低電位以下の低い電位が容量線８Ｃに印加され、トランジスタがＰチャネル型ＴＦＴの場合には、先に説明したのと同様に、画像信号ＶIDの最高電位以上の高い電位が容量線８Ｃに印加される。
【００９３】
以上のように、本実施形態においても、第1の実施形態と同様な作用効果により、トランジスタのチャネル領域に蓄積された余剰キャリアを容量線に引き抜くことができるので、基板浮遊効果を抑制することができる。なお、本実施の形態では、キャリアを引き抜く先の容量線８Ｃは、常に電位が固定されているので、キャリアを安定して引き抜くことが可能となる。
【００９４】
（第３の実施形態）
図２は本発明を適用した電気光学装置用基板の一例の液晶パネル用基板の画素部を示す第３の実施形態の断面図を示す。この実施形態は、第１の実施形態及び第２の実施形態の画素部の断面図を変形した例であり、第１の実施形態及び第２の実施形態と異なる箇所以外は、第１の実施形態及び第２の実施形態と同様の構成とする。すなわち、本実施形態及び以降の各実施形態において、第１の実施形態及び第２の実施形態と同じ符号は同一の構成を意味する。
【００９５】
本実施形態においては、画素電極１４Ｂには鏡面反射電極を用いた。反射電極の反射率は、下方の第３の絶縁膜１０の表面状態により大幅に変動する。この反射率の変動を防止するため、第３の絶縁膜１０の表面を基板全体にわたりグローバルに研磨して平坦化した。平坦化の手法は、ＣＭＰ（化学的機械研磨）法を用いた。第３の絶縁膜１０をＣＭＰ（化学的機械研磨）法により平坦化し、この平坦化された第３の絶縁膜１０の上方に反射電極となる画素電極１４Ｂを形成した。画素電極にはアルミニウムを低温スパッタ法により形成した。以上のプロセスにより、９０％以上の高反射率を有する画素電極１３を形成することができた。また、画素電極１４は第２の導電膜１１Ａと同じ工程で形成しても良い。この場合、工程プロセスの簡略化の点から非常に有効である。
【００９６】
（第４の実施形態）
図３は本発明を適用した電気光学装置用基板の一例の液晶パネル用基板の画素部を示す第４の実施形態の断面図を示す。この実施形態は、第１の実施形態及び第２の実施形態の画素部の断面図を変形した例であり、第１の実施形態及び第２の実施形態と異なる箇所以外は、第１の実施形態及び第２の実施形態と同様の構成とする。
【００９７】
本実施形態は、第３の実施形態と同様な構成を採用しているが、異なる点は画素電極を反射電極としている点にある。本実施形態のように、画素電極１４Ｂを反射電極とし、反射電極１４Ｂとソース電極１１Ａの間隙部を非常に少なくすると、上記の導電膜１４は遮光膜としても機能する。このため、特にトランジスタの光リークを防止するための遮光層４を形成しなくても良い。この場合、工程プロセスの簡略化の点から、非常に有効である。
【００９８】
（第５の実施形態）
図４は本発明を適用した電気光学装置用基板の一例の液晶パネル用基板の画素部を示す第５の実施形態の断面図である。この実施形態は、第１の実施形態及び第２の実施形態の画素部の断面図を変形した例であり、第１の実施形態及び第２の実施形態と異なる箇所以外は、第１の実施形態及び第２の実施形態と同様の構成とする。
【００９９】
本実施形態では、ドレイン領域６Ｃには、シリコン酸化膜のような第３の絶縁膜１０を介して第２の導電膜１１Ｂが接続されており、この第２の導電膜１１Ｂには、シリコン酸化膜のような第４の絶縁膜１２を介して画素電極１４Ａが接続されている。画素電極には、ＩＴＯ（Indium Tin Oxide）のような透明導電膜を用いた。この実施形態においては、第３の絶縁膜１０と第４の絶縁膜１２をそれぞれ別途にエッチングを行って、それぞれ別々にコンタクトホールを形成している。第３の絶縁膜１０と第４の絶縁膜１２が、例えば窒化シリコンＳｉＮと二酸化シリコンＳｉＯ_２や酸化タンタルＴａＯｘと二酸化シリコンＳｉＯ_２のような異なる膜で構成された場合、同一のエッチングガスあるいはエッチャントでエッチングを行うと、各々の絶縁膜のエッチングレートの違いにより、一方の絶縁膜がサイドエッチングされ易いため、庇状の加工形状になりやすい。一方、各々の絶縁膜に適したエッチングガスあるいはエッチャントでエッチングを行うと、サイドエッチングされないため、良好なエッチング形状を得ることができる。このため、第３の絶縁膜１０と第４の絶縁膜１２が異なる膜で形成された場合において、この実施形態は特に有効である。
【０１００】
（第６の実施形態）
図５は本発明を適用した電気光学装置用基板の一例の液晶パネル用基板の画素部を示す第６の実施形態の断面図である。この実施形態は、第１の実施形態及び第２の実施形態の画素部の断面図を変形した例であり、第１の実施形態及び第２の実施形態と異なる箇所以外は、第１の実施形態及び第２の実施形態と同様の構成とする。
【０１０１】
本実施形態では、第５の実施形態と同様な構成を採用しているが、異なる点は、画素電極と反射電極とし、ドレイン領域６Ｃと反射電極である画素電極１４Ｂを、接続プラグ１３により電気的に接続しているところにある。接続プラグ１３の材料にはタングステン等の高融点金属を用いた。また、画素電極１４Ｂには低温スパッタによるアルミニウムを用いた。このとき、第２の導電膜１１Ａは鏡面電極である必要はなく、例えば窒化チタンのような反射防止膜を表面に有するアルミニウムを、高温スパッタにより形成できるため、ソースドレイン電極の抵抗低減，信頼性確保の点において、非常に有効である。
【０１０２】
（第７の実施形態）
図６は本発明を適用した電気光学装置用基板の一例の液晶パネル用基板の画素部を示す第７の実施形態の断面図である。この実施形態は、第１の実施形態及び第２の実施形態の画素部の断面図を変形した例であり、第１の実施形態及び第２の実施形態と異なる箇所以外は、第１の実施形態及び第２の実施形態と同様の構成とする。
【０１０３】
本実施形態では、ドレイン領域６Ｃと第２の導電膜１１Ｂを介して画素電極１４Ｂを形成している。第５の実施形態と同様に、本実施形態では、ドレイン領域６Ｃには、シリコン酸化膜のような第３の絶縁膜１０を介して第２の導電膜１１Ｂが接続されており、この第２の導電膜１１Ｂには、シリコン酸化膜のような第４の絶縁膜１２を介して画素電極１４Ｂが接続されている。画素電極には、低温スパッタによるアルミニウムを用いて反射電極とした。この実施形態においては、第５の実施形態と同様に、第３の絶縁膜１０と第４の絶縁膜１２のそれぞれに適したエッチングガスあるいはエッチャントでエッチングを行うことができ、サイドエッチングされないため、良好なエッチング形状を得ることができる。このため、第３の絶縁膜１０と第４の絶縁膜１２が異なる膜で形成された場合において、この実施形態は特に有効である。
【０１０４】
（第８の実施形態）
図７は本発明を適用した電気光学装置用基板の一例の液晶パネル用基板の画素部を示す第８の実施形態の断面図である。この実施形態は、第１の実施形態及び第２の実施形態の画素部の断面図を変形した例であり、第１の実施形態及び第２の実施形態と異なる箇所以外は、第１の実施形態及び第２の実施形態と同様の構成とする。
【０１０５】
本実施形態は、第６の実施形態と同様な構成を採用しているが、異なる点は遮光層４を形成していない点にある。本実施形態のように、画素電極１４Ｂが反射電極の場合、第２の導電膜１１Ａの間隙部は非常に少なく、特にトランジスタの光リークを防止するための遮光層４を形成する必要はない。本実施形態は、工程プロセスの簡略化という点において、非常に有効である。
【０１０６】
（第９の実施形態）
図８は本発明を適用した電気光学装置用基板の一例の液晶パネル用基板の画素部を示す第９の実施形態の断面図である。この実施形態は、第１の実施形態及び第２の実施形態の画素部の断面図を変形した例であり、第１の実施形態及び第２の実施形態と異なる箇所以外は、第１の実施形態及び第２の実施形態と同様の構成とする。
【０１０７】
本実施形態は、第７の実施形態と同様な構成であるが、異なる点は、画素電極を反射電極とし、遮光層を無くした点にある。本実施形態のように、画素電極１４Ｂが反射電極の場合、第２の導電膜１１Ａの間隙部は非常に少なく、前記導電膜は、遮光膜としても機能する。このため、特にトランジスタの光リークを防止するための遮光層４を形成する必要はない。本実施形態は、工程プロセスの簡略化という点において、非常に有効である。また実施形態４および６と同様に、第３の絶縁膜１０と第４の絶縁膜１２のそれぞれに適したエッチングガスあるいはエッチャントでエッチングを行うことができ、サイドエッチングされないため、良好なエッチング形状を得ることができる。このため、第３の絶縁膜１０と第４の絶縁膜１２が異なる膜で形成された場合において、この実施形態は特に有効である。
【０１０８】
（本発明の液晶パネルの実施形態）
本発明の電気光学装置用基板を用いて作成された電気光学装置の一例である液晶パネルの構成を、図面を用いて説明する。
【０１０９】
図１８は上記第１〜第９の実施形態を適用した液晶パネル用基板の全体の平面図を示す。図１８に示されているように、この実施形態においては、基板の周縁部に設けられている周辺回路２１、２２、２３、２４に光が入射するのを防止する遮光膜（図中の点線で挟まれた領域）２５が設けられている。周辺回路は、画素電極がマトリックス状に配置された画素領域２０の周辺に設けられ、画像信号線１１Ａに画像データに応じた画像信号を供給するデータ線駆動回路２１や走査信号線８Ａを順番に走査する走査信号線駆動回路２２、パッド領域２６を介して外部から入力される画像データを取り込む入力回路２３、これらの回路を制御するタイミング制御回路２４等の回路であり、これらの回路は画素に形成されるトランジスタ素子と同様の工程により基板に製造された素子とこれに抵抗や容量などの負荷素子を組み合わせることで構成される。
【０１１０】
この実施形態においては、遮光膜２５は、図１〜８に示されている第２の導電膜１１或いは第３の導電膜１４Ｂと同一工程で形成され、電源電圧や画像信号の中心電位あるいは共通電位ＶLC等の所定電位が印加されるように構成されている。遮光膜２５に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。２６は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。
【０１１１】
図１９は本発明の液晶パネル用基板３１を適用した液晶パネルの断面構成を示す。図１９に示すように、本発明の液晶パネル用基板３１は、必要に応じてその裏面にガラスもしくはセラミック等からなる補強基板３２が接着剤により接着されている。これとともに、その表面側には、共通電位ＶLCが印加される透明導電膜（ＩＴＯ）からなる対向電極（共通電極ともいう）３３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲をシール材３６で封止された間隙内に、周知のＴＮ（Twisted Nematic）型液晶、電圧無印加状態で液晶分子がほぼ垂直配向された垂直配向（Homeotropic）型液晶、電圧無印加状態で液晶分子がねじれずにほぼ水平配向された水平配向（Homogeneous）型液晶、強誘電型液晶あるいは高分子分散型液晶等の液晶３７などが充填されて液晶パネル３０として構成されている。なお、外部から信号を入力したり、パッド領域２６は前記シール材９３６の外側に来るようにシール材を設ける位置が設定されている。
【０１１２】
周辺回路上の遮光膜２５は、液晶３７を介在して対向電極３３と対向されるように構成されている。そして、遮光膜２５に共通電位ＶLCを印加すれば、対向電極３３には共通電位ＶLCが印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、垂直配向型液晶や水平配向型液晶であれば常に垂直配向や水平配向された状態に液晶分子が保たれる。
【０１１３】
この実施形態においては、半導体基板からなる前記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる支持基板が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３１に支持基板３２を接合させてから対向基板との貼り合わせを行うようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。
【０１１４】
（本発明の液晶パネルをライトバルブに用いた投射型表示装置の説明）
図２０及び図２１は、本発明の電気光学装置の一例である液晶パネルをライトバルブに用いた投射型表示装置の光学構成を示す図である。
【０１１５】
図２０は、透明導電膜を画素電極とする本発明の液晶パネルを用いた投射型表示装置の要部を示す概略構成図である。図中、４１０は光源、４１３，４１４はダイクロイックミラー、４１５，４１６，４１７は反射ミラー、４１８，４１９，４２０はリレーレンズ、４２２，４２３，４２４は液晶ライトバルブ、４２５はクロスダイクロイックプリズム、４２６は投射レンズを示す。青色光・緑色光反射のダイクロイックミラー４１３は、光源４１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー４１７で反射されて、赤色光用液晶ライトバルブ４２２に入射される。一方、ダイクロイックミラー４１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー４１４によって反射され、緑色光用液晶ライトバルブ４２３に入射される。一方、青色光は第２のダイクロイックミラー４１４も透過する。青色光に対しては、入射レンズ４１８、リレーレンズ４１９、出射レンズ４２０を含むリレーレンズ系からなる導光手段４２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ４２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム４２５に入射され、各色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ４２６によってスクリーン４２７上に投射され、画像が拡大されて表示される。
【０１１６】
図２１は、反射電極を画素電極とする本発明の液晶パネルを用いた投射型表示装置の要部の概略構成図である。光源１１０、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光光束をＳ偏光光束反射面２０１により反射させる偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー４１２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ３００Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ３００Ｇ、３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂにて変調された光をダイクロイックミラー４１２，４１３，偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投射する投射レンズからなる投射光学系５００から構成されている。上記３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂには、それぞれ前述の液晶パネルが用いられている。
【０１１７】
いずれの投射型表示装置の構成例においても、液晶パネルの各画素には、トランジスタのチャネルの余剰キャリアを抜くことのできる保護構造を有しているため、高性能で高耐圧のアクティブマトリクス型液晶パネルを用いて表示することができる。
【０１１８】
（本発明の液晶パネルを表示装置に用いた電子機器の説明）
図２２は、本発明の電気光学装置の一例である液晶パネルを表示装置に用いた電子機器の概観図を示す。図２２（Ａ）は、携帯電話１０００の表示部１００１に本発明の液晶パネルを用いた例を示す。図２２（Ｂ）は、腕時計型の機器１１００の表示部１１０１に本発明の液晶パネルを用いた例を示す。図２２（Ｃ）は、コンピュータ１２００の表示部１２０６に本発明の液晶パネルを用いた例を示す。１２０４は本体、１２０２はキーボード等の入力部を示す。
【０１１９】
いずれの電子機器の構成例においても、液晶パネルの各画素には、トランジスタのチャネルの余剰キャリアを抜くことのできる保護構造を有しているため、高性能で高耐圧のアクティブマトリクス型液晶パネルを用いて表示することができる。
【０１２０】
（本発明の変形例）
以上に説明した本実施形態の電気光学装置は、これに限定されるものではなく、本発明の趣旨を変えない範囲で種々に変更することができる。
【０１２１】
例えば、画素のスイッチングトランジスタとしては、相補型の薄膜トランジスタを用いてもよい。それぞれのトランジスタのチャネル領域からは、以上に説明した実施形態を採用することにより余剰キャリアを引き抜くことができる。
【０１２２】
また、単結晶シリコン層をソース・ドレイン・チャネルとするＭＯＳＦＥＴ（ＴＦＴ）を前提として説明したが、多結晶シリコン層或いは非晶質シリコン層をソース・ドレイン・チャネルとする薄膜トランジスタにおいて、チャネルの余剰キャリアの問題がある場合にも、本発明を適用することができるので、半導体層は単結晶シリコンに限られるものではない。
【０１２３】
また、液晶パネルを前提に実施形態を説明したが、液晶パネル以外でもよい。例えば、発光ポリマーを用いたエレクトロルミネッセンス（ＥＬ）や、プラズマディスプレイ（ＰＤＯ）や、電界放出素子（ＦＥＤ）等の自発光素子の各画素をスイッチングするトランジスタにおいて、本発明を適用することもできる。さらに、マイクロミラーデバイス（ＤＭＤ）等のように各画素のミラーの角度を変更するようなミラーデバイスにおいて、画素のトランジスタに本発明を適用するこもできる。
【０１２４】
【発明の効果】
このように本発明による電気光学装置用基板は、画素電極に接続されるトランジスタのチャネル領域となる半導体層から余剰キャリアを走査信号線に引き抜くことにより、基板浮遊効果を抑制することができ、それにより余剰キャリアによるトランジスタの耐圧劣化を抑え、信頼性を向上することができる。このため、本発明の電気光学装置用基板を用いれば、良好なトランジスタ特性を有するデバイスを作成することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における液晶パネル用基板の断面図。
【図２】本発明の第３の実施形態における液晶パネル用基板の断面図。
【図３】本発明の第４の実施形態における液晶パネル用基板の断面図。
【図４】本発明の第５の実施形態における液晶パネル用基板の断面図。
【図５】本発明の第６の実施形態における液晶パネル用基板の断面図。
【図６】本発明の第７の実施形態における液晶パネル用基板の断面図。
【図７】本発明の第８の実施形態における液晶パネル用基板の断面図。
【図８】本発明の第９の実施形態における液晶パネル用基板の断面図。
【図９】本発明の第１の実施形態における液晶パネル用基板の平面図。
【図１０】本発明の第１の実施形態における液晶パネル用基板の平面図。
【図１１】本発明の第１の実施形態における液晶パネルの等価回路図。
【図１２】本発明における液晶パネルの駆動波形図。
【図１３】本発明の第１の実施形態における液晶パネルの等価回路図。
【図１４】本発明の第１の実施形態における液晶パネルの等価回路図。
【図１５】本発明の第２の実施形態における液晶パネル用基板の平面図。
【図１６】本発明の第２の実施形態における液晶パネル用基板の平面図。
【図１７】本発明の第２の実施形態における液晶パネルの等価回路図。
【図１８】本発明による液晶パネル用基板の平面図。
【図１９】本発明による液晶パネルの断面図。
【図２０】本発明による投射型表示装置の光学構成図。
【図２１】本発明による投射型表示装置の光学構成図。
【図２２】本発明による電子機器の概観図。
【符号の説明】
３ 支持基板
４ 遮光膜
５ 第１の絶縁膜
６Ａ ソース（またはドレイン）領域
６Ｂ チャネル領域
６Ｃ ドレイン（またはソース）領域
７ 第２の絶縁膜
８ 第１の導電膜（ゲート電極８，分岐中継配線８Ｂ）
１０第３の絶縁膜
１１Ａ 第２の導電膜（ソースまたはドレイン電極）
１１Ｂ 第２の導電膜（ドレインまたはソース電極）
１２ 第４の絶縁膜
１３ 接続プラグ
１４ 画素電極
１４Ａ 画素電極（透明電極）
１４Ｂ 画素電極（反射電極）
１５ 開口部
２０ 画素領域
２１ データ線駆動回路
２２ 走査信号線駆動回路
２３ 入力回路
２４ タイミング制御回路
２５ 遮光膜
２６ パッド領域
３０ 液晶パネル
３１ 液晶パネル用基板
３２ 補強基板
３３ 対向電極
３５ 入射側のガラス基板
３６ シール材
３７ 液晶

Claims (51)

1. 基板上にマトリクス状に形成される複数の画素領域の各画素領域毎にトランジスタが配置される電気光学装置用基板において、
   前記基板上に前記トランジスタのチャネル領域となる半導体層が形成されてなり、該チャネル領域となる半導体層は、当該トランジスタのゲート電極が電気的に接続される走査信号線とは異なる走査信号線と電気的に接続されてなる
   ことを特徴とする電気光学装置用基板。
2. 前記異なる走査信号線は、当該トランジスタのゲート電極が電気的に接続される走査信号線よりも前段側に位置する走査信号線であることを特徴とする請求項１記載の電気光学装置用基板。
3. 前記トランジスタはＮチャネル型トランジスタであって、前記前段側の走査信号線には前記トランジスタに供給される画像信号の電位以下の電位が印加されることを特徴とする請求項２記載の電気光学装置用基板。
4. 前記トランジスタはＰチャネル型トランジスタであって、前記前段側の走査信号線には前記トランジスタに供給される画像信号の電位以上の電位が印加されることを特徴とする請求項２記載の電気光学装置用基板。
5. 前記トランジスタのチャネル領域の半導体層は、当該トランジスタのソース・ドレイン領域を構成する半導体層と互いに異なる導電型とすることを特徴とする請求項１記載の電気光学装置用基板。
6. 前記トランジスタのチャネル領域の半導体層には、当該トランジスタのソース・ドレイン領域を構成する半導体層よりも低い濃度の不純物が導入されてなることを特徴とする請求項５記載の電気光学装置用基板。
7. 前記チャネル領域となる半導体層は延在部を有し、該延在部において当該チャネル領域を有するトランジスタのゲート電極が電気的に接続される走査信号線とは異なる走査信号線に電気的に接続されてなることを特徴とする請求項１に記載の電気光学装置用基板。
8. 前記チャネル領域の半導体層とこれを延在した前記延在部の半導体層は、前記トランジスタのソース・ドレイン領域を構成する半導体層と互いに異なる導電型とすることを特徴とする請求項７に記載の電気光学装置用基板。
9. 前記延在部の半導体層には前記チャネル領域よりも高濃度の不純物が導入されてなることを特徴とする請求項８記載の電気光学装置用基板。
10. 前記トランジスタはＮチャネル型トランジスタであって、前記異なる走査信号線には前記トランジスタに供給される画像信号の電位以下の非選択電位が印加されてなることを特徴とする請求項１記載の電気光学装置用基板。
11. 前記トランジスタはＰチャネル型トランジスタであって、前記異なる走査信号線には前記トランジスタに供給される画像信号の電位以上の非選択電位が印加されてなることを特徴とする請求項１記載の電気光学装置用基板。
12. 前記トランジスタのチャネル領域は単結晶シリコン層からなることを特徴とする請求項１記載の電気光学装置用基板。
13. 前記トランジスタのチャネル領域から、前記異なる走査信号線に電荷が引き抜かれてなることを特徴とする請求項１２記載の電気光学装置用基板。
14. 基板上にマトリクス状に形成される複数の画素領域の各画素領域毎にＮチャネル型トランジスタが配置される電気光学装置用基板において、
    前記基板上に前記Ｎチャネル型トランジスタのチャネル領域となる半導体層が形成されてなり、該チャネル領域となる半導体層は当該トランジスタに供給される画像信号の電位以下の電位が印加された導電層と電気的に接続されてなる
    ことを特徴とする電気光学装置用基板。
15. 前記導電層は、当該チャネル領域を有するトランジスタのゲート電極が電気的に接続される走査信号線よりも前段側に位置する走査信号線であることを特徴とする請求項１４記載の電気光学装置用基板。
16. 前記導電層は、当該チャネル領域を有するトランジスタに一方の電極が電気的に接続される容量の他方の電極とすることを特徴とする請求項１４記載の電気光学装置用基板。
17. 前記チャネル領域の半導体層とこれを延在して前記導電層と電気的に接続するための延在部の半導体層とは、Ｐ型の不純物が導入されてなることを特徴とする請求項１４記載の電気光学装置用基板。
18. 基板上にマトリクス状に形成される複数の画素領域の各画素領域毎にＰチャネル型トランジスタが配置される電気光学装置用基板において、
    前記基板上に前記Ｐチャネル型トランジスタのチャネル領域となる半導体層が形成されてなり、該チャネル領域となる半導体層は当該トランジスタに供給される画像信号の電位以上の電位が印加された導電層と電気的に接続されてなる
    ことを特徴とする電気光学装置用基板。
19. 前記導電層は、当該チャネル領域を有するトランジスタのゲート電極が電気的に接続される走査信号線よりも前段側に位置する走査信号線であることを特徴とする請求項１８記載の電気光学装置用基板。
20. 前記導電層は、当該チャネル領域を有するトランジスタに一方の電極が電気的に接続される容量の他方の電極とすることを特徴とする請求項１８記載の電気光学装置用基板。
21. 前記チャネル領域の半導体層とこれを延在して前記導電層と電気的に接続するための延在部の半導体層とは、Ｎ型の不純物が導入されてなることを特徴とする請求項１８記載の電気光学装置用基板。
22. 基板上にマトリクス状に形成される複数の画素領域の各画素領域毎に、トランジスタと、前記トランジスタソース又はドレインに一方の電極が電気的に接続される容量とが配置される電気光学装置用基板において、
    前記基板上に前記トランジスタのチャネル領域となる半導体層が形成されてなり、該チャネル領域となる半導体層は、前記容量の他方の電極と電気的に接続されてなる
    ことを特徴とする電気光学装置用基板。
23. 前記トランジスタはＮチャネル型トランジスタであって、前記容量の他方の電極には、当該トランジスタに供給される画像信号の電位以下の電位が印加されることを特徴とする請求項２２記載の電気光学装置用基板。
24. 前記トランジスタはＰチャネル型トランジスタであって、前記容量の他方の電極には、当該トランジスタに供給される画像信号の電位以上の電位が印加されることを特徴とする請求項２２記載の電気光学装置用基板。
25. 前記トランジスタのチャネル領域の半導体層は、当該トランジスタのソース・ドレイン領域を構成する半導体層と互いに異なる導電型とすることを特徴とする請求項２２記載の電気光学装置用基板。
26. 前記トランジスタのチャネル領域の半導体層には、当該トランジスタのソース・ドレイン領域を構成する半導体層よりも低い濃度の不純物が導入されてなることを特徴とする請求項２５記載の電気光学装置用基板。
27. 前記チャネル領域となる半導体層は延在部を有し、該延在部において前記容量の他方の電極に電気的に接続されてなることを特徴とする請求項２２に記載の電気光学装置用基板。
28. 前記チャネル領域の半導体層とこれを延在した前記延在部の半導体層は、前記トランジスタのソース・ドレイン領域を構成する半導体層と互いに異なる導電型とすることを特徴とする請求項２７に記載の電気光学装置用基板。
29. 前記延在部の半導体層には前記チャネル領域よりも高濃度の不純物が導入されてなることを特徴とする請求項２８記載の電気光学装置用基板。
30. 前記トランジスタのチャネル領域は単結晶シリコン層からなることを特徴とする請求項２２記載の電気光学装置用基板。
31. 前記トランジスタのチャネル領域に蓄積した電荷が、前記容量の他方の電極に引き抜かれてなることを特徴とする請求項３０記載の電気光学装置用基板。
32. 前記チャネル領域は、前記異なる走査信号線から分岐した配線あるいは前記異なる走査信号線に接続された配線と電気的に接続されてなることを特徴とする請求項１記載の電気光学装置用基板。
33. 前記異なる走査信号線から分岐した配線あるいは前記異なる走査信号線に接続された配線は、一画素の領域内の周辺部に沿って配置されることを特徴とする請求項３２記載の電気光学装置用基板。
34. 前記異なる走査信号線から分岐した配線あるいは前記異なる走査信号線に接続された配線は、前記走査信号線と交差する画像信号線に沿って配置され、且つ前記トランジスタのチャネル領域近傍に配置される前記走査信号線に沿って配置されることを特徴とする請求項３３記載の電気光学装置用基板。
35. 前記異なる走査信号線から分岐した配線あるいは前記異なる走査信号線に接続された配線と、当該配線に隣接する前記画像信号線及び前記走査信号線とは、前記半導体層の下方の前記基板上に形成される遮光層と平面的に重なるように配置されることを特徴とする請求項３４記載の電気光学装置用基板。
36. 前記チャネル領域及び前記延在部の半導体層は、該半導体層の下方の前記基板上に形成された遮光層と平面的に重なるように配置されることを特徴とする請求項８又は２８記載の電気光学装置用基板。
37. 前記基板は透明基板からなることを特徴とする請求項１、１４、１８又は２２に記載の電気光学装置用基板。
38. 前記透明基板はガラスにより形成されてなることを特徴とする請求項３７記載の電気光学装置用基板。
39. 前記トランジスタに接続される画素電極は透明電極であることを特徴とする請求項３７載の電気光学装置用基板。
40. 前記トランジスタに接続される画素電極は反射電極であることを特徴とする請求項３７記載の電気光学装置用基板。
41. 前記基板は半導体基板からなることを特徴とする請求項１、１４、１８又は２２に記載の電気光学装置用基板。
42. 前記基板は単結晶シリコンにより形成されてなることを特徴とする請求項４１記載の電気光学装置用基板。
43. 前記トランジスタに接続される画素電極は反射電極であることを特徴とする請求項４２記載の電気光学装置用基板。
44. 前記トランジスタの上方に平坦化された絶縁膜が形成されてなり、該平坦化された絶縁膜上に画素電極を形成してなることを特徴とする請求項１、１４、１８又は２２に記載の電気光学装置用基板。
45. 前記トランジスタの上方に複数層の絶縁膜を形成してなり、該複数層の絶縁膜のうちの上層の該絶縁膜は平坦化され、該平坦化された上層の絶縁膜上に画素電極を形成してなることを特徴とする請求項１、１４、１８又は２２に記載の電気光学装置用基板。
46. 請求項１乃至４５の何れかに記載の電気光学装置用基板と、対向基板とが間隙を有して配置されるとともに、該間隙内に電気光学材料が封入されて構成されることを特徴とする電気光学装置。
47. 請求項４６に記載の電気光学装置を表示装置として用いることを特徴とする電子機器。
48. 光源と、前記光源からの光を変調する請求項４６に記載の電気光学装置と、前記電気光学装置により変調された光を投射する投射光学手段とを備えることを特徴とする投射型表示装置。
49. マトリクス状に配置される各画素に、走査信号線にゲート電極が接続されるトランジスタを有する電気光学装置の駆動方法において、
    前記走査信号線に選択電位を印加して前記トランジスタを導通させ、当該トランジスタのチャネル領域を介して画像信号を画素に印加し、
    前記走査信号線に非選択電位を印加して前記トランジスタを非導通としてなり、
    前記トランジスタからは前記チャネル領域に存在する余分な電荷を引き抜く
    ことを特徴とする電気光学装置の駆動方法。
50. 前記チャネル領域における電荷は、前記走査信号線とは異なる走査信号線に引き抜かれることを特徴とする請求項４９記載の電気光学装置の駆動方法。
51. 前記チャネル領域における電荷は、容量線に引き抜かれることを特徴とする請求項４９記載の電気光学装置の駆動方法。

Images