JP3879281B2 - 表示装置及び表示装置の駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、自発光型の表示装置及びこのような表示装置の駆動方法に関する。
【０００２】
【従来の技術】
モバイルコンピューティングが盛んになるにつれて、平面型の表示装置に対する需要がますます増してきている。平面型の表示装置としては、従来、液晶表示装置が一般に用いられてきた。しかしながら、液晶表示装置には、視野角が狭い、応答特性が悪いといった問題がある。
【０００３】
これに対し、近年、応答特性がよく、視野角が広い平面型自発光表示装置として、有機エレクトロルミネッセンス（ＥＬ）表示装置が注目されている。このような有機ＥＬ表示装置で用いられている有機ＥＬ素子は、所定の輝度以上の高輝度で発光させようとすると、発光効率が著しく低下するので、同じ表示輝度（瞬間的な輝度値と時間と発光面積とに比例する）を得るためには、高輝度で短時間発光させるよりも、低輝度で長時間発光させる方が、消費電力も少なくて済む。このため、有機ＥＬ素子の電極間に印加する電圧にメモリ性を持たせることが重要になってくる。
【０００４】
このような電圧のメモリ性を実現した、従来の有機ＥＬ表示素子の１画素分の等価回路を、図１３に示す。図示するように、この有機ＥＬ素子は、画素の発光領域を構成する有機ＥＬ素子２５１と、有機ＥＬ素子２５１に電圧を印加するための駆動用トランジスタ２５２と、駆動用トランジスタ２５２が印加する電圧を保持するキャパシタ２５３と、キャパシタ２５３に画像信号を選択して書き込むための選択用トランジスタ２５４とから構成されている。選択用トランジスタ２５４のゲートはゲートラインｇｌを介してゲートドライバに、ドレインはドレインラインｄｌを介してドレインドライバにそれぞれ接続されている。
【０００５】
有機ＥＬ素子２５１を駆動するときは、ゲートドライバからの選択信号によってマトリクスの駆動しようとする有機ＥＬ素子２５１に対応する選択用トランジスタ２５４を選択し、選択したラインのキャパシタ２５３にドレインドライバからドレインラインｄｌ、選択用トランジスタ２５４を介して画像信号を書き込む。そして、駆動用トランジスタ２５４は、キャパシタ２５３に書き込まれた画像信号の大きさに応じて有機ＥＬ素子２５１を駆動し、有機ＥＬ素子２５１に階調に応じた電圧を印加することで所望の画像を表示させる。
【０００６】
このように従来の有機ＥＬ表示素子では、駆動用トランジスタ２５２から書き込んだ画像信号をキャパシタ２５３に保持させ、キャパシタ２５３に保持された画像信号によってほぼ１フレーム期間有機ＥＬ素子２５１の発光を維持させていた。このため、この有機ＥＬ表示素子では、有機ＥＬ素子２５１を高輝度で発光させなくても十分な表示輝度を得ることができ、低消費電力で効率よく表示画像を得ることができた。
【０００７】
しかしながら、上記従来の有機ＥＬ表示素子では、有機ＥＬ素子２５１の他に駆動用トランジスタ２５２、キャパシタ２５３及び選択用トランジスタ２５４を画素毎に形成しなければならなかった。ところで、このような構成素子のいずれか１つにでも欠陥があった場合には有機ＥＬ表示素子全体が不良品となってしまうが、上記従来例の有機ＥＬ表示素子では、構成素子数が多く、いずれかに欠陥が生じる確率が高くなってしまうため、製造時の歩留まりが低いという問題点があった。
【０００８】
また、図１４の平面図に示すように、１画素分の領域内に、有機ＥＬ素子２５１の他に駆動用トランジスタ２５２、キャパシタ２５３及び選択用トランジスタ２５４を形成する必要があったので、有機ＥＬ素子２５１を形成できる領域が相対的に小さくなり、画素の発光面積率が低いという問題があった。
【０００９】
【発明が解決しようとする課題】
本発明は、上記従来例の問題点を解消するためになされたものであり、画素開口率が高く、製造時の歩留まりを高くすることができる表示装置及びこの表示装置の駆動方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる表示装置は、
複数の画素が所定の配列で配置され、前記複数の画素のそれぞれが、
半導体層と、この半導体層にチャネルを形成するための電圧が供給される第１制御端子と、この第１制御端子によるチャネル形成を阻害するとともに前記半導体層で生成されたキャリアのうち一方の極性のキャリアを保持する非選択電圧と前記第１制御端子によるチャネル形成を阻害しない選択電圧が選択的に供給される第２制御端子と、前記半導体層に接続された第１電流供給端子及び第２電流供給端子と、を備えたアクティブ素子と、
前記アクティブ素子の前記第１電流供給端子に接続され、所定の電圧または電流が供給されると前記半導体層内にキャリアを発生させる波長域を含む光を発光する発光素子と、
を有し、
前記アクティブ素子の前記第２制御端子に前記選択電圧及び前記非選択電圧を供給する選択駆動手段と、
所定の画素の発光期間中に前記アクティブ素子の前記第２電流供給端子に前記発光素子を発光させる発光電圧を供給し、所定の画素の非発光期間中に前記アクティブ素子の前記第２電流供給端子に非発光電圧を供給する制御手段と、
を備えることを特徴とする。
【００１３】
また、本発明の第１の観点にかかる他の表示装置は、
複数の画素が所定の配列で配置され、前記複数の画素のそれぞれは、
半導体層と、この半導体層にチャネルを形成するチャネル形成電圧とチャネルを形成しないチャネル非形成電圧が選択的に供給される第１制御端子と、前記第１制御端子によるチャネル形成を阻害するとともに前記半導体層で生成されたキャリアのうち一方の極性のキャリアを保持する非選択電圧と前記第１制御端子によるチャネル形成を阻害しない選択電圧が選択的に供給される第２制御端子と、前記半導体層に接続された第１電流供給端子と、前記半導体層に接続されるとともに所定の電圧が印加される第２電流供給端子と、を備えたアクティブ素子と、
前記アクティブ素子の前記第１電流供給端子に接続され、所定の電圧または電流が供給されると前記半導体層内にキャリアを発生させる波長域を含む光を発光する発光素子と、
を有し、
前記アクティブ素子の前記第２制御端子に前記選択電圧及び前記非選択電圧を供給する選択駆動手段と、
所定の画素の発光期間中に前記アクティブ素子の前記第１制御端子に前記チャネル形成電圧を供給し、所定の画素の非発光期間中に前記アクティブ素子の前記第１制御端子に前記チャネル非形成電圧を供給する制御手段と、
を備えることを特徴とする。
【００１４】
上記表示装置では、各画素に発光素子の他には、アクティブ素子を１つだけ設ければよいので、画像開口率を高くすることができる。また、１つの画素に設けられる素子数が少ないため、いずれかの素子に欠陥がある可能性が低くなり、製造時の歩留まりを高くすることができる。
【００１５】
また、選択されていない画素の発光素子も、前の選択期間で発光していれば、その光によってアクティブ素子の半導体層内にキャリアを蓄積させることが可能となり、このキャリアのうちの一方の極性のキャリアが、第２制御端子の非選択電圧を相殺するため、第１制御端子及び第２電流供給端子の電圧に応じて発光素子に電流が流される。これにより、各発光素子を選択期間以外、つまり第２制御端子に非選択電圧が供給されていても発光させることができ、効率よく画像を表示することが可能となる。
【００１６】
上記目的を達成するため、本発明の第２の観点にかかる表示装置の駆動方法は、
複数の画素が配置された表示装置の駆動方法であって、
前記複数の画素のそれぞれは、
半導体層と、この半導体層にチャネルを形成するための電圧が供給される第１制御端子と、この第１制御端子によるチャネル形成を阻害するとともに前記半導体層で生成されたキャリアのうち一方の極性のキャリアを保持する非選択電圧と前記第１制御端子によるチャネル形成を阻害しない選択電圧が選択的に供給される第２制御端子と、前記半導体層に接続された第１電流供給端子及び第２電流供給端子と、を備えたアクティブ素子と、
前記アクティブ素子の前記第１電流供給端子に接続され、所定の電圧または電流が供給されると前記半導体層内にキャリアを発生させる波長域を含む光を発光する発光素子と、
を有し、
前記表示装置は、
前記アクティブ素子の前記第２制御端子に前記選択電圧及び前記非選択電圧を供給する選択駆動手段と、
所定の画素の発光期間中に前記アクティブ素子の前記第２電流供給端子に前記発光素子を発光させる発光電圧を供給し、所定の画素の非発光期間中に前記アクティブ素子の前記第２電流供給端子に非発光電圧を供給する制御手段と、
を有し、
前記複数の画素の一定単位毎に前記アクティブ素子の前記第２制御端子に前記選択電圧を供給する選択駆動ステップと、
前記選択駆動ステップで選択された画素のうちの発光すべき画素のアクティブ素子の第２電流供給端子に前記発光電圧を供給し、前記選択駆動ステップで選択された画素のうちの発光すべきでない画素のアクティブ素子の第２電流供給端子に前記非発光電圧を供給するデータ駆動ステップと、
前記選択駆動ステップ後に前記アクティブ素子の前記第２制御端子に供給される電圧を前記選択電圧から前記非選択電圧に徐々にシフトするキャリア蓄積ステップと、
を含むことを特徴とする。
【００１７】
また、本発明の第２の観点にかかる他の表示装置の駆動方法は、
複数の画素が所定の配列で配置された表示装置の駆動方法であって、
前記複数の画素のそれぞれは、
半導体層と、この半導体層にチャネルを形成するチャネル形成電圧とチャネルを形成しないチャネル非形成電圧が選択的に供給される第１制御端子と、前記第１制御端子によるチャネル形成を阻害するとともに前記半導体層で生成されたキャリアのうち一方の極性のキャリアを保持する非選択電圧と前記第１制御端子によるチャネル形成を阻害しない選択電圧が選択的に供給される第２制御端子と、前記半導体層に接続された第１電流供給端子と、前記半導体層に接続されるとともに所定の電圧が印加される第２電流供給端子と、を備えたアクティブ素子と、
前記アクティブ素子の前記第１電流供給端子に接続され、所定の電圧または電流が供給されると前記半導体層内にキャリアを発生させる波長域を含む光を発光する発光素子と、
を有し、
前記表示装置は、
前記アクティブ素子の前記第２制御端子に前記選択電圧及び前記非選択電圧を供給する選択駆動手段と、
所定の画素の発光期間中に前記アクティブ素子の前記第１制御端子に前記チャネル形成電圧を供給し、所定の画素の非発光期間中に前記アクティブ素子の前記第１制御端子に前記チャネル非形成電圧を供給する制御手段と、
を備え、
前記複数の画素の一定単位毎に前記アクティブ素子の前記第２制御端子に前記選択電圧を供給する選択駆動ステップと、
前記選択駆動ステップで選択された画素のうちの発光すべき画素のアクティブ素子の第１制御端子に前記チャネル形成電圧を供給し、
前記選択駆動ステップで選択された画素のうちの発光すべきでない画素のアクティブ素子の第１制御端子に前記チャネル非形成電圧を供給するデータ駆動ステップと、
前記選択駆動ステップ後に前記アクティブ素子の前記第２制御端子に供給される電圧を前記選択電圧から前記非選択電圧に徐々にシフトするキャリア蓄積ステップと、
を含むことを特徴とする。
【００１８】
したがって、選択駆動ステップで選択されたアクティブ素子に対応する発光素子のうちデータ駆動ステップで発光すべき発光素子を発光させ、キャリア蓄積ステップでこの発光によりアクティブ素子の半導体層内に生成されたキャリアのうちの一方の極性のキャリアが蓄積され非選択電圧を相殺するので、第２制御端子に非選択電圧が印加されても電流が発光素子に流れることにより発光を持続することができる。
【００１９】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００２０】
図１は、この実施の形態にかかる有機ＥＬ表示装置の構成を示すブロック図である。図示するように、この有機ＥＬ表示装置は、有機ＥＬ表示素子１と、アドレスドライバ２と、データドライバ３と、定電圧発生回路４と、コントローラ５とから構成されている。なお、図１において、破線で示す部分は、この実施の形態では適用されない。
【００２１】
有機ＥＬ表示素子１は、複数の画素がマトリクス状に形成されたものであり、図中等価回路図で示すように、各画素にはダブルゲートトランジスタ１０と、有機ＥＬ素子１１とが設けられている。有機ＥＬ素子１１は、一般に図３に示すように、印加電圧に対し発光輝度がほぼリニア性を示し、発光効率が最大時の電圧もこの直線の中間にあたる。
【００２２】
ダブルゲートトランジスタ１０は、２つのゲートのそれぞれに印加する電圧及び入射される光に応じてチャネルを形成するアクティブ素子である。ダブルゲートトランジスタ１０のトップゲートはアドレスラインＡＬに接続され、ボトムゲートは電圧ラインＶＬに接続され、ドレインはデータラインＤＬに接続され、ソースは有機ＥＬ素子１１のアノードに接続されている。ダブルゲートトランジスタ１０の詳細については、さらに後述する。
【００２３】
有機ＥＬ素子１１は、アノードがダブルゲートトランジスタ１０のソースに接続され、カソードが接地されており、アノード−カソード間に閾値以上の電圧が印加されることで流れる電流によって、アノードとカソードとの間に設けられた有機半導体が発光する自発光素子である。有機ＥＬ素子１１の詳細については、さらに後述する。
【００２４】
次に、有機ＥＬ表示素子１の構造について、詳しく説明する。
図２（ａ）は、図１の有機ＥＬ表示素子１の構造を示す平面図、図２（ｂ）は、図２（ａ）のＡ−Ａ断面図である。これらの図においては、有機ＥＬ表示素子１でマトリクス状に形成されている画素のうちの１画素分のみを示す。
【００２５】
これらの図に示すように、有機ＥＬ表示素子１では、まず、透明のガラスやプラスチックプレートなどによって構成される基板１００上に、電圧ラインＶＬとボトムゲート電極１０１とが一体形成されている。ボトムゲート電極１０１は、ＣｒＯｘなどからなり、半導体層１０３に基板１００側から光が入射するのを防ぐ遮光メタル１０１ａと、Ｃｒなどからなるメタル１０１ｂの２層構造となっている。
【００２６】
ボトムゲート電極１０１及び電圧ラインＶＬを覆うように、基板１００上には、ＳｉＮからなるゲート絶縁膜１０２が形成されている。ゲート絶縁膜１０２上の、ボトムゲート電極１０１と対向する位置には、アモルファスシリコン（ａ−Ｓｉ）からなる半導体層１０３が形成されている。
【００２７】
ゲート絶縁膜１０２上には、データラインＤＬと一体形成されたドレイン電極１０４と、後述するコンタクトホール１２０を介して有機ＥＬ素子１１に接続されるソース電極１０５とが、それぞれ半導体層１０３を挟むようにして形成されている。そして、半導体層１０３、ドレイン電極１０４、ソース電極１０５及びデータラインＤＬを覆うようにして、ゲート絶縁膜１０２の上に、さらにゲート絶縁膜１０６が形成されている。
【００２８】
ゲート絶縁膜１０６上の、半導体層１０３と対向する位置には、透明のＩＴＯ（Indium Tin Oxide）からなるトップゲート電極１０７が形成されており、さらにトップゲート電極１０７を周囲から取り囲んで、有機ＥＬ層１０１が発する波長域の光に対して非透過性を示す材料によって構成され、隣接する画素の有機ＥＬ層１１０から半導体層１０３に光が入射することを防ぐ遮光電極１０８が、アドレスラインＡＬと一体に形成されている。
【００２９】
以上示したボトムゲート電極１０１、半導体層１０３、ドレイン電極１０４、ソース電極１０５及びトップゲート電極１０７等により、ダブルゲートトランジスタ１０が構成される。そして、トップゲート電極１０７、遮光電極１０８及びアドレスラインＡＬを覆うように、絶縁保護膜１０９が形成されている。
【００３０】
画素領域並びに絶縁保護膜１０９の上の、アドレスラインＡＬ、データラインＤＬ及び電圧ラインＶＬが形成されている位置には、透明のＩＴＯからなるアノード電極１１１が形成されている。アノード電極１１１は、コンタクトホール１２０を介してソース電極１０５に接続される。なお、アノード電極１１１は、トップゲート電極１０７の上にも形成される。そして、さらにその上に、有機ＥＬ層１１０と、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどからなり、接地されているカソード電極１１２とがこの順で形成されている。
【００３１】
なお、有機ＥＬ層１１０は、アノード電極１１１からカソード電極１１２の方向に、正孔輸送性発光層と電子輸送層とが、順に積層されてなる。正孔輸送性発光層は、ホスト材料であるpoly(N-vinylcarbazole)（以下、ＰＶＣｚ）中に、2,5-bis(1-naphthyl)-oxadiazole（以下、ＢＮＤ）と、4,4'-bis(2,2-diphenylvinylene)biphenyl（以下、ＤＰＶＢｉ）と、4,4'-bis((2-carbazole)vinylene)biphenyl（以下、ＢＣｚＶＢｉ）と、4-(dicyanomethylene)-2-methyl-6-(p-dimethylamino-styryl)-4H-pyran（以下、ＤＣＭ１）と、3-(2’-benzothiazoyl)-7-diethylaminocoumarin（以下、Coumarin６）と、の混合物をゲスト材料としてドープしてなる。電子輸送層は、aluminum-tris(8-hydroxyquinolinate)（以下、Ａｌｑ３）からなる。
【００３２】
有機ＥＬ層１１０は、このような構成を有することで、内部に電流が流れることにより生じる電子と正孔の再結合に伴うエネルギーを吸収することで、白色光（赤色の波長域の光、緑色の波長域の光及び青色の波長域の光をすべて含む）を発する。また、カソード電極１１２は、有機ＥＬ層１１０が発した光に対して反射性を有すると共に、図の上部からカソード電極１１２に入射した光を遮断して、ダブルゲートトランジスタ１０の半導体層１０３に入射されるのを防ぐ。
【００３３】
以上示した有機ＥＬ層１１０、アノード電極１１１及びカソード電極１１２によって有機ＥＬ素子１１が構成される。すなわち、有機ＥＬ層１１は、アノード電極１１１とカソード電極１１２との間に閾値以上の電圧を印加することで有機ＥＬ層１１０内に電流が流れ、白色光を発する自発光素子である。
【００３４】
次に、図４（ａ）〜（ｆ）に示す模式図を参照して、ダブルゲートトランジスタ１０の駆動原理について、詳しく説明する。
【００３５】
図４（ａ）に示すように、トップゲート電極（ＴＧ）１０７に印加されている電圧が＋５（Ｖ）であり、ボトムゲート電極（ＢＧ）１０１に印加されている電圧が０（Ｖ）であるときは、半導体層１０３にはｎチャネルが形成されず、ドレイン電極１０４（Ｄ）に＋８（Ｖ）の電圧が供給されても、ドレイン電極（Ｄ）１０４とソース電極（Ｓ）１０５との間に電流は流れない。また、この状態では、後述するように半導体層１０３に蓄積された正孔が吐出される。なお、以下、この状態をリセット状態という。
【００３６】
図４（ｂ）に示すように、トップゲート電極（ＴＧ）１０７に印加されている電圧が−２０（Ｖ）であり、ボトムゲート電極（ＢＧ）１０１に印加されている電圧が０（Ｖ）であるときは、半導体層１０３にはｎチャネルが形成されず、ドレイン電極１０４（Ｄ）に＋８（Ｖ）の電圧が供給されても、ドレイン電極（Ｄ）１０４とソース電極（Ｓ）１０５との間に電流は流れない。このように、ボトムゲート電極（ＢＧ）１０１に印加されている電圧が０（Ｖ）である場合には、トップゲート電極（ＴＧ）１０７に印加されている電圧の如何に関わらず、半導体層１０３にｎチャネルが形成されることはない。
【００３７】
図４（ｃ）に示すように、トップゲート電極（ＴＧ）１０７に印加されている電圧が＋５（Ｖ）であり、ボトムゲート電極（ＢＧ）１０１に印加されている電圧が＋１０（Ｖ）であるときは、半導体層１０３のボトムゲート電極（ＢＧ）１０１側にｎチャネルが形成される。これにより、半導体層１０３が低抵抗化し、ドレイン電極１０４に＋８（Ｖ）の電圧が供給されると、ドレイン電極（Ｄ）１０４とソース電極（Ｓ）１０５との間に電流が流れる。また、この状態でも、後述するように半導体層１０３に蓄積された正孔が吐出され、リセット状態となる。
【００３８】
図４（ｄ）に示すように、トップゲート電極（ＴＧ）１０７に印加されている電圧が−２０（Ｖ）であり、ボトムゲート電極（ＢＧ）１０１に印加されている電圧が＋１０（Ｖ）であり、かつ後述するように半導体層１０３内に正孔が蓄積されていない場合は、半導体層１１５の内部に空乏層が広がり、ｎチャネルがピンチオフされて、半導体層１０３が高抵抗化する。このため、ドレイン電極１０４に＋８（Ｖ）の電圧が供給されても、ドレイン電極（Ｄ）１０４とソース電極（Ｓ）１０５との間に電流が流れない。
【００３９】
図４（ｅ）に示すように、トップゲート電極（ＴＧ）１０７に印加されている電圧が０〜−２０（Ｖ）であり、ボトムゲート電極（ＢＧ）１０１に印加されている電圧が＋１０（Ｖ）で、かつ半導体層１０３に光が照射されている場合には、半導体層１０３に正孔−電子対が生じる。こうして半導体層１０３内に蓄積された正孔は、リセット状態となるまで半導体層１０３から吐出されることはない。
【００４０】
図４（ｆ）に示すように、トップゲート電極（ＴＧ）１０７に印加されている電圧が−２０（Ｖ）であり、ボトムゲート電極（ＢＧ）１０１に印加されている電圧が＋１０（Ｖ）であるが、半導体層１０３内に正孔が蓄積されている場合には、蓄積されている正孔が負電圧の印加されているトップゲート電極１０７に引き寄せられて保持され、トップゲート電極１０７に印加されている負電圧が半導体層１０３に及ぼす影響を緩和する方向に働く。このため、半導体層１０３のボトムゲート電極（ＢＧ）１０１側にｎチャネルが形成され、半導体層１０３が低抵抗化して、ドレイン電極１０４に＋８（Ｖ）の電圧が供給されると、ドレイン電極（Ｄ）１０４とソース電極（Ｓ）１０５との間に電流が流れる。
【００４１】
図１に戻ってさらに説明すると、アドレスドライバ２は、コントローラ５からの制御信号Ａｃｎｔに従って、有機ＥＬ表示素子１のアドレスラインＡＬを順次選択する。アドレスドライバ２は、選択したアドレスラインＡＬに、まず、＋５（Ｖ）の電圧を供給し、所定タイミング維持させて対応するダブルゲートトランジスタ１０の半導体層１０３に蓄積されている正孔を吐出させた後、選択したアドレスラインＡＬに供給する電圧を徐々に−２０（Ｖ）まで下げていく。アドレスドライバ２は、また、選択した以外のアドレスラインＡＬには、常時−２０（Ｖ）の電圧を供給しておく。
【００４２】
データドライバ３は、コントローラ５からの制御信号Ｄｃｎｔに従って、後述する表示画像データｉｍｇを１ライン分、順次取り込んでいく。表示画像データｉｍｇの取り込みは、対応するラインの１つ前のアドレスラインＡＬが選択されている間に行われる。
【００４３】
データドライバ３は、取り込んだ１ライン分の表示画像データｉｍｇのうち発光を示すものに対応するデータラインＤＬに、選択されたアドレスラインＡＬに＋５（Ｖ）の電圧が印加されてからアドレスラインＡＬの電圧が＋５（Ｖ）から−２０（Ｖ）にシフトされるまでの期間、＋８（Ｖ）の電圧を供給する。一方、表示画像データｉｍｇのうち発光を示さないものに対応するデータラインＤＬには、選択されたアドレスラインＡＬに＋５（Ｖ）の電圧が印加されてからアドレスラインＡＬの電圧が＋５（Ｖ）から−２０（Ｖ）にシフトされるまでの期間は０（Ｖ）の電圧が供給され、アドレスドライバ２からアドレスラインＡＬに供給される電圧が−２０（Ｖ）となってから、上記と同じ一定期間、＋８（Ｖ）の電圧を供給する。
【００４４】
定電圧発生回路４は、一定値の正の電圧Ｖｄｄ（例えば、１０（Ｖ））を発生し、有機ＥＬ表示素子１の電圧ラインＶＬを介して各画素のダブルゲートトランジスタ１１のボトムゲート電極１０１に供給する。
【００４５】
コントローラ５は、外部から入力されたビデオ信号から、各画素の発光／非発光に対応した表示画像データｉｍｇ、アドレスドライバ２を制御するための制御信号Ａｃｎｔ、データドライバ３を制御するための制御信号Ｄｃｎｔを生成する。このコントローラ５の詳細について、次に説明する。
【００４６】
図５は、コントローラ５の構成を示すブロック図である。図示するように、コントローラ５は、内部クロック発生回路５０と、同期分離回路５１と、制御信号生成回路５２と、Ｙ／Ｃ分離回路５３と、コンパレータ５４と、遅延回路５５とから構成されている。
【００４７】
内部クロック発生回路５０は、水晶発振パルス器の発振パルスに従って、内部クロック信号Ｃｋを発生し、制御信号生成回路５２に供給する。
【００４８】
同期分離回路５１は、外部から入力されたビデオ信号から同期信号（水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃと、映像信号（輝度信号Ｙ及び色差信号Ｃ）とを分離し、同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃを制御信号生成回路５２に、映像信号Ｙ／ＣをＹ／Ｃ分離回路５３にそれぞれ供給する。
【００４９】
制御信号生成回路５２は、内部クロック発生回路５０から供給された内部クロック信号Ｃｋと、同期分離回路５１から供給された同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃとに基づいて、コントローラ５内の各部を制御するための制御信号Ｉｃｎｔ、アドレスドライバ２を制御するための制御信号Ａｃｎｔ、及びデータドライバ３を制御するための制御信号Ｄｃｎｔを生成する。
【００５０】
Ｙ／Ｃ分離回路５３は、映像信号Ｙ／Ｃから輝度信号Ｙのみを取り出して、コンパレータ５４供給する。コンパレータ５４は、制御信号Ｉｃｎｔに従って、所定のタイミング毎に輝度信号Ｙの大きさを所定の閾値と比較し、この比較結果に従って対応する画素の有機ＥＬ素子１１を発光させるかどうかを示す２値の表示画像信号ｉｍｇを生成して、遅延回路５５に供給する。
【００５１】
遅延回路５５は、コンパレータ５４から供給された表示画像信号ｉｍｇを遅延させ、制御信号Ｉｃｎｔに従ってアドレスドライバ２及びデータドライバ３の駆動タイミングとタイミングを合わせて、データドライバ３に順次供給する。
【００５２】
以下、この実施の形態にかかる有機ＥＬ表示装置の動作について、説明する。
コントローラ５には、外部からビデオ信号が供給される。このビデオ信号は、同期分離回路５０によって同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃと、映像信号Ｙ／Ｃとに分離され、それぞれ制御信号生成回路５２と、Ｙ／Ｃ分離回路５３とに供給される。
【００５３】
制御信号生成回路５２は、供給された同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃと、内部クロック生成回路５１が生成した内部クロック信号Ｃｋとに基づいて、制御信号Ｉｃｎｔ、Ａｃｎｔ、Ｄｃｎｔを生成する。これらの制御信号の出力タイミングについては、詳しく後述する。
【００５４】
一方、Ｙ／Ｃ分離回路５３に供給された映像信号Ｙ／Ｃから輝度信号Ｙが取り出され、コンパレータ５４に供給される。コンパレータ５４では、制御信号Ｉｃｎｔに従って１画素タイミング毎に輝度信号Ｙのレベルを所定の閾値と比較し、閾値よりも高い場合は「１」、低い場合は「０」とする表示画像データｉｍｇを出力する。
【００５５】
出力された表示画像データｉｍｇは遅延回路５５で遅延され、制御信号Ｉｃｎｔに従って、制御信号Ａｃｎｔ、Ｄｃｎｔによるアドレスドライバ２及びデータドライバ３の動作タイミングとタイミング合わせされて、データドライバ３に順次供給される。データドライバ３は、前のラインの選択期間において表示画像データｉｍｇを取り込んでおき、次に説明するようにして各データラインＤＬに対応する電圧を供給する。
【００５６】
次に、制御信号Ａｃｎｔ、Ｄｃｎｔによってそれぞれ制御されるアドレスドライバ２及びデータドライバ３の動作について、図６のタイミングチャート及び図７（ａ）〜（ｇ）の模式図を参照して説明する。ここでは、説明を簡単にするため、有機ＥＬ表示素子１の３×３画素で構成されているものとし、図６のタイミングチャートの前のフレーム期間（タイミングｔ０より前の期間）では、図７（ａ）に示すように、各画素の有機ＥＬ素子１１が発光または非発光しているものとし、このフレームでも引き続き各画素の有機ＥＬ素子１１を同様に発光または非発光させるものとする。
【００５７】
なお、以下の説明においてマトリクス状の画素の第ｍ行、第ｎ列を画素（ｍ，ｎ）という形で表記し、アドレスラインは、上からＡＬ１、ＡＬ２、ＡＬ３の順で配列され、データラインは、左からＤＬ１、ＤＬ２、ＤＬ３の順に配列されるものとする。
【００５８】
全ての画素のダブルゲートトランジスタ１０のボトムゲート電極１０１には、タイミングｔ０〜タイミングｔ６まで常時正の電圧Ｖｄｄが印加されている。タイミングｔｎ〜タイミングｔ（ｎ＋１）の期間｛ただしｎは０以上６以下の整数｝は常に等間隔であり、アドレスラインＡＬ１、ＡＬ２、及びＡＬ３の各画素の選択期間は、それぞれタイミングｔ０〜タイミングｔ２、タイミングｔ２〜タイミングｔ４、タイミングｔ４〜タイミングｔ６になる。
【００５９】
まず、タイミングｔ０において、アドレスドライバ２は、第１行のアドレスラインＡＬ１に供給する電圧を−２０（Ｖ）から＋５（Ｖ）に変化させる。他のアドレスラインＡＬ２、ＡＬ３に供給する電圧は、−２０（Ｖ）のままとする。第１行で発光すべき有機ＥＬ素子１１は、図７（ａ）に示すように、第１列と第３列のものなので、データドライバ３は、タイミングｔ０において、第１列のデータラインＤＬ１と第３列のデータラインＤＬ３とに供給する電圧を０（Ｖ）から＋８（Ｖ）にし、第２列のデータラインＤＬ２に供給する電圧を０（Ｖ）のままとする。
【００６０】
第１行のアドレスラインＡＬ１に＋５（Ｖ）の電圧が供給されたことにより、画素（１，１）、（１，２）及び（１，３）のダブルゲートトランジスタ１０のトップゲート電極１０７の電圧が＋５（Ｖ）となる。また、対応するデータラインＤＬ１、ＤＬ３を介してドレイン電極１０４に＋８（Ｖ）の電圧が供給されている画素（１，１）及び（１，３）のダブルゲートトランジスタ１０は、図４（ｃ）に示す状態となり、対応する半導体層１０３に形成されているｎチャネルを介して画素（１，１）及び（１，３）の有機ＥＬ素子１１に電流が流れて発光する。一方、対応するデータラインＤＬ２を介してドレイン電極１０４に供給されている電圧が０（Ｖ）であるため、画素（１，２）のダブルゲートトランジスタ１０は、半導体層１０３にｎチャネルが形成されず、（１，２）の有機ＥＬ素子１１に電流が流れず発光しない。
【００６１】
次に、タイミングｔ７でアドレスラインＡＬ１のリセット期間Ｐｒが終了すると、アドレスドライバ２は、第１行のアドレスラインＡＬ１に供給する電圧を＋５（Ｖ）から−２０（Ｖ）まで徐々に変化させる。このような緩やかな変化により、対応する有機ＥＬ素子１１がタイミングｔ０から引き続き発光して光が入射されている画素（１，１）及び（１，３）のダブルゲートトランジスタ１０の半導体層１０３に生成される電子−正孔対のうちの正孔がトップゲート電極１０７の負電界のために、半導体層１０３内に十分に蓄積されることとなる。次いでタイミングｔ１〜ｔ２では、データラインＤＬ１は＋８（Ｖ）から０（Ｖ）になるのでデータラインＤＬ１の画素（１，１）、（２，１）、及び（３，１）の発光は一旦終了されが、アドレスラインＡＬ１〜ＡＬ３は、−２０（Ｖ）のため正孔は蓄積された状態が続く。
【００６２】
一方、タイミングｔ０からｔ１の間において、図７（ａ）に示す前のフレームにおける有機ＥＬ素子１１の発光／非発光の状態によって画素（３，１）及び（３，３）のダブルゲートトランジスタ１０の半導体層１０３内には前のフレーム期間での正孔が蓄積され続けているため、図４（ｆ）に示すようにｎチャネルが形成されている。これにより、対応するデータラインＤＬを介してドレイン電極１０４に＋８（Ｖ）の電圧が供給されている画素（３，１）及び（３，３）の有機ＥＬ素子１１に電流が流れて発光する。
【００６３】
以上説明したタイミングｔ０からタイミングｔ１までの期間の各画素の有機ＥＬ素子１１の発光状態は、前のフレーム期間に蓄積された正孔の量（有無）に応じて図７（ｂ）に示すように、ここでは、画素（１，１）、（１，３）、（３，１）及び（３，３）の有機ＥＬ素子１１が発光していることとなる。
【００６４】
次に、タイミングｔ１において、データドライバ３は、選択ラインである第１行の画素の有機ＥＬ素子１１を発光すべきである第１列のデータラインＤＬ１と第３列のデータラインＤＬ３に供給する電圧を＋８（Ｖ）から０（Ｖ）にする。これにより、画素（１，１）、（１，３）、（３，１）及び（３，３）のダブルゲートトランジスタ１０は、タイミングｔ１〜タイミングｔ２まで正孔が蓄積されているにもかかわらず有機ＥＬ素子１１に電流が流れなくなって発光しなくなる。一方、第２行のデータラインＤＬ２に供給する電圧を０（Ｖ）から＋８（Ｖ）にする。
【００６５】
このようにタイミングｔ１〜タイミングｔ２では、データラインＤＬ１〜ＤＬ３に、タイミングｔ１〜タイミングｔ２に印加されたハイ、ロー電圧がそれぞれ反転されて出力されるためこの期間はデータラインＤＬ２の画素の選択発光期間になる。したがって、データラインＤＬ１、ＤＬ３の全画素は発光しない。そして図７（ａ）に示す前のフレームの発光状態によって対応するダブルゲートトランジスタ１０の半導体層１０３にｎチャネルが形成されている画素（２，２）の有機ＥＬ素子１１は、電流が流れて発光し、タイミングｔ２まで継続する。また、画素（１，２）、（３，２）のダブルゲートトランジスタ１０の半導体層１０３は、タイミングｔ０からｔ１におけるリセット期間Ｐｒで正孔が吐出されており、リセット期間Ｐｒを過ぎてからも対応する有機ＥＬ素子１１の発光がなかったので、正孔の蓄積がない。このため、画素（１，２）、（３，２）ではアドレスラインＡＬ１、ＡＬ３が負電圧によりボトムゲート１０１の電圧＋１０（Ｖ）を相殺し対応する有機ＥＬ素子１１は発光しない。
【００６６】
以上説明したタイミングｔ１からタイミングｔ２までの期間の各画素の有機ＥＬ素子１１の発光状態を、図７（ｃ）に示す。図示するように、ここでは、画素（２，２）の有機ＥＬ素子１１だけが発光していることとなる。従って、第１行の選択期間であるタイミングｔ０からｔ２までの期間では、発光すべき画素である画素（１，１）、（１，３）、（２，２）、（３，１）及び（３，３）の有機ＥＬ素子１１がそれぞれ同期間ずつ発光することとなる。
【００６７】
次に、第２行の選択に移り、タイミングｔ２において、アドレスドライバ２は、第２行のアドレスラインＡＬ２に供給する電圧を−２０（Ｖ）から＋５（Ｖ）に変化させる。他のアドレスラインＡＬ１、ＡＬ３に供給する電圧は、−２０（Ｖ）のままとする。第２行で発光すべき有機ＥＬ素子１１は、図７（ａ）に示すように、第２列のものなので、データドライバ３は、タイミングｔ２において、第２列のデータラインＤＬ２に供給する電圧を＋８（Ｖ）にし、第１列のデータラインＤＬ１と第３列のデータラインＤＬ３とに供給する電圧を０（Ｖ）のままとする。したがって、第１列のデータラインＤＬ１と第３列のデータラインＤＬ３の全画素はフレーム期間しない。
【００６８】
第２行のアドレスラインＡＬ２に＋５（Ｖ）の電圧が供給されたことにより、画素（２，１）、（２，２）及び（２，３）のダブルゲートトランジスタ１０のトップゲート電極１０７の電圧が＋５（Ｖ）となる。また、対応するデータラインＤＬ２を介してドレイン電極１０４に＋８（Ｖ）の電圧が供給されている画素（２，２）のダブルゲートトランジスタ１０は、図４（ｃ）に示す状態となり、対応する半導体層１０３に形成されているｎチャネルを介して有機ＥＬ素子１１に電流が流れて発光する。一方、対応するデータラインＤＬ２を介してドレイン電極１０４に供給されている電圧が０（Ｖ）である（２，１）及び（２，３）のダブルゲートトランジスタ１０は、半導体層１０３にｎチャネルが形成されず、対応する有機ＥＬ素子１１に電流が流れず発光しない。
【００６９】
次に、リセット期間Ｐｒが過ぎるタイミングｔ８でリセット期間Ｐｒ、アドレスドライバ２は、第２行のアドレスラインＡＬ２に供給する電圧を＋５（Ｖ）から−２０（Ｖ）まで徐々に変化させる。このような緩やかな変化により、対応する有機ＥＬ素子１１が発光して光が入射されている画素（２，２）のダブルゲートトランジスタ１０の半導体層１０３に生成される電子−正孔対のうちの正孔がトップゲート電極１０７の負電界のために、半導体層１０３内に十分に蓄積されることとなる。次いでタイミングｔ３になると、データラインＤＬ１は＋８（Ｖ）から０（Ｖ）になるので発光は一旦終了されが、アドレスラインＡＬ２は、−２０（Ｖ）のため正孔は蓄積された状態が続く。
【００７０】
一方、タイミングｔ２からｔ３の間において、前の行の選択期間まで（タイミングｔ２の直前まで）の有機ＥＬ素子１１の発光／非発光の状態によって画素（３，１）及び（３，３）のダブルゲートトランジスタ１０の半導体層１０３内には正孔が蓄積されいるため、図４（ｄ）に示すようにｎチャネルが形成されている。しかし、この期間では、対応するデータラインＤＬ１、ＤＬ３を介してドレイン電極１０４に供給されている電圧が０（Ｖ）であるため、ダブルゲートトランジスタ１０がデータラインＤＬ１、ＤＬ３の全画素の有機ＥＬ素子１１は電流が流れず、発光しない。
【００７１】
以上説明したタイミングｔ２からタイミングｔ３までの期間の各画素の有機ＥＬ素子１１の発光状態を、図７（ｄ）に示す。図示するように、ここでは、画素（２，２）の有機ＥＬ素子１１だけが発光していることとなる。
【００７２】
次に、タイミングｔ３において、データドライバ３は、選択ラインであるアドレスラインＡＬ２の画素の有機ＥＬ素子１１を発光すべきでない第１列のデータラインＤＬ１と第３列のデータラインＤＬ３に供給する電圧を０（Ｖ）から＋１０（Ｖ）にし、有機ＥＬ素子１１を発光すべきである第２行のデータラインＤＬ２に供給する電圧を＋１０（Ｖ）から０（Ｖ）にし、タイミングｔ３〜ｔ４までアドレスラインＡＬ１〜ＡＬ３は全て−２０（Ｖ）にする。画素（１，１）、（１，３）、（３，１）、及び（３，３）は、アドレスラインＡＬ１〜ＡＬ３の負電界により蓄積された正孔がこの負電界を相殺しているため、ボトムゲートの印加電圧＋１０（Ｖ）及びデータラインＤＬ１、ＤＬ３の印加電圧＋８（Ｖ）によりｎチャネルが形成され、発光する。またデータラインＤＬ２の全画素はデータラインＤＬ２の印加電圧が０（Ｖ）であるので発光しない。
【００７３】
そして、画素（２，１）、（２，２）及び（２，３）では、タイミングｔ２〜ｔ８で正孔がリセットされ、このうち画素（２，２）では、タイミングｔ８〜ｔ３で発光し正孔が蓄積されるがタイミングｔ３〜ｔ４ではデータラインＤＬ２が０（Ｖ）のため発光せず、画素（２，１）、及び（２，３）は、データラインＤＬ１、ＤＬ３が＋８（Ｖ）にもかかわらず、タイミングｔ２〜ｔ３に発光していないため、正孔が発生せずアドレスラインＡＬ１、ＡＬ３の負電圧−２０（Ｖ）によりボトムゲート１０１のチャネルが消失され、発光しない。
【００７４】
以上説明したタイミングｔ３からタイミングｔ４までの期間の各画素の有機ＥＬ素子１１の発光状態を、図７（ｅ）に示す。図示するように、ここでは、画素（１，１）、（１，３）、（３，１）及び（３，３）の有機ＥＬ素子１１が発光していることとなる。従って、第２行の選択期間であるタイミングｔ２からｔ４までの期間では、発光すべき画素である（１，１）、（１，３）、（２，２）、（３，１）及び（３，３）の有機ＥＬ素子１１がそれぞれ同期間ずつ発光することとなる。
【００７５】
タイミングｔ４からタイミングｔ５までの期間における動作は、第１行と第３行とを入れ替え、タイミングｔ７をタイミングｔ９に置き換えれば、タイミングｔ０からタイミングｔ１までにおける動作と実質的に同一である。このため、この期間では、図７（ｆ）に示すように、画素（１，１）、（１，３）、（３，１）及び（３，３）の有機ＥＬ素子１１が発光していることとなる。
【００７６】
一方、タイミングｔ５からタイミングｔ６までの期間における動作は、第１行と第３行とを入れ替えれば、タイミングｔ１からタイミングｔ２までにおける動作と実質的に同一である。このため、この期間では、図７（ｇ）に示すように、（２，２）の有機ＥＬ素子１１だけが発光していることとなる。従って、第３行の選択期間であるタイミングｔ４からｔ６までの期間では、発光すべき画素である（１，１）、（１，３）、（２，２）、（３，１）及び（３，３）の有機ＥＬ素子１１がそれぞれ同期間ずつ発光することとなる。
【００７７】
このように、発光すべき画素である（１，１）、（１，３）、（２，２）、（３，１）及び（３，３）有機ＥＬ素子１１は、次のフレームでの対応する行の選択期間まで、各選択期間においてその前半または後半のいずれかで発光させられることとなる。選択期間のうちタイミングｔ７〜ｔ１、ｔ８〜ｔ３、ｔ９〜ｔ５は短い方が方が望ましい。また、有機ＥＬ素子１１が図３に示すようにダブルゲートアモルファスシリコントランジスタ１０のソース・ドレイン間の駆動実効電圧レベルで良好な輝度階調が得られるため、データラインＤＬへの供給電圧を階調制御することによりこのような有機ＥＬ表示素子１で輝度階調を表現することができる。
【００７８】
以上説明したように、この実施の形態にかかる有機ＥＬ表示素子１では、各画素において、有機ＥＬ素子１１の他は、２つのゲート電極が縦構造のダブルゲートトランジスタ１０だけ１つしか形成されていない。このため、１画素領域内における有機ＥＬ素子１１の相対的な面積比を大きくすることが可能となり、画素開口率が大きくなる。また、有機ＥＬ素子１１の他に設ける素子は、ダブルゲートトランジスタ１０だけでよいので、製造された有機ＥＬ表示装置１のうちのいずれかの素子に欠陥がある可能性が低くなり、製造時の歩留まりを高くすることができる。
【００７９】
また、選択されていないアドレスラインＡＬに対応する有機ＥＬ素子１１も、１アドレス選択期間内においてリセット期間Ｐｒを過ぎてから、１アドレス選択期間のほぼ半分の期間発光する。すなわち、１フレーム期間において、発光すべき画素の有機ＥＬ１１は、常にほぼ１フレームの半分の期間発光させることができる。
【００８０】
［第２の実施の形態］
この実施の形態にかかる有機ＥＬ表示装置の構成は、第１の実施の形態のもの（図１）とほぼ同じである。但し、この実施の形態では、有機ＥＬ表示素子１の構造が第１の実施の形態のもの（図２）と若干異なり、また、コントローラ５の構成が第１の実施の形態のものと異なる。
【００８１】
図８（ａ）は、この実施の形態における有機ＥＬ表示素子１の構造を示す平面図、図８（ｂ）は、図８（ａ）のＢ−Ｂ断面図である。これらの図においては、有機ＥＬ表示素子１でマトリクス状に形成されている画素のうちの１画素分のみを示す。これらの図から分かるように、この実施の形態における有機ＥＬ素子１は、次の点を除いて、第１の実施の形態のものと同じ構造をしている。
【００８２】
絶縁保護膜１０９上の、ダブルゲートトランジスタ１０、コンタクトホール１２０、アドレスラインＡＬ、データラインＤＬ及び電圧ラインＶＬのいずれも形成されていない位置には、複数のカラーフィルタ１１３が形成されている。そして、カラーフィルタ１１３の上、及びアドレスラインＡＬ、データラインＤＬ及び電圧ラインＶＬのいずれも形成されていない絶縁保護膜１０９上に、ＩＴＯからなる複数のアノード電極１１１が形成されている。
【００８３】
なお、カラーフィルタ１１３は、有機ＥＬ層１１０が発した白色光のうち、赤色の波長域の光を透過するもの（Ｒ）、緑色の波長域の光を透過するもの（Ｇ）、青色の波長域の光を透過するもの（Ｂ）のいずれかが、図９に示すような対角線配列で各画素に設けられている。
【００８４】
図１０は、この実施の形態におけるコントローラ５の構成を示すブロック図である。図示するように、このコントローラ５は、内部クロック発生回路５０と、同期分離回路５１と、制御信号生成回路５２と、デコーダ６３と、Ａ／Ｄ変換器６４と、ガンマ（γ）補正回路６５と、補正テーブル６６と、画像データメモリ６７と、画像データバッファ６８と、セレクタ６９とから構成されている。
【００８５】
内部クロック発生回路５０と、同期分離回路５１と、制御信号生成回路５２とは、第１の実施の形態で説明したものと実質的に同一である。但し、制御信号生成回路５２が生成する制御信号Ｉｃｎｔ、Ａｃｎｔ、Ｄｃｎｔの詳細は、第１の実施の形態のものとは異なる。また、同期分離回路５１は、映像信号Ｙ／Ｃをデコーダ６３に供給する。
【００８６】
デコーダ６３は、輝度信号Ｙ及び色差信号Ｃからなる映像信号Ｙ／ＣからアナログのＲ（赤）、Ｇ（緑）、Ｂ（青）の各信号を生成し、Ａ／Ｄ変換器６４に供給する。Ａ／Ｄ変換器６４は、アナログのＲＧＢ信号をそれぞれ画素の配列に従った所定のタイミング毎に（Ｒ、Ｇ、Ｂのそれぞれ１２０度ずつ位相が異なる）、Ａ／Ｄ（アナログ−デジタル）変換し、それぞれ４ビットからなるデジタルＲ信号、デジタルＧ信号、デジタルＢ信号をガンマ補正回路６５に供給する。
【００８７】
ガンマ補正回路６５は、補正テーブル６６を参照して、Ａ／Ｄ変換器６４から供給されたデジタルＲ信号、デジタルＧ信号、デジタルＢ信号を、それぞれ有機ＥＬ表示素子１のガンマ特性に従って、ガンマ補正する。補正テーブル６６は、デジタルＲ信号、デジタルＧ信号、デジタルＢ信号のそれぞれについて、ガンマ補正前後の値を対応付けて記憶する。
【００８８】
画像データメモリ６７は、ガンマ補正回路６５によってガンマ補正されたデジタルＲ信号、デジタルＧ信号、デジタルＢ信号（以下、これらをまとめて画像データＩＭＧという）を少なくとも１フレーム分記憶する。
【００８９】
画像データバッファ６８は、画像データメモリ６７から、制御信号Ｉｃｎｔに従って所定の画素の画像データＩＭＧを読み出して一時記憶する。セレクタ６９は、制御信号Ｉｃｎｔに従って、画像データバッファ６８に一時記憶されている画像データＩＭＧのうちの表示動作中のサブフレームに対応するビットを選択し、表示画像データｉｍｇとしてデータドライバ３に供給する。
【００９０】
以下、この実施の形態にかかる有機ＥＬ表示装置の動作について、説明する。ここで、同期分離回路５１、内部クロック発生回路５０及び制御信号生成回路５２の動作は、生成される制御信号Ｉｃｎｔ、Ａｃｎｔ、Ｄｃｎｔが異なることを除いては、第１の実施の形態のものと実質的に同一である。但し、同期分離回路５１からの映像信号Ｙ／Ｃは、デコーダ６３に供給される。
【００９１】
同期分離回路５１から出力された映像信号Ｙ／Ｃから、デコーダ６３によってアナログのＲＧＢ信号が生成され、さらに、Ａ／Ｄ変換器６４でＡ／Ｄ変換されて、それぞれ４ビットからなるデジタルＲ信号、デジタルＧ信号、デジタルＢ信号が生成される。そして、これらデジタルＲ信号、デジタルＧ信号、デジタルＢ信号は、ガンマ補正回路６５によってガンマ補正され、画像データＩＭＧとして画像データメモリ６７に記憶されている。
【００９２】
画像データメモリ６７に記憶されている画像データＩＭＧは、制御信号Ｉｃｎｔに従って順次画像データバッファ６８に記憶され、セレクタ６８によってサブフレームに応じたいずれかのビットが選択され、表示画像データｉｍｇとして、制御信号Ａｃｎｔ、Ｄｃｎｔによるアドレスドライバ２及びデータドライバ３の動作タイミングとタイミング合わせされて、データドライバ３に順次供給される。
【００９３】
このように、映像信号Ｙ／Ｃをデコーダ６３によりデジタルＲ信号、デジタルＧ信号、デジタルＢ信号にすることにより多色表示が可能となる。また、有機ＥＬ表示素子１はその表示輝度がほとんど視野角に依存されず、ブラウン管用のビデオ信号をγ補正回路６５及び補正テーブル６６で有機ＥＬ表示素子１用の階調に補正するので視認できる角度での階調反転のない表示が可能となる。
【００９４】
［第３の実施の形態］
この実施の形態にかかる有機ＥＬ表示装置の構成は、第１の実施の形態のものとほぼ同一である。但し、各データラインＤＬは、列毎に複数のダブルゲートトランジスタ１０のボトムゲート電極１０１に接続され、各電圧ラインＶＬは、列毎に複数のダブルゲートトランジスタ１０のドレイン電極１０４に接続され、全ダブルゲートトランジスタ１０のドレイン電極１０４は常に８〜１０（Ｖ）程度の定電圧Ｖｄｄが印加されている。
【００９５】
本実施形態の駆動について、図７（ａ）に示すような発光パターンを１フレーム期間にわたって維持するときに、第１実施形態のそれと同様にアドレスラインＡＬ１から順次スキャンする。まずタイミングｔ０〜ｔ７の間のリセット期間Ｐｒで、そのフレーム期間に発光を持続しようとする画素（１，１）、（１，３）のダブルゲートトランジスタ１０の半導体層１０３内にキャリアを発生するために、データラインＤＬ１，ＤＬ３からダブルゲートトランジスタ１０のボトムゲート電極１０１に＋１０（Ｖ）のｎチャネル形成用電圧が供給される。またこのときトップゲート電極１０７には、＋５（Ｖ）の電圧が印加されているのでボトムゲート電極１０１の電圧を相殺することはない。
【００９６】
このとき、ドレイン電極１０４には電圧Ｖｄｄが供給されているのでドレイン電極１０４とソース電極１０５との間に電位差が生じ、ドレイン電流が流れ、有機ＥＬ素子１１は発光する。１フレーム期間発光しない画素（１，２）には、トップゲート電極１０７に＋５（Ｖ）が印加されているが、図４（ａ）のようにｎチャネルは形成されないため、発光しない。以下、図１２に示すように電圧を供給することにより実施形態１と同様に図７（ｂ）〜（ｇ）と同じ発光パターンになる。
【００９７】
［実施の形態の変形］
本発明は、上記の第１〜第３の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、詳しく説明する。
【００９８】
上記の第１の実施の形態では、コンパレータ５４は、輝度信号Ｙが所定の閾値より大きいかどうかを比較し、この比較結果に基づいて各画素の表示画像信号ｉｍｇを生成していた。しかしながら、コンパレータ５４は、各画素の表示画像信号ｉｍｇを生成する場合に、誤差拡散法などを用いるものとしてもよい。
【００９９】
上記の第２、第３実施の形態では、有機ＥＬ層１１０が発した白色光のうちの赤色の波長域の光を透過するカラーフィルタと、緑色の波長域の光を透過するカラーフィルタと、青色の波長域の光を透過するカラーフィルタとを図８に示すような対角線配列で配置し、フルカラー画像を表示するものとしていた。しかしながら、カラーフィルタは、デルタ配列、ストライプ配列或いはスクウェア配列などの他の配列で配置してもよい。
【０１００】
また、このようなカラーフィルタを用いず、モノクロ階調画像を表示する有機ＥＬ表示装置としてもよい。また、このようなカラーフィルタを用いることなく、有機ＥＬ層１１０を構成する材料として、赤色の波長域の光を発するもの、緑色の波長域の光を発するもの、及び青色の波長域の光を発するものを選んで、例えば、図８と同様の順序で配列させて形成することによっても、フルカラー画像を表示する有機ＥＬ表示装置を作成することができる。さらには、有機ＥＬ層１１０の材料を、赤、緑、青のいずれかの波長域の光を発するものとし、カラーフィルタの代わりに光の波長を変換して出射する光変換層を用いてもよい。
【０１０１】
この場合、赤色の波長域の光を発する有機ＥＬ層１１０は、アノード電極１１１からカソード電極１１２の方向に、α−ＮＰＤからなる正孔輸送層と、ＤＣＭ−１を分散させたＡｌｑ３からなる電子輸送性発光層とを積層させて構成することができる。緑色の波長域の光を発する有機ＥＬ層１１０は、アノード電極１１１からカソード電極１１２の方向に、α−ＮＰＤからなる正孔輸送層と、Ｂｅｂｑ２からなる電子輸送性発光層とを積層させて構成することができる。青色の波長域の光を発する有機ＥＬ層１１０は、アノード電極１１からカソード電極１１２の方向に、α−ＮＰＤからなる正孔輸送層と、９６重量％のＤＰＶＢｉと４重量％のＢＣｚＶＢｉからなる発光層と、Ａｌｑ３からなる電子輸送層を積層させて構成することができる。
【０１０２】
上記の第１〜第３の実施の形態では、アドレスドライバ２は、コントローラ５からの制御信号Ａｃｎｔに従って、各アドレスラインＡＬを選択した期間の当初に、アドレスラインＡＬを介して対応するダブルゲートトランジスタ１１のトップゲート電極１０７に＋５（Ｖ）の電圧を供給していた。そして、データドライバ３は、コントローラ５からの制御信号Ｄｃｎｔに従って、対応する有機ＥＬ素子１１が発光すべきものであるときは、トップゲート電極１０７に＋５（Ｖ）が印加されているとき、対応するデータラインＤＬに正電圧を供給して、有機ＥＬ素子１１を発光させていた。そして、データドライバ３は、対応する有機ＥＬ素子１１が発光すべきものでないときは、選択されたアドレスラインＡＬのトップゲート電極１０７に印加される電圧が−２０（Ｖ）になっていから、対応するデータラインＤＬに正電圧を供給していた。しかしながら、本発明においては、この順を逆にしてもよい。
【０１０３】
上記の第１〜第３の実施の形態では、ダブルゲートトランジスタ１０は、ボトムゲート電極１０１及びトップゲート電極１０７に印加された電圧、及び半導体層１０３内に蓄積された正孔の影響によって、半導体層１０３内に電流路としてｎチャネルを形成するｎチャネル型のものであった。しかしながら、本発明は、ｐチャネル型のダブルゲートトランジスタを用いた発光素子にも適用することができる。このとき、印加される電圧の極性は０（Ｖ）以外全て逆になる。
【０１０４】
上記の第１〜第３の実施の形態では、発光素子として上記したような有機半導体を発光層に適用した有機ＥＬ素子１１を適用していた。しかしながら、本発明は、有機ＥＬ素子以外であっても、その電極間に所定値以上の電圧を印加することによって発光する、無機ＥＬ素子などの他のタイプの自発光型発光素子を用いた表示装置に適用することができる。
【０１０５】
【発明の効果】
以上説明したように、各画素に設けられる素子数を少なくすることができるので、画素開口率が高く、製造時の歩留まりが高い自発光型の表示素子、表示装置などを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる有機ＥＬ表示装置の構成を示すブロック図である。
【図２】（ａ）は、図１の有機ＥＬ表示素子の構造を示す平面図、（ｂ）は、（ａ）のＡ−Ａ断面図である。
【図３】有機ＥＬ素子の特性図である。
【図４】（ａ）〜（ｆ）は、図１、図２に示すダブルゲートトランジスタの動作を説明する模式図である。
【図５】図１のコントローラの構成を示すブロック図である。
【図６】本発明の第１の実施の形態にかかる有機ＥＬ表示装置における動作を示すタイミングチャートである。
【図７】（ａ）〜（ｇ）は、本発明の第１の実施の形態にかかる有機ＥＬ表示装置における動作を説明する模式図である。
【図８】（ａ）は、本発明の第２の実施の形態にかかる有機ＥＬ表示素子の構造を示す平面図、（ｂ）は、（ａ）のＢ−Ｂ断面図である。
【図９】図８のカラーフィルタの配列を示す図である。
【図１０】本発明の第２の実施の形態におけるコントローラの構成を示すブロック図である。
【図１１】本発明の第３の実施の形態にかかる有機ＥＬ表示装置の構成を示すブロック図である。
【図１２】本発明の第３の実施の形態にかかる有機ＥＬ表示装置における動作を示すタイミングチャートである。
【図１３】従来例の有機ＥＬ表示素子の１画素分の等価回路図である。
【図１４】図１３の有機ＥＬ表示素子の構造を示す図である。
【符号の説明】
１・・・有機ＥＬ表示素子、２・・・アドレスドライバ、３・・・データドライバ、４・・・定電圧発生回路、５・・・コントローラ、１０・・・ダブルゲートトランジスタ、１１・・・有機ＥＬ素子、５０・・・内部クロック発生回路、５１・・・同期分離回路、５２・・・制御信号生成回路、５３・・・Ｙ／Ｃ分離回路、５４・・・コンパレータ、５５・・・遅延回路、６３・・・デコーダ、６４・・・Ａ／Ｄ変換器、６５・・・ガンマ（γ）補正回路、６６・・・補正テーブル、６７・・・画像データメモリ、６８・・・画像データバッファ、６９・・・セレクタ、１００・・・ガラス基板、１０１・・・ボトムゲート電極、１０２・・・ゲート絶縁膜、１０３・・・半導体層、１０４・・・ドレイン電極、１０５・・・ソース電極、１０６・・・ゲート絶縁膜、１０７・・・トップゲート電極、１０８・・・遮光電極、１０９・・・絶縁保護膜、１１０・・・半導体層、１１１・・・アノード電極、１１２・・・カソード電極、１１３・・・カラーフィルタ、ＡＬ・・・アドレスライン、ＤＬ・・・データライン、ＶＬ・・・電圧ライン

Claims (6)

1. 複数の画素が所定の配列で配置され、前記複数の画素のそれぞれは、
   半導体層と、この半導体層にチャネルを形成するための電圧が供給される第１制御端子と、この第１制御端子によるチャネル形成を阻害するとともに前記半導体層で生成されたキャリアのうち一方の極性のキャリアを保持する非選択電圧と前記第１制御端子によるチャネル形成を阻害しない選択電圧が選択的に供給される第２制御端子と、前記半導体層に接続された第１電流供給端子及び第２電流供給端子と、を備えたアクティブ素子と、
   前記アクティブ素子の前記第１電流供給端子に接続され、所定の電圧または電流が供給されると前記半導体層内にキャリアを発生させる波長域を含む光を発光する発光素子と、
   を有し、
   前記アクティブ素子の前記第２制御端子に前記選択電圧及び前記非選択電圧を供給する選択駆動手段と、
   所定の画素の発光期間中に前記アクティブ素子の前記第２電流供給端子に前記発光素子を発光させる発光電圧を供給し、所定の画素の非発光期間中に前記アクティブ素子の前記第２電流供給端子に非発光電圧を供給する制御手段と、
   を備えることを特徴とする表示装置。
2. 前記発光素子は、赤色の波長域の光、緑色の波長域の光及び青色の波長域の光のすべてを含む光を発するものであり、
   前記複数の画素のそれぞれは、前記発光素子が発した光のうちの赤色の波長域の光を透過して外部に出射する赤カラーフィルタ、前記発光素子が発した光のうちの緑色の波長域の光を透過して外部に出射する緑カラーフィルタ、及び前記発光素子が発した光のうちの青色の光を透過して外部に出射する青カラーフィルタのいずれかをさらに備え、
   前記赤カラーフィルタ、緑カラーフィルタ或いは青カラーフィルタは、前記画素の配列に応じた所定の順序で前記複数の画素のそれぞれに配置されている
   ことを特徴とする請求項１に記載の表示装置。
3. 前記複数の画素のそれぞれの発光素子は、赤色の波長域の光、緑色の波長域の光、及び青色の波長域の光のいずれかを発するものであり、
   前記赤色の波長域の光を発する発光素子、緑色の波長域の光を発する発光素子、或いは青色の波長域の光を発する発光素子は、前記画素の配列に応じた所定の順序で前記複数の画素のそれぞれに配置されている
   ことを特徴とする請求項１に記載の表示装置。
4. 複数の画素が所定の配列で配置され、前記複数の画素のそれぞれは、
   半導体層と、この半導体層にチャネルを形成するチャネル形成電圧とチャネルを形成しないチャネル非形成電圧が選択的に供給される第１制御端子と、前記第１制御端子によるチャネル形成を阻害するとともに前記半導体層で生成されたキャリアのうち一方の極性のキャリアを保持する非選択電圧と前記第１制御端子によるチャネル形成を阻害しない選択電圧が選択的に供給される第２制御端子と、前記半導体層に接続された第１電流供給端子と、前記半導体層に接続されるとともに所定の電圧が印加される第２電流供給端子と、を備えたアクティブ素子と、
   前記アクティブ素子の前記第１電流供給端子に接続され、所定の電圧または電流が供給されると前記半導体層内にキャリアを発生させる波長域を含む光を発光する発光素子と、
   を有し、
   前記アクティブ素子の前記第２制御端子に前記選択電圧及び前記非選択電圧を供給する選択駆動手段と、
   所定の画素の発光期間中に前記アクティブ素子の前記第１制御端子に前記チャネル形成電圧を供給し、所定の画素の非発光期間中に前記アクティブ素子の前記第１制御端子に前記チャネル非形成電圧を供給する制御手段と、
   を備えることを特徴とする表示装置。
5. 複数の画素が配置された表示装置の駆動方法であって、
   前記複数の画素のそれぞれは、
   半導体層と、この半導体層にチャネルを形成するための電圧が供給される第１制御端子と、この第１制御端子によるチャネル形成を阻害するとともに前記半導体層で生成されたキャリアのうち一方の極性のキャリアを保持する非選択電圧と前記第１制御端子によるチャネル形成を阻害しない選択電圧が選択的に供給される第２制御端子と、前記半導体層に接続された第１電流供給端子及び第２電流供給端子と、を備えたアクティブ素子と、
   前記アクティブ素子の前記第１電流供給端子に接続され、所定の電圧または電流が供給されると前記半導体層内にキャリアを発生させる波長域を含む光を発光する発光素子と、
   を有し、
   前記表示装置は、
   前記アクティブ素子の前記第２制御端子に前記選択電圧及び前記非選択電圧を供給する選択駆動手段と、
   所定の画素の発光期間中に前記アクティブ素子の前記第２電流供給端子に前記発光素子を発光させる発光電圧を供給し、所定の画素の非発光期間中に前記アクティブ素子の前記第２電流供給端子に非発光電圧を供給する制御手段と、
   を有し、
   前記複数の画素の一定単位毎に前記アクティブ素子の前記第２制御端子に前記選択電圧を供給する選択駆動ステップと、
   前記選択駆動ステップで選択された画素のうちの発光すべき画素のアクティブ素子の第４制御端子に前記発光電圧を供給し、前記選択駆動ステップで選択された画素のうちの発光すべきでない画素のアクティブ素子の第４制御端子に前記非発光電圧を供給するデータ駆動ステップと、
   前記選択駆動ステップ後に前記アクティブ素子の前記第２制御端子に供給される電圧を前記選択電圧から前記非選択電圧に徐々にシフトするキャリア蓄積ステップと、
   を含むことを特徴とする表示装置の駆動方法。
6. 複数の画素が所定の配列で配置された表示装置の駆動方法であって、
   前記複数の画素のそれぞれは、
   半導体層と、この半導体層にチャネルを形成するチャネル形成電圧とチャネルを形成しないチャネル非形成電圧が選択的に供給される第１制御端子と、前記第１制御端子によるチャネル形成を阻害するとともに前記半導体層で生成されたキャリアのうち一方の極性のキャリアを保持する非選択電圧と前記第１制御端子によるチャネル形成を阻害しない選択電圧が選択的に供給される第２制御端子と、前記半導体層に接続された第１電流供給端子と、前記半導体層に接続されるとともに所定の電圧が印加される第２電流供給端子と、を備えたアクティブ素子と、
   前記アクティブ素子の前記第１電流供給端子に接続され、所定の電圧または電流が供給されると前記半導体層内にキャリアを発生させる波長域を含む光を発光する発光素子と、
   を有し、
   前記表示装置は、
   前記アクティブ素子の前記第２制御端子に前記選択電圧及び前記非選択電圧を供給する選択駆動手段と、
   所定の画素の発光期間中に前記アクティブ素子の前記第１制御端子に前記チャネル形成電圧を供給し、所定の画素の非発光期間中に前記アクティブ素子の前記第１制御端子に前記チャネル非形成電圧を供給する制御手段と、
   を備え、
   前記複数の画素の一定単位毎に前記アクティブ素子の前記第２制御端子に前記選択電圧を供給する選択駆動ステップと、
   前記選択駆動ステップで選択された画素のうちの発光すべき画素のアクティブ素子の第１制御端子に前記チャネル形成電圧を供給し、
   前記選択駆動ステップで選択された画素のうちの発光すべきでない画素のアクティブ素子の第１制御端子に前記チャネル非形成電圧を供給するデータ駆動ステップと、
   前記選択駆動ステップ後に前記アクティブ素子の前記第２制御端子に供給される電圧を前記選択電圧から前記非選択電圧に徐々にシフトするキャリア蓄積ステップと、
   を含むことを特徴とする表示装置の駆動方法。

Images