JP5028723B2 - 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 - Google Patents

薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 Download PDF

Info

Publication number
JP5028723B2
JP5028723B2 JP2001246963A JP2001246963A JP5028723B2 JP 5028723 B2 JP5028723 B2 JP 5028723B2 JP 2001246963 A JP2001246963 A JP 2001246963A JP 2001246963 A JP2001246963 A JP 2001246963A JP 5028723 B2 JP5028723 B2 JP 5028723B2
Authority
JP
Japan
Prior art keywords
gate electrode
film transistor
thin film
gate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001246963A
Other languages
English (en)
Other versions
JP2003069022A (ja
Inventor
隆俊 辻村
浩 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chimei Innolux Corp filed Critical Chimei Innolux Corp
Priority to JP2001246963A priority Critical patent/JP5028723B2/ja
Priority to US10/222,339 priority patent/US6734505B2/en
Publication of JP2003069022A publication Critical patent/JP2003069022A/ja
Priority to US10/765,793 priority patent/US7002181B2/en
Application granted granted Critical
Publication of JP5028723B2 publication Critical patent/JP5028723B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Description

【０００１】
【発明の属する技術分野】
本発明は、複数のゲート電極を用いて薄膜トランジスタを駆動する、いわゆるデュアル・ゲート構造を含む薄膜トランジスタ、該薄膜トランジスタの製造方法、並びに該薄膜トランジスタを含む薄膜トランジスタ・アレイ基板に関する。さらに本発明は、該薄膜トランジスタ・アレイ基板を含んで構成される表示装置および該表示装置の駆動方式に関する。
【０００２】
【従来の技術】
有機ＬＥＤは、応答速度が非常に速く自己発光素子であるため、表示装置に適用した場合には視野角の広い良好な平面型表示装置を提供できることが期待されており、液晶表示装置に代わる平面型表示装置への適用が検討されている。上述した有機ＬＥＤは電流駆動素子であり、高精細な表示を達成するためには、走査線非選択時にも有機ＬＥＤ素子に対して電流を流し続けることが必要とされる。
【０００３】
図９は、従来提案されている有機ＬＥＤを駆動するための回路構成を示した図である。図９に示した従来の回路構成は、概ねスイッチングを行うためのスイッチング用の薄膜トランジスタ（以下、ＴＦＴと略する。）８０と、有機ＬＥＤ素子８２を駆動するためのドライバ用ＴＦＴ８４とを含んだ構成とされている。スイッチング用ＴＦＴ８０は、走査線８６からの信号に応じて、オン／オフ駆動され、信号線８８からの信号をドライバ用ＴＦＴ８４へと供給している。
【０００４】
スイッチング用ＴＦＴ８０は、ドライバ用ＴＦＴ８４のゲート電極に接続され、ドライバ用ＴＦＴ８４のコンダクタンスを制御し、供給線９０からの有機ＬＥＤ素子８２の駆動のための電流を、ドライバ用ＴＦＴ８４のドレイン電極に接続された有機ＬＥＤ素子８２へと供給することにより、有機ＬＥＤ素子８２が駆動されている。また、図９に示された従来の有機ＬＥＤ素子８２の駆動回路には、電荷蓄積用キャパシタ９２がライン９４に接続されていて、有機ＬＥＤ素子８２に要求される電流を安定して供給する構成とされている。
【０００５】
図９に示した回路構成においては、ドライバ用ＴＦＴ８４は、スイッチング用ＴＦＴ８０により定められた電流レベルに応じて有機ＬＥＤ素子８２へと電流を供給する。従来では、この電流レベルは４レベル程度に制御して用いられており、これに対して時間分割を同時に用いることにより、より多くのレベルでの制御が可能とされている。この電流レベルの変化は、有機ＬＥＤの輝度を制御して、有機ＬＥＤ素子の発光に対し階調制御を可能とし、高精細な表示を可能としている。
【０００６】
有機ＬＥＤ素子８２の階調制御は、図９に示した回路構成を使用して有機ＬＥＤ素子の階調制御を行う際にゲートに加える電圧を制御し、有機ＬＥＤ素子８２に流れる電流レベルを制御することにより、原理的に可能である。図１０には、典型的な有機ＬＥＤ素子の駆動において、異なった有機ＬＥＤ素子に流れる電流Ｉｏｌｅｄを、スイッチングＴＦＴ８０のゲート電圧に対してプロットして得られる図を示す。
【０００７】
図１０に示されるように有機ＬＥＤ素子は、種々の要因に基づいて画素ごとに電流−電圧特性が変動する。このため１画素ごとに形成される有機ＬＥＤ素子についてみれば、図１０に示されるように一定のゲート電圧Ｖｇａｔｅを与えても同一の階調レベルを有機ＬＥＤ素子に対して安定して与えることができないこととなる。したがって、図９に示した回路構成によりゲート電圧を変化させることだけで電流レベルを変化させ、この電流レベルを直接用いて階調制御を行うのみでは、表示装置の全画面にわたる正確な階調表示を行うことができないといった問題がある。
【０００８】
上述した問題を解決するために、図１０に示すように電流−電圧特性が変動しても最大電流値Ｉｍａｘと最小電流値Ｉｍｉｎとが、画素ごとに変動しないことを利用して、オン／オフのみを制御し、有機ＬＥＤ素子の発光面積を変化させることにより階調制御を行う方法、いわゆる面積階調制御法も提案されている。この面積階調制御法を行うためにこれまで提案されている駆動回路を図１１に示す。図１１に示した駆動回路においては、画素９６ごとに複数の有機ＬＥＤ素子８２が配置されており、発光させる有機ＬＥＤ素子８２の数、すなわち発光面積を制御することにより階調が制御できるようにされている。
【０００９】
図１２には、画素ごとに複数配置された有機ＬＥＤ素子の構成を示した平面図を示す。図１２に示すように従来の面積階調を行うための有機ＬＥＤ素子８２は、１つの画素に複数が形成されており、これらの有機ＬＥＤ素子８２に対して配線９８から、信号が供給される構成とされている。
【００１０】
図１１および図１２に示した面積階調により階調を制御する方法は、正確な階調制御を可能とすることができるものの、有機ＬＥＤ素子８２の画素あたりの充填率が小さくなるため表示部の輝度が低下するという不都合がある。また、表示部の輝度を高めるため駆動電流を増加させることも可能であるが、駆動電流を高めることで有機ＬＥＤ素子の発光寿命や、ドライバ用ＴＦＴの寿命が低下してしまうといった不都合が生じることになる。さらには、有機ＬＥＤ素子ごとにオン／オフを制御する必要が生じるため、ドライバ用ＴＦＴといった駆動要素を増加させることも必要となり、このことも画素あたりの有機ＬＥＤ素子の充填率を低下させる要因となっている。
【００１１】
有機ＬＥＤの駆動においても、画素ごとに表示駆動を行うためには、多くの場合、上述したように薄膜トランジスタ（ＴＦＴ）が用いられる。この際に使用されるＴＦＴ、特にドライバ用ＴＦＴは、高いレベルの電流を、安定して提供できることが必要とされる。これまで、電流特性を安定化させたＴＦＴ構造として種々のものが提案されており、例えば、特開平８−２４１９９７号公報では、活性層を挟んだ両側に絶縁層を介して対向するゲート電極を設け、一方のゲート電極が他方のゲート電極よりもソース−ドレイン方向に短く形成されたいわゆるデュアル・ゲートＴＦＴ構造が開示されている。
【００１２】
開示されたデュアル・ゲートＴＦＴは、良好な５極管特性を示し、電源電圧が変動してもドレイン電流を安定化させることが開示されている。しかしながら、特開平８−２４１９９７号公報に開示されたデュアル・ゲートＴＦＴ構造は、活性層よりも短く形成されたゲート電極を用いることによりシリコン活性層の両端部に高抵抗部分を形成し良好な５極管特性を得るものであり、有機ＬＥＤのドライバＴＦＴに必要とされる高い電流レベルを提供する点では充分なものではない。
【００１３】
また、特開２０００−２４３９６３号公報においても複数のゲート電極を含むＴＦＴ、いわゆるデュアル・ゲートＴＦＴおよび該デュアル・ゲートＴＦＴを含む表示装置が開示されている。特開２０００−２４３９６３号公報において開示されたデュアル・ゲート型ＴＦＴは、第２のゲート電極がチャネル長よりも狭く形成されていて、リーク電流を防止しつつ、しきい値電圧が安定化されている。しかしながら、特開２０００−２４３９６３号公報に開示されたデュアル・ゲートＴＦＴは、有機ＬＥＤ素子のドライバ用ＴＦＴに必要とされる高い電流レベルを維持させつつ、電流レベルを離散的に制御することによる階調制御を与えることを可能とするものではない。
【００１４】
特開２０００−３４７６２４号公報は、画像信号に応じて静電容量に蓄積された電荷をエレクトロ・ルミネッセンス素子に与える複数の駆動トランジスタを含み、各駆動トランジスタの相互コンダクタンスが、階調表現可能に設定されたエレクトロ・ルミネッセンス表示装置を開示している。特開２０００−３４７６２４号公報に開示されたエレクトロ・ルミネッセンス素子は、階調表現可能とされてはいるものの、複数の駆動トランジスタを画素内に形成させる必要があり、有機ＬＥＤ素子の充填率が低下し、その結果、画素あたりの輝度が低下するという不都合を生じる。
【００１５】
さらに、特開２０００−１４８０８７号公報は、半導体層と、この半導体層の対向する両面に形成されたゲート絶縁膜と、これらのゲート絶縁膜にそれぞれ設けられた第１ゲート電極および第２ゲート電極とを備えたＴＦＴ構造並びに表示素子を開示している。特開２０００−１４８０８７号公報に開示されたＴＦＴ構造は、画素開口率を高くし、製造時の歩留まりを向上することを可能とするものの、有機ＬＥＤに要求される高い電流レベルを確保しつつ、離散的に電流レベルを制御して階調制御を可能とすると共に、高輝度、かつ長寿命の表示素子を提供するためには充分なものではない。
【００１６】
【発明が解決しようとする課題】
本発明は、上述した従来の不都合に鑑みなされたものであり、発光部の面積を低下することによる輝度の低下を招くことなく、さらに有機ＬＥＤ素子の充填率を低下させず、さらには有機ＬＥＤに供給する電流レベルを、ゲート電位のオン／オフを制御することのみにより離散的に制御して有機ＬＥＤ素子の階調表示を可能とする、薄膜トランジスタを提供することを目的とする。
【００１７】
さらに、本発明は、上述した特性を有する新規な薄膜トランジスタの製造方法を提供することを目的とする。
【００１８】
また、本発明は、上述した薄膜トランジスタをアレイとして構成し、離散的な電流制御により、有機ＬＥＤ素子の階調制御を可能とする、薄膜トランジスタ・アレイ基板を提供することを目的とする。
【００１９】
さらに本発明の他の目的は、上述した薄膜トランジスタ・アレイ基板を使用して離散的に電流レベルを制御することにより良好な階調特性を付与することを可能とする表示装置を提供することにある。
【００２０】
また、本発明のさらなる他の目的は、上述した薄膜トランジスタ・アレイ基板を使用した表示装置に対して、階調制御を可能としつつアクティブ・マトリックス駆動を可能とする、駆動方式を提供することを目的とするものである。
【００２１】
【課題を解決するための手段】
本発明の第１の構成によれば、絶縁性基板上に形成される活性層と、
該活性層を挟んで対向する両側に形成された複数の絶縁層と、
該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極と、前記第１のゲート電極および前記第２のゲート電極にそれぞれ接続される配線と、
を含む薄膜トランジスタであって、前記第１のゲート電極および前記第２のゲート電極の電位が独立して制御され、かつ該第１のゲート電極および第２のゲート電極の面積がそれぞれ異なる、薄膜トランジスタが提供される。本発明の薄膜トランジスタにおいては、前記第１のゲート電極は、前記絶縁性基板側に配置され、前記第２のゲート電極は、前記活性層を挟んで前記絶縁性基板の対向する側に配置され、かつ前記第２のゲート電極が、前記第１のゲート電極よりも面積が小さく形成されるかまたは前記第１のゲート電極が、前記第２のゲート電極よりも面積が小さく形成される。
【００２２】
本発明の薄膜トランジスタにおいては、前記ゲート電極の一方は、前記活性層よりもチャネル方向に長く形成され、かつ前記ゲート電極の他方は、前記活性層に形成されるチャネルの両端を超えて形成される。本発明の有機ＬＥＤ素子に電流を供給するためのドライバ用薄膜トランジスタとして使用される。
【００２３】
本発明の第２の構成によれば、絶縁性基板上に形成され、活性層を挟んで対向する両側に形成された複数の絶縁層と、該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極と、を含む薄膜トランジスタの製造方法であって、
絶縁性基板を提供するステップと、
前記絶縁性基板上に前記第１のゲート電極を形成するステップと、
前記ゲート電極の上に第１の絶縁層と、前記活性層と、第２の絶縁層とを形成するステップと、
前記第２のゲート電極を、前記第１のゲート電極とは異なる面積で形成するステップと、
前記第１のゲート電極および前記第２のゲート電極とにそれぞれ独立して電位を与えるための配線を形成するステップと
を含む、薄膜トランジスタの製造方法が提供される。
【００２４】
本発明の製造方法においては、前記第２のゲート電極を形成するステップは、形成される前記第２のゲート電極の面積を、前記第１のゲート電極の面積よりも小さくなるように形成するステップまたは形成される前記第１のゲート電極の面積を、前記第２のゲート電極の面積よりも小さくなるように形成するステップを含むことができる。本発明の製造方法においては、前記各ゲート電極を形成するステップは、前記ゲート電極の一方を前記活性層よりもチャネル方向に長く形成するステップと、前記ゲート電極の他方を、前記活性層に形成されるチャネルの両端を超えて形成するステップを含むことができる。
【００２５】
本発明の第３の構成においては、有機ＬＥＤ素子を含む表示装置を駆動するための薄膜トランジスタ・アレイ基板であって、該薄膜トランジスタ・アレイ基板は、画素ごとに形成されるスイッチング用薄膜トランジスタと有機ＬＥＤ素子を駆動するためのドライバ用薄膜トランジスタとを含み、
前記ドライバ用薄膜トランジスタは、活性層を挟んで対向する両側に形成された複数の絶縁層と、該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極とを含んで構成されており、該第１のゲート電極および第２のゲート電極は、独立して電位制御される、
薄膜トランジスタ・アレイ基板が提供される。
【００２６】
本発明の薄膜トランジスタ・アレイ基板においては、前記ドライバ用薄膜トランジスタは、前記第１のゲート電極と、前記活性層と、前記第２のゲート電極とが絶縁性基板上に形成されており、前記第１のゲート電極は、絶縁性基板側に配置され、前記第２のゲート絶縁膜は、前記活性層を挟んで前記絶縁性基板の対向する側に配置され、かつ前記第２のゲート電極は、前記第１のゲート電極よりも面積が小さく形成されるかまたは形成される前記第２のゲート電極の面積が、前記第１のゲート電極の面積よりも大きくなるように形成される。本発明の薄膜トランジスタアレイ基板においては、前記ドライバ用薄膜トランジスタは、前記ゲート電極の一方が前記活性層よりもチャネル方向に長く形成され、かつ前記ゲート電極の他方が前記活性層に形成されるチャネルの両端を超えて形成することができる。
【００２７】
本発明の薄膜トランジスタ・アレイ基板においては、前記ドライバ用薄膜トランジスタの前記第１のゲート電極および前記第２のゲート電極に対して独立して電位を与えるための前記各ゲート電極に対応する制御要素と、該制御要素に選択信号を供給するため前記制御要素にそれぞれ接続される配線とを含んでいてもよい。本発明の薄膜トランジスタ・アレイ基板においては、前記ドライバ用ＴＦＴは、トップゲート部とボトムゲート部とを含んで構成されており、前記トップゲート部と前記ボトムゲート部は、それぞれ前記有機ＬＥＤ素子に対して並列接続される。
【００２８】
本発明の第４の構成によれば、画素ごとに形成された薄膜トランジスタを含む薄膜トランジスタ・アレイ基板と、該薄膜トランジスタに接続される有機ＬＥＤ素子とを含む表示装置であって、
前記薄膜トランジスタ・アレイ基板は、画素ごとに形成されるスイッチング用薄膜トランジスタと有機ＬＥＤ素子を駆動するためのドライバ用薄膜トランジスタとを含み、
前記ドライバ用薄膜トランジスタは、活性層を挟んで対向する両側に形成された複数の絶縁層と、該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極とを含んで構成されており、該第１のゲート電極および該第２のゲート電極の面積がそれぞれ異なる、
表示装置が提供される。
【００２９】
本発明の表示装置においては、前記ドライバ用薄膜トランジスタは、前記第１のゲート電極と、前記活性層と、前記第２のゲート電極とが絶縁性基板上に形成されており、前記第１のゲート電極は、前記絶縁性基板側に配置され、前記第２のゲート絶縁膜は、前記活性層を挟んで前記絶縁性基板の対向する側に配置され、かつ前記第２のゲート電極は、前記第１のゲート電極よりも面積が小さく形成されるかまたは前記第１のゲート電極は、前記第２のゲート電極よりも面積が小さく形成することができる。本発明の表示装置においては、前記ドライバ用薄膜トランジスタは、前記ゲート電極の一方が前記活性層よりもチャネル方向に長く形成され、かつ前記ゲート電極の他方が前記活性層に形成されるチャネルの両端を超えて形成される。本発明の表示装置においては、ドライバ用薄膜トランジスタの前記第１のゲート電極および前記第２のゲート電極に対して独立して電位を与えるための前記各ゲート電極に対応する制御要素と、該制御要素に選択信号を供給するため前記制御要素にそれぞれ接続される配線とを含む。
【００３０】
本発明の第５の構成においては、薄膜トランジスタ・アレイ基板と、該薄膜トランジスタ・アレイ基板に接続される有機ＬＥＤ素子とを含み、前記薄膜トランジスタ・アレイ基板は、画素ごとに形成されるスイッチング用薄膜トランジスタと有機ＬＥＤ素子を駆動するためのドライバ用薄膜トランジスタと前記ドライバ用薄膜トランジスタを個別に制御するための制御要素とを含んで構成され、
前記ドライバ用薄膜トランジスタは、活性層を挟んで対向する両側に形成された複数の絶縁層と、該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極とを含み、該第１のゲート電極および該第２のゲート電極の面積がそれぞれ異なる表示装置を駆動するための駆動方式であって、
選択線から前記制御要素に選択信号を供給するステップと、
前記第１のゲート電極および前記第２のゲート電極の電位を前記制御要素を介して制御するステップと、
前記有機ＬＥＤ素子に対して前記ドライバ用薄膜トランジスタから前記選択信号に応じたレベルの駆動電流を供給するステップと
を含む表示装置の駆動方式が提供される。
【００３１】
本発明の駆動方式においては、前記駆動電流の前記レベルは、少なくとも４つのレベルを含み、前記レベルに関連して前記有機ＬＥＤ素子の階調制御を行うステップを含む。本発明の駆動方式においては、前記ドライバ用薄膜トランジスタは、独立して複数のコンダクタンス・レベルを与えるように制御可能なデュアル・ゲート薄膜トランジスタとして構成され、前記複数の制御要素は、前記デュアル・ゲート薄膜トランジスタのオン／オフを独立して制御しており、
前記駆動方式は、前記制御要素を制御することにより前記ドライバ用薄膜トランジスタの階調制御を行うステップを含むことができる。本発明の駆動方式においては、前記ドライバ用薄膜トランジスタは、独立して制御可能なトップゲート部と、ボトムゲート部とを与えるデュアル・ゲート薄膜トランジスタとして構成され、前記トップゲート部と前記ボトムゲート部とから並列して前記有機ＬＥＤ素子に対して前記駆動電流を供給するステップを含むことができる。
【００３２】
【発明の実施の形態】
以下、本発明を図面に示した実施の形態に基づいて詳細に説明する。図１は、本発明のデュアル・ゲートＴＦＴの概略的な構成を示した断面図である。本発明のデュアル・ゲートＴＦＴは、ガラスといった絶縁性基板１０上に形成された第１のゲート電極１２と、第２のゲート電極１４とを含んで構成されている。第１のゲート電極１２と第２のゲート電極１４との間には、第１のゲート絶縁膜１６と、活性層１８と、この活性層１８に隣接して形成され、チャネルを画定するソース電極２０およびドレイン電極２２と、第２のゲート電極１４を下層側の薄膜トランジスタ要素から絶縁するための第２のゲート絶縁膜２４とが形成されている。
【００３３】
本発明においてチャネル長さとは、ソース電極およびドレイン電極の間において画定される活性層のソース電極とドレイン電極方向と間の長さを意味する。また、本発明においてチャネルの端部とは、ソース電極およびドレイン電極と、活性層とのそれぞれの端部を意味する。
【００３４】
第１のゲート絶縁膜１６と、第２のゲート絶縁膜２４とは、それぞれ同一の材料または異なった材料から形成することができ、これらの材料としては、例えばＳｉＯｘ、ＳｉｙＮｚ、ＳｉｘＯｙＮｚといった材料から選択することができる（本明細書において、ｘ、ｙ、ｚは、それぞれ正の実数を示す）。また、上述した活性層１８は、これまで知られたいかなる材料からでも形成することができ、これらの材料としては例えば、アモルファス・シリコン、または多結晶シリコン、または単結晶シリコンといった半導体から形成することができる。
【００３５】
さらに、本発明においては、上述したゲート電極、ソース電極、ドレイン電極といった電極についてもこれまで知られたいかなる電極用材料からでも形成することができ、これらの材料としては例えばアルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、モリブデン−タングステン（Ｍｏ−Ｗ）、クロム（Ｃｒ）などから適宜選択または組み合わせて使用することができる。
【００３６】
図１に示されるように、本発明のデュアル・ゲートＴＦＴは、第１のゲート電極１２と、第２のゲート電極１４とがそれぞれソース電極２０とドレイン電極２２との間において画定されるチャネル２６のチャネル長さを超えて延ばされている。このため、チャネル２６にわたる均一な電界が確保でき、本発明のデュアル・ゲートＴＦＴが有機ＬＥＤ素子のためのドライバ用ＴＦＴとして使用された場合にでも、チャネル内での電流密度を不均一に高めることなく、長寿命化することができる構成とされている。
【００３７】
さらに、図１に示されたデュアル・ゲートＴＦＴの第１のゲート電極１２と、第２のゲート電極１４とは、面積が異なるようにして形成されている。これらのゲート電極は、図１に示すようにデュアル・ゲートＴＦＴの第１のゲート電極１２と第２のゲート電極１４とにより形成されるそれぞれ独立して制御可能なトランジスタ構造のコンダクタンスを、異なるように構成されている。このため、本発明のデュアル・ゲートＴＦＴは、それぞれのトランジスタ構造のゲート電極をオン／オフ制御することで、離散的に複数の電流レベルを制御することを可能とし、さらには有機ＬＥＤ素子の発光に対して階調制御を可能としている。
【００３８】
また、図１に示されたデュアル・ゲートＴＦＴは、第２のゲート電極１４の上部に、絶縁膜から形成されるパッシベーション層２８が形成されている。このパッシベーション層２８は、パッシベーション層２８の下層の各構造の動作の信頼性を保証する構成とされていて、上述したパッシベーション層２８は、ＳｉＯｘ、ＳｉＮｙ、ＳｉＯｘＮｙといったこれまで知られたいかなる絶縁性材料から形成することができる。
【００３９】
図２は、本発明のデュアル・ゲートＴＦＴの第１のゲート電極１２と第２のゲート電極１４との、チャネル２６に対する構成を詳細に示した斜視図である。図２に示されるように、第１のゲート電極１２と、第２のゲート電極１４とは、第１のゲート電極１２の面積Ｓ１と、第２のゲート電極の面積Ｓ２とが、互いに面積が異なるようにして形成されている。上述したように、面積Ｓ１、Ｓ２が異なるようにして形成されているので、それぞれのゲート電極がオンとされた場合に、コンダクタンスが異なることとなり、少なくとも４レベルの階調制御が可能となる。
【００４０】
なお、本発明の図２に示した実施の形態においては、第２のゲート電極１４が、第１のゲート電極１２に対して図２中、ａ方向およびｂ方向に対して短く形成されて、第１のゲート電極１２に対して小さな面積Ｓ２とされている。しかしながら、本発明においては上側に形成されるゲート電極１４を必ずしも小面積とすることが必要であるわけではなく、第１のゲート電極１２が第２のゲート電極１４に対して小面積とされていても良いし、各ゲート電極の面積を異なるように形成するためには、いかなる寸法およびこれまで知られたパターニング・プロセスを用いることができる。
【００４１】
図３は、本発明のデュアル・ゲートＴＦＴを用いた薄膜トランジスタ・アレイ基板の１つの画素内に形成される、トランジスタ要素および有機ＬＥＤ素子の概略的な回路構成を示した図である。図３に示されるように、本発明の薄膜トランジスタ・アレイ基板の画素内には、有機ＬＥＤ素子２９のスイッチングを行うためのスイッチング用ＴＦＴ３０と、有機ＬＥＤ素子２９に対して電流を供給するためのドライバ用ＴＦＴ３２とが形成されている。
【００４２】
ドライバ用ＴＦＴは、上述したデュアル・ゲート構成として形成されていて、それぞれ独立したトップゲートＴＦＴ、ボトムゲートＴＦＴとして機能するように構成されている。さらに、スイッチング用ＴＦＴ３０は、複数の制御要素３４、３６に接続されており、制御要素３４、３６がそれぞれドライバ用ＴＦＴ３２のトップゲート部３２ａと、ボトムゲート部３２ｂとを、選択線３８ａ、３８ｂを介して供給される選択信号により、独立して制御する構成とされている。
【００４３】
本発明におけるトップゲート部３２ａとは、図１に示した第２のゲート電極１４と、ソース電極２０と、ドレイン電極２２とから構成されるトランジスタ部を意味し、ボトムゲート部分３２ｂとは、第１のゲート電極１２と、ソース電極２０と、ドレイン電極２２とから構成されるトランジスタ部を意味する。また、本発明における上述した制御要素３４、３６としては、具体的にはボトムゲート型またはトップゲート型のいずれの薄膜トランジスタからでも形成することができる。さらに、図３に示した実施の形態においては、画素内には、スイッチング用ＴＦＴ３０と、制御要素３４、３６との間にキャパシタ４０が形成されていて、制御要素３４、３６を通して必要とされる電流をドライバ用ＴＦＴ３２へと、安定して供給できる構成とされている。
【００４４】
図４は、本発明の薄膜トランジスタ・アレイ基板の実施の形態において図３に示したドライバ用ＴＦＴ３２と、制御要素３４、３６とが形成された薄膜トランジスタ・アレイ基板の一部を示した断面図である。図４に示した実施の形態においては、構成を明確に示すために、制御要素３４、３６をドライバ用ＴＦＴ３２の両側に配置した構成として示している。
【００４５】
図４に示すように、ドライバ用ＴＦＴ３２は、トップゲート部３２ａと、ボトムゲート部３２ｂが独立して機能しうる構成とされており、第２のゲート電極１４が制御要素３４のソース電極３４ａに接続され、第１のゲート電極１２が制御要素３６のドレイン電極３６ｂに接続されている。また、制御要素３４のドレイン電極３４ｂと、制御要素３６のソース電極３６ａとは、それぞれ図示しないスイッチング用ＴＦＴのドレイン電極に、コンタクトホール４２、４４といった接続手段により接続されていて、制御要素３４、３６を信号線に供給された信号に応じてコンダクタンスの制御を可能としている。なお本発明においては、活性層の電荷キャリアの種類に応じて、それぞれ接続されるソース電極、ドレイン電極は、適宜設定することが可能である。
【００４６】
制御要素３４、３６のゲート電極３４ｃ、３６ｃは、それぞれコンタクトホール４６、４８を介して選択線３８ａ、３８ｂへと接続されていて、選択線３８ａ、３８ｂに供給される選択信号により、独立してゲート電位が制御可能とされている。本発明の薄膜トランジスタ・アレイ基板においては、上述した構成を採用することにより、有機ＬＥＤ素子２９の輝度を、ゲート電位のオン／オフ制御により有機ＬＥＤ素子２９に供給される電流レベルを制御することで離散的に制御することが可能とされている。
【００４７】
このため本発明における有機ＬＥＤ素子２９の階調制御は、有機ＬＥＤ素子個々の特性に依存することなく安定して行うことが可能となる。さらに本発明によれば、有機ＬＥＤ素子２９を複数単一の画素内に配置することが必要とされないので、有機ＬＥＤ素子２９の充填率を著しく低下させることがない。このため輝度を高めるために１つの有機ＬＥＤ素子２９に対して高い電流を供給することによる有機ＬＥＤ素子を含む薄膜トランジスタ・アレイ基板の寿命に対する悪影響を生じさせることがない。
【００４８】
図５は、本発明の薄膜トランジスタ・アレイ基板の各要素の駆動方式を、制御要素３４、３６に対する制御と、この制御に対応してドライバ用ＴＦＴ３０のトップゲート部３２ａ（Ｔ）およびボトムゲート部３２ｂ（Ｂ）のオン／オフ制御の関係を用いて示した図である。図５中、Ｖｔｈは、トップゲート部３２ａ、ボトムゲート部３２ｂをオン・オフを行わせるため、制御要素３４、３６のそれぞれのゲート電極に与えられるしきい値電圧を意味する。図５に示されるように、制御要素３４が独立してトップゲート部３２ａをオン／オフ制御可能とし、制御要素３６がボトムゲート部３２ｂを独立してオン／オフ制御可能としていて、制御要素３４のオン／オフ、制御要素３６のオン／オフ制御に対応して、Ｉ１〜Ｉ４の電流レベルの離散的な制御が可能となっている。表１には、本発明の駆動方式によりオン／オフされる制御要素３４、３６のオン／オフ・スイッチング状態に対応する、電流レベルＩ１〜Ｉ４の対応関係を示す。
【００４９】
【表１】
Figure 0005028723
【００５０】
図６は、本発明の駆動方式により各制御レベルにしたがって有機ＬＥＤ要素２９に供給される電流特性を示した図である。図６中、Ｖｔは、第２のゲート電極（トップゲート部３２ａを構成する）の電位を示しており、Ｖｂは、第１のゲート電極（ボトムゲート部３２ｂを構成する）の電位を示す。図６に示した電流特性においては、ドライバ用ＴＦＴ３０のドレイン−ソース間電流Ｉｄｓを、ドレイン−ソース間電圧Ｖｄｓに対してプロットして、有機ＬＥＤ素子２９に供給される電流を示している。図６に示されるように、制御要素３４、３６に加えられる選択信号により制御要素３４、３６がオン／オフ制御され、制御要素３４、３６が独立してトップゲート部３４ａおよびボトムゲート３２ｂを制御することによりＩｄｓが、４階調で制御できているのが示されている。図６に示される離散的な電流レベルは、本発明においてはトップゲート部３２ａの第２のゲート電極１４の面積Ｓ２と、ボトムゲート部３２ｂの第１のゲート電極１２の面積Ｓ１とを変化させることにより、適宜要求されるレベルに設定することができる。
【００５１】
図７は、本発明のドライバ用ＴＦＴと制御要素とを含む薄膜トランジスタの製造方法を示した図である。図７に示した実施の形態においては、制御要素３４、３６をそれぞれボトムゲートＴＦＴから形成するものとし、図４に示した構成を採用するものとして説明する。本発明のドライバ用ＴＦＴの製造方法においては、図７（ａ）に示されるように、絶縁性の基板１０上に、第１のゲート電極１２と、制御要素用のゲート電極３４ｃ、３６ｃとをスパッタリング、真空蒸着および適切なフォトリソグラフィー技術を用いて形成する。
【００５２】
その後、図７（ｂ）に示すようにゲート絶縁膜１６を堆積させ、アモルファス・シリコン、またはポリ・シリコン、または単結晶シリコンといった材料から活性層１８を、例えばケミカル・ベーパ・デポジッションといった方法により堆積させ、適切なフォトリソグラフィー技術を用いて形成する。
【００５３】
その後、図７（ｃ）に示すようにソース電極２０とドレイン電極２２とを形成し、第２のゲート絶縁膜２４を堆積させ、第２のゲート絶縁膜２４上に第２のゲート電極１４を形成する。第２のゲート電極１４は、本発明の説明している実施の形態においては、第１のゲート電極１２よりも小面積として形成されると共に、ソース電極２０と、ドレイン電極２２との間に画定されるチャネル２６の両端部を超えて延びるように形成することが、高い電流レベルを安定して供給する点では好ましい。
【００５４】
さらに図７（ｄ）に示されるように、下層の各要素を被覆するようにしてパッシベーション層２８を、例えばケミカル・ベーパ・デポジッション法により堆積させ、その後制御要素３４、３６のゲート電極３４ｃ、３６ｃを選択線３８ａ、３８ｂにコンタクトホール４６、４８により接続させ、ドレイン電極３４ｂおよびソース電極３６ｂをスイッチング用ＴＦＴ３０へと、コンタクトホール５０、５２を介して接続させる。
【００５５】
この際、選択線３８ａ、３８ｂ、必要とされる他の配線などについては、スパッタリングまたは真空蒸着、フォトリソグラフィー・プロセスといった適切な方法により形成することができる。上述したプロセスにおいては、これまで知られたいかなる堆積法およびフォトリソグラフィー技術を使用することもできるし、図７（ｄ）に示された構造を得ることができる限り、フォトリソグラフィー・プロセスはいかなる順で行われても良い。
【００５６】
図８は、本発明の薄膜トランジスタ・アレイ基板を含んだ有機ＬＥＤ表示装置を示す。図８に示すように本発明の有機ＬＥＤ表示装置は、絶縁性基板５４上に形成された各画素ごとに形成されたスイッチング用ＴＦＴ５７およびドライバ用ＴＦＴ５８のアレイを含んで形成され、画素電極６０を介して、エレクトロルミネッセンスを発生させることができる活物質を含む部材５６がそれぞれ電気的に接続されている。活物質を含む部材５６の基板５２に対向する側には、対向電極５９が配置されていて、画素電極６０を介して部材５６に対して表示に要求される電流を供給する構成とされている。
【００５７】
本発明の薄膜トランジスタ・アレイ基板には、上述した制御要素が含まれていて、電流を正確に階調制御することが可能とされているので、画素−画素間の有機ＬＥＤ素子の有効発光面積を低下させることなく、輝度レベルの階調制御を可能とする。また、有機ＬＥＤ素子の有効発光面積が低下することがないために過度の電流を有機ＬＥＤ素子に供給する必要が無くなり、この結果各要素の寿命を向上させることができる。
【００５８】
これまで、本発明を図面に示した実施の形態をもって詳細に説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、細部の構成、プロセスの順などについては、同様の構成を得ることができる限り、いかなるものでも適宜適用することができる。また、本発明は、特定の実施の形態として、有機ＬＥＤ素子を駆動するものとして記載してきたが、有機ＬＥＤ素子以外にも本発明により駆動が可能ないかなる表示装置、例えば液晶表示装置、エレクトロ・ルミネッセンス表示装置、などアクティブマトリックス方式の駆動が適切ないかなる表示装置に対しても適用することができる。
【図面の簡単な説明】
【図１】 本発明のデュアル・ゲートＴＦＴの概略的な構成を示した断面図。
【図２】 本発明のデュアル・ゲートＴＦＴの第１のゲート電極と第２のゲート電極との、チャネルに対する構成を詳細に示した斜視図。
【図３】 本発明のデュアル・ゲートＴＦＴを用いた薄膜トランジスタ・アレイ基板の１つの画素内に形成される、トランジスタ要素および有機ＬＥＤ素子の概略的な回路構成を示した図。
【図４】 本発明の薄膜トランジスタ・アレイ基板の実施の形態において図３に示したドライバ用ＴＦＴと、制御要素とが形成された薄膜トランジスタ・アレイ基板の一部断面図。
【図５】 本発明の薄膜トランジスタ・アレイ基板の各要素の駆動方式を、制御要素に対する制御と、この制御に対応してドライバ用ＴＦＴ３０のトップゲート部およびボトムゲート部のオン／オフ制御の関係を用いて示した図。
【図６】 本発明の駆動方式により各制御レベルにしたがって有機ＬＥＤ要素に供給される電流特性を示した図。
【図７】 本発明のドライバ用ＴＦＴと制御要素とを含む薄膜トランジスタの製造方法を示した図。
【図８】 本発明の薄膜トランジスタ・アレイ基板を含んだ有機ＬＥＤ表示装置を示した図。
【図９】 従来提案されている有機ＬＥＤを駆動するための回路構成を示した図。
【図１０】 典型的な有機ＬＥＤ素子の駆動において、異なった有機ＬＥＤ素子に流れる電流Ｉｏｌｅｄを、スイッチング用ＴＦＴのゲート電圧に対してプロットして得られる図。
【図１１】 面積階調制御法を行うためにこれまで提案されている駆動回路を示した図。
【図１２】 画素ごとに複数配置された有機ＬＥＤ素子の構成を示した平面図。
【符号の説明】
１０…絶縁性基板
１２…第１のゲート電極
１４…第２のゲート電極
１６…第１のゲート絶縁膜
１８…活性層
２０…ソース電極
２２…ドレイン電極
２４…第２のゲート絶縁膜
２６…チャネル
２８…パッシベーション層
３０…スイッチング用ＴＦＴ
３２…ドライバ用ＴＦＴ
３２ａ…トップゲート部
３２ｂ…ボトムゲート部
３４…制御要素
３６…制御要素
３８ａ、３８ｂ…選択線
４０…キャパシタ
４２、４４、４６、４８、５０、５２…コンタクトホール
５４…絶縁性基板
５６…部材
５７…スイッチング用ＴＦＴ
５８…ドライバ用ＴＦＴ
５９…対向電極
６０…画素電極

Claims (19)

  1. 絶縁性基板上に形成される活性層と、
    該活性層を挟んで対向する両側に形成された複数の絶縁層と、
    該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極と、
    前記第１のゲート電極および前記第２のゲート電極にそれぞれ接続される配線と、
    を含む薄膜トランジスタであって、
    前記第１のゲート電極および前記第２のゲート電極の電位が独立してオン／オフ制御され、かつ該第１のゲート電極および第２のゲート電極の面積がそれぞれ異なり、それによって、４つの異なるレベルで離散的に制御される、薄膜トランジスタ。
  2. 前記第１のゲート電極は、前記絶縁性基板側に配置され、前記第２のゲート電極は、前記活性層を挟んで前記絶縁性基板の対向する側に配置され、かつ前記第２のゲート電極が、前記第１のゲート電極よりも面積が小さく形成されるかまたは前記第１のゲート電極が、前記第２のゲート電極よりも面積が小さく形成される、請求項１に記載の薄膜トランジスタ。
  3. 前記ゲート電極の一方は、前記活性層よりもチャネル方向に長く形成され、かつ前記ゲート電極の他方は、前記活性層に形成されるチャネルの両端を超えて形成される、請求項１または２に記載の薄膜トランジスタ。
  4. 有機ＬＥＤ素子に電流を供給するためのドライバ用薄膜トランジスタとして使用される、請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
  5. 絶縁性基板上に形成される活性層と、
    該活性層を挟んで対向する両側に形成された複数の絶縁層と、
    該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極と、
    を含み、前記第１のゲート電極および前記第２のゲート電極の電位が独立してオン／オフ制御され、かつ該第１のゲート電極および第２のゲート電極の面積がそれぞれ異なり、それによって、４つの異なるレベルで離散的に制御される薄膜トランジスタの製造方法であって、
    絶縁性基板を提供するステップと、
    前記絶縁性基板上に前記第１のゲート電極を形成するステップと、
    前記ゲート電極の上に第１の絶縁層と、前記活性層と、第２の絶縁層とを形成するステップと、
    前記第２のゲート電極を、前記第１のゲート電極とは異なる面積で形成するステップと、
    前記第１のゲート電極および前記第２のゲート電極とにそれぞれ独立して電位を与えるための配線を形成するステップとを含む、
    薄膜トランジスタの製造方法。
  6. 前記第２のゲート電極を形成するステップは、
    形成される前記第２のゲート電極の面積を、前記第１のゲート電極の面積よりも小さくなるように形成するステップまたは形成される前記第１のゲート電極の面積を、前記第２のゲート電極の面積よりも小さくなるように形成するステップを含む、
    請求項５に記載の薄膜トランジスタの製造方法。
  7. 前記各ゲート電極を形成するステップは、
    前記ゲート電極の一方を前記活性層よりもチャネル方向に長く形成するステップと、
    前記ゲート電極の他方を、前記活性層に形成されるチャネルの両端を超えて形成するステップを含む、
    請求項５または６のいずれか１項に記載の薄膜トランジスタの製造方法。
  8. 有機ＬＥＤ素子を含む表示装置を駆動するための薄膜トランジスタ・アレイ基板であって、
    該薄膜トランジスタ・アレイ基板は、画素ごとに形成されるスイッチング用薄膜トランジスタと有機ＬＥＤ素子を駆動するためのドライバ用薄膜トランジスタとを含み、
    前記ドライバ用薄膜トランジスタは、
    活性層を挟んで対向する両側に形成された複数の絶縁層と、
    該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極とを含んで構成されており、
    該第１のゲート電極および第２のゲート電極は、独立してオン／オフ制御され、かつ該第１のゲート電極および第２のゲート電極の面積がそれぞれ異なり、それによって、画素ごとに４つの異なるレベルで離散的に制御される、
    薄膜トランジスタ・アレイ基板。
  9. 前記ドライバ用薄膜トランジスタは、前記第１のゲート電極と、前記活性層と、前記第２のゲート電極とが絶縁性基板上に形成されており、
    前記第１のゲート電極は、絶縁性基板側に配置され、
    前記第２のゲート絶縁膜は、前記活性層を挟んで前記絶縁性基板の対向する側に配置され、
    かつ前記第２のゲート電極は、前記第１のゲート電極よりも面積が小さく形成されるかまたは形成される前記第２のゲート電極の面積が、前記第１のゲート電極の面積よりも大きくなるように形成される、
    請求項８に記載の薄膜トランジスタ・アレイ基板。
  10. 前記ドライバ用薄膜トランジスタは、前記ゲート電極の一方が前記活性層よりもチャネル方向に長く形成され、かつ前記ゲート電極の他方が前記活性層に形成されるチャネルの両端を超えて形成される、請求項８または９に記載の薄膜トランジスタ・アレイ基板。
  11. 前記ドライバ用薄膜トランジスタの前記第１のゲート電極および前記第２のゲート電極に対して独立して電位を与えるための前記各ゲート電極に対応する制御要素と、該制御要素に選択信号を供給するため前記制御要素にそれぞれ接続される配線とを含む、請求項８〜１０のいずれか１項に記載の薄膜トランジスタ・アレイ基板。
  12. 前記ドライバ用ＴＦＴは、トップゲート部とボトムゲート部とを含んで構成されており、前記トップゲート部と前記ボトムゲート部は、それぞれ前記有機ＬＥＤ素子に対して並列接続される、請求項８〜１１のいずれか１項に記載の薄膜トランジスタ・アレイ基板。
  13. 画素ごとに形成された薄膜トランジスタを含む薄膜トランジスタ・アレイ基板と、該薄膜トランジスタに接続される有機ＬＥＤ素子とを含む表示装置であって、
    前記薄膜トランジスタ・アレイ基板は、画素ごとに形成されるスイッチング用薄膜トランジスタと有機ＬＥＤ素子を駆動するためのドライバ用薄膜トランジスタとを含み、
    前記ドライバ用薄膜トランジスタは、活性層を挟んで対向する両側に形成された複数の絶縁層と、該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極とを含んで構成されており、前記第１のゲート電極および前記第２のゲート電極の電位が独立してオン／オフ制御され、かつ該第１のゲート電極および該第２のゲート電極の面積がそれぞれ異なり、それによって、４つの異なるレベルで離散的に制御される、表示装置。
  14. 前記ドライバ用薄膜トランジスタは、前記第１のゲート電極と、前記活性層と、前記第２のゲート電極とが絶縁性基板上に形成されており、
    前記第１のゲート電極は、前記絶縁性基板側に配置され、
    前記第２のゲート絶縁膜は、前記活性層を挟んで前記絶縁性基板の対向する側に配置され、
    かつ前記第２のゲート電極は、前記第１のゲート電極よりも面積が小さく形成されるかまたは前記第１のゲート電極は、前記第２のゲート電極よりも面積が小さく形成される、
    請求項１３に記載の表示装置。
  15. 前記ドライバ用薄膜トランジスタは、前記ゲート電極の一方が前記活性層よりもチャネル方向に長く形成され、かつ前記ゲート電極の他方が前記活性層に形成されるチャネルの両端を超えて形成される、請求項１３または１４に記載の表示装置。
  16. 前記ドライバ用薄膜トランジスタの前記第１のゲート電極および前記第２のゲート電極に対して独立して電位を与えるための前記各ゲート電極に対応する制御要素と、該制御要素に選択信号を供給するため前記制御要素にそれぞれ接続される配線とを含む、請求項１３〜１５のいずれか１項に記載の表示装置。
  17. 薄膜トランジスタ・アレイ基板と、該薄膜トランジスタ・アレイ基板に接続される有機ＬＥＤ素子とを含み、前記薄膜トランジスタ・アレイ基板は、画素ごとに形成されるスイッチング用薄膜トランジスタと有機ＬＥＤ素子を駆動するためのドライバ用薄膜トランジスタと前記ドライバ用薄膜トランジスタを個別に制御するための制御要素とを含んで構成され、前記ドライバ用薄膜トランジスタは、活性層を挟んで対向する両側に形成された複数の絶縁層と、該絶縁層に隣接して形成された第１のゲート電極および第２のゲート電極とを含み、前記第１のゲート電極および前記第２のゲート電極の電位が独立してオン／オフ制御され、かつ該第１のゲート電極および該第２のゲート電極の面積がそれぞれ異なり、それによって、４つの異なるレベルで離散的に制御される表示装置を駆動するための駆動方式であって、
    選択線から前記制御要素に選択信号を供給するステップと、
    前記第１のゲート電極および前記第２のゲート電極の電位を前記制御要素を介して制御するステップと、
    前記有機ＬＥＤ素子に対して前記ドライバ用薄膜トランジスタから前記選択信号に応じたレベルの駆動電流を供給するステップと、
    前記４つのレベルに関連して前記有機ＬＥＤ素子の階調制御を行うステップと、
    を含む表示装置の駆動方式。
  18. 前記ドライバ用薄膜トランジスタは、独立して複数のコンダクタンス・レベルを与えるように制御可能なデュアル・ゲート薄膜トランジスタとして構成され、前記複数の制御要素は、前記デュアル・ゲート薄膜トランジスタのオン／オフを独立して制御しており、前記駆動方式は、前記制御要素を制御することにより前記ドライバ用薄膜トランジスタの階調制御を行うステップを含む、請求項１７に記載の駆動方式。
  19. 前記ドライバ用薄膜トランジスタは、独立して制御可能なトップゲート部と、ボトムゲート部とを与えるデュアル・ゲート薄膜トランジスタとして構成され、前記トップゲート部と前記ボトムゲート部とから並列して前記有機ＬＥＤ素子に対して前記駆動電流を供給するステップを含む、請求項１７に記載の駆動方式。
JP2001246963A 2001-08-16 2001-08-16 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式 Expired - Fee Related JP5028723B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001246963A JP5028723B2 (ja) 2001-08-16 2001-08-16 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
US10/222,339 US6734505B2 (en) 2001-08-16 2002-08-15 Thin film transistor and use of same
US10/765,793 US7002181B2 (en) 2001-08-16 2004-01-27 Thin film transistor and use of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001246963A JP5028723B2 (ja) 2001-08-16 2001-08-16 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式

Publications (2)

Publication Number Publication Date
JP2003069022A JP2003069022A (ja) 2003-03-07
JP5028723B2 true JP5028723B2 (ja) 2012-09-19

Family

ID=19076397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001246963A Expired - Fee Related JP5028723B2 (ja) 2001-08-16 2001-08-16 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式

Country Status (2)

Country Link
US (2) US6734505B2 (ja)
JP (1) JP5028723B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4593179B2 (ja) * 2003-06-17 2010-12-08 株式会社半導体エネルギー研究所 表示装置
KR101054341B1 (ko) * 2004-04-30 2011-08-04 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR100578806B1 (ko) * 2004-06-30 2006-05-11 삼성에스디아이 주식회사 역다중화 장치와, 이를 이용한 표시 장치 및 그 표시 패널
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
KR101142996B1 (ko) 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US20070090459A1 (en) * 2005-10-26 2007-04-26 Motorola, Inc. Multiple gate printed transistor method and apparatus
US20070089626A1 (en) * 2005-10-26 2007-04-26 Motorola, Inc. Functional ink apparatus and method
TW200736786A (en) * 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
DE102007046679B4 (de) * 2007-09-27 2012-10-31 Polyic Gmbh & Co. Kg RFID-Transponder
EP2086013B1 (en) * 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
GB0802183D0 (en) * 2008-02-06 2008-03-12 Cambridge Display Technology O Method of fabricating top gate organic semiconductor transistors
CN101521219B (zh) * 2008-02-28 2013-02-13 统宝光电股份有限公司 有机电激发光显示器及其制造方法
WO2010047217A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20100054453A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 반도체 소자 및 그 형성 방법
TWI511288B (zh) * 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8748892B2 (en) * 2009-10-09 2014-06-10 Lg Display Co., Ltd. Thin film transistor and method for fabricating the same
KR101293261B1 (ko) 2009-10-21 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI423437B (zh) 2010-04-07 2014-01-11 Au Optronics Corp 有機發光二極體顯示器之畫素結構及其製作方法
CN101847654B (zh) * 2010-04-22 2012-04-18 友达光电股份有限公司 有机发光二极管显示器的像素结构及其制作方法
CN102386072B (zh) * 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
KR102000207B1 (ko) * 2012-08-07 2019-07-16 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 유기 발광 표시 장치
US9178042B2 (en) 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
CN103219463B (zh) * 2013-04-08 2015-09-02 上海和辉光电有限公司 有机电子发光器件及其制造方法
CN103311312A (zh) 2013-06-07 2013-09-18 京东方科技集团股份有限公司 薄膜场效应晶体管及其驱动方法、阵列基板、显示装置
CN104425545B (zh) * 2013-09-10 2017-12-08 群创光电股份有限公司 显示装置
CN104319261B (zh) 2014-10-22 2018-03-16 合肥京东方光电科技有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867961B (zh) * 2015-04-24 2020-06-30 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR20180041793A (ko) 2016-10-14 2018-04-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140391A (en) * 1987-08-24 1992-08-18 Sony Corporation Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer
US5017983A (en) * 1989-08-03 1991-05-21 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
JP2920947B2 (ja) * 1989-08-24 1999-07-19 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH03250770A (ja) * 1990-02-28 1991-11-08 Sony Corp 半導体装置
JP2616153B2 (ja) 1990-06-20 1997-06-04 富士ゼロックス株式会社 Ｅｌ発光装置
JP2912714B2 (ja) * 1991-01-09 1999-06-28 キヤノン株式会社 Ｓｏｉ型薄膜トランジスタ
JPH04287377A (ja) * 1991-03-18 1992-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JP3610415B2 (ja) * 1994-07-01 2005-01-12 カシオ計算機株式会社 スイッチング回路及びこの回路を有する表示装置
JPH08241997A (ja) 1995-03-03 1996-09-17 Tdk Corp 薄膜トランジスタ
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JP3879281B2 (ja) 1998-11-06 2007-02-07 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4536186B2 (ja) * 1998-11-16 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000221903A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000243963A (ja) 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP4332925B2 (ja) * 1999-02-25 2009-09-16 ソニー株式会社 半導体装置およびその製造方法
JP4161454B2 (ja) * 1999-03-16 2008-10-08 カシオ計算機株式会社 表示素子及びその駆動方法、並びに表示装置
JP2000347624A (ja) 1999-03-31 2000-12-15 Seiko Epson Corp エレクトロルミネセンス表示装置
JP4081912B2 (ja) 1999-03-31 2008-04-30 株式会社デンソー ディスプレイ装置
US6724012B2 (en) * 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP4425571B2 (ja) * 2003-06-11 2010-03-03 株式会社半導体エネルギー研究所 発光装置及び素子基板

Also Published As

Publication number Publication date
JP2003069022A (ja) 2003-03-07
US20040222472A1 (en) 2004-11-11
US20030038288A1 (en) 2003-02-27
US7002181B2 (en) 2006-02-21
US6734505B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
JP5028723B2 (ja) 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
US10529280B2 (en) Display device
US8188647B2 (en) Current-driven light-emitting display apparatus and method of producing the same
JP4150012B2 (ja) 有機電界発光表示パネル
US9257493B2 (en) Organic light-emitting diode display device
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
JP4337171B2 (ja) 表示装置
US8976089B2 (en) Pixel circuit and display device, and a method of manufacturing pixel circuit
JP5121114B2 (ja) 画素回路および表示装置
EP1033765A2 (en) Switching element and electroluminescence element display device
JP4919278B2 (ja) Ｏｌｅｄディスプレイ用アクティブマトリクス画素駆動回路
JP3952965B2 (ja) 表示装置及び表示装置の駆動方法
WO2010011729A1 (en) Active matrix organic light emitting display
EP2312561A1 (en) Display device and method for manufacturing display device
KR100560026B1 (ko) 표시 장치
US7038240B2 (en) Color display device
JP2021108366A (ja) 薄膜デバイス
US11398508B2 (en) Thin-film device
WO2020065796A1 (ja) 表示デバイス
JP2004111356A (ja) 発光装置及びその製造方法
JP2004054261A (ja) 発光表示装置
JP2004054260A (ja) 発光表示装置及びその製造方法
JP2004047494A (ja) 発光表示装置
JP2011035105A (ja) トランジスタ及びトランジスタの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20010816

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20020624

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20041104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees