JP2021108366A

JP2021108366A - 薄膜デバイス

Info

Publication number: JP2021108366A
Application number: JP2020193595A
Authority: JP
Inventors: 祐也桑原; Yuya Kuwabara; 和重竹知; Kazue Takechi
Original assignee: Tianma Microelectronics Co Ltd; Tianma Japan Ltd
Current assignee: Tianma Microelectronics Co Ltd; Tianma Japan Ltd
Priority date: 2019-12-27
Filing date: 2020-11-20
Publication date: 2021-07-29

Abstract

【課題】異なる特性の酸化物半導体ＴＦＴを含む回路のサイズを縮小する。【解決手段】第１酸化物半導体薄膜トランジスタは、トップゲート電極と、第１金属酸化物膜と、トップゲート電極と第１金属酸化物膜との間のトップゲート絶縁膜と、を含む。第２酸化物半導体薄膜トランジスタは、ボトムゲート電極と、第２金属酸化物膜と、第２金属酸化物膜とボトムゲート電極との間のボトムゲート絶縁膜を含む。保持容量は、ボトムゲート電極に与える信号電圧を保持する。保持容量の第１電極は、ボトムゲート電極の一部を含む。第１酸化物半導体薄膜トランジスタのソース／ドレイン領域とボトムゲート電極とが、ボトムゲート絶縁層内のコンタクトホールを介して接触している。ボトムゲート絶縁層の単位面積当たりの容量は、トップゲート絶縁膜の単位面積当たりの容量よりも小さい。【選択図】図６Ａ

Description

本開示は、薄膜デバイスに関する。

表示装置の分野において、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔ−ＥｍｉｔｔｉｎｇＤｉｏｄｅ）素子の利用が広がっている。ＯＬＥＤ素子は、電流駆動型の発光素子であるため、バックライトが不要となる上に、低消費電力、広視野角、高コントラスト比が得られるなどのメリットがある。

アクティブマトリクスタイプのＯＬＥＤ表示装置は、画素（副画素）を選択するスイッチ薄膜トランジスタ（ＴＦＴ）と、その画素の表示をつかさどるＯＬＥＤ素子に電流を供給する駆動ＴＦＴを含む画素回路を含む。画素回路において、アモルファスシリコンＴＦＴ、ポリシリコンＴＦＴ又は酸化物半導体ＴＦＴ等が利用され得る。

酸化物半導体ＴＦＴは、低いリーク電流と比較的高い電子移動度の特性等から、表示装置の画素回路において利用されることが多くなっている。酸化物半導体ＴＦＴは、表示装置と異なる様々な分野においても利用されている。

米国特許出願公開第２０１８／０１７５０７７号

回路内の酸化物半導体ＴＦＴは、その機能に応じて、異なる特性が要求される。例えば、電流駆動型の発光素子を制御する回路において、発光素子を選択するスイッチＴＦＴは、ドレイン電流のゲート電圧に対する鋭い立ち上がり特性（低いＳ値）を有することが要求される。反対に、駆動ＴＦＴは、緩やかな上がり特性（高いＳ値）を有することが要求される。一方で、異なる特性の酸化物半導体ＴＦＴを実装すると共に、回路面積を小さくすることが要求される。

本開示の一態様の薄膜デバイスは、トップゲート電極と、第１金属酸化物膜と、前記トップゲート電極と前記第１金属酸化物膜との間のトップゲート絶縁膜と、を含む、第１酸化物半導体薄膜トランジスタと、ボトムゲート電極と、第２金属酸化物膜と、前記第２金属酸化物膜と前記ボトムゲート電極との間のボトムゲート絶縁膜を含む、第２酸化物半導体薄膜トランジスタと、前記ボトムゲート絶縁膜を含むボトムゲート絶縁層と、前記ボトムゲート電極に与える信号電圧を保持する保持容量と、を含む。前記第１金属酸化物膜は、第１ソース／ドレイン領域と、第２ソース／ドレイン領域と、前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間の第１チャネル領域と、を含む。前記第２金属酸化物膜は、第３ソース／ドレイン領域と、第４ソース／ドレイン領域と、前記第３ソース／ドレイン領域と前記第４ソース／ドレイン領域との間の第２チャネル領域と、を含む。前記保持容量の第１電極は、前記ボトムゲート電極の一部を含む。前記第２ソース／ドレイン領域と前記ボトムゲート電極とが、前記ボトムゲート絶縁層内のコンタクトホールを介して接触している。前記ボトムゲート絶縁膜の単位面積当たりの容量は、前記トップゲート絶縁膜の単位面積当たりの容量よりも小さい。

本開示の他の一態様の薄膜デバイスは、トップゲート電極と、第１金属酸化物膜と、前記トップゲート電極と前記第１金属酸化物膜との間のトップゲート絶縁膜と、を含む、第１酸化物半導体薄膜トランジスタと、ボトムゲート電極と、第２金属酸化物膜と、前記第２金属酸化物膜と前記ボトムゲート電極との間のボトムゲート絶縁膜を含む、第２酸化物半導体薄膜トランジスタと、前記ボトムゲート絶縁膜を含むボトムゲート絶縁層と、前記ボトムゲート電極に与える信号電圧を保持する保持容量と、を含む。前記第１金属酸化物膜は、第１ソース／ドレイン領域と、第２ソース／ドレイン領域と、前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間の第１チャネル領域と、を含む。前記第２金属酸化物膜は、第３ソース／ドレイン領域と、第４ソース／ドレイン領域と、前記第３ソース／ドレイン領域と前記第４ソース／ドレイン領域との間の第２チャネル領域と、を含む。前記保持容量の第１電極は、前記ボトムゲート電極の一部を含む。前記第２ソース／ドレイン領域と前記ボトムゲート電極とが、前記ボトムゲート絶縁層内のコンタクトホールを介して接触している。前記第１チャネル領域及び前記第２チャネル領域は、それぞれ、移動度が小さい下層と移動度が大きい上層とで構成されている。

本開示の他の一態様の薄膜デバイスは、トップゲート電極と、第１金属酸化物膜と、前記トップゲート電極と前記第１金属酸化物膜との間のトップゲート絶縁膜と、を含む、第１酸化物半導体薄膜トランジスタと、ボトムゲート電極と、第２金属酸化物膜と、前記第２金属酸化物膜と前記ボトムゲート電極との間のボトムゲート絶縁膜を含む、第２酸化物半導体薄膜トランジスタと、前記ボトムゲート絶縁膜を含むボトムゲート絶縁層と、前記ボトムゲート電極に与える信号電圧を保持する保持容量と、を含む。前記第１金属酸化物膜は、第１ソース／ドレイン領域と、第２ソース／ドレイン領域と、前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間の第１チャネル領域と、を含む。前記第２金属酸化物膜は、第３ソース／ドレイン領域と、第４ソース／ドレイン領域と、前記第３ソース／ドレイン領域と前記第４ソース／ドレイン領域との間の第２チャネル領域と、を含む。前記保持容量の第１電極は、前記ボトムゲート電極の一部を含む。前記第２ソース／ドレイン領域と前記ボトムゲート電極とが、前記ボトムゲート絶縁層内のコンタクトホールを介して接触している。前記第１チャネル領域及び前記第２チャネル領域は、それぞれ、構成元素又は構成元素組成比が互いに異なる下層と上層とで構成されている。

本開示の一態様によれば、異なる特性の酸化物半導体ＴＦＴを含む回路のサイズを縮小できる。

ＯＬＥＤ表示装置の構成例を模式的に示す。画素回路の構成例を示す。画素回路の他の構成例を示す。画素回路の他の構成例を示す。スイッチＴＦＴの電流電圧特性を模式的に示す。駆動ＴＦＴの電流電圧特性を模式的に示す。横軸はゲート電圧（ゲートソース間電圧）を示し縦軸はドレイン電流を示す。ゲート絶縁膜の厚みが２００ｎｍの酸化物半導体ＴＦＴの電流電圧特性を示す。ゲート絶縁膜の厚みが３５０ｎｍの酸化物半導体ＴＦＴの電流電圧特性を示す移動度が（相対的に）高いＩＧＺＴＯ−ＴＦＴ（移動度μ〜３０[ｃｍ²／Ｖｓ］）の電流電圧特性を示す。移動度が（相対的に）低いＩＧＺＯ−ＴＦＴ（移動度μ〜１０[ｃｍ²／Ｖｓ］）の電流電圧特性を示すスイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の例を模式的に示す。スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の例を模式的に示す。スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の例を模式的に示す。スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の他の例を模式的に示す。スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の他の例を模式的に示す。スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の他の例を模式的に示す。スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の他の例を模式的に示す。ＴＦＴ基板の製造方法の一例の一工程を示す。ＴＦＴ基板の製造方法の一例の一工程を示す。ＴＦＴ基板の製造方法の一例の一工程を示す。ＴＦＴ基板の製造方法の一例の一工程を示す。ＴＦＴ基板の製造方法の一例の一工程を示す。ＴＦＴ基板の製造方法の一例の一工程を示す。ＴＦＴ基板の製造方法の一例の一工程を示す。

以下、添付図面を参照して本発明の実施形態を説明する。本実施形態は本発明を実現するための一例に過ぎず、本発明の技術的範囲を限定するものではないことに注意すべきである。各図において共通の構成については同一の参照符号が付されている。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。

［概略］
以下において、薄膜デバイスの例として、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔ−ＥｍｉｔｔｉｎｇＤｉｏｄｅ）表示装置を説明する。本開示のＯＬＥＤ表示装置は、例えば画素回路内に、特性が異なる酸化物半導体薄膜トランジスタ（ＴＦＴ）を含む。第１の酸化物半導体ＴＦＴはトップゲート電極を含み、他の第２の酸化物半導体ＴＦＴはボトムゲート電極を含む。例えば、第１の酸化物半導体ＴＦＴは、スイッチＴＦＴであり、第２の酸化物半導体ＴＦＴは駆動ＴＦＴである。

第１の酸化物半導体ＴＦＴと第２の酸化物半導体ＴＦＴの間のゲート構造の違いにより、それぞれに適切な特性を持たせることができる。また、第２の酸化物半導体ＴＦＴのソース／ドレイン領域が、ボトムゲート絶縁層内のコンタクトホールを介して、第１の酸化物半導体ＴＦＴのボトムゲートとコンタクトすることで、コンタクトホールの数を低減し、回路面積を小さくすることができる。

なお、以下に開示する酸化物半導体ＴＦＴを含む画素回路の特徴構成は、表示装置内の他の回路及び表示装置と異なる装置の薄膜デバイスの回路に適用することができる。

［表示装置構成］
図１は、ＯＬＥＤ表示装置１の構成例を模式的に示す。ＯＬＥＤ表示装置１は、ＯＬＥＤ素子が形成されるＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）基板１０と、有機発光素子を封止する封止基板２０と、ＴＦＴ基板１０と封止基板２０とを接合する接合部（ガラスフリットシール部）３０を含んで構成されている。ＴＦＴ基板１０と封止基板２０との間には、例えば、乾燥窒素が封入されており、接合部３０により封止されている。封止基板２０及び接合部３０は封止構造部の一つであり、他の例として、封止構造部は、例えば薄膜封止構造（ＴＦＥ：ＴｈｉｎＦｉｌｍＥｎｃａｐｓｕｌａｔｉｏｎ）を有してもよい。

ＴＦＴ基板１０の表示領域２５の外側のカソード電極形成領域１４の周囲に、走査ドライバ３１、エミッションドライバ３２、ドライバＩＣ３４、デマルチプレクサ３６が配置されている。ドライバＩＣ３４は、ＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）３５を介して外部の機器と接続される。走査ドライバ３１、エミッションドライバ３２は、ＴＦＴ基板１０に形成された周辺回路である。

走査ドライバ３１はＴＦＴ基板１０の走査線を駆動する。エミッションドライバ３２は、エミッション制御線を駆動して、各画素の発光期間を制御する。ドライバＩＣ３４は、例えば、異方性導電フィルム（ＡＣＦ：ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ）を用いて実装される。

ドライバＩＣ３４は、走査ドライバ３１及びエミッションドライバ３２に電源及びタイミング信号（制御信号）を与える。さらに、ドライバＩＣ３４は、デマルチプレクサ３６に、電源及びデータ信号を与える。

デマルチプレクサ３６は、ドライバＩＣ３４の一つのピンの出力を、ｄ本（ｄは２以上の整数）のデータ線に順次出力する。デマルチプレクサ３６は、ドライバＩＣ３４からのデータ信号の出力先データ線を、走査期間内にｄ回切り替えることで、ドライバＩＣ３４の出力ピン数のｄ倍のデータ線を駆動する。

［画素回路構成］
ＴＦＴ基板１０上には、複数の副画素（単に画素とも呼ぶ）のアノード電極にそれぞれ供給する電流を制御する複数の画素回路が形成されている。図２Ａは、画素回路の構成例を示す。各画素回路は、駆動トランジスタＴ１と、選択トランジスタＴ２と、エミッショントランジスタＴ３と、駆動トランジスタＴ１のゲートへの信号電圧を保持する保持容量Ｃ１とを含む。画素回路は、ＯＬＥＤ素子Ｅ１の発光を制御する。

選択トランジスタＴ２は副画素を選択するスイッチ（スイッチトランジスタ）である。選択トランジスタＴ２はｎチャネル型酸化物半導体ＴＦＴであり、ゲートは、走査線１６に接続されている。一方のソース／ドレインは、データ線１５に接続されている。他方のソース／ドレインは、駆動トランジスタＴ１のゲートに接続されている。

駆動トランジスタＴ１はＯＬＥＤ素子Ｅ１の駆動用のトランジスタ（駆動ＴＦＴ）である。駆動トランジスタＴ１はｎチャネル型酸化物半導体ＴＦＴであり、そのゲートは選択トランジスタＴ２のソース／ドレインに接続されている。駆動トランジスタＴ１の一方のソース／ドレインはエミッショントランジスタＴ３のソース／ドレインに接続されている。他方のソース／ドレインは、ＯＬＥＤ素子Ｅ１及び保持容量Ｃ１に接続されている。駆動トランジスタＴ１のゲートとソース／ドレイン（ソース）との間に保持容量Ｃ１が形成されている。

エミッショントランジスタＴ３は、ＯＬＥＤ素子Ｅ１への駆動電流の供給と停止を制御するスイッチである。エミッショントランジスタＴ３はｎチャネル型酸化物半導体ＴＦＴであり、ゲートはエミッション制御線１７に接続されている。エミッショントランジスタＴ３の一方のソース／ドレインは駆動トランジスタＴ１のソース／ドレインに接続されている。他方のソース／ドレインは、電源線１８に接続されている。なお、エミッショントランジスタＴ３は、ＯＬＥＤ素子Ｅ１と駆動トランジスタＴ１との間に配置されてもよい。

次に、画素回路の動作を説明する。走査ドライバ３１が走査線１６に選択パルスを出力し、選択トランジスタＴ２をオン状態にする。データ線１５を介してドライバＩＣ３４から供給されたデータ電圧は、保持容量Ｃ１に格納される。保持容量Ｃ１は、格納された電圧を、１フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタＴ１のコンダクタンスがアナログ的に変化し、駆動トランジスタＴ１は、発光階調に対応した順バイアス電流をＯＬＥＤ素子Ｅ１に供給する。

エミッショントランジスタＴ３は、駆動電流の供給経路上に位置する。エミッションドライバ３２は、エミッション制御線１７に制御信号を出力して、エミッショントランジスタＴ３のオンオフを制御する。エミッショントランジスタＴ３がオン状態のとき、駆動電流がＯＬＥＤ素子Ｅ１に供給される。エミッショントランジスタＴ３がオフ状態のとき、この供給が停止される。エミッショントランジスタＴ３のオンオフを制御することにより、１フレーム周期内の点灯期間（デューティ比）を制御することができる。

図２Ｂは、画素回路の他の構成例を示す。当該画素回路は、図２ＡのエミッショントランジスタＴ３に代えて、リセットトランジスタＴ４を有する。リセットトランジスタＴ４は、ｎチャネル型酸化物半導体ＴＦＴである。リセットトランジスタＴ４は、基準電圧供給線１１とＯＬＥＤ素子Ｅ１のアノードとの電気的接続を制御する。リセットトランジスタＴ４のゲートにリセット制御線１９からリセット制御信号が供給されることによりこの制御が行われる。なお、リセットトランジスタＴ４は、様々な目的で使用することができる。

図２Ｃは、画素回路の他の構成例を示す。当該画素回路は、ｎチャネル型ＴＦＴである、トランジスタＴ１からＴ６を含む。トランジスタＴ２のゲートにＶｓｃａｎ２信号が入力され、トランジスタＴ４及びＴ６のゲートにＶｓｃａｎ１信号が入力される。トランジスタＴ２、Ｔ１及びＴ６を介して、保持容量Ｃ１にデータ信号（電圧）が与えられ、トランジスタＴ１の閾値電圧が補正される。トランジスタＴ４は、ＯＬＥＤ素子Ｅ１のアノードにＶｒｅｆを与える。トランジスタＴ３及びＴ５は、駆動トランジスタＴ１と直列に接続され、それらのゲートには、それぞれ、信号Ｖｅｍ１及びＶｅｍ２が入力され、ＯＬＥＤ素子Ｅ１の発光の有無を制御する。

図２Ｃの回路構成において、駆動トランジスタＴ１のゲートと、スイッチトランジスタＴ６のソース／ドレインとが、接続されている。保持容量Ｃ１は、駆動トランジスタＴ１のゲートと、スイッチトランジスタＴ３のソース／ドレインとＯＬＥＤ素子Ｅ１との間のノードと、に接続されている。保持容量Ｃ１は、駆動トランジスタＴ１が供給する駆動電流量を決めるゲート電圧（ゲートソース間電圧）を保持する。

以上説明した画素回路は、駆動ＴＦＴ（Ｔ１）、駆動ＴＦＴのソース／ドレインとゲートとの間の信号電圧を保持する保持容量（Ｃ１）、及び、駆動ＴＦＴのゲートにそのソース／ドレインが接続されているスイッチＴＦＴ（Ｔ２又はＴ６）を含む。図２Ｃに示す回路は、さらに、駆動トランジスタＴ１と直列に接続されたトランジスタＴ３を含む。本明細書で説明する画素回路構造により、駆動ＴＦＴ及びスイッチＴＦＴに特定の特性を持たせると共に、画素回路面積を低減し、高精細化に寄与することができる。なお、図２Ａ、２Ｂ及び２Ｃの画素回路は例であって、画素回路は他の回路構成を有してよい。

［スイッチＴＦＴ及び駆動ＴＦＴの特性］
図３Ａは、スイッチＴＦＴの電流電圧特性を模式的に示す。横軸はゲート電圧（ゲートソース間電圧）を示し縦軸はドレイン電流を示す。図３Ｂは、駆動ＴＦＴの電流電圧特性を模式的に示す。横軸はゲート電圧（ゲートソース間電圧）を示し縦軸はドレイン電流を示す。

スイッチＴＦＴは、ゲート信号に応じてＯＮ／ＯＦＦするため、ドレイン電流のゲート電圧に対する鋭い立ち上がり特性（低いＳ値［Ｖ／ｄｅｃ］）を有することが要求される。Ｓ値は、図３Ａに示すグラフにおける傾きの逆数で表わされる。低いＳ値により、スイッチＴＦＴの動作電圧振幅（ゲート電圧振幅）を低くでき、その結果、ＴＦＴのゲートに印加する電圧を小さくでき（ＴＦＴに印加されるゲート電圧ストレスが小さくなり）閾値電圧の変動を低減できる。

一方、ＯＬＥＤ素子への電流量を制御する駆動ＴＦＴは、緩やかな上がり特性（高いＳ値）を有することが要求される。高いＳ値は、データ信号（Ｖｄａｔａ）の使用可能な幅が広くなり、また、低階調（低いゲート電圧）における閾値電圧の変動の影響を低減できる。

ＴＦＴのＳ値を決める二つの要因が存在する。一つの要因は、ゲート絶縁膜の容量である。ゲート絶縁膜容量を大きくすることで、Ｓ値を大きくすることができる。他の一つの要因は、半導体膜（チャネル領域）のゲート絶縁膜との界面における界面欠陥準位密度である。界面欠陥準位密度を大きくすることで、Ｓ値を大きくすることができる。

図４Ａ及び４Ｂは、異なるゲート絶縁膜厚を有する酸化物半導体ＴＦＴの電流電圧特性の測定例を示す。図４Ａは、ゲート絶縁膜の厚みが２００ｎｍの酸化物半導体ＴＦＴの電流電圧特性を示す。図４Ｂは、ゲート絶縁膜の厚みが３５０ｎｍの酸化物半導体ＴＦＴの電流電圧特性を示す。

図４Ａに示す、（相対的に）薄いゲート絶縁膜の酸化物半導体ＴＦＴのＳ値は０．２Ｖ／ｄｅｃである。一方、図４Ｂに示す、（相対的に）厚いゲート絶縁膜の酸化物半導体ＴＦＴのＳ値は０．３Ｖ／ｄｅｃである。ゲート絶縁膜を厚くすることは、ゲート絶縁膜容量を大きくする。この測定結果が示すように、ゲート絶縁膜容量を大きくすることで、酸化物半導体ＴＦＴのＳ値を大きくすることができる。

図５Ａ及び図５Ｂは、異なる移動度を有する酸化物半導体を使用した酸化物半導体ＴＦＴの電流電圧特性の測定例を示す。図５Ａは、移動度が（相対的に）高いＩＧＺＴＯ−ＴＦＴ（移動度μ〜３０[ｃｍ²／Ｖｓ］）の電流電圧特性を示す。図５Ｂは、移動度が（相対的に）低いＩＧＺＯ−ＴＦＴ（移動度μ〜１０[ｃｍ²／Ｖｓ］）の電流電圧特性を示す。

図５Ｂに示す、移動度が（相対的に）低い酸化物半導体ＴＦＴのＳ値は、図５Ａに示す移動度が（相対的に）高い酸化物半導体ＴＦＴのＳ値よりも大きい。移動度がより小さいことは、酸化物半導体膜の界面欠陥準位密度がより大きいことを意味する。したがって、この測定結果が示すように、酸化物半導体の移動度を小さくする、つまり、界面欠陥準位密度を大きくすることで、酸化物半導体ＴＦＴのＳ値を大きくすることができる。

［デバイス構造］
以下において、上記知見に基づき、異なる特性を有するスイッチ酸化物半導体ＴＦＴ（以下単にスイッチＴＦＴとも呼ぶ）と駆動酸化物半導体ＴＦＴ（以下単に駆動ＴＦＴとも呼ぶ）を含む画素回路の構造例を説明する。

図６Ａは、スイッチ酸化物半導体ＴＦＴ（第１酸化物半導体ＴＦＴ）及び駆動酸化物半導体ＴＦＴ（第２酸化物半導体ＴＦＴ）の断面構造の例を模式的に示す。不図示の樹脂又はガラスで形成された可撓性又は不撓性の絶縁基板上にスイッチＴＦＴ２１０、駆動ＴＦＴ２２０及び保持容量２３０が形成されている。

スイッチＴＦＴ２１０、駆動ＴＦＴ２２０及び保持容量２３０は、それぞれ、図２Ａ又は２Ｂに示す、選択トランジスタＴ２、駆動トランジスタＴ１及び保持容量Ｃ１に対応する。

駆動ＴＦＴ２２０は、ボトムゲート電極１５３と、ボトムゲート電極１５３と金属酸化物膜（第２金属酸化物膜）との間のボトムゲート絶縁層（Ｇ絶縁層）１５５を含む。金属酸化物膜は、ソース／ドレイン領域（Ｓ／Ｄ領域）１１１、１１３と、面内方向においてソース／ドレイン領域１１１、１１３間のチャネル領域１０９を含む。ボトムゲート絶縁層１５５は、例えば、シリコン酸化物層、又は、シリコン酸化物（上側）／シリコン窒化物（下側）の積層である。

金属酸化物膜はゲート絶縁層１５５上に直接（接触して）形成されている。金属酸化物は、例えば、ＩＧＺＯ（ＩｎｄｉｕｍＧａｌｌｉｕｍＺｉｎｃＯｘｙｇｅｎ）である。ソース／ドレイン領域１１１、１１３は、低抵抗化された金属酸化物で形成されている。チャネル領域１０９は、低抵抗化されていない金属酸化物（半導体）で形成されている。

ボトムゲート電極１５３（の一部）は、ボトムゲート絶縁層１５５を挟んでチャネル領域１０９と対向している。ボトムゲート電極１５３、ボトムゲート絶縁層１５５及びチャネル領域１０９は、この順で下から（基板側から）並ぶように積層されている。ゲート絶縁層１５５は、チャネル領域１０９及びボトムゲート電極１５３と接触している。ボトムゲート絶縁層１５５において、ボトムゲート電極１５３及びチャネル領域１０９に接触している部分が、駆動ＴＦＴ２２０のボトムゲート絶縁膜である。

ボトムゲート電極１５３には、データ信号（信号電圧）が与えられ、ＯＬＥＤ素子への駆動電流を制御する。ボトムゲート電極１５３の一部は、さらに、ボトムゲート絶縁層１５５を挟んで、ソース／ドレイン領域１１３の少なくとも一部と対向している。ソース／ドレイン領域１１３とボトムゲート電極１５３との間に保持容量２３０が形成される。ボトムゲート電極１５３の一部が、保持容量の下部電極（第１電極）を構成している。下部電極に対向するソース／ドレイン領域１１３の部分が上部電極（第２電極）を構成している。保持容量２３０は、ボトムゲート電極１５３に与える信号電圧を保持する。

駆動ＴＦＴ２２０は、さらに、トップゲート電極１２５と、積層方向においてトップゲート電極１２５とチャネル領域１０９との間に存在するゲート絶縁膜１１７を含む。ゲート絶縁膜１１７は、例えば、シリコン酸化膜、シリコン窒化膜、又はこれらの積層膜である。チャネル領域１０９、ゲート絶縁膜１１７及びトップゲート電極１２５は、この順で下から（基板側から）並ぶように積層されており、ゲート絶縁膜１１７は、チャネル領域１０９及びトップゲート電極１２５と接触している。

トップゲート電極１２５は、例えば電気的に浮いている。トップゲート電極１２５は、ソース／ドレイン領域１１１、１１３の形成のためのマスクとして使用され得る（セルフアライン）。また、トップゲート電極１２５は、チャネル領域１０９への外光を遮蔽できる。

スイッチＴＦＴ２１０は、ゲート絶縁層１５５上の金属酸化物膜（第１金属酸化物膜）を含む。図６Ａの例において、金属酸化物膜はゲート絶縁層１５５上に直接形成されている。金属酸化物膜は、ソース／ドレイン領域１０５、１０７、面内方向においてソース／ドレイン領域１０５及び１０７間のチャネル領域１０３を含む。金属酸化物は、例えば、ＩＧＺＯである。

ソース／ドレイン領域１０５、１０７は、低抵抗化された金属酸化物で形成されている。チャネル領域１０３は、低抵抗化されていない金属酸化物（高抵抗金属酸化物）で形成されている。スイッチＴＦＴ２１０の金属酸化物膜は、駆動ＴＦＴ２２０の金属酸化物膜と同一の金属酸化物層に含まれ、同時に成膜される。

スイッチＴＦＴ２１０は、さらに、トップゲート電極１２３と、積層方向においてトップゲート電極１２３とチャネル領域１０３との間に存在するゲート絶縁膜１１５を含む。ゲート絶縁膜１１５は、例えば、シリコン酸化膜、シリコン窒化膜、又はこれらの積層膜である。チャネル領域１０３、ゲート絶縁膜１１５及びトップゲート電極１２３は、この順で下から（基板側から）並ぶように積層されており、ゲート絶縁膜１１５は、チャネル領域１０３及びトップゲート電極１２３と接触している。

スイッチＴＦＴ２１０のゲート絶縁膜１１５は、駆動ＴＦＴ２２０のゲート絶縁膜１１７と同一の絶縁層に含まれ、同時に成膜される。また、トップゲート電極１２３は、駆動ＴＦＴ２２０のトップゲート電極１２５と同一の金属層に含まれ、同時に成膜される。スイッチＴＦＴ２１０は、駆動ＴＦＴ２２０のようなボトムゲート電極を有していないが、ボトムゲート電極を有してもよいし、また、ボトムゲート電極とトップゲート電極が同電位になるように電気的に接続されていてもよい。

ソース／ドレイン領域１０５は、ゲート絶縁層１５５に形成されたコンタクトホール内のコンタクト部１５１を含み、コンタクト部１５１においてボトムゲート電極１５３と接触（直接接続）している。

層間絶縁層１２１は、スイッチＴＦＴ２１０及び駆動ＴＦＴ２２０を覆うように形成されている。ソース／ドレイン電極１２７、１２８及び１２９は、それぞれ、層間絶縁層１２１に形成されたコンタクトホール内で、ソース／ドレイン領域１１１、１１３及び１０７に接触している。ソース／ドレイン電極１２７、１２８及び１２９は、同一の金属層に含まれ、同時に成膜される。

図６Ａに示す構成例において、スイッチＴＦＴ２１０の（トップ）ゲート絶縁膜１１５の厚みｄ１と、駆動ＴＦＴ２２０のボトムゲート絶縁層１５５の厚みｄ２を調整することで、スイッチＴＦＴ２１０と駆動ＴＦＴ２２０の特性を制御できる。図６Ａに示すように、（トップ）ゲート絶縁膜１１５の厚みｄ１は、ボトムゲート絶縁層１５５の厚みｄ２よりも薄い。

この結果、スイッチＴＦＴ２１０のトップゲート絶縁膜の単位面積当たりの容量が、駆動ＴＦＴ２２０のボトムゲート絶縁膜（ボトムゲート絶縁層に含まれている）の単位面積当たりの容量よりも大きくなる。これにより、スイッチＴＦＴ２１０のＳ値を駆動ＴＦＴ２２０のＳ値より小さくできる。

さらに、スイッチＴＦＴ２１０のソース／ドレイン領域１０５とボトムゲート電極１５３とが、ゲート絶縁層１５５内のコンタクトホールを介して接触していることで、スイッチＴＦＴ２１０と駆動ＴＦＴ２２０との間の接続のためのコンタクトホールの数を少なくすることができる。

図６Ｂは、スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の例を模式的に示す。図６Ｂに示す駆動ＴＦＴ２２３において、図６Ａに示す駆動ＴＦＴ２２０のトップゲート電極１２５が省略されている。このように、駆動ＴＦＴのトップゲート電極を省略することができる。図６Ｂの構成例の他の構成要素は、図６Ａに示す構成例と同様である。

図６Ｃは、スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の例を模式的に示す。図６Ｃに示す駆動ＴＦＴ２２６のトップゲート電極１２５とソース／ドレイン領域１１３を接続する、ソース／ドレイン電極１３１を含む。ソース／ドレイン電極１３１により、トップゲート電極１２５とソース／ドレイン領域１１３とは、同電位に維持される。このように、トップゲート電極１２５とソース／ドレイン領域１１３とを同電位に維持することで、トップチャネル側電位が安定化し、駆動ＴＦＴにとってより好ましい飽和特性を得ることができる。図６Ｃの構成例の他の構成要素は、図６Ａに示す構成例と同様である。

図６Ａから６Ｃに示す構成例において、ボトムゲート電極１５３の一部が、保持容量の下部電極を構成し、下部電極に対向するソース／ドレイン領域１１３の部分が上部電極を構成している。図２Ｃを参照して説明した画素回路において、保持容量は、駆動トランジスタＴ１のゲートと、スイッチトランジスタＴ３（第３酸化物半導体薄膜トランジスタ）のソース／ドレインとの間に形成されている。この構成において、保持容量の上部電極は、スイッチトランジスタＴ３のソース／ドレイン領域の少なくとも一部を含み得る。例えば、スイッチトランジスタＴ３のソース／ドレイン領域における、下部電極に対向する部分が上部電極を構成し得る。この点は、図８及び１０に示す構成例において同様である。

図７は、スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の他の例を模式的に示す。以下においては、図６Ａとの相違点を主に説明する。図７に示す構成例は、図６Ａに示す構成例の保持容量２３０と異なる構造の保持容量２５０を含む。なお、図７は、コンタクト部１５１の形状を、図６Ａに示すコンタクト部１５１の形状と異なるように描いているが、これは模式図における描き方の違いに過ぎず、その構造は同一である。

図７に示す構成例の保持容量２５０は、駆動ＴＦＴ２４０のボトムゲート電極１６８（の一部）とトップゲート電極１６７（の一部）との間に形成されている。図７において、ボトムゲート電極１６８の部分及びトップゲート電極１６７の部分を結ぶ両端黒円の曲線は、両端の部分が面内で物理的に繋がっている、つまり、連続する膜の一部であることを意味する。

図７に示す構成例において、保持容量２５０は、ゲート絶縁層１５５に形成されたホールの積層膜で構成されている。具体的には、ボトムゲート電極１６８（の一部）、酸化物半導体膜１６３、絶縁膜１６５、及びトップゲート電極１６７（の一部）は、この順で下から（基板側から）並ぶように積層されている。酸化物半導体膜１６３は、ボトムゲート電極１６８と絶縁膜１６５とに接触している。絶縁膜１６５はトップゲート電極１６７に接触している。

この保持容量２５０の構成により、電極間の厚みを小さくすることができ、必要な容量を確保するための面積を小さくすることができる。この結果、画素回路の面積を小さくすることができる。

酸化物半導体膜１６３は、スイッチＴＦＴ２１０の金属半導体膜及び駆動ＴＦＴ２４０の金属半導体膜と同一の層に含まれ、同時に成膜される。絶縁膜１６５は、スイッチＴＦＴ２１０の（トップ）ゲート絶縁膜１１５及び駆動ＴＦＴ２４０の（トップ）ゲート絶縁膜１１７と同一の層に含まれ、同時に成膜される。

図７に示す構成例において、保持容量２５０は、ボトムゲート電極１６８の一部を覆うように形成されている酸化物半導体膜１６３を含む。後述するように、酸化物半導体膜１６３は、ＯＬＥＤ表示装置の製造において、保持容量２５０の一部を構成するボトムゲート電極１６８の部分が、酸化物半導体膜のエッチャントによりエッチングされる又は損傷を受けることを防ぐことができる。

図７に示す構成例は、さらに、駆動ＴＦＴ２４０のトップゲート電極１６７とソース／ドレイン領域１１３を接続する、ソース／ドレイン電極１６１を含む。ソース／ドレイン電極１６１により、トップゲート電極１６７とソース／ドレイン領域１１３とは、同電位に維持される。このように、トップゲート電極１６７とソース／ドレイン領域１１３とを同電位に維持することで、トップチャネル側電位が安定化し、駆動ＴＦＴにとってより好ましい飽和特性を得ることができる。なお、ソース／ドレイン電極１６１は省略されてもよい。この点は、図９及び１０に示す構成例において同様である。

図８は、スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の他の例を模式的に示す。以下においては、図６Ａとの相違点を主に説明する。図８に示す構成例において、スイッチＴＦＴ及び駆動ＴＦＴは、積層された特性が異なる金属酸化物膜を含む。これにより、スイッチＴＦＴ及び駆動ＴＦＴそれぞれの機能に適した特性を実現することができる。

図８に示す構成例において、駆動ＴＦＴ２７０は、積層された２層の金属半導体膜を含む。下層の金属半導体膜は、ソース／ドレイン領域（Ｓ／Ｄ領域）３１１、３１３と、面内方向においてソース／ドレイン領域３１１、３１３間のチャネル領域３０９を含む。

積層された２層の金属酸化物半導体膜は、お互いにその組成比が異なっている。例えば、上層はＩｎ：Ｇａ：Ｚｎの組成比が２：１：１のＩｎＧａＺｎＯであり、下層はＩｎ：Ｇａ：Ｚｎの組成比が１：１：１のＩｎＧａＺｎＯであり、お互いに組成比が異なっている。この場合、Ｉｎ組成比が高い組成比２：１：１のＩｎＧａＺｎＯの方が、Ｉｎ組成比が低い組成比１：１：１のＩｎＧａＺｎＯよりも電子移動度が高い。このような構成を用いることで、図３Ａ、３Ｂに示すような２つの異なった特性を実現できる。

あるいは、これらの積層された２層の金属酸化物半導体膜は、お互いに構成元素が異なっていてもよい。例えば、上層はＩｎＧａＺｎＯであり、下層はＺｎＯでもよい。この場合、ＩｎＧａＺｎＯの方がＺｎＯよりも電子移動度が高い。上層としては、ＩＧＺＴＯ、ＩＧＯ、ＩＺＯなども用いることができる。このような構成を用いることで、図３Ａ、３Ｂに示すような２つの異なった特性を実現できる。

これらの構成において、下層の金属酸化物半導体膜はボトムゲート電極１５３と接続されている。下層の金属酸化物膜は、（相対的な）低移動度材料（高欠陥密度材料）で形成されておりであり、例えば、ＩＧＺＯである。

上層の金属半導体膜は、ソース／ドレイン領域（Ｓ／Ｄ領域）４１１、４１３と、面内方向においてソース／ドレイン領域４１１、４１３間のチャネル領域４０９を含む。上層の金属酸化物膜は、（相対的な）高移動度材料（低欠陥密度材料）で形成されておりであり、例えば、ＩＧＺＴＯ（ＩｎｄｉｕｍＧａｌｌｉｕｍＺｉｎｃＴｉｎＯｘｉｄｅ）である。インジウム元素の密度がより高い金属酸化物は、より高い電子移動度、つまり低い欠陥密度を示す。その他の高移動度材料としてはＩＧＯ（ＩｎｄｉｕｍＧａｌｌｉｕｍＯｘｉｄｅ）、ＩＺＯ（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）があり、低移動度材料としてはＺｎＯ（ＺｉｎｃＯｘｉｄｅ）がある。

図８の構成例において、駆動ＴＦＴ２７０の下層のチャネル領域３０９と上層のチャネル領域４０９は同一の平面形状を有している。ソース／ドレイン領域も同様である。ソース／ドレイン電極１２７及び１２８は、それぞれ、層間絶縁層１２１に形成されたコンタクトホール内で、上層金属酸化物膜のソース／ドレイン領域４１１及び４１３に接触している。

スイッチＴＦＴ２６０は、積層された２層の金属半導体膜を含む。下層の金属半導体膜は、ソース／ドレイン領域（Ｓ／Ｄ領域）３０５、３０７と、面内方向においてソース／ドレイン領域３０５、３０７間のチャネル領域３０３を含む。下層の金属酸化物膜は、（相対的な）低移動度材料（高欠陥準位密度材料）で形成されておりであり、例えば、ＩＧＺＯである。ソース／ドレイン領域３０５は、ゲート絶縁層３５５に形成されたコンタクトホール内のコンタクト部３５１を含み、コンタクト部３５１においてボトムゲート電極１５３と接触（直接接続）している。

上層の金属半導体膜は、ソース／ドレイン領域（Ｓ／Ｄ領域）４０５、４０７と、面内方向においてソース／ドレイン領域４０５、４０７間のチャネル領域４０３を含む。上層の金属酸化物膜は、（相対的な）高移動度材料（低欠陥準位密度材料）で形成されておりであり、例えば、ＩＧＺＴＯである。

図８の構成例において、スイッチＴＦＴ２６０の下層のチャネル領域３０３と上層のチャネル領域４０３は同一の平面形状を有している。ソース／ドレイン領域も同様である。ソース／ドレイン電極１２９は、層間絶縁層１２１に形成されたコンタクトホール内で、上層金属酸化物膜のソース／ドレイン領域４０７に接触している。

図８の構成例において、スイッチＴＦＴ２６０及び駆動ＴＦＴ２７０の下層の金属酸化物膜は同一の金属酸化物層に含まれ、同時に成膜される。スイッチＴＦＴ２６０及び駆動ＴＦＴ２７０の上層の金属酸化物膜は同一の金属酸化物層に含まれ、同時に成膜される。スイッチＴＦＴ２６０及び駆動ＴＦＴ２７０の上層及び下層の金属酸化物膜は同時にエッチングを行い、ソース／ドレイン領域を同時に形成することができる。

スイッチＴＦＴ２６０において、上層のチャネル領域４０３が、（トップ）ゲート絶縁膜１１５と界面を形成する。スイッチＴＦＴ２６０の上層のチャネル領域４０３は、高移動度材料で形成されており、低いＳ値を示す。これにより、スイッチＴＦＴ２６０により適した特性を得ることができる。

一方、駆動ＴＦＴ２７０において、下層のチャネル領域３０９が、ボトムゲート絶縁層３５５と界面を形成する。駆動ＴＦＴ２７０の下層のチャネル領域３０９は、低移動度材料で形成されており、高いＳ値を示す。これにより、駆動ＴＦＴ２７０にとってより好ましい特性を得ることができる。

駆動ＴＦＴ２７０の高いＳ値をチャネル領域の特性で実現することで、ボトムゲート絶縁層３５５の厚みを薄くすることができる。これにより、ボトムゲート電極１５３とソース／ドレイン領域３１３との間に形成される保持容量２８０の面積を小さくすることができる。なお、スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴのチャネルを異なる金属酸化物で形成してもよい。

図９は、スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の他の例を模式的に示す。以下においては、図７との相違点を主に説明する。図９に示す構成例の保持容量２９０において、図７に示す保持容量２５０の酸化物半導体膜１６３が取り除かれている。これにより、保持容量２９０の容量絶縁膜を薄くなり、保持容量２９０の面積を小さくすることができる。また、保持容量２９０が酸化物半導体膜を含まないため、より安定化される。

上述のように、酸化物半導体膜１６３は、ボトムゲート電極１６８のエッチングを防ぐ働きを有している。図９に示す構成例を実現するため、ＯＬＥＤ表示装置の製造は、金属酸化物層のエッチングにおいて、例えば、エッチング液によるボトムゲート電極１６８のエッチング量を調整する、又は、選択性のあるエッチング液を使用する。

図１０は、スイッチ酸化物半導体ＴＦＴ及び駆動酸化物半導体ＴＦＴの断面構造の他の例を模式的に示す。以下においては、図７との相違点を主に説明する。図１０に示す構成例は、スイッチＴＦＴ５１０、駆動ＴＦＴ５２０及び保持容量５３０を含む。

図１０に示す構成例は、積層された複数の絶縁層からなるボトムゲート絶縁層５４０を含む。図１０の構成例において、ゲート絶縁層５４０は、下側絶縁層５４１及び上側絶縁層５４３の２層の絶縁膜で構成されている。駆動ＴＦＴ５２０のボトムゲート電極１６８とチャネル領域１０９との間に、下側絶縁層５４１及び上側絶縁層５４３が存在する。なお、下側絶縁層５４１及び上側絶縁層５４３の間の他の絶縁膜が存在してもよい。

上側絶縁層５４３は、例えば、シリコン酸化物で形成される。スイッチＴＦＴ５１０及び駆動ＴＦＴ５２０の金属酸化物膜は、上側絶縁層５４３上に接触して形成される。シリコン酸化物で形成された上側絶縁層５４３は、金属酸化物膜（酸化物半導体）のより良好な特性を得ることができる一つである。下側絶縁層５４１は、上側絶縁層５４３よりも高い比誘電率を有する材料で形成される。下側絶縁層５４１は、例えば、シリコン窒化物又はアルミナで形成することができる。

保持容量５３０は、ボトムゲート電極１６８の一部と、駆動ＴＦＴ５２０のソース／ドレイン領域５５１の一部との間に形成される。上側絶縁層５４３にホールが形成されており、ソース／ドレイン領域５５１の一部５５３が、当該ホール内で下側絶縁層５４１上に接触して形成されている。保持容量５３０は、ソース／ドレイン領域５５１の一部５５３（第２電極又は上部電極）、下側絶縁層５４１の一部、ボトムゲート電極１６８の一部（第１電極又は下部電極）とで構成される。保持容量５３０の容量絶縁膜は、高い比誘電率材料で形成された下側絶縁層５４１の一層であり、保持容量５３０の面積を小さくすることができる。

図６Ａ、６Ｂ、６Ｃ、８及び１０を参照して説明した構成例は、駆動ＴＦＴのソース／ドレイン領域とボトムゲート電極との間に保持容量が形成されている。図２Ｃの回路構成例に示すように、保持容量は、駆動ＴＦＴのゲートと、駆動ＴＦＴと直接に接続されているスイッチＴＦＴのソース／ドレイン領域との間で形成され得る。例えば、図６Ａ、６Ｂ、６Ｃ、８又は１０に示す構成例において、ボトムゲート電極の一部は、スイッチＴＦＴのソース／ドレイン領域の少なくとも一部と、絶縁層１５５、３５５、５４１を挟んで対向する。

図６Ａ〜１０を参照して説明した構成例において、いくつかの構成要素は、他の図面の構成例に適用することができる。例えば、図８の構成例に、図７又は９に示す保持容量構造を適用することができる。図８の構成例に、図７や９等に示すトップゲート電極とソース／ドレイン領域を同電位とするようにする要素を適用することができる。

［製造方法］
次に図７に示す構成例の製造方法を説明する。図１１Ａ〜１１Ｇは、製造方法の一例を示す。図１１Ａ〜図１１Ｇにおいて、作成されるスイッチＴＦＴ２１０、コンタクト部１５１、保持容量２５０、及び駆動ＴＦＴ２４０の範囲が、理解の容易のための矢印で予め示されている。

図１１Ａに示すように、製造方法は、不図示の絶縁基板上に、スパッタ法等により金属層を成膜し、フォトリソグラフィ及びエッチングにより、ボトムゲート電極１６８を形成する。金属材料は任意であり、例えば、Ｍｏ、Ｗ、Ｎｂ、Ａｌ等が使用される。

次に図１１Ｂに示すように、製造方法は、ＣＶＤ法等により絶縁層（例えばシリコン酸化物層）を成膜し、フォトリソグラフィ及びエッチングにより、（ボトム）ゲート絶縁層１５５を形成する。ゲート絶縁層１５５には、コンタクト部１５１を形成するためのホール５６１及び保持容量２５０を形成するためのホール５６２が形成される。

次に、図１１Ｃに示すように、製造方法は、スパッタ法等により酸化物半導体層（金属酸化物層）を成膜し、フォトリソグラフィ及びエッチングにより、酸化物半導体のパターン５６５を形成する。酸化物半導体層の一部（酸化物半導体膜）は、ボトムゲート絶縁層１５５のホール５６１及び５６２内にも形成される。上述のように、ホール５６２内の酸化物半導体膜１６３は、エッチング液にさらされないようにボトムゲート電極１６８をカバーする。

次に、図１１Ｄに示すように、製造方法は、ＣＶＤ法等により絶縁層（例えばシリコン酸化物層）を成膜し、フォトリソグラフィ及びエッチングにより、トップゲート絶縁膜１１５、１１７及び保持容量の絶縁膜１６５を形成する。さらに、スパッタ法等により金属層を成膜し、フォトリソグラフィ及びエッチングにより、トップゲート電極１２３、１６７を形成する。金属材料は任意であり、例えば、Ｍｏ、Ｗ、Ｎｂ、Ａｌ等が使用される。

次に、図１１Ｅに示すように、製造方法は、トップゲート電極１２３、１６７をマスクとして使用して、酸化物半導体層のソース／ドレイン領域を低抵抗化する。低抵抗化は、例えば、酸化物半導体層のソース／ドレイン領域をＨｅプラズマにさらす。低抵抗化は、Ｂ、Ａｒ、Ｈ等のイオン注入により行ってもよい。

次に、図１１Ｆに示すように、製造方法は、ＣＶＤ法等により絶縁層（例えばシリコン酸化物層）を成膜し、フォトリソグラフィ及びエッチングにより、層間絶縁層１２１を形成する。

次に、図１１Ｇに示すように、製造方法は、スパッタ法等によって、金属層を成膜し、フォトリソグラフィ及びエッチングにより、ソース／ドレイン電極１６１を含む金属層を形成する。この金属層は、画素回路のＴＦＴのソース／ドレイン電極及びデータ線を含む。この金属層の材料及び積層構造は任意であり、例えば、Ｔｉ／Ａｌ／Ｔｉ等の導電膜を堆積し、パターニングを行うことで形成する。

製造方法は、さらに、ＣＶＤ法等により絶縁層（例えばシリコン酸化物層）を成膜し、フォトリソグラフィ及びエッチングにより、パッシベーション層５７１を形成し、さらにその上に有機物で形成されたオーバーコート層５７３を形成する。オーバーコート層５７３上にアノード電極５７７が形成され、パッシベーション層５７１及びオーバーコート層５７３に形成されたコンタクトホールを介して、ソース／ドレイン電極１６１に接触している。

アノード電極５７７は、例えば、透明導電膜、金属反射膜、及び透明導電膜の３層を含む。透明導電材料は、例えば、ＩＴＯ、ＩＺＯ等である。反射金属材料は、例えば、Ａｇ、Ｍｇ、Ａｌ等である。アノード電極５７７は、スパッタ及びエッチングにより形成され得る。

製造方法は、さらに、スピンコート法等によって感光性の有機樹脂膜を堆積し、パターニングを行って画素定義層５７９を形成する。画素定義層５７９にはホールが形成され、アノード電極５７７が形成されたホールの底で露出する。画素定義層５７９により、各副画素の発光領域が分離される。なお、ＴＦＴ基板１０の製造は、さらに、ＲＧＢの色毎に有機発光材料を成膜して、アノード電極５７７上に不図示の有機発光膜を形成し、さらに、基板全面に不図示のカソード電極を形成する。

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

１ＯＬＥＤ表示装置、１０ＴＦＴ基板、１１基準電圧供給線、１４カソード電極形成領域、１５データ線、１６走査線、１７エミッション制御線、１８電源線、１９リセット制御線、２０封止基板、２５表示領域、３０接合部、３１走査ドライバ、３２エミッションドライバ、３６デマルチプレクサ、１０３、１０９、３０３、３０９、４０３、４０９チャネル領域、１０５、１１１、１１３、３０５、３１１、３１３、４０５、４０７、４１１、５５１ソース／ドレイン領域、１１５、１１７トップゲート絶縁膜、１２１層間絶縁層、１２３、１２５、１６７トップゲート電極、１２７、１２９、１３１、１６１ソース／ドレイン電極、１５１、３５１コンタクト部、１５３、１６８ボトムゲート電極、１５５、３５５、５４０ボトムゲート絶縁層、１６３酸化物半導体膜、１６５絶縁膜、２１０、２６０、５１０スイッチＴＦＴ、２２０、２２３、２２６、２４０、２７０、５２０駆動ＴＦＴ、２３０、２５０、２８０、２９０、５３０保持容量、５４１下側絶縁層、５４３上側絶縁層、５６１、５６２ホール、５７１パッシベーション層、５７３オーバーコート層、５７７アノード電極、５７９画素定義層、Ｃ１保持容量、Ｅ１ＯＬＥＤ素子、３４ドライバＩＣ、Ｔ１駆動トランジスタ、Ｔ２選択（スイッチ）トランジスタ、Ｔ３エミッショントランジスタ、Ｔ４リセットトランジスタ

Claims

トップゲート電極と、第１金属酸化物膜と、前記トップゲート電極と前記第１金属酸化物膜との間のトップゲート絶縁膜と、を含む、第１酸化物半導体薄膜トランジスタと、
ボトムゲート電極と、第２金属酸化物膜と、前記第２金属酸化物膜と前記ボトムゲート電極との間のボトムゲート絶縁膜を含む、第２酸化物半導体薄膜トランジスタと、
前記ボトムゲート絶縁膜を含むボトムゲート絶縁層と、
前記ボトムゲート電極に与える信号電圧を保持する保持容量と、
を含み、
前記第１金属酸化物膜は、第１ソース／ドレイン領域と、第２ソース／ドレイン領域と、前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間の第１チャネル領域と、を含み、
前記第２金属酸化物膜は、第３ソース／ドレイン領域と、第４ソース／ドレイン領域と、前記第３ソース／ドレイン領域と前記第４ソース／ドレイン領域との間の第２チャネル領域と、を含み、
前記保持容量の第１電極は、前記ボトムゲート電極の一部を含み、
前記第２ソース／ドレイン領域と前記ボトムゲート電極とが、前記ボトムゲート絶縁層内のコンタクトホールを介して接触しており、
前記ボトムゲート絶縁膜の単位面積当たりの容量は、前記トップゲート絶縁膜の単位面積当たりの容量よりも小さい、
薄膜デバイス。
請求項１に記載の薄膜デバイスであって、
前記ボトムゲート絶縁膜は、前記トップゲート絶縁膜よりも厚い、
薄膜デバイス。
請求項１に記載の薄膜デバイスであって、
前記第２酸化物半導体薄膜トランジスタは、トップゲート電極をさらに含み、
前記第２酸化物半導体薄膜トランジスタのトップゲート電極は、前記第２酸化物半導体薄膜トランジスタの前記第３及び第４ソース／ドレイン領域の一方に、同電位となるように接続されている、
薄膜デバイス。
請求項３に記載の薄膜デバイスであって、
前記保持容量は、
前記第１金属酸化物膜及び前記第２金属酸化物膜と同一層に含まれ、前記ボトムゲート電極の前記一部上に接触して積層された金属酸化物膜と、
前記トップゲート絶縁膜と同一層に含まれ、前記金属酸化物膜上に接触して積層された、絶縁膜と
前記絶縁膜上に接触して積層された、前記第２酸化物半導体薄膜トランジスタのトップゲート電極の一部と、を含む構造部を含む、
薄膜デバイス。
請求項３に記載の薄膜デバイスであって、
前記保持容量は、
前記第１酸化物半導体薄膜トランジスタのトップゲート絶縁膜と同一層に含まれ、前記ボトムゲート電極の前記一部上に接触して積層された、絶縁膜と
前記絶縁膜上に接触して積層された、前記第２酸化物半導体薄膜トランジスタのトップゲート電極の一部と、を含む構造部を含む、
薄膜デバイス。
請求項１に記載の薄膜デバイスであって、
前記ボトムゲート絶縁層は、下側絶縁層と上側絶縁層と含み、
前記ボトムゲート絶縁膜は、前記上側絶縁層の一部と前記下側絶縁層の一部とを含み、
前記下側絶縁層の比誘電率は、前記上側絶縁層の比誘電率よりも高く、
前記保持容量は、前記ボトムゲート電極の一部上に接触して積層されている前記下側絶縁層の一部と、前記下側絶縁層の前記一部上に接触して形成されている第２電極とを含む構造部を含む、
薄膜デバイス。
請求項１に記載の薄膜デバイスであって、
前記保持容量は、前記ボトムゲート絶縁層に含まれる絶縁膜を含む、
薄膜デバイス。
請求項７に記載の薄膜デバイスであって、
前記保持容量の第２電極は、前記第３ソース／ドレイン領域の少なくとも一部を含む、
薄膜デバイス。
請求項７に記載の薄膜デバイスであって、
前記保持容量の第２電極は、前記第１酸化物半導体薄膜トランジスタに直列に接続された第３酸化物半導体薄膜トランジスタのソース／ドレイン領域の少なくとも一部を含む、
薄膜デバイス。
トップゲート電極と、第１金属酸化物膜と、前記トップゲート電極と前記第１金属酸化物膜との間のトップゲート絶縁膜と、を含む、第１酸化物半導体薄膜トランジスタと、
ボトムゲート電極と、第２金属酸化物膜と、前記第２金属酸化物膜と前記ボトムゲート電極との間のボトムゲート絶縁膜を含む、第２酸化物半導体薄膜トランジスタと、
前記ボトムゲート絶縁膜を含むボトムゲート絶縁層と、
前記ボトムゲート電極に与える信号電圧を保持する保持容量と、
を含み、
前記第１金属酸化物膜は、第１ソース／ドレイン領域と、第２ソース／ドレイン領域と、前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間の第１チャネル領域と、を含み、
前記第２金属酸化物膜は、第３ソース／ドレイン領域と、第４ソース／ドレイン領域と、前記第３ソース／ドレイン領域と前記第４ソース／ドレイン領域との間の第２チャネル領域と、を含み、
前記保持容量の第１電極は、前記ボトムゲート電極の一部を含み、
前記第２ソース／ドレイン領域と前記ボトムゲート電極とが、前記ボトムゲート絶縁層内のコンタクトホールを介して接触しており、
前記第１チャネル領域及び前記第２チャネル領域は、それぞれ、移動度が小さい下層と移動度が大きい上層とで構成されている、
薄膜デバイス。
請求項１０に記載の薄膜デバイスであって、
前記下層の酸化物半導体に含まれるインジウム元素の密度は、前記上層の酸化物半導体に含まれるインジウム元素の密度よりも低い、
薄膜デバイス。
トップゲート電極と、第１金属酸化物膜と、前記トップゲート電極と前記第１金属酸化物膜との間のトップゲート絶縁膜と、を含む、第１酸化物半導体薄膜トランジスタと、
ボトムゲート電極と、第２金属酸化物膜と、前記第２金属酸化物膜と前記ボトムゲート電極との間のボトムゲート絶縁膜を含む、第２酸化物半導体薄膜トランジスタと、
前記ボトムゲート絶縁膜を含むボトムゲート絶縁層と、
前記ボトムゲート電極に与える信号電圧を保持する保持容量と、
を含み、
前記第１金属酸化物膜は、第１ソース／ドレイン領域と、第２ソース／ドレイン領域と、前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間の第１チャネル領域と、を含み、
前記第２金属酸化物膜は、第３ソース／ドレイン領域と、第４ソース／ドレイン領域と、前記第３ソース／ドレイン領域と前記第４ソース／ドレイン領域との間の第２チャネル領域と、を含み、
前記保持容量の第１電極は、前記ボトムゲート電極の一部を含み、
前記第２ソース／ドレイン領域と前記ボトムゲート電極とが、前記ボトムゲート絶縁層内のコンタクトホールを介して接触しており、
前記第１チャネル領域及び前記第２チャネル領域は、それぞれ、構成元素又は構成元素組成比が互いに異なる下層と上層とで構成されている、
薄膜デバイス。