JP2000347624A

JP2000347624A - エレクトロルミネセンス表示装置

Info

Publication number: JP2000347624A
Application number: JP11219367A
Authority: JP
Inventors: Hiroshi Maeda; 浩前田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-31
Filing date: 1999-08-03
Publication date: 2000-12-15

Abstract

(57)【要約】【課題】発光させる期間には確実に発光させるととも
に発光させない期間には確実に発光しないようにし、か
つ、複数階調の表示を可能にしたエレクトロルミネセン
ス表示装置を提供すること。【解決手段】エレクトロルミネセンス表示装置２は、
１画素のエレクトロルミネセンス素子４と、この１画素
分のエレクトロルミネセンス素子を駆動する駆動回路６
とを複数配置して構成されている。ここで、前記１画素
分の駆動回路６は、１画素分のエレクトロルミネセンス
素子４を駆動する電荷を蓄積する静電容量Ｃと、画像信
号Ｖsig1〜Ｖsig3に応じて前記静電容量Ｃに蓄積された
電荷を前記エレクトロルミネセンス素子４に与える複数
の駆動トランジスタＱ１，Ｑ２，Ｑ３と、選択信号Ｖst
によって前記静電容量Ｃに電荷を蓄積させる蓄積制御ト
ランジスタＴｒとから構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１画素のエレクト
ロルミネセンス素子と、この１画素分のエレクトロルミ
ネセンス素子を駆動する駆動回路とを複数配置して構成
してなるエレクトロルミネセンス表示装置に係り、特に
エレクトロルミネセンス素子を駆動する電荷を蓄積する
静電容量と、駆動トランジスタの相互コンダクタンスの
値とによって規制される電流を１画素分のエレクトロル
ミネセンス素子に流して階調表示を可能としたエレクト
ロルミネセンス表示装置に関する。

【０００２】

【従来の技術】従来、エレクトロルミネセンス表示装置
の１例としては、例えば特開平８−５４８３６号公報に
記載されているとおり、１画素のエレクトロルミネセン
ス素子と、このエレクトロルミネセンス素子に並列接続
された静電容量（コンデンサ）と、走査線と信号線とコ
ンデンサとの間に接続され当該１画素分のエレクトロル
ミネセンス素子を駆動するとともに前記コンデンサに電
荷を蓄積可能な駆動トランジスタとを備えたものが提供
されている。

【０００３】このようなエレクトロルミネセンス表示装
置では、走査線が選択された期間に信号線から駆動トラ
ンジスタを介してエレクトロルミネセンス素子及びコン
デンサに電圧が印加されてエレクトロルミネセンス素子
を発光させるとともに、コンデンサに電荷を蓄積してい
る。また、走査線が非選択期間には容量からエレクトロ
ルミネセンス素子に電流が供給されてエレクトロルミネ
センス素子の発光を持続させている。

【０００４】このようなエレクトロルミネセンス表示装
置によれば、走査線の非選択期間であってもエレクトロ
ルミネセンス素子を発光させることができるため、消費
電力の低減を図ることができる。また、使用電圧を低下
させることができる利点もある。

【０００５】

【発明が解決しようとする課題】しかしながら、エレク
トロルミネセンス表示装置においては、発光の必要がな
い期間には確実に発光をしないようにし、逆に、発光を
継続していなければならない期間には確実に発光させて
おくだけの電荷を蓄積しておく必要がある。このため、
従来のエレクトロルミネセンス表示装置では、コンデン
サの値は、エレクトロルミネセンス素子の特性も考慮し
て設定しなければならず、これの設定が非常に困難であ
るという問題点があった。

【０００６】また、上述した従来のエレクトロルミネセ
ンス表示装置によれば、階調表示は可能であるが、フレ
ーム期間内で輝度の保持が充分ではなく、ちらつきを生
じる可能性がある。

【０００７】また、上記エレクトロルミネセンス表示装
置にあっては、ノイズの影響を受けやすいという問題も
あった。

【０００８】そこで、本発明の目的は、上述した問題点
を解消し、発光させる期間には確実に発光させるととも
に発光させない期間には確実に発光しないようにし、ち
らつきを生ぜず、かつ、複数階調の表示を可能にしたエ
レクトロルミネセンス表示装置を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るエレクトロルミネセンス表示装置は、
１画素分のエレクトロルミネセンス素子と、この１画素
分のエレクトロルミネセンス素子を駆動する１画素分の
駆動回路とを複数配置して構成したエレクトロルミネセ
ンス表示装置において、前記１画素分の駆動回路は、前
記１画素分のエレクトロルミネセンス素子を駆動する電
荷を蓄積する静電容量と、画像信号に応じて前記静電容
量に蓄積された電荷を前記エレクトロルミネセンス素子
に与える駆動トランジスタと、選択信号に基いて前記静
電容量に電荷を蓄積させる蓄積制御トランジスタとを備
えることを特徴とする。

【００１０】したがって、本発明では、静電容量の大き
さの選択に自由度があるので、確実に発光させるだけの
電荷の蓄積が可能であり、また、駆動トランジスタをオ
フにすることにより静電容量からの電荷の供給を絶つこ
とができるため、確実に消灯状態を保つことができる。

【００１１】本発明の他の形態では、前記駆動トランジ
スタを複数備えたことを特徴とする。これにより、複数
の駆動トランジスタを組み合わせてオン状態にすること
によって静電容量からエレクトロルミネセンス素子に供
給される電流値を規制することができるため、複数階調
表示が可能になる。

【００１２】本発明の他の形態では、前記各駆動トラン
ジスタは、エレクトロルミネセンス素子の発光する輝度
により階調表現可能に相互コンダクタンスが設定されて
いるものであることを特徴とする。また、これら駆動ト
ランジスタの相互コンダクタンスを設定し、静電容量と
の組み合わせで輝度を調整することができる。

【００１３】更に本発明では、前記相互コンダクタンス
は、前記駆動トランジスタのゲート長とゲート幅の比を
選ぶことにより設定されていることを特徴とする。

【００１４】また、本発明の他の形態では、前記駆動ト
ランジスタは、フローティングゲートと、複数の入力ゲ
ートとを有し、画像信号に応じて前記静電容量に蓄積さ
れた電荷を前記エレクトロルミネセンス素子に与えるこ
とを特徴とする。

【００１５】更に、前記複数の入力ゲートは、前記フロ
ーティングゲートと対向する領域の面積が互いに異なる
ことを特徴とする。

【００１６】また、本発明は、前記駆動トランジスタと
前記蓄積制御トランジスタは、ポリシリコン薄膜トラン
ジスタであることを特徴とする。

【００１７】また、本発明のエレクトロルミネセンス表
示装置は、前記駆動トランジスタと前記蓄積制御トラン
ジスタは、チャネルの導電型が互いに逆であることを特
徴とする。例えば、蓄積制御トランジスタがｎチャネル
であれば、駆動トランジスタをｐチャネルで構成する。

【００１８】また、本発明のエレクトロルミネセンス表
示装置は、１画素分のエレクトロルミネセンス素子と、
この１画素分のエレクトロルミネセンス素子を駆動する
１画素分の駆動手段とを複数備えたエレクトロルミネセ
ンス表示装置であって、前記１画素分の駆動手段は、第
１のトランジスタと、第２のトランジスタと、静電容量
とを備え、前記第１のトランジスタは、当該画素が選択
された期間はオンとなって非選択の期間はオフとなり、
前記第２のトランジスタは、当該画素が選択された期間
はオフとなって非選択の期間はオン又はオフとなり、前
記静電容量は、前記選択された期間には前記第１のトラ
ンジスタを介して電圧を印加され、前記非選択の期間に
は前記第２のトランジスタのうちオンとなったトランジ
スタを介して前記エレクトロルミネセンス素子に電流を
供給するように構成されたことを特徴とする。

【００１９】また、本発明のエレクトロルミネセンス表
示装置は、前記２のトランジスタを複数備え、これら複
数の第２のトランジスタは互いに並列に接続されている
ことを特徴とする。

【００２０】また、本発明のエレクトロルミネセンス表
示装置は、前記第２のトランジスタは、フローティング
ゲートと、複数の入力ゲートとを有し、これら複数の入
力ゲートにそれぞれ信号を受けることによってオン又は
オフとなることを特徴とする。

【００２１】また、前記エレクトロルミネセンス素子が
有機エレクトロルミネセンス素子であることを特徴とす
る。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２３】図１は、本発明の第１の実施の形態に係る
エレクトロルミネセンス表示装置の１画素分のエレクト
ロルミネセンス素子と駆動回路とを示す回路図である。
図２は、当該エレクトロルミネセンス素子と駆動回路の
回路基板上の配置を示す平面図である。図３及び図４
は、同駆動回路の動作を説明するためのタイムチャート
であり、横軸には時間ｔ〔秒〕が、縦軸には各信号の状
態がとられている。

【００２４】エレクトロルミネセンス表示装置２は、図
１に示される１画素分のエレクトロルミネセンス素子４
と、この１画素分のエレクトロルミネセンス素子４を駆
動する駆動回路６とを、複数配置して構成したものであ
る。

【００２５】１画素分のエレクトロルミネセンス素子４
は、図１ではダイオード表示されている。

【００２６】また、１画素分の駆動回路６は、１画素分
のエレクトロルミネセンス素子４を駆動する電荷を蓄積
する静電容量（コンデンサ）Ｃと、画像信号Ｖsig1〜Ｖ
sig3に応じてコンデンサＣに蓄積された電荷を前記エレ
クトロルミネセンス素子４に与える複数のポリシリコン
薄膜トランジスタ（駆動トランジスタ）Ｑ１，Ｑ２，Ｑ
３と、選択信号ＶstによってコンデンサＣに電荷を蓄積
させる蓄積制御トランジスタＴｒとから構成されてい
る。

【００２７】この実施の形態では、前記各駆動トランジ
スタＱ１，Ｑ２，Ｑ３においては、そのゲート電極の幅
（Ｗ）と同長さ（Ｌ）との比（Ｗ／Ｌ）はそれぞれ違っ
た値であり、相互コンダクタンスが異なるように設計さ
れている。また、前記各駆動トランジスタＱ１，Ｑ２，
Ｑ３は、エレクトロルミネセンス素子４の発光する輝度
が階調表現可能に相互コンダクタンスが設定されている
ものとする。

【００２８】また、蓄積制御トランジスタＴｒは、例え
ばｎチャンネルで構成されている。この場合、各駆動ト
ランジスタＱ１，Ｑ２，Ｑ３は、ｐチャンネルで構成さ
れる。このように、蓄積制御トランジスタＴｒと駆動ト
ランジスタＱ１、Ｑ２、Ｑ３のチャネルの導電型は互い
に逆になっている。

【００２９】さらに説明すると、電源の一端Ｖｐは蓄積
制御トランジスタＴｒの一方の電極（例えばソース電
極）に接続されている。蓄積制御トランジスタＴｒのゲ
ートは走査線に接続され、この走査線から選択信号Ｖst
が供給されるようになっている。蓄積制御トランジスタ
Ｔｒの他方の電極（例えばドレイン電極）は、コンデン
サＣの一端に接続されるとともに、複数の駆動トランジ
スタＱ１，Ｑ２，Ｑ３の各一方の電極（例えばソース電
極）に接続されている。また、コンデンサＣの他端は、
電源の他端に接続されている。各駆動トランジスタＱ
１，Ｑ２，Ｑ３の各他方の電極（例えばドレイン電極）
は共通にされてエレクトロルミネセンス素子４のアノー
ドに接続されている。エレクトロルミネセンス素子４の
カソードは、電源の他端に接続されている。また、各駆
動トランジスタＱ１，Ｑ２，Ｑ３の各ゲートは、それぞ
れ別々の信号線に接続され、各信号線から、画像信号Ｖ
sig1，Ｖsig2，Ｖsig3がそれぞれ供給される。

【００３０】図２は、上記エレクトロルミネセンス素子
４と駆動回路６の回路基板上の配置を示す平面図であ
る。電源端子Ｖｐは、コンタクトホールｈ８を介して蓄
積制御トランジスタＴｒの一方の電極（ソース）に接続
される。蓄積制御トランジスタＴｒのゲート端子ｇ４
は、選択信号Ｖstを供給する走査線に接続される。

【００３１】蓄積制御トランジスタＴｒの他方の電極
（ドレイン）は、コンタクトホールｈ７を介してアルミ
配線AL２に接続される。アルミ配線AL２は、コンデンサ
Ｃの一方の端子に接続されるとともに、コンタクトホー
ルｈ４、ｈ５、ｈ６を介してそれぞれ駆動トランジスタ
Ｑ１、Ｑ２、Ｑ３の一方の電極（ソース）に接続されて
いる。

【００３２】駆動トランジスタＱ１、Ｑ２、Ｑ３の他方
の電極（ドレイン）は、それぞれコンタクトホールｈ
１、ｈ２、ｈ３を介して共通のアルミ配線AL１に接続さ
れている。アルミ配線AL１は、ＩＴＯからなる透明電極
に接続されている。透明電極ＩＴＯの上面にはエレクト
ロルミネセンス素子が塗布され、ＥＬ領域を構成してい
る。

【００３３】本発明では、静電容量Ｃの大きさの選択に
自由度があるので、エレクトロルミネセンス素子を確実
に発光させるだけの電荷の蓄積が可能である。また、駆
動トランジスタをオフにすることにより静電容量Ｃから
の電荷の供給を絶つことができるため、確実に消灯状態
を保つことができる。しかも、複数の駆動トランジスタ
を組み合わせてオン状態にすることによって静電容量か
らエレクトロルミネセンス素子に供給される電流値を規
制することができるため、複数階調表示が可能になる。

【００３４】このような構成のエレクトロルミネセンス
表示装置の動作を、図１を基に図３を参照して説明す
る。

【００３５】いま、選択信号Ｖstにより、ある画素の蓄
積制御トランジスタＴｒが選択されたものとする。ここ
で、図３（ａ）に示すように選択信号Ｖstがオンの期間
（ｔ１〜ｔ２）には、図３（ｂ）に示すように画像信号
Ｖsig1をオンとする。これにより、期間ｔ１〜ｔ２では
蓄積制御トランジスタＴｒはオンとなり、駆動トランジ
スタＱ１はオフとなる。すると、図３（ｃ）に示すよう
に、期間ｔ１〜ｔ２の間、蓄積制御トランジスタＴｒを
介して電源の一端ＶｐからコンデンサＣに電流が流入
し、コンデンサＣの電圧Ｖｃが指数関数的に大きくな
る。蓄積制御トランジスタＴｒのコンダクタンスは、期
間ｔ１〜ｔ２においてコンデンサＣを充電させるのに十
分な値に設定する。

【００３６】そして、時間ｔ２になると、図３（ａ）に
示すように選択信号Ｖstをオフにする。一方これと同時
に、図３（ｂ）に示すように画像信号Ｖsig1をオフに
し、時間ｔ２以降その状態を維持する。これにより、蓄
積制御トランジスタＴｒはオフになり、駆動トランジス
タＱ１はオンになる。すると、図３（ｄ）に示すよう
に、コンデンサＣから駆動トランジスタＱ１を介してエ
レクトロルミネセンス素子４に電流Ｉ_ELが流れ込む。コ
ンデンサＣの電圧Ｖｃは図３（ｃ）に示すように時刻ｔ
２から減少し、また、エレクトロルミネセンス素子４に
流れる電流Ｉ_ELも図３（ｄ）に示すように時刻ｔ２から
変化する。

【００３７】駆動トランジスタＱ１は、好ましくは飽和
領域において使用される。この場合、各駆動トランジス
タを流れる電流は、当該駆動トランジスタのドレイン／
ソース間電圧に関わらずほぼ一定である。従って、エレ
クトロルミネセンス素子に流れる電流Ｉ_ELは、図３
（ｄ）に示すように、所定時間にわたってほぼ一定値を
維持する。コンデンサＣにおける電圧Ｖｃは、電流Ｉ_EL
を時間で積分した値だけ減少するので、図３（ｃ）に示
すように、ほぼ一定割合で低下する。

【００３８】一方、駆動トランジスタＱ１が線形領域で
使用される場合、電流Ｉ_ELの減少カーブは、コンデンサ
Ｃにおける電位Ｖｃの値と駆動トランジスタＱ１の相互
コンダクタンスの値によって定まる。すなわち、図４
（ｄ）に示されるように、コンデンサＣにおける電圧Ｖ
ｃが大きいうちは、駆動トランジスタのドレイン−ソー
ス間電圧が高いため電流Ｉ_ELは大きな値を示すが、電圧
Ｖｃが小さくなると、電流Ｉ_ELは小さくなり、ほぼ指数
関数的な減少カーブとなる。コンデンサＣにおける電圧
Ｖｃは、電流Ｉ_ELを時間で積分した値だけ減少し、図４
（ｃ）に示すように、ほぼ指数関数的な減少カーブとな
る。

【００３９】この説明では、時間ｔ２以降の放電期間に
おいて駆動トランジスタＱ１がオンになったものとして
説明したが、もちろん、駆動トランジスタＱ２，Ｑ３が
オンになったときも上述したように動作する。

【００４０】また、肉眼は、その時間における平均した
発光輝度を視認して、エレクトロルミネセンス素子４の
発光階調を認識する。従って、放電期間におけるエレク
トロルミネセンス素子４の平均輝度（平均電流）が階調
を持つように、蓄積制御トランジスタＴｒと駆動トラン
ジスタＱ１，Ｑ２，Ｑ３のＷ／Ｌを設定しておく。例え
ば、駆動トランジスタＱ１，Ｑ２，Ｑ３の相互コンダク
タンスは、各駆動トランジスタのうち１つがオンとなっ
た場合の平均輝度の比が２^０：２^１：２^２となるように
設計する。このように、駆動トランジスタＱ１，Ｑ２，
Ｑ３の特性を適当に選択することにより、８階調の階調
表現が可能になる。

【００４１】また、例えば、時間ｔ２以降の放電期間に
おいて３つの駆動トランジスタＱ１，Ｑ２，Ｑ３をオン
にしたときには、これら３つの駆動トランジスタを並列
に接続した全体のコンダクタンスが大きくなる。このた
め、電流Ｉ_ELは大きい値を示し、図３（ｄ）の曲線Ｍに
示すように変化する（駆動トランジスタが飽和領域で動
作する場合）。また、駆動トランジスタＱ１，Ｑ２をオ
ンにしたときには、電流Ｉ_ELは図３（ｄ）の曲線Ｎに示
すように変化する。

【００４２】一方、駆動トランジスタが線形領域で動作
する場合、駆動トランジスタＱ１，Ｑ２，Ｑ３をオフに
したときには、電流Ｉ_ELは図４（ｄ）の曲線Ｍに示すよ
うにほぼ指数関数的に減少する。また、駆動トランジス
タＱ１，Ｑ２をオフにしたときには、電流Ｉ_ELは図４
（ｄ）の曲線Ｎに示すようにほぼ指数関数的に減少す
る。なお、コンデンサＣは、放電期間においてエレクト
ロルミネセンス素子を発光させるに十分な電荷を蓄積す
る容量を持つことが望ましい。

【００４３】以上説明したようにこの実施の形態では、
次のような利点がある。（１）駆動トランジスタＱ１，Ｑ２，Ｑ３のオンオフの
組み合わせを選択することにより、エレクトロルミネセ
ンス素子４に流れる電流を制御して階調表示をおこなっ
ており、画像信号Ｖsig1〜Ｖsig3はオンオフのデジタル
信号なのでノイズの影響を受けることがないほか、エレ
クトロルミネセンス素子４の点灯／消灯の制御が確実に
できる。（２）駆動トランジスタＱ１，Ｑ２，Ｑ３についての特
性で決まる放電電流により、エレクトロルミネッセンス
素子４を放電期間にわたって平均的に発光させることが
でき、ちらつきが防止される。（３）また、駆動トランジスタＱ１，Ｑ２，Ｑ３を飽和
領域の電圧で使用するようになっているので、トランジ
スタＱ１，Ｑ２，Ｑ３の閾値付近での特性にばらつきが
あっても、その影響を受けることがない。（４）複数階調の表現が可能である。

【００４４】なお、上記回路の説明は、１画素分のエレ
クトロルミネセンス素子４について説明したが、表示面
を構成する他のエレクトロルミネセンス素子についても
全く同様に動作する。

【００４５】上記実施の形態では、エレクトロルミネセ
ンス素子は電流値に比例して輝度が変化するものとして
説明したが、もちろん、輝度が電流値に比例しないもの
があり、この場合には、輝度の階調が表れるように電流
設定すればよい。

【００４６】さらに、上記実施の形態では、駆動トラン
ジスタＱ１，Ｑ２，Ｑ３の３個で構成したが、階調数が
少なくてよければ２つの駆動トランジスタで構成しても
よいし、さらに複数の階調を得たい場合には駆動トラン
ジスタを４つ以上で構成すればよい。

【００４７】上記実施の形態では、エレクトロルミネッ
センス素子として、例えば有機エレクトロルミネッセン
ス素子を用いる。

【００４８】図５は、本発明の第２の実施形態に係るエ
レクトロルミネセンス表示装置の１画素分のエレクトロ
ルミネセンス素子と駆動回路とを示す回路図である。図
６は、この１画素分のエレクトロルミネセンス素子と駆
動回路の基板上の配置を示す平面図である。この第２実
施形態中、上記第１実施形態と同一の部分は同一の符号
で図示し、当該部分についての説明を省略する。

【００４９】図５に示されるように、第２実施形態が上
記第１実施形態と異なる点は、第１実施形態における駆
動回路６は複数の駆動トランジスタＱ１〜Ｑ３を並列に
備えていたのに対し、第２実施形態における駆動回路
６’は、１つの駆動トランジスタＱを備え、当該駆動ト
ランジスタＱは、フローティングゲートＦＧと、フロー
ティングゲートＦＧを介してゲート電圧を供給する複数
の入力ゲートＧ１〜Ｇ３とを備えている点である。第２
実施形態における複数の入力ゲートＧ１〜Ｇ３は、第１
実施形態における複数の駆動トランジスタＱ１〜Ｑ３の
各ゲートと同様、別々の信号線に接続され、画像信号Ｖ
sig1〜Ｖsig3が供給可能になっている。

【００５０】図６は、この１画素分のエレクトロルミネ
センス素子と駆動回路の基板上の配置を示す平面図であ
る。図６に示されるように、蓄積制御トランジスタＴｒ
はコンタクトホールｈ７を介してアルミニウム配線AL４
に接続し、アルミニウム配線AL４は、コンデンサＣの一
方の電極のほか、コンタクトホールｈ９を介して駆動ト
ランジスタＱの一方の電極（ソース）にも接続される。
駆動トランジスタＱの他方の電極（ドレイン）は、コン
タクトホールｈ10を介してアルミ配線AL３に接続され、
アルミ配線AL３は透明電極ＩＴＯを介してＥＬ領域に接
続される。

【００５１】画像信号Ｖsig1，Ｖsig2，Ｖsig3の各信号
線からは、それぞれ入力ゲートＧ１，Ｇ２，Ｇ３が延在
している。そして、駆動トランジスタＱの上方と入力ゲ
ートＧ１，Ｇ２，Ｇ３の上方の両者にまたがって、フロ
ーティングゲートＦＧが配されている。

【００５２】図７は、この第２実施形態に備えられた駆
動トランジスタＱの構成を概念的に示す断面図である。
ガラス基板７１上には、例えばＳｉＯ_２でなる下地酸化
膜７２が積層される。

【００５３】下地酸化膜７１の上には、ソース及びドレ
インを構成するポリシリコン領域と、入力ゲートＧ１を
構成するポリシリコン領域が、それぞれ形成されてい
る。ソース領域は、アルミ配線AL４により、図７に示さ
れない蓄積制御トランジスタＴｒとコンデンサＣに、電
気的に接続されている。ドレイン領域は、アルミ配線AL
３により、図７に示されないＥＬ素子に電気的に接続さ
れている。入力ゲートＧ１は、画像信号Ｖsig1の信号線
に電気的に接続されている。

【００５４】上記ポリシリコン領域の上には、上記アル
ミ配線AL４、AL３および画像信号Ｖsig1の信号線以外の
部分に、絶縁膜の層７３が形成されている。この絶縁膜
７３の上にはフローティングゲートＦＧが配され、更に
その上にも、当該フローティングゲートを包み込むよう
に絶縁膜７４が形成されている。このため、フローティ
ングゲートは、他の回路素子と絶縁されている。フロー
ティングゲートＦＧは、ソース−ドレイン間の領域の上
方から、入力ゲートＧ１（及びＧ２、Ｇ３）の上方にか
けて延在している。

【００５５】これにより、入力ゲートＧ１、Ｇ２、Ｇ３
に入力される信号が、キャパシタンスカップリングによ
ってフローティングゲートＦＧの電位を制御できるよう
になっている。そして、入力ゲートＧ１〜Ｇ３により与
えられるゲート電圧に応じて、フローティングゲートＦ
Ｇの下にチャネルが形成され、ソース−ドレイン間に電
流が流れる。なお、絶縁膜７４及びアルミ配線AL３、AL
４、画像信号Ｖsig1等の信号線の上には絶縁膜７５が配
され、更にその上には陰極７６が配される。この陰極７
６は、図７に図示されないエレクトロルミネセンス素子
に接続される。

【００５６】図６に示されるように、入力ゲートＧ１〜
Ｇ３は、その面積が互いに異なっている。このため、各
入力ゲートに電圧を印加すると、蓄積される電荷量は入
力ゲートの面積によって異なるようになっている。ここ
で、入力ゲートＧ１、Ｇ２、Ｇ３のうち１つに画像信号
が与えられた場合にエレクトロルミネセンス素子が発光
する輝度の比は、公比２の等比数列、例えば２^０：
２^１：２^２となるようにする。これにより、２の「入力
ゲート数」乗の階調を表現することができる。

【００５７】この第２実施形態によれば、駆動トランジ
スタを１つだけ設け、複数の入力ゲートとこれら入力ゲ
ートによって制御されるフローティングゲートを備えて
いるので、駆動トランジスタを複数設ける必要がない。
これにより１画素あたりの駆動回路を省スペース化する
ことができ、エレクトロルミネセンス素子が占める面積
の割合を大きくすることができる。

【００５８】

【発明の効果】以上説明したようにこの本発明によれ
ば、次のような利点がある。

【００５９】（１）駆動トランジスタのゲート電極に供
給される複数の信号線のオンオフの組み合わせを選択す
ることにより、エレクトロルミネセンス素子に流れる電
流を制御して階調表示をおこなうことができる。

【００６０】（２）駆動トランジスタのコンダクタンス
により決まる放電電流でエレクトロルミネッセンス素子
を放電時間内で平均的に発光させることができ、ちらつ
きが防止される。

【００６１】（３）画像信号はオンオフのデジタル信号
なのでノイズの影響を受けることがないほか、エレクト
ロルミネセンス素子の点灯／消灯の制御が確実にでき
る。

【００６２】（４）また、駆動トランジスタを飽和領域
の電圧で使用することにより、複数の駆動トランジスタ
の閾値付近での特性にばらつきがあっても、その影響を
受けることなく、輝度のばらつきを生じないようにする
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るエレクトロル
ミネセンス表示装置の１画素分のエレクトロルミネセン
ス素子と駆動回路とを示す回路図である。

【図２】上記エレクトロルミネセンス素子と駆動回路の
回路基板上の配置を示す平面図である。

【図３】上記１画素分の駆動回路の動作を説明するため
のタイムチャートであり、特に、駆動トランジスタを飽
和領域で動作させた場合を示したものである。

【図４】上記１画素分の駆動回路の動作を説明するため
のタイムチャートであり、特に、駆動トランジスタを線
形領域で動作させた場合を示したものである。

【図５】本発明の第２の実施形態に係るエレクトロルミ
ネセンス表示装置の１画素分のエレクトロルミネセンス
素子と駆動回路とを示す回路図である。

【図６】上記１画素分のエレクトロルミネセンス素子と
駆動回路の基板上の配置を示す平面図である。

【図７】第２実施形態に備えられた駆動トランジスタの
構成を概念的に示す断面図である。

【符号の説明】

２エレクトロルミネセンス表示装置４エレクトロルミネセンス素子６駆動回路ＣコンデンサＴｒ蓄積制御トランジスタＱ１，Ｑ２，Ｑ３駆動トランジスタ

Claims

【特許請求の範囲】

【請求項１】１画素分のエレクトロルミネセンス素子
と、この１画素分のエレクトロルミネセンス素子を駆動
する１画素分の駆動回路とを複数配置して構成したエレ
クトロルミネセンス表示装置において、前記１画素分の駆動回路は、前記１画素分のエレクトロ
ルミネセンス素子を駆動する電荷を蓄積する静電容量
と、画像信号に応じて前記静電容量に蓄積された電荷を
前記エレクトロルミネセンス素子に与える駆動トランジ
スタと、選択信号に応じて前記静電容量に電荷を蓄積さ
せる蓄積制御トランジスタとを備えることを特徴とする
エレクトロルミネセンス表示装置。
【請求項２】前記駆動トランジスタを複数備えたこと
を特徴とする請求項１記載のエレクトロルミネセンス表
示装置。
【請求項３】前記各駆動トランジスタは、エレクトロ
ルミネセンス素子の発光する輝度により階調表現可能に
相互コンダクタンスが設定されているものであることを
特徴とする請求項２記載のエレクトロルミネセンス表示
装置。
【請求項４】前記相互コンダクタンスは、前記駆動ト
ランジスタのゲート長とゲート幅の比を選ぶことにより
設定されていることを特徴とする、請求項３に記載のエ
レクトロルミネセンス表示装置。
【請求項５】前記駆動トランジスタは、フローティン
グゲートと、複数の入力ゲートとを有し、画像信号に応
じて前記静電容量に蓄積された電荷を前記エレクトロル
ミネセンス素子に与えることを特徴とする請求項１記載
のエレクトロルミネセンス表示装置。
【請求項６】前記複数の入力ゲートは、前記フローテ
ィングゲートと対向する領域の面積が互いに異なること
を特徴とする、請求項５記載のエレクトロルミネセンス
表示装置。
【請求項７】前記駆動トランジスタと前記蓄積制御ト
ランジスタは、ポリシリコン薄膜トランジスタであるこ
とを特徴とする、請求項１乃至請求項６のいずれか一項
記載のエレクトロルミネセンス表示装置。
【請求項８】前記駆動トランジスタと前記蓄積制御ト
ランジスタは、チャネルの導電型が互いに逆であること
を特徴とする、請求項１乃至請求項７のいずれか一項記
載のエレクトロルミネセンス表示装置。
【請求項９】１画素分のエレクトロルミネセンス素子
と、この１画素分のエレクトロルミネセンス素子を駆動
する１画素分の駆動手段とを複数備えたエレクトロルミ
ネセンス表示装置であって、前記１画素分の駆動手段は、第１のトランジスタと、第
２のトランジスタと、静電容量とを備え、前記第１のトランジスタは、当該画素が選択された期間
はオンとなって非選択の期間はオフとなり、前記第２のトランジスタは、当該画素が選択された期間
はオフとなって非選択の期間はオン又はオフとなり、前記静電容量は、前記選択された期間には前記第１のト
ランジスタを介して電圧を印加され、前記非選択の期間
には前記第２のトランジスタのうちオンとなったトラン
ジスタを介して前記エレクトロルミネセンス素子に電流
を供給するように構成されたことを特徴とするエレクト
ロルミネセンス表示装置。
【請求項１０】前記第２のトランジスタを複数備え、
これら複数の第２のトランジスタは互いに並列に接続さ
れていることを特徴とする請求項９記載のエレクトロル
ミネセンス表示装置。
【請求項１１】前記第２のトランジスタは、フローテ
ィングゲートと、複数の入力ゲートとを有し、これら複
数の入力ゲートにそれぞれ信号を受けることによってオ
ン又はオフとなることを特徴とする請求項９記載のエレ
クトロルミネセンス表示装置。
【請求項１２】前記エレクトロルミネセンス素子が有
機エレクトロルミネセンス素子であることを特徴とする
請求項１乃至１１のいずれか一項に記載のエレクトロル
ミネセンス表示装置。