JPH0854836A

JPH0854836A - アクティブマトリクス型電流制御型発光素子の駆動回路

Info

Publication number: JPH0854836A
Application number: JP6208185A
Authority: JP
Inventors: Naoyasu Ikeda; 直康池田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-08-10
Filing date: 1994-08-10
Publication date: 1996-02-27
Anticipated expiration: 2012-12-10
Also published as: JP2689917B2

Abstract

(57)【要約】【目的】電流制御型発光素子に印加する電圧を低下し、
低消費電力化を図る。また低耐圧のドライバを使用でき
るようにして低コスト化を実現する。更に、表示のちら
つきを抑え、高画質なアクティブマトリクス型の電流制
御型発光素子アレイを実現する。【構成】走査線(20)、信号線(21)の交差部に薄膜トラン
ジスタ(17)、有機薄膜ＥＬ素子(18)及び容量(19)を設
け、有機薄膜ＥＬ素子(18)と容量(19)を電気的に並列に
接続する。走査線(20)が選択された期間には信号線(21)
からＴＦＴ(17)を介して有機薄膜ＥＬ素子(18)及び容量
(19)に電圧が印加され、有機薄膜ＥＬ素子(18)が発光
し、容量(19)には電荷が蓄えられる。走査線(20)が非選
択の期間には容量(19)から有機薄膜ＥＬ素子(18)に電流
が流れ、しばらく発光が持続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスプレイに用いら
れる発光素子の駆動装置に関し、特に有機及び無機ＥＬ
（エレクトロルミネンス）又はＬＥＤ（発光ダイオー
ド）等のような発光輝度が素子を流れる電流により制御
される電流制御型発光素子の駆動回路に関する。

【０００２】

【従来の技術】走査線及び信号線によりマトリクスを構
成し、その各交点に有機及び無機ＥＬ、ＬＥＤの様な発
光素子を配設し、ドットマトリクスにより文字表示を行
うディスプレイはテレビ、携帯端末、広告塔等に広く利
用されている。

【０００３】特にこれらのディスプレイは画素を構成す
る素子自体が発光素子であるため、液晶を用いたディス
プレイとは異なり、照明のためのバックライトを必要と
しない、視野角依存性が少ない等の特徴を有し注目を集
めている。

【０００４】図１３に、特願平１−１６２８０８号公報
に開示された、発光素子に電荷注入型の有機薄膜ＥＬ素
子（「有機薄膜ＥＬ素子」と略記する）を用いた単純マ
トリクス型のディスプレイの構成例を示す。

【０００５】図１３において、４３は走査線に相当する
カソード電極、４４は信号線に相当するアノード電極、
４５は有機薄膜ＥＬ素子による平面電界発光媒体、４６
は基板である。

【０００６】図１３に示す単純マトリクス型のディスプ
レイの動作を説明するために、図１３を等価回路で表わ
した図を図１４に示す。図１４において、４７は走査
線、４８は信号線、４９は図１３のカソード電極４３と
アノード電極４４の交差部に位置する平面発光媒体
（「発光素子」と略記する）である。

【０００７】また、図１５に、図１４の構成を持つ回路
において、発光素子Ａのみが消灯しており、残りの画素
が全て点灯している場合に各走査線及び信号線に印加さ
れる電圧を示す。

【０００８】図１５において、発光素子Ａには、常に走
査線４７と信号線４８の電位の差分（ΔＶＳＳとする）
に相当する電圧が印加される。この例の場合、ｎ本目の
走査線Ｓ_nが選択されると、走査線４７と信号線４８の
電位差はないので発光素子Ａは消えたままである。

【０００９】次の走査線Ｓ_n+1が選択されると、発光素
子Ａには走査線４７と信号線４８の差の電圧が印加され
る。

【００１０】以後、残りの画素は全て点灯しているの
で、発光素子ＡにはΔＶＳＳの電圧が印加され続ける。

【００１１】このため、発光素子Ａは走査線が選択され
た期間では電圧は印加されていないが、それ以外の期間
では常に微少なΔＶＳＳなる電圧が印加され、全くオフ
にはならず僅かに発光する。

【００１２】このように、図１３に示すような単純マト
リクスのディスプレイでは、発光させたい画素を選択し
ている期間以外にも信号線の電圧が変動しているため、
表示パターンによっては、発光してはならない画素に電
圧が印加され画素が発光するという、いわゆるクロスト
ークが発生し画質が劣化するという問題があった。

【００１３】このような問題を解決するため、例えば特
開平４−１２５６８３号公報には、トランジスタをスイ
ッチング素子として用いて発光素子を動作させる、いわ
ゆるアクティブマトリクス型の表示装置の構成例が開示
されている。

【００１４】図１６に、前記特開平４−１２５６８３号
公報に開示されたＥＬ表示装置の等価回路図を示す。図
１６を参照して、その動作を以下に説明する。

【００１５】図１６において、走査線４７が選択される
と、信号線４８よりトランジスタ５０を介して発光素子
５１に電流が流れるため、発光素子５１が発光する。走
査線４７が非選択になるとトランジスタ５０がオフする
ため、電流が流れなくなり、この期間に信号線４８の電
圧がどのように変化しようとも、発光素子５１は点灯し
ないのでクロストークは発生しない。

【００１６】

【発明が解決しようとする課題】近年ディスプレイはそ
の用途の拡大につれてテレビ、パソコン等のディスプレ
イからワークステーション、ハイビジョン等のディスプ
レイのように更に大画面、高精細化という性能が要求さ
れている。

【００１７】このため、ディスプレイの大画面化に伴い
走査線及び信号線の配線長は長くなり、また高精細化に
伴い１走査線当たりの選択時間は短くなる。

【００１８】走査線及び信号線の配線長の増大は、配線
の端から端までの抵抗の増加を招く。画素を点灯させる
場合は配線に電流が流れるが、抵抗が大きくなるに従い
この部分での電圧降下も大きくなる。

【００１９】この場合、画素に電流を供給する電源から
近い位置にある画素と遠い位置にある画素では発生する
電圧降下の大きさが異なるので、発光素子に印加される
電圧も電源からの距離に応じて異なることになる。これ
は画素に流れる電流が変わる原因となるので、同じ輝度
で点灯するように電源側から同じ電圧を印加しても、輝
度が異なるという現象が生じる。

【００２０】また、ディスプレイの高精細化に伴い１発
光素子当たりの点灯時間は短縮され、高精細ディスプレ
イの場合、画素数が少ないディスプレイと比較して、同
じ電流を流した場合、実際の表示の輝度が低下するとい
う問題を生じる。

【００２１】この問題を解決するためには、画素に印加
する電圧を上げれば良いが、画素の印加電圧を上げると
消費電力が増大するという問題が生じる他、更に、発光
素子及びトランジスタの耐圧の点で、素子破壊、信頼性
の低下等の問題も生じることになる。

【００２２】また、このような駆動を行ったときの輝度
は、ある走査線が選択されてから次にその走査線が選択
されるまでの間に大きく変化するので、輝度差が大きい
と人間の目にはちらついて見えるため、表示が見にくく
なり、画質が劣化するという問題もある。

【００２３】従って、本発明は、前記問題点を解消し、
電流制御型発光素子に印加する電圧を低下し、低消費電
力化を図る。また低耐圧のドライバを使用できるように
して低コスト化を実現する。更に、表示のちらつきを抑
え、高画質なアクティブマトリクス型の電流制御型発光
素子アレイを提供することを目的とする。

【００２４】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、第１の視点において、基板上に走査線と
信号線とがマトリクス状に形成され、前記走査線と前記
信号線との各交差部付近に薄膜トランジスタと素子に流
れる電流により輝度が制御される発光素子とを有する単
位画素が配置されて成るアクティブマトリクス型電流制
御型発光素子の駆動回路において、前記薄膜トランジス
タのゲート電極が前記走査線に接続され、ソース電極が
前記信号線に接続され、ドレイン電極が前記発光素子と
容量の夫々の一側の電極に接続され、前記発光素子は前
記容量と電気的に並列に接続され、前記発光素子と前記
容量の夫々の他側の電極が共に電源に接続されているこ
とを特徴とするアクティブマトリクス型電流制御型発光
素子の駆動方回路を提供する。

【００２５】また本発明は、第２の視点において、基板
上に走査線と信号線とがマトリクス状に形成され、前記
走査線と前記信号線との各交差部付近に薄膜トランジス
タと素子に流れる電流により輝度が制御される発光素子
とを有する単位画素が配置されて成るアクティブマトリ
クス型電流制御型発光素子の駆動回路において、前記薄
膜トランジスタのゲート電極が前記走査線に接続され、
ソース電極が前記信号線に接続され、ドレイン電極が前
記発光素子と容量の夫々の一側の電極に接続され、前記
発光素子は前記容量と電気的に並列に接続され、前記発
光素子と前記容量の少なくとも１方の他側の電極が、前
記薄膜トランジスタのゲート電極が接続されている走査
線とは別の走査線に接続されていることを特徴とするア
クティブマトリクス型電流制御型発光素子の駆動回路を
提供する。

【００２６】さらに本発明は、第３の視点において、基
板上に走査線と信号線とがマトリクス状に形成され、前
記走査線と前記信号線との各交差部付近に薄膜トランジ
スタと素子に流れる電流により輝度が制御される発光素
子とを有する単位画素が配置されて成るアクティブマト
リクス型電流制御型発光素子の駆動回路において、一画
素内に、該画素を選択する前記走査線が選択された際に
オン状態となり非選択の際にオフ状態となる第１のトラ
ンジスタと、前記走査線が選択された際にオフ状態とな
り非選択の際にオン状態となる第２のトランジスタと、
容量と、を更に含み、前記走査線の選択期間には前記第
１のトランジスタを介して前記信号線から前記容量に電
圧が印加され、前記走査線の非選択期間には前記第２の
トランジスタを介して前記容量から前記発光素子に電圧
が印加されるように構成されたことを特徴とするアクテ
ィブマトリクス型電流制御型発光素子の駆動回路を提供
する。

【００２７】本発明においては、薄膜トランジスタは、
好ましくは、薄膜電界効果型トランジスタから成り、ア
モルファスシリコンＴＦＴの他、多結晶及び単結晶シリ
コン、ＣｄＳｅのような化合物半導体等を用いてもよ
い。

【００２８】そして、本発明においては、電流制御型発
光素子として、有機薄膜ＥＬ素子の他、無機ＥＬ、ＬＥ
Ｄ等が用いられる。

【００２９】

【作用】本発明は、第１の視点において、発光素子に並
列に蓄積容量を接続して成り、走査線が選択されトラン
ジスタがオン状態にあるときは信号線から電流が発光素
子に供給されて発光し、また同時に蓄積容量にも電荷が
蓄えられる。そして、トランジスタがオフすると蓄積容
量から発光素子に電流が供給されるので、発光素子の時
間に対する輝度変化の割合が低減されるため、ちらつき
を小さくすることができる。

【００３０】また本発明によれば、トランジスタがオフ
した後も発光素子の発光が続くので、実効的な輝度が同
じでも最大発光輝度時の電圧を低く抑えることができ駆
動電圧を下げることができる。

【００３１】そして、本発明は、第２の視点において、
第１の視点において共通電極に接続されていた発光素子
及び蓄積容量の端子を、その発光素子を駆動しているト
ランジスタが接続されている走査線とは別の走査線に接
続する。本発明は、かかる構成により、共通電極を省略
することができるため、配線の断線、短絡による欠陥の
増加を防ぐことができる。

【００３２】さらに、本発明は、第３の視点において、
走査線が選択されている期間にオン状態となる第１のト
ランジスタと非選択期間中にオン状態となる第２のトラ
ンジスタとを組み合わせ、走査線が選択されている間は
信号線から蓄積容量のみに電流を流して電荷を蓄え、非
選択の状態になったときに蓄積容量から発光素子に電流
を供給するような構成としたことにより、走査線が選択
されている間は信号線に発光素子が接続されていないた
め第１のトランジスタは蓄積容量のみに電流を供給すれ
ばよく、トランジスタのサイズを小型化できる。また最
大発光輝度を低く抑えることが出来るので、ちらつきを
防止することが出来る。

【００３３】

【実施例】図面を参照して、本発明の実施例を以下に説
明する。

【００３４】

【実施例１】本発明の第１の実施例を以下に説明する。
本実施例では、発光素子として電荷注入型の有機薄膜Ｅ
Ｌ素子（「有機薄膜ＥＬ素子」と略記する）を、基板に
透光性のガラス基板を、駆動用のトランジスタとして逆
スタガ構造のアモルファスシリコン薄膜電界効果型トラ
ンジスタ（「ＴＦＴ」と略記する）を用い、画素サイズ
が３００×３００μｍ²、画素数として横６４０、縦４
８０のパソコン用のディスプレイに、本発明を適用した
場合について説明する。

【００３５】図１は、本実施例の構成を示す平面図であ
る。図１において、１はＴＦＴ、２は信号線、３は走査
線、４は電子注入電極、５は電子注入電極４との間に容
量を形成するための容量線である。

【００３６】図２は、図１の平面図の線ａ−ａ′につい
ての断面図である。図２において、６は透光性のガラス
基板、７はゲート絶縁膜、８はＴＦＴ１のゲート電極、
９はＴＦＴ１のアイランド、１０はＴＦＴ１のソース電
極、１１はＴＦＴ１のドレイン電極、１２はＭｇＡｇに
よる電子注入電極、１３はコンタクトホール、１４はス
ペーサ層１４Ａ、有機発光層１４Ｂ、正孔注入層１４Ｃ
からなる有機薄膜層、１５は光を取り出すためにＩＴＯ
（indium-tin-oxide）を使用した正孔注入電極、１６は
発光素子絶縁膜である。

【００３７】図２を参照して、本実施例に係るディスプ
レイ装置の製造工程を以下に説明する。

【００３８】はじめに、ガラス基板６上にＣｒを２００
ｎｍ成長させ、走査線３、容量線５、ＴＦＴ１のゲート
電極８をパターニングし、更にゲート絶縁膜７としてＳ
ｉＯ₂を４００ｎｍ成長させる。

【００３９】次に、ゲート絶縁膜７上に、ＴＦＴ１のア
イランド９を形成するためのイントリンシックアモルフ
ァスシリコン（ｉ−ａ−Ｓｉ）、及びオーミックコンタ
クトをとるためのｎ⁺アモルファスシリコン（ｎ⁺−ａ−
Ｓｉ）をそれぞれ３００ｎｍ、５０ｎｍ成長させ、パタ
ーニングしてアイランド９を形成する。このアイランド
９は、後にＴＦＴ１のチャネル部が形成される部分であ
る。

【００４０】ついで、Ｃｒを１００ｎｍ成長させ、パタ
ーニングして信号線２、ＴＦＴ１のソース電極１０及び
ドレイン電極１１を形成する。

【００４１】更に、ＴＦＴ１のアイランド９のイントリ
ンシックアモルファスシリコン（ｉ−ａ−Ｓｉ）及びｎ
⁺アモルファスシリコン（ｎ⁺−ａ−Ｓｉ）を、各ＴＦＴ
１のソース電極１０及びドレイン電極１１用のＣｒをマ
スクとして、イントリンシックアモルファスシリコン
（ｉ−ａ−Ｓｉ）の途中までエッチングし、各ＴＦＴ１
のチャネル部を形成する。

【００４２】次に、発光素子絶縁膜１６用のＳｉＯ₂を
２００ｎｍ成長させ、ドレイン電極１１とこの後の工程
で成長される電子注入電極（有機薄膜ＥＬ素子の一方の
電極）１２とを接続するためのコンタクトホール１３を
エッチングにより形成する。

【００４３】その後、ＭｇＡｇを２００ｎｍ成長し、リ
フトオフ法によってパターニングして電子注入電極１２
を形成する。

【００４４】このようにして、１画素の大きさが３００
×３００μｍ²で６４０×４８０画素のＴＦＴパネルを
作成した。

【００４５】次に、上記工程により得られたＴＦＴパネ
ル上に、有機薄膜ＥＬを形成する。

【００４６】本実施例に用いた有機薄膜ＥＬの有機薄膜
層１４は、電子注入電極１２側から、電極界面での励起
子の解離を防止するためのスペーサ層１４Ａ、有機発光
層１４Ｂ及び正孔注入層１４Ｃが積層された三層構造と
なっている。スペーサ層１４Ａとして、トリス（８−ヒ
ドロキシキノリン）アルミニウムを真空蒸着法によって
５０ｎｍ形成した後、有機発光層１４Ｂとして、トリス
（８−ヒドロキシキノリン）アルミニウムと３，９−ペ
リレンジカルボン酸ジフェニルエステルとを各々別の蒸
発源からの共蒸着によって７０ｎｍ形成した。

【００４７】更に、正孔注入層１４Ｃとして、１，１−
ビス−（４−Ｎ，Ｎ−ジトリルアミノフェニル）シクロ
ヘキサンを真空蒸着法によって５０ｎｍ形成した。最後
に正孔注入電極１５として、厚さ１μｍの透明電極材料
ＩＴＯの層を塗布法により形成した。

【００４８】次に、図１及び図２の構造の駆動回路の動
作時に、各配線及び素子に印加される電圧の関係につい
て詳述する。

【００４９】図３は、図１及び図２の構造の駆動回路の
等価回路図である。図３において１７はＴＦＴ、１８は
有機薄膜ＥＬ素子、１９は有機薄膜ＥＬ素子１８に並列
に接続された容量、５２は有機薄膜ＥＬ素子１８に電流
を供給するための電源電極、２０はＴＦＴ１７を選択す
る信号を供給する走査線、２１はＴＦＦ１７を介して有
機薄膜ＥＬ素子１８及び容量１９に電流を供給するため
の信号線である。図３に示すように、互いに並列に接続
された有機薄膜ＥＬ素子１８と容量１９の電極のうちＴ
ＦＴ１７に接続されていない側の電極は、電源電極５２
に共通接続されている。

【００５０】図３において、ＶＧ、ＶＳ、及びＶＰＩは
回路図中の各点での電圧を示している。

【００５１】図４は、図３の各部の電圧の様子を示した
信号波形図である。図４中の、ＶＧ、ＶＳ、ＶＰＩはそ
れぞれ図３中の各位置（即ち、ＶＧはＴＦＴ１７のゲー
ト電極、ＶＳは信号線２１、ＶＰＩは有機薄膜ＥＬ素子
１８及び容量１９のＴＦＴ１７に共通接続された側の電
極）での電圧を示している。

【００５２】また、図４(D)のＬＡは、電圧ＶＰＩによ
り有機薄膜ＥＬ素子１８が発光した場合の輝度を示して
いる。比較のために、容量１９を接続しない場合の輝度
変化の様子を図４(D)にＬＢで示す。

【００５３】図３において、走査線２０が選択される
と、オン状態となったＴＦＴ１７を介して信号線２１か
ら有機薄膜ＥＬ素子１８及び容量１９に電圧が印加され
る。

【００５４】このとき有機薄膜ＥＬ素子１８は発光し、
同時に容量１９には電荷が蓄積される。

【００５５】走査線２０が非選択の状態になると、ＴＦ
Ｔ１７はオフ状態となり信号線２１の電圧は有機薄膜Ｅ
Ｌ素子１８に印加されなくなるが、容量１９には電荷が
蓄えられているので有機薄膜ＥＬ素子１８の発光はすぐ
には終了せず、容量１９の電荷によりしばらくの間発光
する。

【００５６】一方、容量１９を接続しない場合には、Ｔ
ＦＴ１７がオフになった時点で有機薄膜ＥＬ素子１８は
発光を終了するので、図４(D)のＬＢで示すように、Ｔ
ＦＴ１７がオンしている時点では、容量１９を接続した
場合よりも高い輝度で発光させなければならない。この
ため１フレーム期間での輝度差が大きくなるため、走査
線の本数が多くなると、ちらつきが目立つという問題が
ある。

【００５７】しかしながら、有機薄膜ＥＬ素子１８に並
列に容量１９を接続した本実施例においては、その発光
輝度ＬＡは、容量１９を接続しない場合の発光輝度ＬＢ
と比較してその輝度差が小さくなるため、ちらつきが目
立たなくなる。

【００５８】本実施例に係る６４０×４８０ドットのパ
ソコン用ディスプレイでは駆動電圧が低下し、このため
従来のディスプレイよりも低消費電力のディスプレイを
作成することができた。また、本実施例に係るディスプ
レイは、ちらつきが無い高画質のディスプレイを提供す
るため、ディスプレイ利用者の疲労度を少なくする。

【００５９】なお、本実施例においては、基板上面より
発光素子の光を取り出すような構造としたが、本発明は
これに限らず、基板に近い側の電極をＩＴＯ等の透明電
極で形成し、透明電極が設けられた側から光を取り出す
ようにしても同じ効果が得られる。

【００６０】また、本実施例において、薄膜トランジス
タは、逆スタガ型のアモルファスシリコンＴＦＴとして
説明を行ったが、本発明におけるトランジスタは、多結
晶及び単結晶シリコン、ＣｄＳｅのような化合物半導体
等を使用しても同様の構造を作成できる。

【００６１】

【実施例２】次に、図面を参照して本発明の第２の実施
例の説明を行う。本実施例では、発光素子として電荷注
入型の有機薄膜ＥＬ素子（「有機薄膜ＥＬ素子」と略記
する）を、基板に透光性のガラス基板を、駆動用のトラ
ンジスタとして逆スタガ構造のアモルファスシリコン薄
膜電界効果型トランジスタ（以下ＴＦＴと省略する）を
用いて、画素サイズ３００×３００μｍ²、画素数とし
て横６４０、縦４８０のパソコン用のディスプレイに本
発明を適用した場合について説明する。

【００６２】図５は、本実施例を示す平面図である。図
５において、１はＴＦＴ、２は信号線、３は走査線、４
は電子注入電極、２２は一つ前（１ライン前）の走査線
と電子注入電極４との間に形成された容量である。

【００６３】図６は、図５の線ａ−ａ′についての断面
図である。

【００６４】図６において、６は透光性のガラス基板、
７はゲート絶縁膜、８はＴＦＴ１のゲート電極、９はＴ
ＦＴ１のアイランド、１０はＴＦＴ１のソース電極、１
１はＴＦＴ１のドレイン電極、４はＭｇＡｇによる電子
注入電極、２８はコンタクトホール、１４はスペーサ層
１４Ａ、有機発光層１４Ｂ、正孔注入層１４Ｃからなる
有機薄膜層、１５は光を取り出すためにＩＴＯを使用し
た正孔注入電極、１６は発光素子絶縁膜である。

【００６５】図６を参照して、本実施例に係るディスプ
レイ装置の製造工程を以下に説明する。

【００６６】はじめに、ガラス基板６上にＣｒを２００
ｎｍ成長させ、走査線３、走査線３に接続された容量２
２、ＴＦＴ１のゲート電極８をパターニングし、更にゲ
ート絶縁膜７としてＳｉＯ₂を４００ｎｍ成長させる。

【００６７】次に、ゲート絶縁膜７上に、ＴＦＴ１のア
イランド９を形成するためのイントリンシックアモルフ
ァスシリコン（ｉ−ａ−Ｓｉ）、及びオーミックコンタ
クトを取るためのｎ⁺アモルファスシリコン（ｎ⁺−ａ−
Ｓｉ）をそれぞれ３００ｎｍ及び５０ｎｍ成長し、パタ
ーニングしてアイランド９を形成する。このアイランド
９は後にＴＦＴ１のチャネル部が形成される部分であ
る。

【００６８】ついで、Ｃｒを１００ｎｍ成長、パターニ
ングして、信号線２、ＴＦＴ１のソース電極１０及びド
レイン電極１１を形成する。

【００６９】更に、ＴＦＴ１のアイランド９のイントリ
ンシックアモルファスシリコン（ｉ−ａ−Ｓｉ）及びｎ
⁺アモルファスシリコン（ｎ⁺−ａ−Ｓｉ）を、各ＴＦＴ
１のソース電極１０及びドレイン電極１１用のＣｒをマ
スクとしてイントリンシックアモルファスシリコン（ｉ
−ａ−Ｓｉ）の途中までエッチングし、各ＴＦＴ１のチ
ャネル部を形成する。

【００７０】次に、発光素子絶縁膜１６用のＳｉＯ₂を
２００ｎｍ成長させ、ドレイン電極１１とこの後の工程
で成長される電子注入電極（有機薄膜ＥＬ素子の一方の
電極）１２とを接続するためのコンタクトホール１３を
エッチングにより形成する。

【００７１】その後、ＭｇＡｇを２００ｎｍ成長させ、
リフトオフ法によってパターニングして電子注入電極１
２を形成する。このようにして１画素の大きさが３００
×３００μｍ²で６４０×４８０画素のＴＦＴパネルを
作成した。

【００７２】次に、このようにして得られたＴＦＴパネ
ル上に、有機薄膜ＥＬを形成する。本実施例に用いた有
機薄膜ＥＬの有機薄膜層１４は、前述したように電子注
入電極１２側から、電極界面での励起子の解離を防止す
るためのスペーサ層１４Ａ、有機発光層１４Ｂ及び正孔
注入層１４Ｃが積層された三層構造となっている。スペ
ーサ層１４Ａとしてトリス（８−ヒドロキシキノリン）
アルミニウムを真空蒸着法によって５０ｎｍ形成した
後、有機発光層１４Ｂとしてトリス（８−ヒドロキシキ
ノリン）アルミニウムと３，９−ペリレンジカルボン酸
ジフェニルエステルとを各々別の蒸発源からの共蒸着に
よって７０ｎｍ形成した。更に、正孔注入層１４Ｃとし
て１，１−ビス−（４−Ｎ，Ｎ−ジトリルアミノフェニ
ル）シクロヘキサンを真空蒸着法によって５０ｎｍ形成
した。

【００７３】最後に正孔注入電極１５として、厚さ１μ
ｍの透明電極材料ＩＴＯの層を塗布法により形成した。

【００７４】次に図５及び図６の構造の駆動回路の動作
時に、各配線及び素子に印加される電圧の関係について
詳述する。

【００７５】図７は、図５及び図６の構造の駆動回路の
等価回路図である。

【００７６】図７において、１７はＴＦＴ、１８は有機
薄膜ＥＬ素子、１９は有機薄膜ＥＬ素子１８に並列に接
続された容量、２０はＴＦＴ１７を選択する信号を供給
する走査線、２１はＴＦＦ１７を介して有機薄膜ＥＬ素
子１８及び容量１９に電流を供給するための信号線であ
る。

【００７７】図７に示すように、並列に接続された有機
薄膜ＥＬ素子１８と容量１９の電極のうちＴＦＴ１７に
接続されていない側の電極は、有機薄膜ＥＬ素子１８と
容量１９に信号線２１から電流を導通させるＴＦＴ１７
のゲート電極に接続された走査線２０と相隣る走査線２
０に接続されている。

【００７８】図７において、ＶＧ、ＶＳ、ＶＰＩは回路
図中の各点での電圧を示している。

【００７９】図８は、図７の各部の電圧の様子を示した
信号波形図である。図８中のＶＧ、ＶＳ、ＶＰＩはそれ
ぞれ図７中の各位置（即ち、ＶＧはＴＦＴ１７のゲート
電極、ＶＳは信号線２１、ＶＰＩは有機薄膜ＥＬ素子１
８及び容量１９のＴＦＴ１７に共通接続された側の電
極）での電圧を示している。

【００８０】また、図８(D)のＬＡは、ＶＰＩにより有
機薄膜ＥＬ素子１８が発光した場合の輝度を示してい
る。比較のために容量１９を接続しない場合の輝度変化
の様子を図８(D)にＬＢで示す。

【００８１】図７において、走査線２０が選択されると
ＴＦＴ１７を介して信号線２１から有機薄膜ＥＬ素子１
８及び容量１９に電圧が印加される。このとき有機薄膜
ＥＬ素子１８は発光し、同時に容量１９には電荷が蓄積
される。

【００８２】走査線２０が非選択の状態になると信号線
２１の電圧は有機薄膜ＥＬ素子１８に印加されなくなる
が、容量１９には電荷が蓄えられているので有機薄膜Ｅ
Ｌ素子１８の発光はすぐには終了せず、容量１９の電荷
によりしばらく発光する。

【００８３】一方、容量１９を接続しない場合、ＴＦＴ
１７がオフになった時点で発光を終了するので、ＴＦＴ
１７がオンしている時点では、容量１９を接続した場合
より高い輝度で発光させなければならない（図８(D)の
ＬＢ参照）。

【００８４】このため１フレーム期間での輝度差が大き
くなるので、走査線の本数が多くなるとちらつきが目立
つという問題があるが、容量を付けた場合の発光輝度Ｌ
ＡはＬＢに比較してその輝度差が小さくなるためちらつ
きが目立たなくなる。

【００８５】なお、本実施例においては、基板上面より
発光素子の光を取り出すような構造としたが、本発明は
これに限らず基板に近い側の電極をＩＴＯ等の透明電極
で形成し、透明電極が設けられた側から光を取り出すよ
うにしても同じ効果が得られる。また本実施例では薄膜
トランジスタとして、逆スタガ型のアモルファスシリコ
ンＴＦＴとして説明を行ったが、本発明におけるトラン
ジスタは、多結晶及び単結晶シリコン、ＣｄＳｅのよう
な化合物半導体等を使用しても同様の構造を作成でき
る。

【００８６】

【実施例３】次に、図面を参照して本発明の第３の実施
例の説明する。本実施例では、発光素子として、電荷注
入型の有機薄膜ＥＬ素子（「有機薄膜ＥＬ素子」と略記
する）を、基板に透光性の石英基板を、駆動用のトラン
ジスタに順スタガ構造のポリシリコン薄膜電界効果型ト
ランジスタ（「ＴＦＴ」と略記する）を用いて、画素サ
イズ２００×２００μｍ²、画素数として横６４０、縦
４８０のパソコン用のディスプレイに本発明を適用した
場合について説明する。

【００８７】図９は、本実施例の構成を示す平面図であ
る。図９において２２は走査線、２３は信号線、２４は
容量線、２５はｎチャネル型ＴＦＴ（「ｎ−ｃｈＴＦ
Ｔ」と記す）、２６はｐチャネル型ＴＦＴ（「ｐ−ｃｈ
ＴＦＴ」と記す）、２７は容量電極、２８はコンタクト
ホールである。

【００８８】図１０は、図９の線ａ−ａ′についての断
面図である。

【００８９】図１０において、２９は石英基板、３０は
アイランド、３１はゲート酸化膜、３２はゲート電極、
３３は容量電極、３４は信号線、１２はＭｇＡｇによる
電子注入電極、２８はコンタクトホール、１４はスペー
サ層１４Ａ、有機発光層１４Ｂ、正孔注入層１４Ｃから
なる有機薄膜層、１５は光を取り出すためにＩＴＯを使
用した正孔注入電極、３５は層間絶縁膜である。

【００９０】図１０を参照して、本実施例に係るディス
プレイ装置の製造工程を以下に説明する。

【００９１】はじめに、石英基板２９上にポリシリコン
を１００ｎｍ成長させ、アイランド３０のパターニング
を行う。

【００９２】次に、ゲート絶縁膜のＳｉＯ₂を１００ｎ
ｍ、ゲート電極３２及び走査線用のポリシリコンを３０
０ｎｍ連続成膜し、パターニングを行う。

【００９３】ついで、イオン注入を行うため、まずｎ−
ｃｈＴＦＴ２５のアイランド部を除いてマスクをかけＰ
イオンの注入を行う。

【００９４】次に、ｐ−ｃｈＴＦＴ２６のアイランド部
を除いてマスクをかけＢイオンの注入を行う。

【００９５】そして、ＳｉＯ₂を５００ｎｍ成膜、コン
タクトホールをパターニングにより形成し、ＴＦＴのゲ
ートとソース及びドレインの分離を行うための層間絶縁
膜３５を作成する。この後ＴＦＴのソース電極、ドレイ
ン電極及び容量電極３３、信号線３４になるＡｌを５０
０ｎｍ成膜し、各パターンを作成する。

【００９６】次に、発光素子絶縁膜１６用のＳｉＯ₂を
２００ｎｍ成長させ、ｐ−ｃｈＴＦＴ２６のドレイン電
極とこの後の工程で成長される電子注入電極（有機薄膜
ＥＬ素子の一方の電極）１２とを接続するためのコンタ
クトホール１３をエッチングにより形成する。

【００９７】その後、ＭｇＡｇを２００ｎｍ成長させ、
リフトオフ法によってパターニングして電子注入電極１
２を形成する。このようにして１画素の大きさが２００
×２００μｍ²で６４０×４８０画素のＴＦＴパネルを
作成した。

【００９８】次に、このようにして得られたＴＦＴパネ
ル上に、有機薄膜ＥＬを形成する。

【００９９】本実施例に用いた有機薄膜ＥＬの有機薄膜
層１４は、既に述べたように電子注入電極１２側から、
電極界面での励起子の解離を防止するためのスペーサ層
１４Ａ、有機発光層１４Ｂ及び正孔注入層１４Ｃが積層
された三層構造となっている。スペーサ層１４Ａとして
トリス（８−ヒドロキシキノリン）アルミニウムを真空
蒸着法によって５０ｎｍ形成した後、有機発光層１４Ｂ
としてトリス（８−ヒドロキシキノリン）アルミニウム
と３，９−ペリレンジカルボン酸ジフェニルエステルと
を各々別の蒸発源からの共蒸着によって７０ｎｍ形成し
た。更に、正孔注入層１４Ｃとして１，１−ビス−（４
−Ｎ，Ｎ−ジトリルアミノフェニル）シクロヘキサンを
真空蒸着法によって５０ｎｍ形成した。最後に正孔注入
電極１５として、厚さ１μｍの透明電極材料ＩＴＯの層
を塗布法により形成した。

【０１００】次に、図９及び図１０の構造の駆動回路の
動作時に各配線及び素子に印加される電圧の関係につい
て詳述する。

【０１０１】図１１は、図９及び図１０の構造の駆動回
路の等価回路図である。

【０１０２】図１１において、３６はｎチャネル型ＴＦ
Ｔ（「ｎ−ｃｈＴＦＴ」と記す）、３７はｐチャネル型
ＴＦＴ（「ｐ−ｃｈＴＦＴ」と記す）、３８は有機薄膜
ＥＬ素子、３９は有機薄膜ＥＬ素子３８に並列に接続さ
れた容量、４０は有機薄膜ＥＬ素子３８及び容量３９に
電流を供給するための電源電極、４１はＴＦＴを選択す
る信号を供給する走査線、４２はＴＦＦを介して容量３
９に電流を供給するための信号線である。

【０１０３】図１１に示すように、走査線４１はｎ−ｃ
ｈＴＦＴ３６とｐ−ｃｈＴＦＴ３７のゲート電極に接続
され、信号線４２はｎ−ｃｈＴＦＴ３６の一側の電極に
接続され、ｎ−ｃｈＴＦＴ３６の他側の電極は容量３９
の一側の端子とｐ−ｃｈＴＦＴ３７の一側の電極との接
続点に接続され、ｐ−ｃｈＴＦＴ３７の他側の電極は有
機薄膜ＥＬ素子３８の一側の電極に接続されている。そ
して、容量３９の他側の端子と有機薄膜ＥＬ素子３８の
他側の電極とは電源電極４０に接続されている。

【０１０４】図１１においてＶＧ、ＶＳ、ＶＣ、ＶＰＩ
は回路図中の各点での電圧を示している。

【０１０５】図１２は、図１１の各部の電圧の様子を示
した信号波形図である。図１２中のＶＧ、ＶＳ、ＶＣ、
ＶＰＩはそれぞれ図１１中の各位置（即ち、ＶＧは走査
線４１、ＶＳは信号線４２、ＶＣは容量３９のｎ−ｃｈ
ＴＦＴ３６に接続された側の電極、ＶＰＩは有機薄膜Ｅ
Ｌ素子３８のｐ−ｃｈＴＦＴ３７に接続された側の電
極）での電圧を示している。

【０１０６】また、図１２(D)のＬＡは、電圧ＶＰＩに
より有機薄膜ＥＬ素子３８が発光した場合の輝度を示し
ている。

【０１０７】図１１において、走査線４１が選択される
と、ｎ−ｃｈＴＦＴ３６がオン状態となり、信号線４２
からｎ−ｃｈＴＦＴ３６を介して容量３９に電圧が印加
される。

【０１０８】このときｐ−ｃｈＴＦＴ３７はオフ状態と
され、有機薄膜ＥＬ素子３８は発光しない。

【０１０９】次に、走査線４１が非選択状態になると、
ｎ−ｃｈＴＦＴ３６がオフ状態となるため、信号線４２
の電圧は容量３９に印加されなくなるが、ｐ−ｃｈＴＦ
Ｔ３７がオン状態となり、容量３９に蓄えられた電荷が
ｐ−ｃｈＴＦＴ３７を介して有機薄膜ＥＬ素子３８に流
れ込み、有機薄膜ＥＬ素子３８が発光する。

【０１１０】容量３９に蓄えられた電荷は徐々に放電す
るので、有機薄膜ＥＬ素子３８の発光はすぐには終了せ
ず、減衰はするもののしばらくの間発光する。

【０１１１】なお、本実施例においては、基板上面より
発光素子の光を取り出すような構造としたが、本発明は
これに限らず、例えば基板に近い側の電極をＩＴＯ等の
透明電極で形成し、透明電極が設けられた側から光を取
り出すようにしても同じ効果が得られる。また本発明の
トランジスタは、順スタガ型のポリシリコンＴＦＴとし
て説明を行ったが、トランジスタは単結晶シリコンを使
用しても同様の構造を作成できる。

【０１１２】

【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス型電流制御型発光素子の駆動回路によれ
ば、トランジスタがオフした後も容量に蓄えられた電荷
により発光素子に電流が流れ発光が持続する構成とさ
れ、所定の輝度を得る場合に、発光素子の最大輝度時の
電圧を低く抑えることができ、駆動電圧を下げることが
でき、低消費電力化、及び信頼性の向上を達成する。ま
た、本発明によれば、最大輝度が下がることにより発光
素子のちらつきを抑えることができる。

【０１１３】本発明を例えば６４０×４８０ドットのパ
ソコン用ディスプレイに適用した場合、駆動電圧の低下
により、ディスプレイの低消費電力化を達成し、信頼性
を大幅に向上する。

【０１１４】さらに、本発明によれば、低消費電力化に
伴い、安価な低耐圧ドライバＩＣの使用が可能とされ、
ディスプレイの製造コストを低減することができる。

【０１１５】さらにまた、本発明によれば、ちらつきが
無い高画質のディスプレイを提供するため、ディスプレ
イ利用者の疲労度を少なくするという効果を有する。

【０１１６】そして、本発明は、第２の視点において、
共通電極に接続されていた発光素子と蓄積容量の端子
を、別の走査線に接続するように構成されたことによ
り、共通電極を省略できると共に配線の断線、短絡によ
る欠陥の増加を防ぐことができるため、信頼性を特段に
向上する。

【０１１７】本発明は、第３の視点において、走査線が
選択されている期間にオン状態となる第１のトランジス
タと非選択期間中にオン状態となる第２のトランジスタ
とを組み合わせ、走査線が選択されている間は信号線か
ら蓄積容量のみに電流を流して電荷を蓄え、非選択の状
態になったときに蓄積容量から発光素子に電流を供給す
るような構成としたことにより、走査線が選択されてい
る間は信号線に発光素子が接続されないため、第１のト
ランジスタは蓄積容量のみに電流を供給すればよくトラ
ンジスタのサイズを小型化できる。また最大発光輝度を
低く抑えることが出来るので、ちらつきを防止すること
が出来る。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示す平面図であ
る。

【図２】図１の平面図の線ａ−ａ´についての断面図で
ある。

【図３】本発明の第１の実施例の等価回路を示す図であ
る。

【図４】本発明の第１の実施例における信号波形を示す
図である。

【図５】本発明の第２の実施例の構成を示す平面図であ
る。

【図６】図５の平面図の線ａ−ａ´についての断面図で
ある。

【図７】本発明の第２の実施例の等価回路を示す図であ
る。

【図８】本発明の第２の実施例における信号波形を示す
図である。

【図９】本発明の第３の実施例の構成を示す平面図であ
る。

【図１０】図９の平面図の線ａ−ａ´についての断面図
である。

【図１１】本発明の第３の実施例の等価回路を示す図で
ある。

【図１２】本発明の第３の実施例における信号波形を示
す図である。

【図１３】従来の単純マトリクス構造を示す斜視図であ
る。

【図１４】従来の単純マトリクス構造（図１３）の等価
回路を示す図である。

【図１５】従来の単純マトリクス構造の信号波形を示す
図である。

【図１６】クロストークを改善した従来のアクティブマ
トリクス型の表示装置の等価回路を示す図である。

【符号の説明】

１ＴＦＴ２信号線３走査線４電子注入電極５容量線６ガラス基板７ゲート絶縁膜８ＴＦＴのゲート電極９アイランド１０ＴＦＴのソース電極１１ＴＦＴのドレイン電極１２電子注入電極１３コンタクトホール１４有機薄膜層１４Ａスペーサ層１４Ｂ有機発光層１４Ｃ正孔注入層１５正孔注入電極１６発光素子絶縁膜１７ＴＦＴ１８有機薄膜ＥＬ素子１９容量２０走査線２１信号線２２走査線２３信号線２４容量線２５ｎ−ｃｈＴＦＴ２６ｐ−ｃｈＴＦＴ２７容量電極２８コンタクトホール２９石英基板３０アイランド３１ゲート酸化膜３２ゲート電極３３容量電極３４信号線３５層間絶縁膜３６ｎ−ｃｈＴＦＴ３７ｐ−ｃｈＴＦＴ３８有機薄膜ＥＬ素子３９容量４０電源電極４１走査線４２信号線４３カソード電極４４アノード電極４５平面発光媒体４６基板４７走査線４８信号線４９発光素子５０トランジスタ５１発光素子５２電源電極

Claims

【特許請求の範囲】

【請求項１】基板上に走査線と信号線とがマトリクス状
に形成され、前記走査線と前記信号線との各交差部付近
に薄膜トランジスタと素子に流れる電流により輝度が制
御される発光素子とを有する単位画素が配置されて成る
アクティブマトリクス型電流制御型発光素子の駆動回路
において、前記薄膜トランジスタのゲート電極が前記走査線に接続
され、ソース電極が前記信号線に接続され、ドレイン電
極が前記発光素子と容量の夫々の一側の電極に接続さ
れ、前記発光素子は前記容量と電気的に並列に接続さ
れ、前記発光素子と前記容量の夫々の他側の電極が共に
電源に接続されていることを特徴とするアクティブマト
リクス型電流制御型発光素子の駆動方回路。
【請求項２】基板上に走査線と信号線とがマトリクス状
に形成され、前記走査線と前記信号線との各交差部付近
に薄膜トランジスタと素子に流れる電流により輝度が制
御される発光素子とを有する単位画素が配置されて成る
アクティブマトリクス型電流制御型発光素子の駆動回路
において、前記薄膜トランジスタのゲート電極が前記走査線に接続
され、ソース電極が前記信号線に接続され、ドレイン電
極が前記発光素子と容量の夫々の一側の電極に接続さ
れ、前記発光素子は前記容量と電気的に並列に接続さ
れ、前記発光素子と前記容量の少なくとも１方の他側の
電極が、前記薄膜トランジスタのゲート電極が接続され
ている走査線とは別の走査線に接続されていることを特
徴とするアクティブマトリクス型電流制御型発光素子の
駆動回路。
【請求項３】前記発光素子と前記容量の夫々の他側の電
極が共に、前記薄膜トランジスタのゲート電極が接続さ
れている走査線と相隣る走査線に接続されていることを
特徴とする請求項２記載のアクティブマトリクス型電流
制御型発光素子の駆動回路。
【請求項４】基板上に走査線と信号線とがマトリクス状
に形成され、前記走査線と前記信号線との各交差部付近
に薄膜トランジスタと素子に流れる電流により輝度が制
御される発光素子とを有する単位画素が配置されて成る
アクティブマトリクス型電流制御型発光素子の駆動回路
において、一画素内に、該画素を選択する前記走査線が選択された
際にオン状態となり非選択の際にオフ状態となる第１の
トランジスタと、前記走査線が選択された際にオフ状態
となり非選択の際にオン状態となる第２のトランジスタ
と、容量と、を更に含み、前記走査線の選択期間には前
記第１のトランジスタを介して前記信号線から前記容量
に電圧が印加され、前記走査線の非選択期間には前記第
２のトランジスタを介して前記容量から前記発光素子に
電圧が印加されるように構成されたことを特徴とするア
クティブマトリクス型電流制御型発光素子の駆動回路。
【請求項５】前記第１のトランジスタが、ゲート電極が
前記走査線に接続され、一側の電極が前記信号線に接続
された第１導電型の薄膜トランジスタから成り、前記第２のトランジスタが、ゲート電極が前記走査線に
接続され、一側の電極が前記第１のトランジスタの他側
の電極に接続され、他側の電極が前記発光素子の一側の
電極に接続された前記第１導電型とは逆の導電型の薄膜
トランジスタから成り、前記第１及び第２のトランジス
タの共通接続点に前記容量の一側の電極が接続され、前
記発光素子と前記容量の夫々の他側の電極が共に電源電
極に接続されて成ることを特徴とする請求項４記載のア
クティブマトリクス型電流制御型発光素子の駆動回路。