JP2006113564A

JP2006113564A - 表示装置及びその駆動方法

Info

Publication number: JP2006113564A
Application number: JP2005264548A
Authority: JP
Inventors: Hiroyuki Miyake; 博之三宅; Tomoyuki Iwabuchi; 友幸岩淵; Ryota Fukumoto; 良太福本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-09-16
Filing date: 2005-09-13
Publication date: 2006-04-27

Abstract

【課題】発光素子と直列に接続された薄膜トランジスタのオフ電流により、発光素子が微発光する問題を解決し、表示のコントラストを上げて、明瞭な表示が可能な表示装置及びその駆動方法を提供する。
【解決方法】発光素子に直列に接続された薄膜トランジスタのオフを選択したときに、発光素子自体の容量に保持された電荷を放電する。発光素子と直列に接続された薄膜トランジスタにオフ電流が生じても、このオフ電流は発光素子自体の容量が再び所定の電圧を保持するまでこの容量を充電する。よって、薄膜トランジスタのオフ電流は発光に寄与しない。こうして、発光素子の微発光を低減することができる。
【選択図】図１

Description

本発明は、画素毎にスイッチング素子を設けたアクティブマトリクス駆動方式の表示装置及びその駆動方法に関する。特に、発光素子と直列に接続されたスイッチング素子を用いて、発光素子に流れる電流を制御し発光素子の輝度を制御する表示装置及びその駆動方法に関する。特に、発光素子としてダイオード特性を有する素子を用いた表示装置及びその駆動方法に関する。

スイッチング素子として薄膜トランジスタを用いた表示装置及びその駆動方法が提案されている。図８（ａ）にその画素構成の一例を示す。

図８（ａ）において、１０５は発光素子、１０２は薄膜トランジスタ、１０３は第１の電源線、１０４は第２の電源線である。発光素子１０５は、２つの電極を有し、２つの電極間に電流が流れると流れた電流値に応じた輝度で発光する素子である。発光素子１０５の２つの電極のうち一方を第１の電極１０５ａで示し、他方を第２の電極１０５ｂで示す。図８（ａ）に示す画素では、薄膜トランジスタ１０２のゲートに与えられる電位Ｇ１に応じて、薄膜トランジスタ１０２のソースとドレインの間を流れる電流（以下、ドレイン電流と表記する）の値が制御される。薄膜トランジスタ１０２のドレイン電流は、薄膜トランジスタ１０２に直列に接続された発光素子１０５の第１の電極１０５ａと第２の電極１０５ｂの間を流れる。発光素子は、流れる電流に応じた輝度で発光する。こうして、薄膜トランジスタ１０２のドレイン電流を制御することによって、発光素子１０５の輝度を制御し表示を行う。

発光素子１０５としてエレクトロルミネッセンス素子等を用いることができる。エレクトロルミネッセンス素子は、一方向のみに電流を流すダイオード特性を有する素子である。図８（ａ）の発光素子１０５をダイオードの表記としたものを図８（ｂ）に示す。図８（ｂ）では、第１の電極１０５ａが陽極となり、第２の電極１０５ｂは陰極となっている。

発光素子１０５に順バイアス電圧を印加し発光させるだけでなく、定期的に逆バイアス電圧を印加する表示装置及びその駆動方法が提案されている（特許文献１参照）。
特開２００２−１９０３９０号公報

図８（ｂ）において、発光素子１０５を発光させず「黒」を表示する場合を考える。電位Ｇ１を適当に定めることによって、薄膜トランジスタ１０２のソースとゲートの電位差を薄膜トランジスタ１０２のしきい値電圧以下にし、薄膜トランジスタ１０２をオフにする。こうして、薄膜トランジスタ１０２のドレイン電流をゼロにして、発光素子１０５を発光させず「黒」を表示する。しかし、ソースとゲートにしきい値電圧以下の電圧を印加したとき薄膜トランジスタ１０２が完全にオフすれば良いが、実際には完全にはオフにならずわずかながらドレイン電流が流れる。この電流を図中Ｉ_offで示し以下オフ電流と表記する。オフ電流Ｉ_offによって、本来発光しないはずの発光素子が発光してしまう（以下、これを黒浮きと表記する）。そのため、表示のコントラストが悪くなるという問題がある。

特に、発光素子１０５を順バイアスで動作させ続けた場合、即ち、第１の電極１０５ａ（陽極）の電位が第２の電極１０５ｂ（陰極）の電位よりも高くなるように動作させ続けた場合、黒浮きが顕著になるという問題を見出した。

発光素子１０５を順バイアスで動作させ続けた場合に黒浮きが顕著になるのは、第１の電極１０５ａと第２の電極１０５ｂの間に常に発光素子１０５のしきい値電圧程度の電圧が保持されていることに原因があることを見出した。

発光素子のしきい値電圧とは、図８（ｃ）におけるＶ_thのことである。図８（ｃ）は、発光素子１０５において、陽極から陰極に流れる電流Ｉと第２の電極１０５ｂ（陰極）の電位に対する第１の電極１０５ａ（陽極）の電位の差Ｖ_ELとの関係を示す。Ｖ_ELがしきい値電圧Ｖ_thより大きくなると電流Ｉが流れる。即ち、発光素子１０５は、しきい値電圧Ｖ_thより大きな電圧が第１の電極１０５ａ（陽極）と第２の電極１０５ｂ（陰極）の間に印加されると電流が流れ、発光する。

発光素子１０５の第１の電極１０５ａ（陽極）と第２の電極１０５ｂ（陰極）の間にしきい値電圧Ｖ_th程度の電圧が保持されるのは、発光素子１０５自体が有する容量の効果である。図８（ｄ）に、ダイオードの表記とした発光素子を示し、図８（ｅ）に図８（ｄ）の等価回路図を示す。図中等価回路の容量８００が発光素子１０５自体が有する容量に相当する。容量８００によってしきい値電圧Ｖ_thが保持される。

発光素子１０５を順バイアスで動作させ続けた場合、薄膜トランジスタ１０２をオフしても第１の電極１０５ａ（陽極）が第２の電極１０５ｂ（陰極）の電位より高い状態が続き、発光素子１０５自体の容量８００には常にしきい値電圧Ｖ_th程度の電圧を保持される状態となる。そのため、薄膜トランジスタ１０２にオフ電流Ｉ_offが生じると、オフ電流Ｉ_offは、図８（ｅ）の等価回路の容量８００の側の経路８０１ｂではなく、ダイオード８０２の側の経路８０１ａに流れて発光に寄与する。こうして、発光素子１０５を順バイアスで動作させ続けた場合、黒浮きの問題が顕著となることを本発明者らは見出した。

本発明は、上記の黒浮きを低減し表示のコントラストを上げて、明瞭な表示が可能な表示装置及びその駆動方法を提供することを課題とする。

黒浮きを低減するため、本発明の表示装置及びその駆動方法は下記の第１の手段または第２の手段を用いる。

［第１の手段］
発光素子の第１の電極を陽極とし第２の電極を陰極とした場合には、発光素子と直列に接続された第１の薄膜トランジスタのオフを選択したとき、第１の電極の電位が第２の電極の電位以上であり、且つ第１の電極と第２の電極間に印加される電圧が発光素子のしきい値電圧より小さくなるように、第２の電源線の電位を設定する。

発光素子の第１の電極を陰極とし第２の電極を陽極とした場合には、発光素子と直列に接続された第１の薄膜トランジスタのオフを選択したとき、第１の電極の電位が第２の電極の電位以下であり、且つ第１の電極と第２の電極間に印加される電圧が発光素子のしきい値電圧より小さくなるように、第２の電源線の電位を設定する。

［第２の手段］
発光素子の第１の電極を陽極とし第２の電極を陰極とした場合には、発光素子と直列に接続された第１の薄膜トランジスタとは別の第２の薄膜トランジスタを設ける。第２の薄膜トランジスタのソース及びドレインの一方は、発光素子の第１の電極に接続され、他方は、電源線に接続する。第１の薄膜トランジスタのオフを選択したとき、第２の薄膜トランジスタのオンを選択し、且つ当該電源線の電位を発光素子の第２の電極の電位以上とし、当該第２の電極の電位に発光素子のしきい値電圧をたした電位よりも低くする。

発光素子の第１の電極を陰極とし第２の電極を陽極とした場合には、発光素子と直列に接続された第１の薄膜トランジスタとは別の第２の薄膜トランジスタを設ける。第２の薄膜トランジスタのソース及びドレインの一方は、発光素子の第１の電極に接続され、他方は、電源線に接続する。第１の薄膜トランジスタのオフを選択したとき、第２の薄膜トランジスタのオンを選択し、且つ当該電源線の電位を発光素子の第２の電極の電位以下、当該第２の電極の電位から発光素子のしきい値電圧を引いた電位よりも高くする。

なお、第２の薄膜トランジスタが接続される電源線は、発光素子の第２の電極が接続される電源線と共用することもできる。

また、第１の手段、第２の手段において、第１の薄膜トランジスタとして活性層が多結晶半導体でなる薄膜トランジスタを用いることができる。

上記第１の手段または第２の手段において、次の第３の手段を組み合わせることができる。
［第３の手段］
発光素子と並列に接続された容量素子を設ける。
即ち、一方の電極が発光素子の第１の電極と接続され、他方の電極が発光素子の第２の電極と接続されるように容量素子を設ける。

本発明の表示装置及びその駆動方法は、発光素子に直列に接続された薄膜トランジスタのオフを選択し発光素子の非発光を選択するときに、発光素子自体の容量に保持されたしきい値電圧に相当する電荷を放電することができる。そのため、発光素子と直列に接続された薄膜トランジスタにオフ電流が生じても、このオフ電流は発光素子自体の容量が再びしきい値電圧を保持するまで発光素子自体の容量を充電するために流れる。そのため、発光素子に直列に接続された薄膜トランジスタのオフを選択した後、薄膜トランジスタのオフ電流はしばらく発光に寄与しない。こうして、黒浮きを低減することができる。そのため、本発明の表示装置及びその駆動方法は、表示のコントラストを上げて明瞭な表示が可能である。

第１の手段及び第２の手段では、発光素子に直列に接続された薄膜トランジスタのオフを選択し発光素子の非発光を選択するときに、発光素子の電極間に印加される電圧を順バイアスとし、且つその電圧を発光素子のしきい値電圧より小さくする。第１の手段及び第２の手段両方において、発光素子に逆バイアス電圧は印加しない。そのため、定期的に発光素子に逆バイアス電圧を印加する手法と比較して、本発明の表示装置及びその駆動方法は消費電力を低減することができる。

また、第２の手段において、第２の薄膜トランジスタが接続される電源線は、発光素子の第２の電極が接続される電源線と共用することによって、配線数を減らし、画素の開口率を向上させることができる。

活性層が単結晶半導体や非晶質半導体でなる薄膜トランジスタと比較して、活性層が多結晶半導体でなる薄膜トランジスタでは結晶粒界等の影響によりオフ電流は大きくなる。よって本発明は、第１の薄膜トランジスタとして活性層が多結晶半導体でなる薄膜トランジスタを用いる場合に特に有効である。

第１の手段または第２の手段において第３の手段を組み合わせることによって、発光素子に直列に接続された薄膜トランジスタのオフ電流は新たに設けられた容量素子を充電するまで当該容量素子に流れる。そのため、発光素子に直列に接続された薄膜トランジスタのオフを選択した後、当該薄膜トランジスタのオフ電流が発光に寄与するまでの時間を長くすることができる。こうして、黒浮きを更に低減することができる。

以上のとおり、本発明を用いることにより、表示のコントラストを上げて明瞭な表示が可能、且つ消費電力が少ない表示装置及びその駆動方法を提供することができる。

（第１の実施の形態）
第１の手段と第３の手段を組み合わせた例について、図１を用いて説明する。図１において、１０５は発光素子、１０２は薄膜トランジスタ、１０３は第１の電源線、１０４は第２の電源線、１０１は容量素子、１０６は電位を設定する手段である。電位を設定する手段１０６が第１の手段に対応する。容量素子１０１が第３の手段に対応する。発光素子１０５は、２つの電極を有し、２つの電極間に電流が流れると流れた電流値に応じた輝度で発光する素子である。発光素子１０５の２つの電極のうち一方を第１の電極１０５ａで示し、他方を第２の電極１０５ｂで示す。

図１（ａ）を用いて、第１の手段と第３の手段を組み合わせる例について詳述する。

発光素子１０５に直列に接続された薄膜トランジスタ１０２のオフを選択したときに、電位を設定する手段１０６は、発光素子１０５の電極間に印加される電圧を順バイアスとし、且つその電圧を発光素子１０５のしきい値電圧より小さくするように、第２の電源線１０４の電位を変化させる。こうして、発光素子１０５自体の容量に保持された電荷を放電し、発光素子１０５の微発光を低減することができる。

発光素子１０５に直列に接続された薄膜トランジスタ１０２のオンを選択したときに、電位を設定する手段１０６は、発光素子１０５の電極間に印加される電圧を順バイアスとし、且つその電圧を発光素子１０５のしきい値電圧以上とするように、第２の電源線１０４の電位を変化させる。ゲートに与えられる電位Ｇ１に応じて流れる薄膜トランジスタ１０２のドレイン電流は、発光素子１０５に流れる。発光素子１０５は当該ドレイン電流に応じた輝度で発光する。こうして、発光素子１０５の輝度を制御し表示を行う。

電位を設定する手段１０６は、例えば、異なる電位が与えられる２つの端子（第１の端子、第２の端子という）とスイッチとを有する構成の回路とすることができる。当該スイッチは、当該第１の端子と第２の電源線１０４との接続、または当該第２の端子と第２の電源線１０４との接続を選択する。薄膜トランジスタ１０２のオフを選択したときに当該スイッチは当該第１の端子と第２の電源線１０４との接続を選択し、薄膜トランジスタ１０２のオンを選択したときに当該スイッチは当該第２の端子と第２の電源線１０４との接続を選択する。第１の端子には、第１の電源線１０３に与えられる電位との関係において、発光素子１０５の電極間に印加される電圧を順バイアスとし、且つその電圧を発光素子１０５のしきい値電圧より小さくするような電位が与えられている。また、第２の端子には、第１の電源線１０３に与えられる電位との関係において、発光素子１０５の電極間に印加される電圧を順バイアスとし、且つその電圧を発光素子１０５のしきい値電圧以上とするような電位が与えられている。

１フレーム期間内に発光素子１０５が発光した時間を制御することで階調を表現することもできる。

容量素子１０１は、一方の電極が第１の電極１０５ａと接続され、他方の電極が第２の電極１０５ｂと接続されている。即ち、発光素子１０５と並列に容量素子１０１が接続されている。発光素子１０５に直列に接続された薄膜トランジスタ１０２のオフ電流は新たに設けられた容量素子１０１を充電するまで容量素子１０１に流れる。そのため、発光素子１０５に直列に接続された薄膜トランジスタ１０２がオフした後、薄膜トランジスタ１０２のオフ電流が発光に寄与するまでの時間を長くすることができる。こうして、黒浮きを更に低減することができる。

発光素子１０５としてエレクトロルミネッセンス素子等を用いることができる。エレクトロルミネッセンス素子は、一方向のみに電流を流すダイオード特性を有する素子である。図１（ａ）の発光素子１０５をダイオードの表記としたものを図１（ｂ）及び図１（ｃ）に示す。図１（ｂ）では、第１の電極１０５ａが陽極となり、第２の電極１０５ｂは陰極となっている。図１（ｃ）では、第１の電極１０５ａが陰極となり、第２の電極１０５ｂは陽極となっている。

図１（ｂ）における電位を設定する手段１０６について説明する。

薄膜トランジスタ１０２のオンを選択したときには、第１の電極１０５ａの電位が第２の電極１０５ｂの電位より高く、且つ第１の電極１０５ａと第２の電極１０５ｂ間に印加される電圧が発光素子１０５のしきい値電圧より大きくなるように、第２の電源線１０４の電位を設定して発光素子１０５を発光させる。

薄膜トランジスタ１０２のオフを選択したときには、第１の電極１０５ａの電位が第２の電極１０５ｂの電位以上であり、且つ第１の電極１０５ａと第２の電極１０５ｂ間に印加される電圧が発光素子１０５のしきい値電圧より小さくなるように、第２の電源線１０４の電位を設定して発光素子１０５を発光させない。

図１（ｃ）における電位を設定する手段１０６について説明する。

薄膜トランジスタ１０２のオンを選択したときには、第１の電極１０５ａの電位が第２の電極１０５ｂの電位より低く、且つ第１の電極１０５ａと第２の電極１０５ｂ間に印加される電圧が発光素子１０５のしきい値電圧より大きくなるように、第２の電源線１０４の電位を設定して発光素子１０５を発光させる。

薄膜トランジスタ１０２のオフを選択したときには、第１の電極１０５ａの電位が第２の電極１０５ｂの電位以下であり、且つ第１の電極１０５ａと第２の電極１０５ｂ間に印加される電圧が発光素子１０５のしきい値電圧より小さくなるように、第２の電源線１０４の電位を設定して発光素子１０５を発光させない。

（第２の実施の形態）
第２の手段と第３の手段を組み合わせた例について、図２を用いて説明する。図２において、図１と同じ部分は同じ符号を用いて示し、説明は省略する。１０７は薄膜トランジスタである。薄膜トランジスタ１０７及び第３の電源線２０４が第２の手段に対応する。容量素子１０１が第３の手段に対応する。

図２（ａ）を用いて、第２の手段と第３の手段を組み合わせる例について詳述する。

発光素子１０５に直列に接続された薄膜トランジスタ１０２のオフを選択したときに、ゲートに与えられる電位Ｇ２を制御することによって薄膜トランジスタ１０７のオンを選択する。こうして、第１の電極１０５ａに第３の電源線２０４の電位が与えられる。薄膜トランジスタ１０７のオンを選択したとき、第２の電源線１０４と第３の電源線２０４との電位差は、ゼロ以上、発光素子１０５のしきい値電圧よりも低くなるよう設定されている。こうして、発光素子１０５自体の容量に保持された電荷を放電し、発光素子１０５の微発光を低減することができる。

第２の電源線１０４と第３の電源線２０４を共用することもできる。こうして、配線数を減らして画素の開口率を向上させることができる。

発光素子１０５に直列に接続された薄膜トランジスタ１０２のオンが選択されたときに、ゲートに与えられる電位Ｇ２を制御することによって薄膜トランジスタ１０７のオフを選択する。ゲートに与えられる電位Ｇ１に応じて流れる薄膜トランジスタ１０２のドレイン電流は、発光素子１０５に流れる。発光素子１０５は当該ドレイン電流に応じた輝度で発光する。こうして、発光素子１０５の輝度を制御し表示を行う。

容量素子１０１を設けることによって、発光素子１０５に直列に接続された薄膜トランジスタ１０２のオフを選択した後、薄膜トランジスタ１０２のオフ電流が発光に寄与するまでの時間を長くすることができる。こうして、黒浮きを更に低減することができる。

発光素子１０５としてエレクトロルミネッセンス素子等を用いることができる。エレクトロルミネッセンス素子は、一方向のみに電流を流すダイオード特性を有する素子である。図２（ａ）の発光素子１０５をダイオードの表記としたものを図２（ｂ）及び図２（ｃ）に示す。図２（ｂ）では、第１の電極１０５ａが陽極となり、第２の電極１０５ｂは陰極となっている。図２（ｃ）では、第１の電極１０５ａが陰極となり、第２の電極１０５ｂは陽極となっている。

（第３の実施の形態）
第１の手段と第３の手段を組み合わせた例について、図３を用いて説明する。図３において、図１と同じ部分は同じ符号を用いて示し説明は省略する。

図３（ａ）及び図３（ｂ）は、図１（ａ）において容量素子１０８を設けたものである。容量素子１０８は、薄膜トランジスタ１０２のゲートとソース間の電圧を保持するように設けられる。図３（ａ）は、第１の電源線１０３と接続された側が薄膜トランジスタ１０２のソースとなっている例である。図３（ｂ）は、発光素子１０５の第１の電極１０５ａと接続された側が薄膜トランジスタ１０２のソースとなっている例である。

薄膜トランジスタ１０２のドレイン電流は、薄膜トランジスタ１０２のソースの電位に対するゲートの電位Ｇ１の電位差によって変化する。薄膜トランジスタのゲートの電位Ｇ１を制御してもソースの電位が変動すると、ソースの電位に対するゲートの電位の電位差が変化しドレイン電流が変化してしまう。そのため、薄膜トランジスタ１０２のソースを一定の電位に保つのが好ましい。よって、図３（ａ）のように、第１の電源線１０３と接続された側が薄膜トランジスタ１０２のソースとなっているのが好ましい。

図３（ｃ）及び図３（ｄ）は、図３（ａ）において発光素子１０５をダイオードの表記としたものである。図３（ｃ）では、第１の電極１０５ａが陽極となり、第２の電極１０５ｂは陰極となっている。図３（ｄ）では、第１の電極１０５ａが陰極となり、第２の電極１０５ｂは陽極となっている。

図３（ｃ）では、第１の電源線１０３から第２の電源線１０４の方向に電流が流れ、発光素子１０５は発光する。薄膜トランジスタ１０２の第１の電源線１０３に接続された側の電位は、発光素子１０５の第１の電極１０５ａに接続された側の電位より大きくなる。薄膜トランジスタ１０２のソースを第１の電源線１０３に接続された側とするために、薄膜トランジスタ１０２をＰチャネル型とする。

図３（ｄ）では、第２の電源線１０４から第１の電源線１０３の方向に電流が流れ、発光素子１０５は発光する。薄膜トランジスタ１０２において、発光素子１０５の第１の電極１０５ａに接続された側の電位は、第１の電源線１０３に接続された側の電位より大きくなる。薄膜トランジスタ１０２のソースを第１の電源線１０３に接続された側とするために、薄膜トランジスタ１０２をＮチャネル型とする。

（第４の実施の形態）
第２の手段と第３の手段を組み合わせた例について、図４を用いて説明する。図４において、図２や図３と同じ部分は同じ符号を用いて示し説明は省略する。

図４（ａ）及び図４（ｂ）は、図２（ａ）において容量素子１０８を設けたものである。容量素子１０８は、薄膜トランジスタ１０２のゲートとソース間の電圧を保持するように設けられる。図４（ａ）は、第１の電源線１０３と接続された側が薄膜トランジスタ１０２のソースとなっている例である。図４（ｂ）は、発光素子１０５の第１の電極１０５ａと接続された側が薄膜トランジスタ１０２のソースとなっている例である。

図４（ａ）では、図３（ａ）と同様に第１の電源線１０３と接続された側が薄膜トランジスタ１０２のソースとなっているので好ましい。

図４（ｃ）及び図４（ｄ）は、図４（ａ）において発光素子１０５をダイオードの表記としたものである。図４（ｃ）では、第１の電極１０５ａが陽極となり、第２の電極１０５ｂは陰極となっている。図４（ｄ）では、第１の電極１０５ａが陰極となり、第２の電極１０５ｂは陽極となっている。

図４（ｃ）では、薄膜トランジスタ１０２のソースを第１の電源線１０３に接続された側とするため、薄膜トランジスタ１０２をＰチャネル型とする。図４（ｄ）では、薄膜トランジスタ１０２のソースを第１の電源線１０３に接続された側とするため、薄膜トランジスタ１０２をＮチャネル型となる。

発明を実施するための最良の形態に示した構成を用いた画素の具体例について、図５を用いて説明する。図５において、図１乃至図４と同じ部分は同じ符号を用いて示し説明は省略する。

図５（ａ）は、図１（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である。図５（ｂ）は、図２（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である。図５（ｃ）は、図３（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である。図５（ｄ）は、図４（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である。

図５（ａ）乃至図５（ｄ）において、５００は画素、５０１は薄膜トランジスタ、５０２は信号線、５０３は走査線である。薄膜トランジスタ５０１のソース及びドレインの一方は信号線５０２に接続され、他方は薄膜トランジスタ１０２のゲートに接続されている。薄膜トランジスタ５０１のゲートは走査線５０３に接続されている。

図５（ａ）乃至図５（ｄ）に示す画素５００の構成では、走査線５０３に入力された信号により薄膜トランジスタ５０１のオンが選択されると、信号線５０２に入力された信号が薄膜トランジスタ１０２のゲートに入力される。こうして、薄膜トランジスタ１０２のオンとオフや、オンとなったときのドレイン電流の値を制御する。

図５（ａ）において、薄膜トランジスタ１０２のオンを選択した場合とオフを選択した場合それぞれにおける、電位を設定する手段１０６の動作については、第１の実施の形態と同様である。図５（ｂ）において、薄膜トランジスタ１０２のオンを選択した場合とオフを選択した場合それぞれにおける、薄膜トランジスタ１０７の動作については、第２の実施の形態と同様である。図５（ｃ）において、薄膜トランジスタ１０２のオンを選択した場合とオフを選択した場合それぞれにおける、電位を設定する手段１０６の動作については、第３の実施の形態と同様である。図５（ｄ）において、薄膜トランジスタ１０２のオンを選択した場合とオフを選択した場合それぞれにおける、薄膜トランジスタ１０７の動作については、第４の実施の形態と同様である。

実施例１は、発明を実施するための最良の形態と自由に組み合わせることができる。

実施例１に示した画素の例とは別の例について、図６を用いて説明する。図６において、図１乃至図５と同じ部分は同じ符号を用いて示し説明は省略する。

図６（ａ）は、図５（ｃ）の構成において、信号線５０２の信号に因らず薄膜トランジスタ１０２のオフを選択する手段を設けたものである。図６（ｂ）は、図５（ｄ）の構成において、信号線５０２の信号に因らず薄膜トランジスタ１０２のオフを選択する手段を設けたものである。

図６（ａ）及び図６（ｂ）において、６０１は薄膜トランジスタである。薄膜トランジスタ６０１のソース及びドレインの一方は容量素子１０８の一方の電極に接続され、他方は容量素子１０８の他方の電極に接続されている。

図６（ａ）及び図６（ｂ）に示す構成では、ゲートに入力される電位Ｇ３によって薄膜トランジスタ６０１のオンを選択し、容量素子１０８の２つの電極を概略等電位をする。容量素子１０８に保持された電荷は放電し、薄膜トランジスタ１０２のソースとゲート間の電位差を概略ゼロとなる。こうして、薄膜トランジスタ１０２のオフを選択する。

本発明の第２の手段では、発光素子１０５と直列に接続された薄膜トランジスタ１０２のオフを選択したときに、薄膜トランジスタ１０７のオンを選択する。よって、図６（ｂ）における薄膜トランジスタ６０１のオンを選択するタイミングと、薄膜トランジスタ１０７のオンを選択するタイミングとを同じとすることができる。そのため、薄膜トランジスタ１０７と薄膜トランジスタ６０１の極性を同じとし、薄膜トランジスタ１０７のゲートと薄膜トランジスタ６０１のゲートを同じ配線に接続し、同時に信号を入力して駆動することができる。薄膜トランジスタ１０７のゲートに信号を入力する配線と、薄膜トランジスタ６０１のゲートに信号を入力する配線とを共有することができるので、画素の開口率を向上させることができる。

本実施例は、発明を実施するための最良の形態と自由に組み合わせて実施することができる。

実施例１や実施例２に示した画素の例とは別の例について、図７を用いて説明する。図７において、図１乃至図６と同じ部分は同じ符号を用いて示し説明は省略する。

図７（ａ）は、図３（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である。図７（ｂ）は、図４（ａ）の構成において、薄膜トランジスタ１０２のゲートに電位Ｇ１を入力する手段の具体例を示した図である。

図７（ａ）及び図７（ｂ）において、７０１、７０２及び７０３は薄膜トランジスタ、７０４は信号線、７０５は走査線である。薄膜トランジスタ７０２のソース及びドレインの一方は信号線７０４に接続され、他方は薄膜トランジスタ７０１のソース及びドレインの一方及び薄膜トランジスタ７０３のソース及びドレインの一方に接続されている。薄膜トランジスタ７０２のゲートは走査線７０５に接続されている。薄膜トランジスタ７０１のソース及びドレインの他方は、第１の電源線１０３に接続されている。薄膜トランジスタ７０３のソース及びドレインの他方は、薄膜トランジスタ１０２のゲートに接続されている。薄膜トランジスタ７０１のゲートは、薄膜トランジスタ１０２のゲートと接続されている。

なお図７では、薄膜トランジスタ７０３は、薄膜トランジスタ１０２のゲートと薄膜トランジスタ７０１のソース及びドレインの一方とをむすぶ経路上に設けられているが、別の位置に設けることができる。例えば、薄膜トランジスタ７０１のゲートと第２の容量素子１０８を結ぶ経路上に設けることができる。

図７（ａ）及び図７（ｂ）に示す構成では、走査線７０５に入力された信号により薄膜トランジスタ７０２のオンを選択し、更にゲートに入力される電位Ｇ４によって薄膜トランジスタ７０３のオンを選択すると、信号線７０４に入力された信号に対応する電圧が容量素子１０８に保持される。こうして、薄膜トランジスタ１０２のオンとオフや、オンとなったときのドレイン電流の値を制御する。

図７（ａ）及び図７（ｂ）に示す構成の画素の動作を更に説明する。信号線７０４には所定の電流値の電流（以下、信号電流と表記する。）が入力される。薄膜トランジスタ７０２及び薄膜トランジスタ７０３のオンを選択すると、信号電流は薄膜トランジスタ７０２及び薄膜トランジスタ７０３を介して流れ、容量素子１０８を充電する。こうして、薄膜トランジスタ７０１が当該信号電流と等しいドレイン電流を流すように、容量素子１０８に電圧（以下、信号電流に対応する電圧と表記する。）が保持される。薄膜トランジスタ７０１のゲートとソース間の電位差と薄膜トランジスタ１０２のゲートとソース間の電位差とは等しい。薄膜トランジスタ７０１と薄膜トランジスタ１０２は、同極性で、チャネル幅とチャネル長との比がほぼ等しく、且つ特性がほぼ等しいとすると、薄膜トランジスタ１０２には信号電流とほぼ等しいドレイン電流が流れる。こうして、発光素子１０５に流れる電流を制御し表示を行う。

薄膜トランジスタ７０２のオフが選択され、信号線から画素に信号電流が入力されなくなった後も、容量素子１０８には信号電流に対応する電圧が保持されている。よって、信号線から画素に信号電流が入力されなくなった後も、薄膜トランジスタ１０２には信号電流とほぼ等しいドレイン電流が流れる。なお、薄膜トランジスタ７０２のオフを選択する前または同時に薄膜トランジスタ７０３のオフを選択するのが好ましい。それは、薄膜トランジスタ７０３がオンしたまま薄膜トランジスタ７０２をオフすると、容量素子１０８に保持された電荷が放電され信号電流に対応する電圧を保持できなくなるためである。

薄膜トランジスタ７０２と薄膜トランジスタ７０３は同時にオン、オフを選択することができる。よって、薄膜トランジスタ７０２と薄膜トランジスタ７０３を同じ極性とし、薄膜トランジスタ７０３のゲートを走査線７０５に接続することができる。薄膜トランジスタ７０２のゲートに信号を入力する配線と、薄膜トランジスタ７０３のゲートに信号を入力する配線とを共有することができるので、画素の開口率を向上させることができる。

図７（ａ）において、薄膜トランジスタ１０２のオンを選択した場合とオフを選択した場合それぞれにおける、電位を設定する手段１０６の動作については、第３の実施の形態と同様である。図７（ｂ）において、薄膜トランジスタ１０２がオンを選択した場合とオフを選択した場合それぞれにおける、薄膜トランジスタ１０７の動作については、第４の実施の形態と同様である。

実施例３は、発明を実施するための最良の形態と自由に組み合わせて実施することができる。

画素の構成の具体例を示す。図１０は、本発明の画素の構成を示す断面図である。１０００は基板、１００１は下地膜、１００２は半導体層、１００３は第１の絶縁膜、１００４はゲート電極、１００５は第２の絶縁膜、１００６は電極、１００７は第１の電極、１００８は第３の絶縁膜、１００９は発光層、１０１０は第２の電極である。１１００は薄膜トランジスタ、１０１１は発光素子、１０１２は容量素子である。

基板１０００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板１０００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。

下地膜１００１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜１００１によって、基板１０００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層１００２に拡散し薄膜トランジスタ１１００の特性に悪影響をおよぼすのを防ぐことができる。図１０では、下地膜１００１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地膜１００１を必ずしも設ける必要はない。

半導体層１００２としては、結晶性半導体膜や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層１００２は、チャネル形成領域と、導電型を付与する不純物元素が添加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域との間に、前記不純物元素が低濃度で添加された不純物領域を有していてもよい。

第１の絶縁膜１００３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。

ゲート電極１００４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。例えば、ゲート電極１００４として、窒化タンタルとＷの積層を用いることができる。導電型を付与する不純物元素を添加した多結晶珪素膜に代表される半導体膜を用いてもよい。

薄膜トランジスタ１１００は、半導体層１００２と、ゲート電極１００４と、半導体層１００２とゲート電極１００４との間の第１の絶縁膜１００３とによって構成される。図１０では、画素を構成する薄膜トランジスタとして、発光素子１０１１の第１の電極１００７に接続された薄膜トランジスタ１１００のみを示したが、複数の薄膜トランジスタを有する構成としてもよい。また、本実施例では、薄膜トランジスタ１１００をトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。

第２の絶縁膜１００５としては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化シリコン膜や、ＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。

また、第２の絶縁膜１００５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

電極１００６としては、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複数含む合金からなる単層または積層構造を用いることができる。例えば、電極１００６としてＡｌとＴｉが積層されたＴｉ／Ａｌ／Ｔｉからなる金属膜を用いることができる。また、第２の絶縁膜１００５上に形成された電極１００６の端部をテーパー状にしてもよい。電極１００６の端部をテーパー状にすると、その上に形成される膜の段切れを防止しできる。

第１の電極１００７及び第２の電極１０１０の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることができる。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯと記す）や、ＩＴＯ及び酸化チタン含む酸化インジウムスズ（以下、ＩＴＴＯと記す）や、ＩＴＯ及び酸化モリブデン含む酸化インジウムスズ（以下、ＩＴＭＯと記す）や、ＩＴＯにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含んだ酸化インジウムにさらに２〜２０atomic％の酸化亜鉛（ＺｎＯ）を添加したものを用いても良い。

第１の電極１００７及び第２の電極１０１０の他方は、透光性を有さない材料で形成されていてもよい。例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ₂、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。

第３の絶縁膜１００８としては、第２の絶縁膜１００５と同様の材料を用いて形成することができる。第３の絶縁膜１００８は、第１の電極１００７の端部を覆うように第１の電極１００７の周辺に形成され、隣り合う画素において発光層１００９を分離する隔壁として機能する。

発光層１００９は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。

発光素子１０１１は、発光層１００９と、発光層１００９を介して重なる第１の電極１００７及び第２の電極１０１０とによって構成される。第１の電極１００７及び第２の電極１０１０の一方が陽極に相当し、他方が陰極に相当する。発光素子１０１１は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が流れて発光する。

容量素子１０１２は、第３の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる第１の電極１００７及び第２の電極１０１０によって構成される。容量素子１０１２が、本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素子１０１に相当する。

本実施例は、発明を実施する最良の形態や、実施例１乃至実施例３と自由に組み合わせて実施することができる。

実施例４とは別の構成の画素の具体例を示す。図１１は、本発明の画素の構成を示す断面図である。なお、図１０と同じ部分は同じ符号を用いて示し、説明は省略する。

図１１の構成では、第１の電極１００７と重なる部分の第３の絶縁膜１００８の一部の膜厚を薄くしている。容量素子１１１２は、第３の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる第１の電極１００７及び第２の電極１０１０によって構成される。容量素子１１１２が、本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素子１０１に相当する。容量素子１１１２は、実施例４の容量素子１０１２と比較して、同じ容量を得るために必要な電極面積を小さくすることができる。こうして、画素の開口率を向上させることができる。

実施例４、実施例５とは別の構成の画素の具体例を示す。図１２は、本発明の画素の構成を示す断面図である。なお、図１０と同じ部分は同じ符号を用いて示し、説明は省略する。

図１２（ａ）の構成では、容量素子１２１２は、第３の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる電極１００６及び第２の電極１０１０によって構成される。容量素子１２１２が、本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素子１０１に相当する。

実施例４に記載したとおり、電極１００６として積層を用いることができる。図１２（ｂ）及び図１２（ｃ）は、積層構造の電極１００６の一例を示した図である。電極１００６は、第１の層１２０６ａ、第２の層１２０６ｂ、第３の層１２０６ｃよりなる。例えば、第１の層１２０６ａとしてＴｉを用い、第２の層１２０６ｂとしてＡｌを用い、第３の層１２０６ｃとしてＴｉを用いることができる。

図１２（ｂ）及び図１２（ｃ）では、第１の層１２０６ａと重なる第２の層１２０６ｂの一部及び第３の層１２０６ｃの一部が除去され、第１の層１２０６ａのみ残った部分（以下、第１の層１２０６ａの延長部分と言う。）が存在する。容量素子１２１３は、第３の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる第１の層１２０６ａの延長部分及び第２の電極１０１０によって構成される。容量素子１２１３が、本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素子１０１に相当する。

図１２（ｂ）や図１２（ｃ）に示す構成では、第２の層１２０６ｂの無い第１の層１２０６ａの延長部分において、容量素子１２１３を形成するので、第２の層１２０６ｂの平坦性が悪い場合であっても、電極間のショート等の不良を少なくすることができる。よって、第２の層１２０６ｂとして、電気抵抗は比較的低いが平坦性が悪い材料を用い、第１の層１２０６ａ及び第３の層１２０６ｃとして、電気抵抗は比較的高いが平坦性の良い材料を用いた場合、図１２（ｂ）や図１２（ｃ）に示す構成が特に有効である。例えば、第２の層１２０６ｂとしてＡｌを用い、第１の層１２０６ａ及び第３の層１２０６ｃとしてＴｉを用いた場合に有効である。

図１２（ｃ）では、第１の層１２０６ａの延長部分において、第１の層１２０６ａと第１の電極１００７の接続を取っている。電極１００６において第１の電極１００７と重なる部分の膜厚が薄いので、第１の電極１００７の段切れを防止し、第１の電極１００７と電極１００６との接続を確実に取ることができる。

本実施例は、発明を実施する最良の形態や、実施例１乃至実施例５と自由に組み合わせて実施することができる。

実施例４乃至実施例６とは別の構成の画素の具体例を示す。図１３は、本発明の画素の構成を示す断面図である。なお、図１０、図１２と同じ部分は同じ符号を用いて示し、説明は省略する。

図１３（ａ）の構成では、電極１００６（又は第１の層１２０６ａの延長部分）と重なる部分の第３の絶縁膜１００８の一部の膜厚を薄くしている。容量素子１３１２は、第３の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる電極１００６及び第２の電極１０１０によって構成される。容量素子１３１２が、本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素子１０１に相当する。容量素子１３１２は、実施例６の容量素子１２１２と比較して、同じ容量を得るために必要な電極面積を小さくすることができる。こうして、画素の開口率を向上させることができる。

図１３（ｂ）及び図１３（ｃ）において、容量素子１３１３は、第３の絶縁膜１００８と、第３の絶縁膜１００８を介して重なる第１の層１２０６ａの延長部分及び第２の電極１０１０によって構成される。容量素子１３１３が、本発明の第３の手段の容量素子、即ち、発明を実施する最良の形態や実施例１乃至実施例３における容量素子１０１に相当する。

図１３（ｃ）では、第１の層１２０６ａの延長部分において、第１の層１２０６ａと第１の電極１００７の接続を取っている。

図１３（ｂ）及び図１３（ｃ）の効果は、実施例６の図１２（ｂ）及び図１２（ｃ）の効果と同様である。更に、１３（ｂ）及び図１３（ｃ）の容量素子１３１３は、図１２（ｂ）及び図１２（ｃ）の容量素子１２１３と比較して、同じ容量を得るために必要な電極面積を小さくすることができる。こうして、画素の開口率を向上させることができる。

実施例５及び実施例７で示した、一部の膜厚が薄くなった第３の絶縁膜１００８の作製方法について説明する。説明には、図１４を用いる。図１４において図１１と同じ部分は同じ符号を用いて示し、説明は省略する。

図１４（ａ）において、第１の電極１００７を形成した後、絶縁膜１４０８を形成する。絶縁膜１４０８として感光性の材料を用いる。フォトマスク１４００を用いて、絶縁膜１４０８を露光する。フォトマスク１４００には、第１の光透過部１４０１、第２の光透過部１４０２、遮光部１４０３が設けられている。第１の光透過部１４０１は開口であっても良い。フォトマスク１４００を介して透過する光の強度は、第１の光透過部１４０１よりも第２の光透過部１４０２のほうが小さい。遮光部１４０３はほとんど光を透過しない。フォトマスク１４００として、このようなハーフトーンマスクを用いる。

図１４（ｂ）において、絶縁膜１４０８を現像する。遮光部１４０３と重なる部分の絶縁膜１４０８はほとんどエッチングされない。第１の光透過部１４０１を介して露光された部分の絶縁膜１４０８は大きくエッチングされる。こうして、第１の電極１００７の表面が露出した開口部１４１１が形成される。第２の光透過部１４０２を介して露光された部分の絶縁膜１４０８は多少エッチングされる。こうして、絶縁膜１４０８において膜厚の薄い部分１４１２が形成される。こうして、一部の膜厚が薄くなった絶縁膜１４０８が得られる。図１４（ｂ）の絶縁膜１４０８が、実施例５及び実施例７で示した第３の絶縁膜１００８に相当する。

図１４（ｃ）において、発光層１００９、第２の電極１０１０を順に形成する。

本実施例は、発明を実施する最良の形態や、実施例１乃至実施例７と自由に組み合わせて実施することができる。

実施例５及び実施例７で示した、一部の膜厚が薄くなった第３の絶縁膜１００８の作製方法について、実施例８で示した方法とは別の方法について説明する。説明には、図１５を用いる。図１５において図１１と同じ部分は同じ符号を用いて示し、説明は省略する。

図１５（ａ）において、第１の電極１００７を形成した後、絶縁膜１５０８ａを形成する。絶縁膜１５０８ａ上に絶縁膜１５０８ｂを形成する。絶縁膜１５０８ａや絶縁膜１５０８ｂとしては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。また、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

絶縁膜１５０８ｂをエッチングして、第１の開口部１５１１ａ及び第２の開口部１５１２を形成する。

図１５（ｂ）において、第１の開口部１５１１ａ内において絶縁膜１５０８ａをエッチングして、第３の開口部１５１１ｂを形成する。こうして、第１の電極１００７の表面が露呈した第３の開口部１５１１ｂと、絶縁膜１５０８ａの表面が露呈した第２の開口部１５１２が得られる。絶縁膜１５０８ａ及び絶縁膜１５０８ｂが、実施例５及び実施例７で示した第３の絶縁膜１００８に相当する。こうして、一部の膜厚が薄くなった第３の絶縁膜１００８が得られる。

図１５（ｃ）において、発光層１００９、第２の電極１０１０を順に形成する。

容量素子１１１２は、絶縁膜１５０８ａを誘電体として容量を形成するので、絶縁膜１５０８ａとしては、高誘電率の材料が好ましい。例えば、窒化珪素膜などを用いることができる。

本発明の表示装置及びその駆動方法は、表示装置を表示部に組み込んだ様々な電子機器に適用することができる。

電子機器としては、カメラ（ビデオカメラ、デジタルカメラ等）、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ナビゲーションシステム、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。電子機器の例を図９に示す。

図９（ａ）は、ノート型パーソナルコンピュータであり、本体９１１、筐体９１２、表示部９１３、キーボード９１４、外部接続ポート９１５、ポインティングパッド９１６等を含む。本発明の表示装置及びその駆動方法は、表示部９１３に適用される。本発明を用いることによって、表示部９１３の表示のコントラストを上げて明瞭な表示が可能、且つ消費電力を少なくすることができる。ノート型パーソナルコンピュータは消費電力低減が重要となるので、本発明を用いることは非常に有効である。

図９（ｂ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体９２１、筐体９２２、第１の表示部９２３、第２の表示部９２４、記録媒体（ＤＶＤ等）読み込み部９２５、操作キー９２６、スピーカー部９２７等を含む。第１の表示部９２３は主として画像情報を表示し、第２の表示部９２４は主として文字情報を表示する。本発明の表示装置及びその駆動方法は、第１の表示部９２３、第２の表示部９２４に適用される。本発明を用いることによって、第１の表示部９２３、第２の表示部９２４の表示のコントラストを上げて明瞭な表示が可能、且つ消費電力を少なくすることができる。

図９（ｃ）は携帯電話機であり、本体９３１、音声出力部９３２、音声入力部９３３、表示部９３４、操作スイッチ９３５、アンテナ９３６等を含む。本発明の表示装置及びその駆動方法は、表示部９３４に適用される。本発明を用いることによって、表示部９３４の表示のコントラストを上げて明瞭な表示が可能、且つ消費電力を少なくすることができる。携帯電話は消費電力低減が重要となるので、本発明を用いることは非常に有効である。

図９（ｄ）はカメラであり、本体９４１、表示部９４２、筐体９４３、外部接続ポート９４４、リモコン受信部９４５、受像部９４６、バッテリー９４７、音声入力部９４８、操作キー９４９等を含む。本発明の表示装置及びその駆動方法は、表示部９４２に適用される。本発明を用いることによって、表示部９４２の表示のコントラストを上げて明瞭な表示が可能、且つ消費電力を少なくすることができる。

本実施は、発明を実施するための最良の形態、実施例１乃至実施例９と自由に組み合わせて実施することができる。

本発明の第１の実施の形態を示す図。本発明の第２の実施の形態を示す図。本発明の第３の実施の形態を示す図。本発明の第４の実施の形態を示す図。本発明の実施例１を示す図。本発明の実施例２を示す図。本発明の実施例３を示す図。従来の構成を示す（ａ）及び（ｂ）と、発光素子の構成を示す（ｃ）乃至（ｅ）。本発明の実施例１０を示す図。実施例４を示す図。実施例５を示す図。実施例６を示す図。実施例７を示す図。実施例８を示す図。実施例９を示す図。

符号の説明

１０１容量素子
１０２薄膜トランジスタ
１０３第１の電源線
１０４第２の電源線
１０５発光素子
１０５ａ第１の電極
１０５ｂ第２の電極
１０６電位を設定する手段
１０７薄膜トランジスタ
１０８容量素子
２０４第３の電源線
５００画素
５０１薄膜トランジスタ
５０２信号線
５０３走査線
６０１薄膜トランジスタ
７０１薄膜トランジスタ
７０２薄膜トランジスタ
７０３薄膜トランジスタ
７０４信号線
７０５走査線
８００容量
８０１ａ経路
８０１ｂ経路
８０２ダイオード
９１１本体
９１２筐体
９１３表示部
９１４キーボード
９１５外部接続ポート
９１６ポインティングパッド
９２１本体
９２２筐体
９２３第１の表示部
９２４第２の表示部
９２５記録媒体（ＤＶＤ等）読み込み部
９２６操作キー
９２７スピーカー部
９３１本体
９３２音声出力部
９３３音声入力部
９３４表示部
９３５操作スイッチ
９３６アンテナ
９４１本体
９４２表示部
９４３筐体
９４４外部接続ポート
９４５リモコン受信部
９４６受像部
９４７バッテリー
９４８音声入力部
９４９操作キー
１０００基板
１００１下地膜
１００２半導体層
１００３第１の絶縁膜
１００４ゲート電極
１００５第２の絶縁膜
１００６電極
１００７第１の電極
１００８第３の絶縁膜
１００９発光層
１０１０第２の電極
１０１１発光素子
１０１２容量素子
１１００薄膜トランジスタ
１１１２容量素子
１２１２容量素子
１２１３容量素子
１２０６ａ第１の層
１２０６ｂ第２の層
１２０６ｃ第３の層
１３１２容量素子
１３１３容量素子
１４００フォトマスク
１４０１第１の光透過部
１４０２第２の光透過部
１４０３遮光部
１４０８絶縁膜
１４１１開口部
１４１２膜厚の薄い部分
１５０８ａ絶縁膜
１５０８ｂ絶縁膜
１５１１ａ第１の開口部
１５１１ｂ第３の開口部
１５１２第２の開口部

Claims

第１の薄膜トランジスタと第１の容量素子と発光素子とを有する画素と、第１の電源線と、第２の電源線とを有し、
前記第１の薄膜トランジスタのソース及びドレインの一方は、前記第１の電源線と接続され、他方は、前記発光素子の第１の電極及び前記第１の容量素子の一方の電極と接続され、
前記第１の容量素子の他方の電極は、前記第２の電源線に接続され、
前記発光素子の第２の電極は、前記第２の電源線に接続され、
前記第２の電源線の電位を変化させる手段を有することを特徴とする表示装置。
第１の薄膜トランジスタと第２の薄膜トランジスタと第１の容量素子と発光素子とを有する画素と、第１の電源線と、第２の電源線とを有し、
前記第１の薄膜トランジスタのソース及びドレインの一方は、前記第１の電源線と接続され、他方は、前記発光素子の第１の電極及び前記第１の容量素子の一方の電極と接続され、
前記第１の容量素子の他方の電極は、前記第２の電源線に接続され、
前記発光素子の第２の電極は、前記第２の電源線に接続され、
前記第２の薄膜トランジスタのソース及びドレインの一方は、前記第１の電極に接続され、他方は、前記第２の電極に接続されることを特徴とする表示装置。
請求項１または請求項２において、
前記第１の薄膜トランジスタは活性層が多結晶半導体でなることを特徴とする表示装置。
請求項１乃至請求項３のいずれか一項において、
第２の容量素子を有し、
前記第２の容量素子の一方の電極は、前記第１の薄膜トランジスタのゲートと接続され、他方の電極は、前記第１の薄膜トランジスタのソースと接続されていることを特徴とする表示装置。
請求項１乃至請求項４のいずれか一項において、
前記表示装置を用いたことを特徴とする電子機器。
第１の薄膜トランジスタと発光素子とを有する画素と、第１の電源線と、第２の電源線とを有し、
前記発光素子は、第１の電極と第２の電極とを有し、
前記第１の薄膜トランジスタのソース及びドレインの一方は、前記第１の電源線と接続され、他方は、前記発光素子の第１の電極と接続され、
前記発光素子の第２の電極は、前記第２の電源線に接続され、
前記第１の薄膜トランジスタのオンを選択したときには、前記第１の電極の電位が前記第２の電極の電位より高く、且つ前記第１の電極と前記第２の電極間に印加される電圧が前記発光素子のしきい値電圧より大きくなるように、前記第１の電源線の電位及び前記第２の電源線の電位を設定して前記発光素子を発光させ、
前記第１の薄膜トランジスタのオフを選択したときには、前記第１の電極の電位が前記第２の電極の電位以上であり、且つ前記第１の電極と前記第２の電極間に印加される電圧が前記しきい値電圧より小さくなるように、前記第２の電源線の電位を設定して前記発光素子を発光させないことを特徴とする表示装置の駆動方法。
第１の薄膜トランジスタと発光素子とを有する画素と、第１の電源線と、第２の電源線とを有し、
前記発光素子は、第１の電極と第２の電極とを有し、
前記第１の薄膜トランジスタのソース及びドレインの一方は、前記第１の電源線と接続され、他方は、前記発光素子の第１の電極と接続され、
前記発光素子の第２の電極は、前記第２の電源線に接続され、
前記第１の薄膜トランジスタのオンを選択したときには、前記第１の電極の電位が前記第２の電極の電位より低く、且つ前記第１の電極と前記第２の電極間に印加される電圧が前記発光素子のしきい値電圧より大きくなるように、前記第１の電源線の電位及び前記第２の電源線の電位を設定して前記発光素子を発光させ、
前記第１の薄膜トランジスタのオフを選択したときには、前記第１の電極の電位が前記第２の電極の電位以下であり、且つ前記第１の電極と前記第２の電極間に印加される電圧が前記しきい値電圧より小さくなるように、前記第２の電源線の電位を設定して前記発光素子を発光させないことを特徴とする表示装置の駆動方法。
第１の薄膜トランジスタと発光素子とを有する画素と、第１の電源線と、第２の電源線と、第３の電源線とを有し、
前記発光素子は、第１の電極と第２の電極とを有し、
前記第１の薄膜トランジスタのソース及びドレインの一方は、前記第１の電源線と接続され、他方は、前記発光素子の第１の電極と接続され、
前記発光素子の第２の電極は、前記第２の電源線に接続され、
前記第１の薄膜トランジスタとは別の第２の薄膜トランジスタを有し、
前記第２の薄膜トランジスタのソース及びドレインの一方は、前記第１の電極に接続され、他方は、前記第３の電源線に接続され、
前記第１の薄膜トランジスタのオフを選択したとき、前記第２の薄膜トランジスタのオンを選択し、且つ前記第３の電源線の電位を前記第２の電源線の電位以上であり、且つ前記第２の電源線の電位に前記発光素子のしきい値電圧をたした電位よりも低くすることを特徴とする表示装置の駆動方法。
第１の薄膜トランジスタと発光素子とを有する画素と、第１の電源線と、第２の電源線と、第３の電源線とを有し、
前記発光素子は、第１の電極と第２の電極とを有し、
前記第１の薄膜トランジスタのソース及びドレインの一方は、前記第１の電源線と接続され、他方は、前記発光素子の第１の電極と接続され、
前記発光素子の第２の電極は、前記第２の電源線に接続され、
第２の薄膜トランジスタを有し、
前記第２の薄膜トランジスタのソース及びドレインの一方は、前記第１の電極に接続され、他方は、前記第３の電源線に接続され、
前記第１の薄膜トランジスタのオフを選択したとき、前記第２の薄膜トランジスタのオンを選択し、且つ前記第３の電源線の電位を前記第２の電源線の電位以下であり、且つ前記第２の電源線の電位から前記発光素子のしきい値電圧を引いた電位よりも高くすることを特徴とする表示装置の駆動方法。
第１の薄膜トランジスタと発光素子とを有する画素と、第１の電源線と、第２の電源線とを有し、
前記発光素子は、第１の電極と第２の電極とを有し、
前記第１の薄膜トランジスタのソース及びドレインの一方は、前記第１の電源線と接続され、他方は、前記発光素子の第１の電極と接続され、
前記発光素子の第２の電極は、前記第２の電源線に接続され、
第２の薄膜トランジスタを有し、
前記第２の薄膜トランジスタのソース及びドレインの一方は、前記第１の電極に接続され、他方は、前記第２の電極に接続され、
前記第１の薄膜トランジスタのオフを選択したとき、前記第２の薄膜トランジスタのオンを選択することを特徴とする表示装置の駆動方法。
請求項６乃至請求項１０のいずれか一項において、
前記第１の薄膜トランジスタは活性層が多結晶半導体でなることを特徴とする表示装置の駆動方法。
請求項６乃至請求項１１のいずれか一項において、
１フレーム期間内に前記発光素子が発光した時間を制御することで階調を表現することを特徴とする表示装置の駆動方法。
請求項６乃至請求項１２のいずれか一項において、
容量素子を有し、
前記容量素子の一方の電極は、前記第１の薄膜トランジスタのゲートと接続され、他方の電極は、前記第１の薄膜トランジスタのソースと接続されていることを特徴とする表示装置の駆動方法。
請求項１３において、
前記容量素子に保持された電荷を放電することによって、前記第１の薄膜トランジスタのオフを選択することを特徴とする表示装置の駆動方法。