JP2012068662A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2012068662A JP2012068662A JP2011241880A JP2011241880A JP2012068662A JP 2012068662 A JP2012068662 A JP 2012068662A JP 2011241880 A JP2011241880 A JP 2011241880A JP 2011241880 A JP2011241880 A JP 2011241880A JP 2012068662 A JP2012068662 A JP 2012068662A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- emitting element
- light emitting
- drive transistor
- output current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 150
- 238000005070 sampling Methods 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 9
- 239000000284 extract Substances 0.000 claims description 8
- 230000007812 deficiency Effects 0.000 claims description 6
- 230000001419 dependent effect Effects 0.000 claims description 5
- 230000037230 mobility Effects 0.000 description 104
- 239000008186 active pharmaceutical agent Substances 0.000 description 24
- 238000010586 diagram Methods 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 12
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 101150010989 VCATH gene Proteins 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- Y02B20/42—
Abstract
【解決手段】画素回路2は、ドライブトランジスタTrdの出力電流のキャリア移動度に対する依存性を打ち消すために、画素容量Csにサンプリングされる入力電圧Vgsを補正する補正手段としてトランジスタTr2とTr3を備えている。この補正手段は走査線AZ1,AZ2から供給される制御信号に応じて動作し、ドライブトランジスタTrdから出力電流を取り出し、これを発光素子ELの有する容量Coled及び画素容量Csに流し込む様にして入力電圧Vgsを補正する。発光素子容量Coledに足される追加容量Csubを備えており、ドライブトランジスタTrdの出力電流の一部を追加容量Csubにも流し、以って補正手段の動作に時間的な余裕を与える。
【選択図】図2
Description
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
カラー表示装置の場合、各画素回路は赤色発光素子、緑色発光素子または青色発光素子のいずれかを備えている。一般に、発光素子は色毎に発光面積や発光材料が異なっており、これに応じて容量成分が色毎に異なっている。この場合、追加容量を各発光素子毎に変えることで、移動度補正期間を各色画素で同一に設定することが可能である。全ての画素で移動度補正動作に要する時間を共通に出来るので、画素アレイの動作制御が容易になる。
赤色(R)画素、緑色(G)画素及び青色(B)画素間でホワイトバランスをとる場合や、RGB画素間で発光素子の特性が大きく異なる場合、RGB画素間で必要とされる追加容量の大きさに顕著な差が生じる場合がある。このときには、RBG画素間で追加容量の割付に工夫をすることも可能である。具体的には、ある色の画素回路に形成された追加容量の容量値に不足がある場合、隣接する別の色の画素回路に形成された追加容量を利用してその不足を補うことが出来る。これにより、RGB画素回路を含んだ表示装置の移動度補正期間を各色画素で共通に設定することが出来る。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
Claims (16)
- 制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、
少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、
該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量にサンプリングされる該入力電圧を補正する補正手段を備えており、
前記補正手段は走査線から供給される制御信号に応じて動作し、該ドライブトランジスタから出力電流を取り出し、これを該発光素子の有する容量及び該画素容量に流し込む様にして該入力電圧を補正し、
該発光素子の容量に足される追加容量を備えており、該ドライブトランジスタから取り出された出力電流の一部を該追加容量にも流し、以って該補正手段の動作に時間的な余裕を与えることを特徴とする画素回路。 - 前記サンプリングトランジスタ、ドライブトランジスタ及び補正手段は、絶縁基板上に形成された薄膜トランジスタからなり、前記画素容量と追加容量は、該絶縁基板上に形成された薄膜容量素子からなることを特徴とする請求項1記載の画素回路。
- 前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、
前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめ該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする請求項1記載の画素回路。 - 前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、
前記追加容量は、一方の端子が該発光素子のアノードに接続し、他方の端子が、所定の固定電位に接続されていることを特徴とする請求項1記載の画素回路。 - 前記追加容量の他方の端子が接続する所定の固定電位は、該発光素子のカソード側になる接地電位、画素回路の正側電源電位又は負側電源電位から選択されることを特徴とする請求項4記載の画素回路。
- 各画素回路は、赤色発光素子、緑色発光素子又は青色発光素子のいずれかを備えており、
各画素回路に形成された前記追加容量は、各色発光素子ごとに異なる容量値を有し、以って各画素回路に形成された各補正手段の動作に要する時間を均一化することを特徴とする請求項1記載の画素回路。 - 各画素回路に形成された追加容量の容量値に不足がある場合、隣接する画素回路に形成された追加容量を利用して該不足を補うようにしたことを特徴とする請求項6記載の画素回路。
- 前記補正手段は、該映像信号が該画素容量にサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正することを特徴とする請求項1記載の画素回路。
- 画素アレイ部とスキャナ部と信号部とを含み、
前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、
各画素は、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、
各画素は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量にサンプリングされる該入力電圧を補正する補正手段を備えており、
前記補正手段は走査線から供給される制御信号に応じて動作し、該ドライブトランジスタから出力電流を取り出し、これを該発光素子の有する容量及び該画素容量に流し込む様にして該入力電圧を補正し、
該発光素子の容量に足される追加容量を備えており、該ドライブトランジスタから取り出された出力電流の一部を該追加容量にも流し、以って該補正手段の動作に時間的な余裕を与えることを特徴とする表示装置。 - 前記サンプリングトランジスタ、ドライブトランジスタ及び補正手段は、絶縁基板上に形成された薄膜トランジスタからなり、前記画素容量と追加容量は、該絶縁基板上に形成された薄膜容量素子からなることを特徴とする請求項9記載の表示装置。
- 前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、
前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめ該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする請求項9記載の表示装置。 - 前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、
前記追加容量は、一方の端子が該発光素子のアノードに接続し、他方の端子が、所定の固定電位に接続されていることを特徴とする請求項9記載の表示装置。 - 前記追加容量の他方の端子が接続する所定の固定電位は、該発光素子のカソード側になる接地電位、該画素アレイ部の正側電源電位又は負側電源電位から選択されることを特徴とする請求項12記載の表示装置。
- 各画素は、赤色発光素子、緑色発光素子又は青色発光素子のいずれかを備えており、
各画素に形成された前記追加容量は、各色発光素子ごとに異なる容量値を有し、以って各画素に形成された各補正手段の動作に要する時間を均一化することを特徴とする請求項9記載の表示装置。 - 各画素に形成された追加容量の容量値に不足がある場合、隣接する画素に形成された追加容量を利用して該不足を補うようにしたことを特徴とする請求項14記載の表示装置。
- 前記補正手段は、該映像信号が該画素容量にサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正することを特徴とする請求項9記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011241880A JP5477359B2 (ja) | 2011-11-04 | 2011-11-04 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011241880A JP5477359B2 (ja) | 2011-11-04 | 2011-11-04 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005294308A Division JP4923505B2 (ja) | 2005-10-07 | 2005-10-07 | 画素回路及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012068662A true JP2012068662A (ja) | 2012-04-05 |
JP5477359B2 JP5477359B2 (ja) | 2014-04-23 |
Family
ID=46165941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011241880A Expired - Fee Related JP5477359B2 (ja) | 2011-11-04 | 2011-11-04 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5477359B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018168174A1 (ja) * | 2017-03-16 | 2018-09-20 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の駆動方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002072923A (ja) * | 2000-08-31 | 2002-03-12 | Sharp Corp | 電気光学素子 |
JP2002297053A (ja) * | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置及びその検査方法 |
JP2006113564A (ja) * | 2004-09-16 | 2006-04-27 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
JP2006231911A (ja) * | 2005-01-27 | 2006-09-07 | Seiko Epson Corp | 画素回路、発光装置および電子機器 |
-
2011
- 2011-11-04 JP JP2011241880A patent/JP5477359B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002072923A (ja) * | 2000-08-31 | 2002-03-12 | Sharp Corp | 電気光学素子 |
JP2002297053A (ja) * | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置及びその検査方法 |
JP2006113564A (ja) * | 2004-09-16 | 2006-04-27 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
JP2006231911A (ja) * | 2005-01-27 | 2006-09-07 | Seiko Epson Corp | 画素回路、発光装置および電子機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018168174A1 (ja) * | 2017-03-16 | 2018-09-20 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の駆動方法 |
US10891896B2 (en) | 2017-03-16 | 2021-01-12 | Japan Display Inc. | Display device and driving method for display device |
Also Published As
Publication number | Publication date |
---|---|
JP5477359B2 (ja) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923505B2 (ja) | 画素回路及び表示装置 | |
US11170721B2 (en) | Pixel circuit and display apparatus | |
JP4923410B2 (ja) | 画素回路及び表示装置 | |
JP4923527B2 (ja) | 表示装置及びその駆動方法 | |
JP4983018B2 (ja) | 表示装置及びその駆動方法 | |
JP4929891B2 (ja) | 表示装置 | |
JP2007148129A (ja) | 表示装置及びその駆動方法 | |
JP2008046427A (ja) | 画像表示装置 | |
JP2007148128A (ja) | 画素回路 | |
JP2008058853A (ja) | 表示装置及びその製造方法 | |
US8797312B2 (en) | Display apparatus and driving controlling method with temporary lowering of power supply potential during mobility correction | |
JP2006251631A (ja) | 画素回路及び表示装置 | |
JP2009163275A (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP4918983B2 (ja) | 画素回路及び表示装置 | |
JP2008026468A (ja) | 画像表示装置 | |
JP4967336B2 (ja) | 画素回路及び表示装置 | |
JP5477359B2 (ja) | 表示装置 | |
JP2012088724A (ja) | 画素回路および表示装置 | |
JP2008065199A (ja) | 表示装置及びその製造方法 | |
JP2007286452A (ja) | 画像表示装置 | |
JP2010008520A (ja) | 表示装置 | |
JP2012088725A (ja) | 表示装置及び表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5477359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |