JP5477359B2 - 表示装置 - Google Patents

Description

本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状（行列状）に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。

特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２ 特開平 １０−２１４０４２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。

ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）²・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。

閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路は、ある程度画面のユニフォーミティを改善することが可能である。しかしながら、ポリシリコン薄膜トランジスタの特性は、閾電圧ばかりでなく移動度μも素子毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、移動度μがばらつくと、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓにばらつきが出てしまう。この結果発光輝度が画素毎に変化する為画面のユニフォーミティを損なうという課題がある。

上述した従来の技術の課題に鑑み、本発明は移動度の影響をキャンセルし、以ってドライブトランジスタが供給するドレイン電流（出力電流）のばらつきを補償可能な画素回路及び表示装置を提供することを目的とする。特に、移動度の影響をキャンセルするために必要な補正動作のマージンを確保し、以って画素回路及び表示装置の動作を安定化することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量にサンプリングされる該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて動作し、該ドライブトランジスタから出力電流を取り出し、これを該発光素子の有する容量及び該画素容量に流し込む様にして該入力電圧を補正し、該発光素子の容量に足される追加容量を備えており、該ドライブトランジスタから取り出された出力電流の一部を該追加容量にも流し、以って該補正手段の動作に時間的な余裕を与えることを特徴とする。

好ましくは、前記サンプリングトランジスタ、ドライブトランジスタ及び補正手段は、絶縁基板上に形成された薄膜トランジスタからなり、前記画素容量と追加容量は、該絶縁基板上に形成された薄膜容量素子からなる。又前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめ該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしている。又前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、前記追加容量は、一方の端子が該発光素子のアノードに接続し、他方の端子が、所定の固定電位に接続されている。前記追加容量の他方の端子が接続する所定の固定電位は、該発光素子のカソード側になる接地電位、画素回路の正側電源電位又は負側電源電位から選択できる。又各画素回路は、赤色発光素子、緑色発光素子又は青色発光素子のいずれかを備えており、各画素回路に形成された前記追加容量は、各色発光素子ごとに異なる容量値を有し、以って各画素回路に形成された各補正手段の動作に要する時間を均一化する。又各画素回路に形成された追加容量の容量値に不足がある場合、隣接する画素回路に形成された追加容量を利用して該不足を補うようにしている。一態様では前記補正手段は、該映像信号が該画素容量にサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する。

また本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、各画素は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量にサンプリングされる該入力電圧を補正する補正手段を備えており、前記補正手段は走査線から供給される制御信号に応じて動作し、該ドライブトランジスタから出力電流を取り出し、これを該発光素子の有する容量及び該画素容量に流し込む様にして該入力電圧を補正し、該発光素子の容量に足される追加容量を備えており、該ドライブトランジスタから取り出された出力電流の一部を該追加容量にも流し、以って該補正手段の動作に時間的な余裕を与えることを特徴とする。

好ましくは、前記サンプリングトランジスタ、ドライブトランジスタ及び補正手段は、絶縁基板上に形成された薄膜トランジスタからなり、前記画素容量と追加容量は、該絶縁基板上に形成された薄膜容量素子からなる。又前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめ該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしている。また前記発光素子はアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側が該ドライブトランジスタのソースに接続する一方カソード側が接地されており、前記追加容量は、一方の端子が該発光素子のアノードに接続し、他方の端子が、所定の固定電位に接続されている。前記追加容量の他方の端子が接続する所定の固定電位は、該発光素子のカソード側になる接地電位、該画素アレイ部の正側電源電位又は負側電源電位から選択できる。又各画素は、赤色発光素子、緑色発光素子又は青色発光素子のいずれかを備えており、各画素に形成された前記追加容量は、各色発光素子ごとに異なる容量値を有し、以って各画素に形成された各補正手段の動作に要する時間を均一化する。又各画素に形成された追加容量の容量値に不足がある場合、隣接する画素に形成された追加容量を利用して該不足を補うようにしている。一態様では前記補正手段は、該映像信号が該画素容量にサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する。

本発明によれば、画素回路並びにこれを集積形成した表示装置は、例えば電圧駆動方式で閾電圧及び移動度のばらつきを補正可能な補正手段を備えている。補正手段を含んだ画素回路は複数の薄膜トランジスタ（ＴＦＴ）などで構成されており、ガラスなどの絶縁基板上に集積形成されている。本発明ではこの絶縁基板に薄膜容量素子で追加の容量を形成している。この追加容量は発光素子の容量成分と並列に接続している。かかる構成により、移動度補正に利用するトータルの容量を大きくとることが出来る。この結果移動度のばらつき補正に要する動作時間を長く設定することが可能である。即ち移動度補正期間の設定マージンを上げることが可能となり、これにより各画素回路の補正動作の安定化を達成できる。
カラー表示装置の場合、各画素回路は赤色発光素子、緑色発光素子または青色発光素子のいずれかを備えている。一般に、発光素子は色毎に発光面積や発光材料が異なっており、これに応じて容量成分が色毎に異なっている。この場合、追加容量を各発光素子毎に変えることで、移動度補正期間を各色画素で同一に設定することが可能である。全ての画素で移動度補正動作に要する時間を共通に出来るので、画素アレイの動作制御が容易になる。
赤色（Ｒ）画素、緑色（Ｇ）画素及び青色（Ｂ）画素間でホワイトバランスをとる場合や、ＲＧＢ画素間で発光素子の特性が大きく異なる場合、ＲＧＢ画素間で必要とされる追加容量の大きさに顕著な差が生じる場合がある。このときには、ＲＢＧ画素間で追加容量の割付に工夫をすることも可能である。具体的には、ある色の画素回路に形成された追加容量の容量値に不足がある場合、隣接する別の色の画素回路に形成された追加容量を利用してその不足を補うことが出来る。これにより、ＲＧＢ画素回路を含んだ表示装置の移動度補正期間を各色画素で共通に設定することが出来る。

本発明にかかる表示装置の基本構成を示すブロック図である。 本発明にかかる表示装置の第１実施形態を示す回路図である。 第１実施形態に含まれる画素の模式的な平面図である。 図２に示した表示装置に含まれる画素回路を取り出した模式図である。 図４に示した画素回路の動作説明に供するタイミングチャートである。 図４に示した画素回路の動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 図４に示した画素回路に含まれるドライブトランジスタの動作特性を示すグラフである。 図２に示した第１実施形態の変形例を示す回路図である。 本発明にかかる表示装置の第２実施形態を示すブロック図である。 図１１に示した表示装置に含まれる画素回路の動作説明に供するタイミングチャートである。 同じく動作説明に供する画素回路図である。 本発明にかかる表示装置の第３実施形態を示す模式的な平面図である。 本発明にかかる表示装置の第４実施形態を示す模式的な平面図である。 図１５に示した第４実施形態の回路構成を示すブロック図である。 図１６に示した実施例の変形例を示す回路図である。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる表示装置の基本構成を示す模式的なブロック図である。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、補正用スキャナ７などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とする為、ＲＧＢの三原色画素を用意しているが、本発明はこれに限られるものではない。各画素Ｒ，Ｇ，Ｂは夫々画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳ及びＡＺも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺは補正用スキャナ７によって走査される。ライトスキャナ４、ドライブスキャナ５及び補正用スキャナ７はスキャナ部を構成しており、１水平期間毎画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択された時信号線ＳＬから映像信号をサンプリングする。更に走査線ＤＳによって選択された時、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて画素回路２は走査線ＡＺによって走査された時、あらかじめ決められた補正動作を行なう。

上述した画素アレイ１は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２はアモルファスシリコン薄膜トランジスタ（ＴＦＴ）又は低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部はパネルとは別のＴＡＢなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。

図２は、本発明にかかる表示装置の第１実施形態を示す回路図である。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。図では理解を容易にする為、１個の画素回路２のみを拡大表示してある。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと平行に別の走査線ＤＳ，ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第一補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２はスキャナ部を構成しており、１水平期間ごと画素の行を順次走査する。各画素回路２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングする。さらに走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子ＥＬを駆動する。加えて画素回路２は走査線ＡＺ１，ＡＺ２によって走査された時、予め決められた補正動作を行う。

画素回路２は、５個の薄膜トランジスタＴｒ１〜Ｔｒ４及びＴｒｄと２個の容量素子Ｃｓ，Ｃｓｕｂと１個の発光素子ＥＬとで構成されている。一方の容量素子Ｃｓは画素容量である。他方の容量素子Ｃｓｕｂは本発明に従って特に設けられた追加容量である。なお、図２では理解を容易にするため発光素子ＥＬの容量成分を容量素子Ｃｏｌｅｄとして表してある。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。前述したように容量素子Ｃｓは本画素回路２の画素容量を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが画素容量Ｃｓの一端に接続され、そのソースＳが同じく画素容量Ｃｓの他端に接続されている。またドライブトランジスタＴｒｄのゲートＧはスイッチングトランジスタＴｒ２を介して基準電位Ｖｓｓ１に接続されている。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源電位Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また、ドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。追加容量Ｃｓｕｂは一方の端子が発光素子ＥＬのアノードに接続する一方、他方の端子が接地されている。したがって本実施形態では、追加容量Ｃｓｕｂが発光素子の容量成分Ｃｏｌｅｄと並列に接続されている。

かかる構成において、サンプリングトランジスタＴｒ１は、走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流（ドレイン電流）ＩｄｓはドライブトランジスタＴｒｄのチャネル領域のキャリア移動度μに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。

本発明の特徴事項として、画素回路２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消すために、画素容量Ｃｓにサンプリングされる入力電圧Ｖｇｓを補正する。具体的にはこの補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＡＺ１，ＡＺ２などから供給される制御信号ＡＺ１，ＡＺ２などに応じて動作し、ドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを発光素子ＥＬの有する容量Ｃｏｌｅｄ及び画素容量Ｃｓに流し込むようにして入力電圧Ｖｇｓを補正する。その際本画素回路２は発光素子ＥＬの容量Ｃｏｌｅｄに足される追加容量Ｃｓｕｂを備えており、ドライブトランジスタＴｒｄから取り出された出力電流Ｉｄｓの一部を追加容量Ｃｓｕｂにも流し、以って補正手段（Ｔｒ２〜Ｔｒ４）の動作に時間的な余裕を与えている。補正手段（Ｔｒ２〜Ｔｒ４）は、映像信号Ｖｓｉｇが画素容量Ｃｓにサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正している。

本実施形態の場合、ドライブトランジスタＴｒｄは、その出力電流Ｉｄｓがチャネル領域のキャリア移動度μに加え閾電圧Ｖｔｈに対しても依存性を有する。補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、予めドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込むようにしている。

図３は、各画素回路２を構成する薄膜トランジスタＴＦＴ、画素容量Ｃｓ及び追加容量Ｃｓｕｂのレイアウトを示す模式的な平面図である。（Ａ）は追加容量Ｃｓｕｂを形成しない場合を表しており、（Ｂ）は本発明にしたがって追加容量Ｃｓｕｂを形成した場合を表している。サンプリングトランジスタＴｒ１、ドライブトランジスタＴｒｄ及び補正手段（Ｔｒ２〜Ｔｒ４）は、絶縁基板上に形成された薄膜トランジスタＴＦＴｓからなり、画素容量Ｃｓと追加容量Ｃｓｕｂは同じく絶縁基板上に形成された薄膜容量素子からなる。図示の例では、追加容量Ｃｓｕｂの一方の端子はアノードコンタクトを介して画素容量Ｃｓに接続する一方、他方の端子は所定の固定電位に接続されている。この固定電位は、発光素子ＥＬのカソード側になる接地電位Ｖｃａｔｈ、画素回路２の正側電源電位Ｖｃｃまたは負側電源電位Ｖｓｓなどから選択される。図２に示した実施形態では追加容量Ｃｓｕｂの他方の端子は接地電位に接続されている。なお図３に示した画素回路２は積層構造となっており、下層にＴＦＴｓ，Ｃｓ，Ｃｓｕｂなどが形成されている。上層に発光素子ＥＬが接続されている。理解を容易にするため、図３では上層の発光素子ＥＬが除かれている。実際には、発光素子ＥＬはアノードコンタクトを介して画素回路２側に接続することになる。

図４は、図２に示した表示装置から画素回路２の部分を取り出した模式図である。理解を容易にするためサンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄや追加容量Ｃｓｕｂなどを書き加えてある。以下図４に基づいて、本画素回路２の基本的な動作を説明する。

図５は、図４に示した画素回路のタイミングチャートである。図５を参照して、図４に示した画素回路の動作をより具体的且つ詳細に説明する。図５は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。

図５のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。

続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。

この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図５のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄと追加容量Ｃｓｕｂの三者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図５のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）²＝ｋμ（Ｖｓｉｇ−ΔＶ）²・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。

最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。

図６は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄと追加容量Ｃｓｕｂとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。

図７は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図７のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。

そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図７のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。

以下図８を参照して、上述した移動度補正の数値解析を行う。図８に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。

またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。

図９は、式５をグラフ化した図であり、縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｖｓｉｇを取ってある。パレメータとして移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。加えて、ＣはＣｓ＋ＣｏｌｅｄのみでＣｓｕｂは０としている。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩｄｓに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但しｔ＝５ｕｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉｄｓのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図９に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。しかしながら、トランジスタのゲートに印加される制御信号（ゲートパルス）の遅延などを考えると、ｔ＝２．５ｕｓは必ずしも妥当ではなく、トランジスタの動作特性から考えると、ｔはより長いほうが良い。ここで前述の式５を見ると、ｔはｔ／Ｃとして式中に含まれていることが分かる。したがって、式５の右辺に影響を与えることなくｔを大きくする為には、ｔ／Ｃの値を一定に保ちつつ、Ｃの値を大きくすれば良いことになる。このため、本発明では容量Ｃを構成する画素容量Ｃｓと発光素子容量Ｃｏｌｅｄに加え追加容量Ｃｓｕｂを画素回路中に導入している。このＣｓｕｂを加えることでトータル容量Ｃの値が大きくなり、その分ｔも延長でき、画素回路に含まれる補正手段の時間的な動作マージンを広げることが可能になる。

以上説明したように、移動度補正期間においては、図５のタイミングチャートに示したとおり、ゲート電位を固定して状態でドライブトランジスタＴｒｄに出力電流Ｉｄｓを流し、画素容量Ｃｓや発光素子容量Ｃｏｌｅｄに電荷を書き込む。その出力電流Ｉｄｓの値は式５に示した通りであり、Ｖｔｈの項を含まずしたがってＶｔｈの影響を受けることなく移動度の補正を行える。即ち、式５の右辺の分母に移動度μを含む項を有しており、移動度μが大きい場合は出力電流Ｉｄｓが小さくなり、逆に移動度μが小さい場合は出力電流Ｉｄｓが大きくなることで、移動度ばらつきの補正が行われる。

式５の移動度補正項ではｔ／Ｃを含んでいる。ｔは前述したように移動度補正時間であり、Ｃは画素容量Ｃｓや発光素子容量Ｃｏｌｅｄなどの合成容量からなる。ここで移動度補正時間ｔと出力電流をばらつきの関係は図９のグラフに示した通りである。前述したように、移動度補正時間ｔは短すぎても、長すぎても補正効果が不十分になることがわかっている。図９のグラフでは例えばｔ＝２．５ｕｓが略最適レベルである。一方でゲートパルスの遅延などを考えるとｔ＝２．５ｕｓは短すぎる場合が多く、移動度補正時間ｔを正確にコントロールすることは事実上困難である。

そこで本発明では、前述の移動度補正調整を容易にするため、移動度補正に用いられる容量Ｃを増加させている。容量Ｃを増加させるためには、発光素子容量Ｃｏｌｅｄまたは画素容量Ｃｓを大きくするか、あるいは追加容量Ｃｓｕｂを設けることが考えられる。ここで発光素子容量Ｃｏｌｅｄは、画素サイズと画素開口率に加えて発光素子を構成する有機ＥＬ材料などの基本特性により決定され、単純に増加させることは容易ではない。また画素容量Ｃｓを増加させてしまうと、信号電圧書き込み時にアノード電位の上昇が大きくなる。具体的には、アノード電位の上昇分はＣｓ／（Ｃｓ＋Ｃｏｌｅｄ）×ΔＶにて決定される。したがってＣｏｌｅｄ／（Ｃｓ＋Ｃｏｌｅｄ）で表される入力信号電圧ゲインが低下してしまう。この入力電圧ゲインの低下を補うためには映像信号の振幅レベルを大きくしなければならず、その分ドライバ側に負担がかかる。そこで本発明では、容量Ｃを増加させる為に、ＴＦＴが集積形成されている絶縁基板上に追加容量Ｃｓｕｂを形成し、これをＣｏｌｅｄと並列に接続する。これにより、入力ゲイン（Ｃｏｌｅｄ＋Ｃｓｕｂ）／（Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂ）を上げながら、トータル容量Ｃの値を大きくすることができ、最適な移動度補正時間ｔを長く設定することができるようになり、移動度補正時間設定のマージンを上げることができる。なお第１実施形態の画素回路ではドライブトランジスタＴｒｄをＮチャネル型とし、これ以外のスイッチングトランジスタはＮチャネル型とＰチャネル型を混在して用いているが、各トランジスタの特性はＮチャネルでもＰチャネルでもかまわない。

図１０は、図２に示した第１実施形態の変形例を示す回路図である。第１実施形態の場合、追加容量Ｃｓｕｂの一方の端子は発光素子ＥＬのアノードに接続し、他方の端子は発光素子ＥＬのカソード側と同じ接地電位Ｖｃａｔｈに接続されている。これに対し本変形例は追加容量Ｃｓｕｂの他方の端子が電源電位Ｖｃｃに接続されている。この様に本発明は追加容量Ｃｓｕｂの他方の端子が固定電位に接続されていれば良い。この固定電位は、発光素子ＥＬのカソード側になる接地電位Ｖｃａｔｈ、画素回路２の正側電源電位Ｖｃｃまたは負側電源電位から適宜選択することが出来る。場合によっては、追加容量Ｃｓｕｂを画素容量Ｃｓと並列に作成しても、トータル容量Ｃを増加することが出来る。しかしながらこの場合は前述したように画素容量Ｃｓと追加容量Ｃｓｕｂを並列に接続することで入力信号のゲインが低下してしまう。したがって画素容量Ｃｓと並列に追加容量Ｃｓｕｂを接続しない方が望ましい。

図１１は、本発明にかかる表示装置の第２実施形態を示すブロック図である。理解を容易にするため図２に示した第１実施形態と対応する部分には対応する参照番号を用いてある。本表示装置は、画素アレイ１とこれを囲む周辺の回路とで構成されている。周辺回路は、水平セレクタ３とライトスキャナ４とドライブスキャナ５と第一補正用スキャナ７１と第二補正用スキャナ７２とを含む。画素アレイ１はマトリクス状に配列した画素回路２で構成されている。図では理解を容易にする為１個の画素回路２のみを示してある。画素回路２は６個のトランジスタＴｒ１，Ｔｒｄ，Ｔｒ３〜Ｔｒ６と、３個の容量素子Ｃｓ１，Ｃｓ２，Ｃｓｕｂと１個の発光素子ＥＬとで構成されている。トランジスタは全てＮチャネル型である。本画素回路２の主要部となるドライブトランジスタＴｒｄは、そのゲートＧが各容量素子Ｃｓ１，Ｃｓ２の一端に接続されている。一方の容量素子Ｃｓ１は本画素回路２の出力側と入力側を結ぶ結合容量である。他方の容量素子Ｃｓ２は結合容量Ｃｓ１を介して映像信号が書き込まれる画素容量である。ドライブトランジスタＴｒｄのソースＳは画素容量Ｃｓ２の他端に接続すると共に、発光素子ＥＬに接続している。発光素子ＥＬはダイオード型のデバイスであり、そのアノードがドライブトランジスタＴｒｄのソースＳに接続する一方、カソードＫが接地電位Ｖｃａｔｈに接続されている。容量素子Ｃｓｕｂは本発明に従って追加した追加容量であり、ドライブトランジスタＴｒｄのソースＳと接地電位Ｖｃａｔｈとの間に接続されている。またドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。加えてドライブトランジスタＴｒｄのゲートＧとドレインとの間にスイッチングトランジスタＴｒ５が介在している。このトランジスタＴｒ５のゲートは走査線ＡＺ１に接続している。一方入力側のサンプリングトランジスタＴｒ１は信号線ＳＬと結合容量Ｃｓ１の他端との間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続されている。結合容量Ｃｓ１の他端と所定の基準電位Ｖｓｓ１との間にトランジスタＴｒ６が介在している。このトランジスタＴｒ６のゲートは走査線ＡＺ１に接続している。

図１２は、図１１に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って制御信号ＷＳ，ＤＳ，ＡＺ１，ＡＺ２の波形を表すと共に、ドライブトランジスタＴｒｄのゲート電位（Ｇ）及びソース電位（Ｓ）の変化も表してある。当該フィールドが開始するタイミングＴ１では、制御信号ＷＳ，ＡＺ１，ＡＺ２がローレベルで、制御信号ＤＳのみがハイレベルである。したがって、タイミングＴ１ではスイッチングトランジスタＴｒ４のみがオン状態にあり、残りのトランジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔｒ６はオフ状態にある。この時ドライブトランジスタＴｒｄはオン状態にあるスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されているので、所定のドレイン電流Ｉｄｓが発光素子ＥＬに流れる為、発光状態となっている。

タイミングＴ２になると制御信号ＡＺ１とＡＺ２とがハイレベルとなり、スイッチングトランジスタＴｒ５，Ｔｒ６がオンする。ドライブトランジスタＴｒｄのゲートＧはトランジスタＴｒ５を通して電源Ｖｃｃ側に接続するので、ゲート電位（Ｇ）は急激に上昇する。

この後タイミングＴ３で制御信号ＤＳがローレベルとなり、トランジスタＴｒ４がオフする。ドライブトランジスタＴｒｄに対する電源供給が遮断されるので、ドレイン電流Ｉｄｓは減衰していく。これによりソース電位（Ｓ）及びゲート電位（Ｇ）は共に下降するが、丁度両者の電位差がＶｔｈとなったところで電流が流れなくなる。この時のＶｔｈが画素容量Ｃｓ２に保持される。画素容量Ｃｓ２に保持されたＶｔｈはドライブトランジスタＴｒｄの閾電圧のキャンセルに用いられる。また、スイッチングトランジスタＴｒ３はオンしており、ドライブトランジスタＴｒ２のソースＳはトランジスタＴｒ３を介して基準電位Ｖｓｓ２に接続される。このＶｓｓ２は発光素子ＥＬの閾電圧よりも低く設定されており、発光素子ＥＬは逆バイアス状態におかれる。

この後タイミングＴ４になったとき制御信号ＡＺ１がローレベルとなり、トランジスタＴｒ５，Ｔｒ６がオフして、Ｃｓ２に書き込まれたＶｔｈが固定される。タイミングＴ２からＴ４までＶｔｈ補正期間（Ｔ２‐Ｔ４）と呼ぶ。なおＶｔｈ補正期間ではＴｒ６がオンしている為、結合容量Ｃｓ１の他端は所定の基準電位Ｖｓｓ１に保持される。

タイミングＴ５になると制御信号ＷＳ及びＡＺ２がハイレベルになり、サンプリングトランジスタＴｒ１がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧは結合容量Ｃｓ１及びオンしたサンプリングトランジスタＴｒ１を介して信号線ＳＬに接続される。この結果映像信号が結合容量Ｃｓ１を介してドライブトランジスタＴｒｄのゲートＧにカップリングされ、その電位が上昇する。図１３のタイミングチャートでは映像信号のカップリング分とＶｔｈを合わせた電圧をＶｉｎで表してある。画素容量Ｃｓ２にこのＶｉｎが保持された事になる。この後タイミングＴ７で制御信号ＷＳがローレベルに戻り、画素容量Ｃｓ２に書き込まれた電位が保持固定される。この様にして映像信号が結合容量Ｃｓ１を介して画素容量Ｃｓ２に書き込まれる期間をサンプリング期間Ｔ５‐Ｔ７と呼ぶ。このサンプリング期間Ｔ５‐Ｔ７は通常１水平期間（１Ｈ）に相当する。

本実施形態では、サンプリング期間が終了するタイミングＴ７の前のタイミングＴ６で、制御信号ＤＳがハイレベルになる一方制御信号ＡＺ２がローレベルになる。この結果ドライブトランジスタＴｒｄのソースＳがＶｓｓ２から切り離される一方ドレイン側からソースＳ側に向かって電流が流れる。一方サンプリングトランジスタＴｒ１は引き続きオン状態なのでドライブトランジスタＴｒｄのゲート電位（Ｇ）は映像信号側に保持されている。この様な状態でドライブトランジスタＴｒｄに出力電流が流れるので、画素容量Ｃｓ２及び逆バイアス状態にある発光素子ＥＬの等価容量を充電する事になる。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）はΔＶだけ上昇し、その分だけＣｓ２に保持されていた電圧Ｖｉｎが減少する。換言すると、期間Ｔ６‐Ｔ７の間でソースＳ側の出力電流がゲートＧ側の入力電圧に負帰還される。この負帰還量がΔＶで表される。この負帰還動作により、ドライブトランジスタＴｒｄの移動度補正が行われる。

この後タイミングＴ７で制御信号ＷＳがローレベルとなり、映像信号の印加が解除されると、いわゆるブートストラップ動作が行われゲート電位（Ｇ）及びソース電位（Ｓ）は両者の差（Ｖｉｎ−ΔＶ）を維持したまま上昇する。ソース電位（Ｓ）の上昇に伴い発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓが発光素子ＥＬに流れ込み、映像信号に応じた輝度で発光が行われる。この後タイミングＴ８で当該フィールド１ｆが終わると次のフィールドに進む。次のフィールドでも、Ｖｔｈ補正、信号書き込み、移動度補正の各動作を行う。

図１３は、図１２に示した移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を表している。この画素回路２もスイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５などで構成される補正手段を備えている。この補正手段は出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為、予め発光期間Ｔ６‐Ｔ８の前または先頭で画素容量Ｃｓ２に保持された入力電圧Ｖｉｎ（Ｖｇｓ）を補正する。この補正手段は走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間Ｔ５‐Ｔ７の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓ２に負帰還して入力電圧Ｖｇｓを補正する。加えてこの補正手段（Ｔｒ３，Ｔｒ４，Ｔｒ５）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消す為に、予めサンプリング期間Ｔ５‐Ｔ７に先立つ期間Ｔ２‐Ｔ４でドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしてある。

本実施形態においても、ドライブトランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方ソースＳが発光素子ＥＬ側に接続している。この構成において本補正手段は、サンプリング期間Ｔ５‐Ｔ７の後部分に重なる発光期間Ｔ６‐Ｔ８の先頭部分（Ｔ６‐Ｔ７）でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出して、画素容量Ｃｓ２側に負帰還する。その際本補正手段は、発光期間の先頭部分（Ｔ６‐Ｔ７）でドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する等価容量Ｃｏｌｅｄと追加容量Ｃｓｕｂに流れ込むようにしている。発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒｄのソースＳに接続する一方カソード側がＶｃａｔｈに接地されている。本補正手段は前述したように予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、ダイオード型の発光素子ＥＬを容量性素子Ｃｏｌｅｄとして機能させている。その際発光素子容量Ｃｏｌｅｄに追加容量Ｃｓｕｂを接続してある。これにより出力電流Ｉｄｓを流す時間を延長化でき、結果として移動度補正手段の時間的な動作マージンを拡大できる。

図１４は、本発明にかかる表示装置の第３実施形態を示す模式的な平面図である。図１４は１セット分の赤色画素、緑色画素及び青色画素の模式的な平面図である。ＲＧＢ各色の画素回路２は、各々赤色発光素子、緑色発光素子及び青色発光素子を備えている。各画素回路２に形成された追加容量Ｃｓｕｂは、各色発光素子毎に異なる容量値を有し、以ってＲＧＢ各画素回路に形成された各補正手段の動作に要する時間を均一化している。

一般的にＲＧＢ各色の発光素子を作るため、例えば有機ＥＬ材料を用いた発光素子では有機ＥＬをＲＧＢ毎に塗り分けるプロセスが用いられる。ＲＧＢ毎に有機ＥＬ材料や膜厚が異なるので、ＲＧＢ毎の発光素子容量Ｃｏｌｅｄは同じではない。また白色の有機ＥＬ発光素子を用いてこれをＲＧＢ各色のフィルタで着色する場合も、ＲＧＢ各画素で開口率が異なる場合、発光素子容量ＣｏｌｅｄはやはりＲＧＢによって異なる値を持つ。これにより何ら対策を施さない場合、移動度補正時に利用する容量ＣもＲＧＢにて異なる値となってしまう。したがって前述した式５によって決まる最適な移動度補正時間ｔもＲＧＢ各画素によって差異が生じてしまう。よって何ら対策を施さないと、ＲＧＢ全ての画素において移動度補正時間を最適に調整することは困難である。

そこで本実施形態ではＲＧＢ画素間で最適移動度補正時間を共通にする為に、追加容量Ｃｓｕｂの値をＲＧＢ毎に異なる値に設計している。発光素子容量Ｃｏｌｅｄは、画素サイズと画素開口率や発光材料の基本特性により決定される為、ＲＧＢ各画素でＣｏｌｅｄを同一に調整することは事実上困難である。そのため何ら対策を施さないと、移動度補正に用いる容量ＣもＲＧＢ毎に異なり、結果的に最適な移動度補正時間もＲＧＢ画素で異なる値となってしまう。そこで本発明では、ＲＧＢ画素に追加するＣｓｕｂ容量値を異なる値としている。

移動度補正に必要なドレイン電流が、異なる画素間で同一且つ移動度補正時間に依存しないようにする為には、異なる２つの画素で以下の式６の条件を満たす必要がある。

式６で一方の画素のパラメータと他方の画素のパラメータを区別するため、記号´を付けてある。一方の画素に流れる出力電流Ｉｄｓと映像信号Ｖｓｉｇの関係は以下の式７によって表される。この式７は前述した式５とまったく同一である。

一方ドライブトランジスタのサイズｋ´、入力映像信号のレベルＶｓｉｇ´及び容量Ｃ´の異なる画素に流れるドレイン電流Ｉｄｓ´は以下の式８によって表される。

ここでＩｄｓ＝Ｉｄｓ´となる為には、以下の式９が成立すればよい。

式９の両辺を解いて整理すると、以下の式１０が得られる。

ここで式１０で表された条件が補正時間ｔに依存しない為には、以下の関係を満たす必要がある。

これらをまとめると、上述した式６が得られる。つまりＣとＣ´は異なるＶｓｉｇやｋに対して式６の条件を満たせば、補正時間ｔを共通にすることが可能である。

上述した式６において入力映像信号ＶｓｉｇのダイナミックレンジとドライブトランジスタＴｒｄのサイズファクタｋがどちらもＲＧＢ画素で同一とすると、ＲＧＢ画素間で補正時間ｔを共通にする為にはＲＧＢ画素各々に形成される容量Ｃを同一にする必要がある。ここでＣ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂである。ＣｏｌｅｄはＲＧＢで値が異なる。またＣｓ値はブートストラップゲインがあるのでＲＧＢ画素毎に大きく変更することは出来ない。基本的には共通に設定する必要がある。そこで本実施形態ではＲＧＢで値が異なるＣｓｕｂを作成し、Ｃｏｌｅｄと並列に接続している。このとき移動度補正に用いる容量値Ｃは、Ｃ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂである。容量ＣをＲＧＢで同一にする為、追加容量Ｃｓｕｂの値をＲＧＢ画素で調節する。この様にすることで式６が成立し、したがって移動度補正時間ｔをＲＧＢ画素間で共通に出来る。またドライブトランジスタＴｒｄのサイズファクタｋや入力映像信号Ｖｓｉｇのダイナミックレンジが画素毎に異なる場合も、式６を満たすように追加容量ＣｓｕｂをＲＧＢ毎に調整することで、移動度補正に最適な時間ｔをＲＧＢ画素で同一に設定することが出来る。

ＲＧＢ画素間でホワイトバランスの調整が必要な場合、前述した式６は以下の式１１のように変形できる。

ホワイトバランス調整が必要な場合ＲＧＢ画素毎に出力電流がα倍異なると仮定する。よってＩｄｓ´＝αＩｄｓとなる為には、以下の式１２が成立する必要がある。

式１２の両辺を解いて、この条件が補正時間ｔに依存しない為には以下の式１３を満たす必要がある。

式１３をまとめると上記の式１１が得られる。つまり式１１のＣ及びＣ´は、異なるＶｓｉｇやｋに対して式１１の条件を満たすことによって、移動度補正時間ｔを全ての画素にわたって共通にすることが可能である。

図１５は、本発明にかかる表示装置の第４実施形態を示す模式的な平面図である。基本的には図１４で示した第３実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態では、ＲＧＢ各画素回路に形成された追加容量Ｃｓｕｂの容量値に不足がある場合、隣接する画素回路に形成された追加容量Ｃｓｕｂを利用して不足を補うようにしている。図示の例では、赤色（Ｒ）画素に形成すべき追加容量Ｃｓｕｂの容量値が不足するため、隣の緑色（Ｇ）画素に形成された追加容量Ｃｓｕｂの一部をＲ画素側の追加容量Ｃｓｕｂに利用している。したがってＧ画素はＲ画素用のＣｓｕｂ容量と自身のＧ画素用Ｃｓｕｂ容量の両者を含んでいることになる。これに対し青色（Ｂ）画素は自身の画素領域に形成されたＣｓｕｂ容量のみで足りている。

例えばホワイトバランスを取るためＲＧＢ画素間で出力電流のレベル設定が異なる場合、移動度補正時間ｔを共通にする為には前述した式１１の条件を満たす必要がある。つまりＣとＣ´の差異がホワイトバランス調整のため大きくなりこの分Ｃｓｕｂの値をさらに大きく取る必要が生じる。前述したようにＣｓｕｂは絶縁基板に作成した薄膜容量素子からなる。各画素には薄膜トランジスタＴＦＴや別の容量素子Ｃｓ、配線などがあり、追加要領Ｃｓｕｂの占有面積は限定されてしまう。このためＣｓｕｂの必要値が１画素の取り得る最大容量値よりも大きな場合は、何ら対策を施さないと最適な移動度補正時間ｔを同一にすることが不可能になってしまう。そこで本実施形態ではＣｓｕｂが不十分な画素（ここではＲ画素）は、その隣接画素（図示の例ではＧ画素）からＣｓｕｂの割り当てを貰い、必要な値に設定している。この様に隣接画素からＣｓｕｂを割り振ることでホワイトバランスが異なる画素やＲＧＢで有機ＥＬ材料の特性が大きく異なる画素においても、最適な移動度補正時間ｔをＲＧＢ間で均一にすることが出来、高いユニフォーミティを得ることが可能である。

図１６は、図１５に示したＲ画素の回路構成を示すブロック図である。図示するように赤色（Ｒ）の画素回路２は、自身の追加容量Ｃｓｕｂに加え、隣接する画素に形成された追加容量Ｃｓｕｂ´も利用することで、トータル容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄ＋Ｃｓｕｂ＋Ｃｓｕｂ´を確保している。

図１７は、図１６に示した実施形態の変形例を示す回路図である。理解を容易にするため図１６に示した回路と対応する部分には対応する参照番号を付してある。異なる点は、図１６に示した先の例ではＣｓｕｂ及びＣｓｕｂ´の他方の端子が発光素子ＥＬのカソード側と同じ接地電位に接続されているのに対し、本変形例ではＣｓｕｂ及びＣｓｕｂ´の他方の端子が電源電位Ｖｃｃに接続されていることである。

１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・画素容量、Ｃｓｕｂ・・・追加容量、Ｃｏｌｅｄ・・・発光素子容量

Claims (4)

1. サンプリングトランジスタと、
   サンプリングトランジスタに接続される画素容量と、
   画素容量に接続されるドライブトランジスタと、
   ドライブトランジスタに接続され電流駆動される発光素子と、
   一端が発光素子の一端に接続され、他端が所定の固定電位に接続されている追加容量と、
   を少なくとも含む画素を複数備えており、
   赤色発光素子を含む画素、緑色発光素子を含む画素および青色発光素子を含む画素を備えており、
   各画素の追加容量は、発光素子の容量成分の値と追加容量の値との和が一定となるように、発光素子の種類に応じて異なる値を有する表示装置。
2. 隣接して配置された、赤色発光素子を含む画素、緑色発光素子を含む画素および青色発光素子を含む画素は、１つの組を構成し、
   １つの組を構成する各画素のうち、或る画素の発光素子に接続される追加容量は、該或る画素に対応する領域と、該或る画素に隣接する画素に対応する領域とに形成されている請求項１に記載の表示装置。
3. 発光素子は、アノードおよび接地されたカソードを備えたダイオード型の発光素子から成り、
   追加容量は、一端が発光素子のアノードに接続されており、他端が接地電位または電源電位に接続されている請求項１に記載の表示装置。
4. 画素は、画素容量を更に含んでおり、
   画素容量と追加容量は、絶縁基板上に形成された薄膜容量素子から成る請求項１に記載の表示装置。

Images