JP4918983B2 - 画素回路及び表示装置 - Google Patents
画素回路及び表示装置 Download PDFInfo
- Publication number
- JP4918983B2 JP4918983B2 JP2005328335A JP2005328335A JP4918983B2 JP 4918983 B2 JP4918983 B2 JP 4918983B2 JP 2005328335 A JP2005328335 A JP 2005328335A JP 2005328335 A JP2005328335 A JP 2005328335A JP 4918983 B2 JP4918983 B2 JP 4918983B2
- Authority
- JP
- Japan
- Prior art keywords
- drive transistor
- transistor
- pixel
- gate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 99
- 238000012937 correction Methods 0.000 claims description 84
- 238000005070 sampling Methods 0.000 claims description 54
- 230000004044 response Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 2
- 230000037230 mobility Effects 0.000 description 98
- 238000010586 diagram Methods 0.000 description 19
- 239000008186 active pharmaceutical agent Substances 0.000 description 16
- 238000011161 development Methods 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 230000006872 improvement Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150010989 VCATH gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
Claims (6)
- 制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、
該出力電流のキャリア移動度に対する依存性を打ち消すために、該画素容量に保持された該入力電圧を補正する補正手段を備えており、
前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、
該ドライブトランジスタのゲートとドレインの間に接続された付加容量及びスイッチングトランジスタを備えており、
前記スイッチングトランジスタは、該補正手段が動作する時にはオン状態にあり、該付加容量を該ドライブトランジスタのゲートとドレインの間に挿入し、以って該補正手段の動作を適正化する一方、
前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離し、該発光素子の発光開始に伴って行われる該画素容量のブートストラップ動作を適正化することを特徴とする画素回路。 - 前記付加容量は、該映像信号の白レベルから黒レベルの間の各階調レベルで、該発光素子の輝度が適正となるように、その容量値が設定されていることを特徴とする請求項1記載の画素回路。
- 前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離して、該付加容量が大型化されたことによる該ブートストラップ動作のゲイン低下を防止することを特徴とする請求項2記載の画素回路。
- 前記スイッチングトランジスタは、該サンプリングトランジスタに印加される制御信号と同じ制御信号でオン/オフ制御され、該サンプリング期間には該付加容量を該ドライブトランジスタのドレインとゲート間に挿入し、該発光期間には該付加容量を該ドライブトランジスタのドレインとゲート間から切り離すことを特徴とする請求項1記載の画素回路。
- 前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に加え閾電圧に対しても依存性を有し、
前記補正手段は、該出力電流の閾電圧に対する依存性を打ち消すために、あらかじめサンプリング期間に先立って該ドライブトランジスタの閾電圧を検出し、且つ該検出された閾電圧を該入力電圧に足し込む様にしたことを特徴とする請求項1記載の画素回路。 - 画素アレイ部とスキャナ部と信号部とを含み、
前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、該走査線に制御信号を供給して順次行ごとに画素を走査し、
各画素は、少なくともサンプリングトランジスタと、これに接続する容量部と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、
前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域のキャリア移動度に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する表示装置において、
各画素は、該ドライブトランジスタの出力電流のキャリア移動度に対する依存性を打ち消すために、あらかじめ該発光期間の前又は先頭で該容量部に保持された該入力電圧を補正する補正手段を備えており、
前記補正手段は走査線から供給される制御信号に応じて該サンプリング期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該容量部に負帰還して該入力電圧を補正し、
又各画素は、該ドライブトランジスタのゲートとドレインの間に接続された付加容量及びスイッチングトランジスタを備えており、
前記スイッチングトランジスタは、該補正手段が動作する時にはオン状態にあり、該付加容量を該ドライブトランジスタのゲートとドレインに挿入し、以って該補正手段の動作を適正化する一方、
前記スイッチングトランジスタは、該ドライブトランジスタが該発光素子の駆動を開始するときにはオフして該付加容量を該ドライブトランジスタのゲートとドレイン間から切り離し、該発光素子の発光開始に伴って行われる該画素容量のブートストラップ動作を適正化することを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005328335A JP4918983B2 (ja) | 2005-11-14 | 2005-11-14 | 画素回路及び表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005328335A JP4918983B2 (ja) | 2005-11-14 | 2005-11-14 | 画素回路及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007133283A JP2007133283A (ja) | 2007-05-31 |
JP4918983B2 true JP4918983B2 (ja) | 2012-04-18 |
Family
ID=38154981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005328335A Expired - Fee Related JP4918983B2 (ja) | 2005-11-14 | 2005-11-14 | 画素回路及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4918983B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4967336B2 (ja) * | 2005-12-26 | 2012-07-04 | ソニー株式会社 | 画素回路及び表示装置 |
KR100907391B1 (ko) | 2008-03-31 | 2009-07-10 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP2010008987A (ja) | 2008-06-30 | 2010-01-14 | Canon Inc | 駆動回路 |
JP2010038928A (ja) | 2008-07-31 | 2010-02-18 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2010266715A (ja) * | 2009-05-15 | 2010-11-25 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3800050B2 (ja) * | 2001-08-09 | 2006-07-19 | 日本電気株式会社 | 表示装置の駆動回路 |
JP2003186437A (ja) * | 2001-12-18 | 2003-07-04 | Sanyo Electric Co Ltd | 表示装置 |
JP4049018B2 (ja) * | 2003-05-19 | 2008-02-20 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
JP3915747B2 (ja) * | 2003-07-02 | 2007-05-16 | ヤマハ株式会社 | ディジタルフィルタ |
JP2005189643A (ja) * | 2003-12-26 | 2005-07-14 | Sony Corp | ディスプレイ装置及びディスプレイ装置の駆動方法 |
-
2005
- 2005-11-14 JP JP2005328335A patent/JP4918983B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007133283A (ja) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923410B2 (ja) | 画素回路及び表示装置 | |
JP5245195B2 (ja) | 画素回路 | |
JP4923505B2 (ja) | 画素回路及び表示装置 | |
JP4923527B2 (ja) | 表示装置及びその駆動方法 | |
JP4168290B2 (ja) | 表示装置 | |
JP4240068B2 (ja) | 表示装置及びその駆動方法 | |
JP4983018B2 (ja) | 表示装置及びその駆動方法 | |
JP4203770B2 (ja) | 画像表示装置 | |
JP4151714B2 (ja) | 表示装置及びその駆動方法 | |
JP5130667B2 (ja) | 表示装置 | |
JP4929891B2 (ja) | 表示装置 | |
JP2008046427A (ja) | 画像表示装置 | |
JP2007148128A (ja) | 画素回路 | |
JP2007156460A (ja) | 表示装置及びその駆動方法 | |
JP4918983B2 (ja) | 画素回路及び表示装置 | |
JP2009163275A (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP2007316453A (ja) | 画像表示装置 | |
JP2008026468A (ja) | 画像表示装置 | |
JP4967336B2 (ja) | 画素回路及び表示装置 | |
JP4930547B2 (ja) | 画素回路及び画素回路の駆動方法 | |
JP5027755B2 (ja) | 表示装置及びその駆動方法 | |
JP2012088724A (ja) | 画素回路および表示装置 | |
JP5477359B2 (ja) | 表示装置 | |
JP4967511B2 (ja) | 表示装置 | |
JP2007286452A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081031 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |