JP2010038928A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents
表示装置およびその駆動方法ならびに電子機器 Download PDFInfo
- Publication number
- JP2010038928A JP2010038928A JP2008197912A JP2008197912A JP2010038928A JP 2010038928 A JP2010038928 A JP 2010038928A JP 2008197912 A JP2008197912 A JP 2008197912A JP 2008197912 A JP2008197912 A JP 2008197912A JP 2010038928 A JP2010038928 A JP 2010038928A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- gate
- correction
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000003860 storage Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000750042 Vini Species 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Abstract
【課題】発光輝度が小さい場合であっても、μ補正を確実に機能させることの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】トランジスタTDrのゲート−ソース間の電位差VgsをトランジスタTDrの閾値電圧Vthに補正した(T1〜T6)のち、水平駆動回路22がVofs2を出力している間に、トランジスタTDrの移動度の補正が開始され(T7)、続いて、水平駆動回路22がVsigを出力している間に、トランジスタTDrのゲートにVsigに応じた電圧の書き込みが開始される(T8)。
【選択図】図3
【解決手段】トランジスタTDrのゲート−ソース間の電位差VgsをトランジスタTDrの閾値電圧Vthに補正した(T1〜T6)のち、水平駆動回路22がVofs2を出力している間に、トランジスタTDrの移動度の補正が開始され(T7)、続いて、水平駆動回路22がVsigを出力している間に、トランジスタTDrのゲートにVsigに応じた電圧の書き込みが開始される(T8)。
【選択図】図3
Description
本発明は、発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えた表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
ところで、一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧Vgsも変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
また、駆動トランジスタの閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Vthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子のI−V特性の変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている(例えば、特許文献1〜4参照)。これら特許文献1〜4には、μ補正と信号書き込みとを同時に行ったり、信号書き込みを行いながらその最後の期間に信号書き込みと並行してμ補正を行ったりすることが記載されている。以下に、μ補正と信号書き込みとを同時に行う場合の一例について詳細に説明する。
図15は、従来の表示装置の概略構成の一例を表したものである。図15に記載の表示装置100は、複数の画素120がマトリクス状に配置された表示部110と、各画素120を駆動する駆動部(水平駆動回路130、書き込み走査回路140および電源走査回路150)とを備えている。
各画素120は、赤色用の画素120R、緑色用の画素120Gおよび青色用の画素120Bからなる。各画素120R,120G,120Bは、図16に示したように、有機EL素子121(有機EL素子121R,121G,121B)およびそれに接続された画素回路122により構成されている。画素回路122は、サンプリング用のトランジスタTWS、保持容量Cs、駆動用のトランジスタTDrによって構成されたものであり、2Tr1Cの回路構成となっている。書き込み走査回路140から引き出されたゲート線WSLが行方向に延在して形成されており、トランジスタTWSのゲートに接続されている。電源走査回路150から引き出されたドレイン線DSLも行方向に延在して形成されており、トランジスタTDrのドレインに接続されている。また、水平駆動回路130から引き出された信号線DTLは列方向に延在して形成されており、トランジスタTWSのドレインに接続されている。トランジスタTWSのソースは駆動用のトランジスタTDrのゲートと、保持容量Csの一端に接続されており、トランジスタTDrのソースと保持容量Csの他端とが有機EL素子121R,121G,121B(以下、有機EL素子121R等と略する。)のアノードに接続されている。有機EL素子121R等のカソードは、カソード線CTLに接続されている。
図17は、図15に記載の表示装置100における各種波形の一例を表したものである。図17には、ゲート線WSLに2種類の電圧(Von、Voff(<Von))が、ドレイン線DSLに2種類の電圧(Vcc、Vini(<Vthel+Vca))が、信号線DTLに2種類の電圧(Vsig、Vofs)が印加されている様子が示されている。なお、Vthelは有機EL素子121R等の閾値電圧であり、Vcaは有機EL素子121R等のカソード電圧である。さらに、図17には、ゲート線WSL、ドレイン線DSLおよび信号線DTLへの電圧印加に応じて、トランジスタTDrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
(Vth補正準備期間)
まず、Vth補正の準備を行う。具体的には、電源走査回路150がドレイン線DSLの電圧をVccからViniに下げる(T1)。すると、ソース電圧VsがViniまで下がり、有機EL素子121等が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。次に、信号線DTLの電圧がVofsとなっている間に、書き込み走査回路140がゲート線WSLの電圧をVoffからVonに上げる(T2)。すると、トランジスタTWSがオンし、トランジスタTDrのゲート電圧VgがVofsまで下がる。
まず、Vth補正の準備を行う。具体的には、電源走査回路150がドレイン線DSLの電圧をVccからViniに下げる(T1)。すると、ソース電圧VsがViniまで下がり、有機EL素子121等が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。次に、信号線DTLの電圧がVofsとなっている間に、書き込み走査回路140がゲート線WSLの電圧をVoffからVonに上げる(T2)。すると、トランジスタTWSがオンし、トランジスタTDrのゲート電圧VgがVofsまで下がる。
(最初のVth補正期間)
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源走査回路150がドレイン線DSLの電圧をViniからVccに上げる(T3)。すると、トランジスタTDrのドレイン−ソース間に電流Idsが流れるので、保持容量Csと有機EL素子121R等の素子容量(図示せず)とが充電され、ソース電圧Vsが上昇する。一定期間が経過したのち、書き込み走査回路140がゲート線WSLの電圧をVonからVoffに下げる(T4)。すると、トランジスタTWSがオフするので、トランジスタTDrのゲートがフローティングとなり、Vthの補正が一旦停止する。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源走査回路150がドレイン線DSLの電圧をViniからVccに上げる(T3)。すると、トランジスタTDrのドレイン−ソース間に電流Idsが流れるので、保持容量Csと有機EL素子121R等の素子容量(図示せず)とが充電され、ソース電圧Vsが上昇する。一定期間が経過したのち、書き込み走査回路140がゲート線WSLの電圧をVonからVoffに下げる(T4)。すると、トランジスタTWSがオフするので、トランジスタTDrのゲートがフローティングとなり、Vthの補正が一旦停止する。
(最初のVth補正休止期間)
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、トランジスタTDrのゲート−ソース間の電位差VgsがトランジスタTDrの閾値電圧Vthよりも大きい場合には、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。なお、このとき、有機EL素子121R等には、逆バイアスがかかっているので、有機EL素子121R等が発光することはない。
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、トランジスタTDrのゲート−ソース間の電位差VgsがトランジスタTDrの閾値電圧Vthよりも大きい場合には、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。なお、このとき、有機EL素子121R等には、逆バイアスがかかっているので、有機EL素子121R等が発光することはない。
(2回目のVth補正期間)
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書き込み走査回路140がゲート線WSLの電圧をVoffからVonに上げ(T5)、トランジスタTDrのゲートを信号線DTLに接続する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、トランジスタTDrがカットオフするまで(電位差VgsがVthになるまで)、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、水平駆動回路130が信号線DTLの電圧をVofsからVsigに切り替える前に、書き込み走査回路140がゲート線WSLの電圧をVonからVoffに下げる(T6)。すると、トランジスタTDrのゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、トランジスタTDrの閾値電圧Vthが画素回路122ごとにばらついた場合であっても、有機EL素子121等の発光輝度がばらつくのをなくすることができる。
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書き込み走査回路140がゲート線WSLの電圧をVoffからVonに上げ(T5)、トランジスタTDrのゲートを信号線DTLに接続する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、トランジスタTDrがカットオフするまで(電位差VgsがVthになるまで)、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、水平駆動回路130が信号線DTLの電圧をVofsからVsigに切り替える前に、書き込み走査回路140がゲート線WSLの電圧をVonからVoffに下げる(T6)。すると、トランジスタTDrのゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、トランジスタTDrの閾値電圧Vthが画素回路122ごとにばらついた場合であっても、有機EL素子121等の発光輝度がばらつくのをなくすることができる。
(2回目のVth補正休止期間)
その後、Vth補正の休止期間中に、水平駆動回路130が信号線DTLの電圧をVofsからVsigに切り替える。
その後、Vth補正の休止期間中に、水平駆動回路130が信号線DTLの電圧をVofsからVsigに切り替える。
(書き込み・μ補正期間)
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書き込み走査回路140がゲート線WSLの電圧をVoffからVonに上げ(T7)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧がVsigとなる。このとき、有機EL素子121R等のアノードの電圧はこの段階ではまだ有機EL素子121R等の閾値電圧Velよりも小さく、有機EL素子121R等はカットオフしている。そのため、電流Idsは有機EL素子121R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig−Vofs+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタTDrの移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素ごとの移動度μのばらつきを小さくすることができる。
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書き込み走査回路140がゲート線WSLの電圧をVoffからVonに上げ(T7)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧がVsigとなる。このとき、有機EL素子121R等のアノードの電圧はこの段階ではまだ有機EL素子121R等の閾値電圧Velよりも小さく、有機EL素子121R等はカットオフしている。そのため、電流Idsは有機EL素子121R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig−Vofs+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタTDrの移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素ごとの移動度μのばらつきを小さくすることができる。
(発光)
最後に、書き込み走査回路140がゲート線WSLの電圧をVonからVoffに下げる(T8)。すると、トランジスタTDrのゲートがフローティングとなり、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子121R等が所望の輝度で発光する。
最後に、書き込み走査回路140がゲート線WSLの電圧をVonからVoffに下げる(T8)。すると、トランジスタTDrのゲートがフローティングとなり、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子121R等が所望の輝度で発光する。
ところで、上述したように、トランジスタTDrのゲート−ソース間の電位差Vgは、最終的にはVsig−Vofs+Vth−ΔVとなり、画素ごとの移動度μのばらつきはΔVによって補正される。しかし、ΔVそのものが移動度μの補正に寄与するわけではない。全てのトランジスタTDrのうち移動度μの大きなもののΔV(ΔVa)と、全てのトランジスタTDrのうち移動度μの小さなもののΔV(ΔVb)との差分(ΔΔV)が実際の画面内での輝度均一性を実現するための補正量となる。
図18、図19は、μ補正時間Tsと、ΔVa、ΔVbおよびΔΔVとの関係の一例を表したものである。図18は、信号電圧Vsigが大きいとき(つまり、発光輝度が大きいとき)のものであり、図19は、信号電圧Vsigが小さいとき(つまり、発光輝度が小さいとき)のものである。図18、図19から、発光輝度が大きいときには、ΔΔVがある程度大きいので、μ補正が機能しているといえる。しかし、発光輝度の大きさに応じて変化する電圧Vsigを用いてトランジスタTDrの移動度の補正が行われているので、発光輝度が小さいとき、すなわち、Vsigが小さいときには、ΔΔVが極めて小さくなり、μ補正が機能していない。また、μ補正と信号書き込みとを同時に行っていることから、μ補正時間Tsは必然的に短くなってしまう。従って、μ補正時間Tsを長くして、ΔΔVを大きくしようとすることは難しい。もっとも、μ補正時間Tsを長くするにつれて、ΔΔVの上昇割合が鈍くなり、ある値に飽和していくことから、μ補正時間Tsを長くしても、ΔΔVが大きくなることは期待できない。
本発明はかかる問題点に鑑みてなされたもので、その目的は、発光輝度が小さい場合であっても、μ補正を確実に機能させることの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
本発明の表示装置は、発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成されている。駆動部は、第1駆動部、第2駆動部および制御部を有している。第1駆動部は、発光素子の閾値電圧以上の電圧を発光素子に印加することの可能な第1電圧をトランジスタのソースおよびドレインのうち発光素子とは反対側の方から供給するようになっている。第2駆動部は、映像信号に応じた大きさの第2電圧および一定の大きさの第3電圧をトランジスタのゲート側から供給するようになっている。制御部は、トランジスタのゲート−ソース間の電位差をトランジスタの閾値電圧に補正したのち、第2駆動部が第3電圧を出力している間に、トランジスタの移動度の補正を開始する制御信号を出力し、続いて、第2駆動部が第2電圧を出力している間に、トランジスタのゲートに第2電圧に応じた電圧の書き込みを開始する制御信号を出力するようになっている。
本発明の電子機器は、上記表示装置を備えたものである。
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、トランジスタのゲート−ソース間の電位差をトランジスタの閾値電圧に補正したのち、第2駆動部が第3電圧を出力している間に、トランジスタの移動度の補正を開始し、続いて、第2駆動部が第2電圧を出力している間に、トランジスタのゲートに第2電圧に応じた電圧の書き込みを開始するステップを実行するものである。
上記駆動方法が用いられる表示装置は、発光素子および画素回路を画素ごとに有する表示部と、画素回路を駆動する駆動部とを備えたものである。画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成されている。駆動部は、第1駆動部および第2駆動部を有している。第1駆動部は、発光素子の閾値電圧以上の電圧を発光素子に印加することの可能な第1電圧をトランジスタのソースおよびドレインのうち発光素子とは反対側の方から供給するようになっている。第2駆動部は、映像信号に応じた大きさの第2電圧および一定の大きさの第3電圧をトランジスタのゲート側から供給するようになっている。
本発明の表示装置およびその駆動方法ならびに電子機器では、トランジスタのゲート−ソース間の電位差をトランジスタの閾値電圧に補正したのち、第2駆動部が第3電圧を出力している間に、トランジスタの移動度の補正が開始され、続いて、第2駆動部が第2電圧を出力している間に、トランジスタのゲートに第2電圧に応じた電圧の書き込みが開始される。これにより、トランジスタの移動度の補正と、第2電圧に応じた電圧の、トランジスタのゲートへの書き込み(以下、単にゲートへの書き込みと称する。)とを別個に行うことができるので、トランジスタの移動度の補正に必要な時間を自由に設定することが可能となる。また、一定の大きさの第3電圧を用いてトランジスタの移動度の補正を行うので、発光輝度の大きさに依らずにトランジスタの移動度の補正を行うことができる。
本発明の表示装置およびその駆動方法ならびに電子機器によれば、トランジスタのゲート−ソース間の電位差をトランジスタの閾値電圧に補正したのち、第2駆動部が第3電圧を出力している間に、トランジスタの移動度の補正を開始し、続いて、第2駆動部が第2電圧を出力している間に、トランジスタのゲートに第2電圧に応じた電圧の書き込みを開始するようにしたので、トランジスタの移動度の補正に必要な時間を自由に設定することが可能となり、さらに、発光輝度の大きさに依らずにトランジスタの移動度の補正を行うことができる。これにより、発光輝度が小さい場合であっても、μ補正を確実に機能させることができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、例えば、ガラス,シリコン(Si)ウェハあるいは樹脂などよりなる基板(図示せず)上に、表示部10と、表示部10の周辺に形成された周辺回路部20(駆動部)とを備えている。
表示部10は、複数の画素11を表示部10の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号20aに基づく画像をアクティブマトリクス駆動により表示するものである。各画素11は、赤色用の画素11Rと、緑色用の画素11Gと、青色用の画素11Bとを含んでいる。
図2は、画素11R,11G,11Bの内部構成の一例を表したものである。画素11R,11G,11B内には、図2に示したように、有機EL素子12R,12G,12B(発光素子)と、画素回路13とが設けられている。
有機EL素子12R,12G,12B(以下、有機EL素子12R等と称する。)は、例えば、図示しないが、陽極(アノード)、有機層および陰極(カソード)が基板11側から順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。
画素回路13は、サンプリング用のトランジスタTWS、保持容量Cs、駆動用のトランジスタTDrによって構成されたものであり、2Tr1Cの回路構成となっている。トランジスタTWS,TDrは、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。なお、トランジスタTDrが本発明の「トランジスタ」の一具体例に相当する。
周辺回路部20は、タイミング制御回路21(制御部)と、水平駆動回路22(第2駆動部)と、書き込み走査回路23と、電源走査回路24(第1駆動部)とを有している。タイミング制御回路21は、表示信号生成回路21Aと、表示信号保持制御回路21Bとを含んでいる。また、周辺回路部20には、ゲート線WSLと、ドレイン線DSLと、信号線DTLと、カソード線CTLとが設けられている。なお、カソード線CTLは、例えば、グラウンドに接続され、グラウンド電圧に設定される。
表示信号生成回路21Aは、外部から入力された映像信号20aに基づいて、例えば1画面ごと(1フィールドの表示ごと)に表示部10に表示するための表示信号21aを生成するものである。
表示信号保持制御回路21Bは、表示信号生成回路21Aから出力された表示信号21aを1画面ごと(1フィールドの表示ごと)に、例えばSRAM(Static Random Access Memory)などから構成されたフィールドメモリに格納して保持するものである。この表示信号保持制御回路21Bはまた、各画素11を駆動する水平駆動回路22、書き込み走査回路23および電源走査回路24が連動して動作するように制御する役割も果たしている。具体的には、表示信号保持制御回路21Bは、書き込み走査回路23に対しては制御信号21bを、電源走査回路24に対しては制御信号21cを、表示信号駆動回路21Cに対しては制御信号21dをそれぞれ出力するようになっている。
水平駆動回路22は、表示信号保持制御回路21Bから出力された制御信号21dに応じて、3種類の電圧(Vofs1、Vofs2(第3電圧)、Vsig(第2電圧))を出力可能となっている。具体的には、水平駆動回路22は、表示部10の各画素11に接続された信号線DTLを介して、書き込み走査回路23により選択された画素11へ3種類の電圧(Vofs1、Vofs2、Vsig)を供給するようになっている。
ここで、Vofs2は、Vofs1よりも高い電圧値となっており、例えば、Vsigの最大電圧以下の範囲内の電圧値となっている。また、Vsigは、映像信号20aに対応する電圧値となっている。Vsigの最小電圧はVofs1よりも低い電圧値となっており、Vsigの最大電圧はVofs1よりも高い電圧値となっている。
書き込み走査回路23は、表示信号保持制御回路21Bから出力された制御信号21bに応じて、2種類の電圧(Von、Voff)を出力可能となっている。具体的には、書き込み走査回路23は、表示部10の各画素11に接続されたゲート線WSLを介して、駆動対象の画素11へ2種類の電圧(Von、Voff)を供給し、サンプリング用のトランジスタTWSを制御するようになっている。
ここで、Vonは、トランジスタTWSのオン電圧以上の値となっている。Vonは、後述の「Vth補正期間」や、「μ補正期間」、「信号書き込み期間」などに書き込み走査回路23から出力される電圧値である。Voffは、トランジスタTWSのオン電圧よりも低い値となっており、かつ、Vonよりも低い値となっている。Voffは、後述の「Vth補正準備期間」や、「Vth補正休止期間」、「発光期間」などに書き込み走査回路23から出力される電圧値である。
電源走査回路24は、表示信号保持制御回路21Bから出力された制御信号21cに応じて、2種類の電圧(Vini、Vcc(第1電圧))を出力可能となっている。具体的には、電源走査回路24は、表示部10の各画素11に接続されたドレイン線DSLを介して、駆動対象の画素11へ2種類の電圧(Vini、Vcc)を供給し、有機EL素子12R等の発光および消光を制御するようになっている。
ここで、Viniは、有機EL素子12R等の閾値電圧Velと、有機EL素子12R等のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値である。また、Vccは、電圧(Vel+Vca)以上の電圧値である。
次に、図2を参照して、各構成要素の接続関係について説明する。書き込み走査回路23から引き出されたゲート線WSLは、行方向に延在して形成されており、トランジスタTWSのゲートに接続されている。電源走査回路24から引き出されたドレイン線DSLも行方向に延在して形成されており、トランジスタTDrのドレインに接続されている。また、水平駆動回路22から引き出された信号線DTLは列方向に延在して形成されており、トランジスタTWSのドレインに接続されている。トランジスタTWSのソースは駆動用のトランジスタTDrのゲートと、保持容量Csの一端に接続されており、トランジスタTDrのソースと保持容量Csの他端とが有機EL素子12R等のアノードに接続されている。有機EL素子12R等のカソードは、カソード線CTLに接続されている。
カソード線CTLは電圧源(図示せず)に接続されている。この電圧源は、カソード線CTLに対して所定の電圧(例えばグラウンド電圧)を供給するようになっている。なお、この電圧源は、水平駆動回路22、書き込み走査回路23および電源走査回路24にも接続されており、水平駆動回路22に対してVofs1、Vofs2、Vsigを供給し、書き込み走査回路23に対してVon、Voffを供給し、電源走査回路24に対してVcc、Vssを供給するようになっている。
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、有機EL素子12R等のI−V特性が経時変化したり、トランジスタTDrの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子12R等の発光輝度を一定に保つようにするために、有機EL素子12R等のI−V特性の変動に対する補償動作およびトランジスタTDrの閾値電圧Vthや移動度μの変動に対する補正動作を組み込んでいる。
図3は、表示装置1における各種波形の一例を表したものである。図3には、ゲート線WSL、電源線PSLおよび信号線DTLにおいて、時々刻々と電圧変化が生じている様子が示されている。さらに、図3には、ゲート線WSL、ドレイン線DSLおよび信号線DTLの電圧変化に応じて、ゲート電圧Vgおよびソース電圧Vsが時々刻々と変化している様子が示されている。
(Vth補正準備期間)
まず、Vth補正の準備を行う。具体的には、ゲート線WSLの電圧がVoffとなっており、信号線DTLの電圧がVofs1となっており、ドレイン線DSLの電圧がVccとなっている時(つまり有機EL素子12R等が発光している時)に、電源走査回路24が制御信号21cに応じてドレイン線DSLの電圧をVccからViniに下げる(T1)。すると、ソース電圧VsがViniまで下がり、有機EL素子12R等が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。次に、ドレイン線DSLの電圧がViniとなっており、かつ信号線DTLの電圧がVofs1となっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げる(T2)。すると、ゲート電圧VgがVofs1まで下がる。その後、ドレイン線DSLの電圧がViniとなっており、かつ信号線DTLの電圧がVofs1となっている時に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げる。
まず、Vth補正の準備を行う。具体的には、ゲート線WSLの電圧がVoffとなっており、信号線DTLの電圧がVofs1となっており、ドレイン線DSLの電圧がVccとなっている時(つまり有機EL素子12R等が発光している時)に、電源走査回路24が制御信号21cに応じてドレイン線DSLの電圧をVccからViniに下げる(T1)。すると、ソース電圧VsがViniまで下がり、有機EL素子12R等が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。次に、ドレイン線DSLの電圧がViniとなっており、かつ信号線DTLの電圧がVofs1となっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げる(T2)。すると、ゲート電圧VgがVofs1まで下がる。その後、ドレイン線DSLの電圧がViniとなっており、かつ信号線DTLの電圧がVofs1となっている時に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げる。
(最初のVth補正期間)
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofs1となっている間に、電源走査回路24が制御信号21cに応じてドレイン線DSLの電圧をVssからVccに上げる(T3)。すると、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs1からVsigに切り替える前に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVonからVoffに下げる(T4)。すると、トランジスタTDrのゲートがフローティングとなり、Vthの補正が一旦停止する。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofs1となっている間に、電源走査回路24が制御信号21cに応じてドレイン線DSLの電圧をVssからVccに上げる(T3)。すると、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs1からVsigに切り替える前に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVonからVoffに下げる(T4)。すると、トランジスタTDrのゲートがフローティングとなり、Vthの補正が一旦停止する。
(最初のVth補正休止期間)
Vth補正が休止している期間中(すなわち、ゲート線WSLの電圧がVoffとなっており、かつドレイン線DSLの電圧がVccとなっている間)は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。具体的には、水平駆動回路22が、Vth補正が休止している期間中に、信号線DTLの電圧をVofs1からVsigに切り替えたのち、VsigからVofs1、Vofs2に段階的に切り替える動作を行い、書き込み走査回路23が、信号線DTLの電圧がVsig、Vofs1またはVofs2となっている間に、先のVth補正を行った行(画素)とは異なる他の行(画素)に接続されたゲート線WSLの電圧をVoffからVonに上げたのち、VonからVoffに切り替える。
Vth補正が休止している期間中(すなわち、ゲート線WSLの電圧がVoffとなっており、かつドレイン線DSLの電圧がVccとなっている間)は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。具体的には、水平駆動回路22が、Vth補正が休止している期間中に、信号線DTLの電圧をVofs1からVsigに切り替えたのち、VsigからVofs1、Vofs2に段階的に切り替える動作を行い、書き込み走査回路23が、信号線DTLの電圧がVsig、Vofs1またはVofs2となっている間に、先のVth補正を行った行(画素)とは異なる他の行(画素)に接続されたゲート線WSLの電圧をVoffからVonに上げたのち、VonからVoffに切り替える。
なお、Vth補正が不十分である場合、すなわち、トランジスタTDrのゲート−ソース間の電位差VgsがトランジスタTDrの閾値電圧Vthよりも大きい場合には、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
(2回目のVth補正期間)
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、ドレイン線DSLの電圧がVccとなっており、かつ信号線DTLの電圧がVofs1となっており、Vth補正が可能となっている時に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げ(T5)、トランジスタTDrのゲートを信号線DTLに接続する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、トランジスタTDrがカットオフするまで(電位差VgsがVthになるまで)、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。これにより、ゲート電圧VgがVofs1となり、ソース電圧Vsが上昇し、その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、水平駆動回路22が信号線DTLの電圧をVofs1からVsigに切り替える前に、書き込み走査回路23がゲート線WSLの電圧をVonからVoffに下げる(T6)。すると、トランジスタTDrのゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、トランジスタTDrの閾値電圧Vthが画素回路13ごとにばらついた場合であっても、有機EL素子12R等の発光輝度がばらつくのをなくすることができる。
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、ドレイン線DSLの電圧がVccとなっており、かつ信号線DTLの電圧がVofs1となっており、Vth補正が可能となっている時に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げ(T5)、トランジスタTDrのゲートを信号線DTLに接続する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、トランジスタTDrがカットオフするまで(電位差VgsがVthになるまで)、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。これにより、ゲート電圧VgがVofs1となり、ソース電圧Vsが上昇し、その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、水平駆動回路22が信号線DTLの電圧をVofs1からVsigに切り替える前に、書き込み走査回路23がゲート線WSLの電圧をVonからVoffに下げる(T6)。すると、トランジスタTDrのゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、トランジスタTDrの閾値電圧Vthが画素回路13ごとにばらついた場合であっても、有機EL素子12R等の発光輝度がばらつくのをなくすることができる。
(2回目のVth補正休止期間)
その後、Vth補正の休止期間中(すなわち、ゲート線WSLの電圧がVoffとなっており、かつドレイン線DSLの電圧がVccとなっている間)に、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs1からVsig、Vofs2に段階的に切り替える。
その後、Vth補正の休止期間中(すなわち、ゲート線WSLの電圧がVoffとなっており、かつドレイン線DSLの電圧がVccとなっている間)に、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs1からVsig、Vofs2に段階的に切り替える。
(μ補正期間)
2回目のVth補正休止期間が終了した後、μ補正を行う。具体的には、信号線DTLの電圧がVofs2となっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げ(T7)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧が信号線DTLの電圧Vofs2となる。このとき、有機EL素子12R等のアノードの電圧はこの段階ではまだ有機EL素子12R等の閾値電圧Velよりも小さく、有機EL素子12R等はカットオフしている。そのため、電流Idsは有機EL素子12R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVofs2−Vofs1+Vth−ΔVとなる。このようにして、μ補正が行われる。ここで、トランジスタTDrの移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
2回目のVth補正休止期間が終了した後、μ補正を行う。具体的には、信号線DTLの電圧がVofs2となっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げ(T7)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧が信号線DTLの電圧Vofs2となる。このとき、有機EL素子12R等のアノードの電圧はこの段階ではまだ有機EL素子12R等の閾値電圧Velよりも小さく、有機EL素子12R等はカットオフしている。そのため、電流Idsは有機EL素子12R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVofs2−Vofs1+Vth−ΔVとなる。このようにして、μ補正が行われる。ここで、トランジスタTDrの移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
その後、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVonからVoffに下げる。続いて、ドレイン線DSLの電圧がVccとなっており、かつゲート線WSLの電圧がVoffとなっている時に、水平駆動回路22が制御信号21dに応じて信号線DTLの電圧をVofs2からVofs1、Vsigに段階的に切り替える。
(信号書き込み期間)
μ補正に続いて、信号書き込みを行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げ(T8)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧が信号線DTLの電圧Vsig(またはVsigに応じた電圧)となる。このとき、有機EL素子12R等のアノードの電圧はこの段階でもまだ有機EL素子12R等の閾値電圧Velよりも小さく、有機EL素子12R等はカットオフしている。そのため、電流Idsは有機EL素子12R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig−Vofs1+Vth−ΔVとなる。このようにして、信号書き込みが行われる。なお、先のμ補正期間において、μ補正が充分にできていなかった場合(つまり、μ補正時間Tsが充分に長くなかった場合)には、この信号書き込み期間においてもμ補正が行われる。
μ補正に続いて、信号書き込みを行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVoffからVonに上げ(T8)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧が信号線DTLの電圧Vsig(またはVsigに応じた電圧)となる。このとき、有機EL素子12R等のアノードの電圧はこの段階でもまだ有機EL素子12R等の閾値電圧Velよりも小さく、有機EL素子12R等はカットオフしている。そのため、電流Idsは有機EL素子12R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig−Vofs1+Vth−ΔVとなる。このようにして、信号書き込みが行われる。なお、先のμ補正期間において、μ補正が充分にできていなかった場合(つまり、μ補正時間Tsが充分に長くなかった場合)には、この信号書き込み期間においてもμ補正が行われる。
(発光)
最後に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVonからVoffに下げる(T9)。すると、トランジスタTDrのゲートがフローティングとなり、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子12R等に閾値電圧Vel以上の電圧が印加され、有機EL素子12R等が所望の輝度で発光する。
最後に、書き込み走査回路23が制御信号21bに応じてゲート線WSLの電圧をVonからVoffに下げる(T9)。すると、トランジスタTDrのゲートがフローティングとなり、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子12R等に閾値電圧Vel以上の電圧が印加され、有機EL素子12R等が所望の輝度で発光する。
本実施の形態の表示装置1では、上記のようにして、各画素11において画素回路13がオンオフ制御され、各画素11の有機EL素子12R等に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示部10において画像が表示される。
ところで、上述したように、トランジスタTDrのゲート−ソース間の電位差Vgは、最終的にはVsig−Vofs+Vth−ΔVとなり、画素ごとの移動度μのばらつきはΔVによって補正される。しかし、ΔVそのものが移動度μの補正に寄与するわけではない。全てのトランジスタTDrのうち移動度μの大きなもののΔV(ΔVa)と、全てのトランジスタTDrのうち移動度μの小さなもののΔV(ΔVb)との差分(ΔΔV)が実際の画面内での輝度均一性を実現するための補正量となる。
図4、図5は、上述したように、μ補正と信号書き込みとを別個に行ったときの、μ補正時間Tsと、ΔVa、ΔVbおよびΔΔVとの関係の一例を表したものである。図18、図19は、μ補正と信号書き込みとを同時に行ったときの、μ補正時間Tsと、ΔVa、ΔVbおよびΔΔVとの関係の一例を表したものである。図4、図18は、信号電圧Vsigが大きいとき(つまり、発光輝度が大きいとき)のものであり、図5、図19は、信号電圧Vsigが小さいとき(つまり、発光輝度が小さいとき)のものである。
図4、図5、図18、図19から、発光輝度が大きいときには、ΔΔVがある程度大きいので、μ補正が機能しているといえる。しかし、図18、図19では、発光輝度の大きさに応じて変化する電圧Vsigを用いてトランジスタTDrの移動度の補正が行われているので、発光輝度が小さいとき、すなわち、Vsigが小さいときには、ΔΔVが極めて小さくなり、μ補正が機能していない。また、μ補正と信号書き込みとを同時に行っていることから、μ補正時間Tsは必然的に短くなってしまう。従って、μ補正時間Tsを長くして、ΔΔVを大きくしようとすることは難しい。もっとも、μ補正時間Tsを長くするにつれて、ΔΔVの上昇割合が鈍くなり、ある値に飽和していくことから、μ補正時間Tsを長くしても、ΔΔVが大きくなることは期待できない。
一方、本実施の形態に対応する図4、図5では、μ補正と信号書き込みとが別個に行われており、一定の大きさの電圧Vofs2を用いてトランジスタTDrの移動度の補正が行われている。そのため、発光輝度が大きいときだけでなく、発光輝度が小さいとき、すなわち、Vsigが小さいときでも、ΔΔVが充分に大きいので、発光輝度の大きさに依らずにトランジスタTDrの移動度の補正を行うことができる。また、μ補正と信号書き込みとが別個に行われていることから、トランジスタTDrの移動度の補正に必要な時間を自由に(すなわち、適切な値に)設定することが可能となる。従って、本実施の形態では、発光輝度が小さい場合であっても、μ補正を確実に機能させることができる。
なお、μ補正時間Tsは、信号書き込みを開始するタイミング(ゲート線WSLの電圧をVoffからVonに上げるタイミング)を変えることによって変えることが可能であるが、例えば、水平駆動回路22から出力される3種類の電圧(Vofs1、Vofs2、Vsig)の並び順を変えることによっても変えることが可能である。上記では、図6(B)に示したように、水平駆動回路22から出力される電圧をVsig、Vofs2、Vofs1の順に変えていたが、例えば、図7(B),図8(B)に示したように、水平駆動回路22から出力される電圧をVofs1、Vofs2、Vsigの順に変えるようにしてもよい。水平駆動回路22から出力される電圧を図7(B),図8(B)に示したような並び順にした場合には、信号書き込みを開始するタイミング(ゲート線WSLの電圧をVoffからVonに上げるタイミング)を、例えば、図7(A)に示したように、μ補正を開始した周期内に設定することもできるし、図8(A)に示したように、μ補正を開始した周期の次の周期内に設定することもできる。
(モジュールおよび適用例)
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(モジュール)
上記実施の形態の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板2の一辺に、表示部10を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング制御回路21、水平駆動回路22、書き込み走査回路23および電源走査回路24の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
上記実施の形態の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板2の一辺に、表示部10を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング制御回路21、水平駆動回路22、書き込み走査回路23および電源走査回路24の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図10は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
図10は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
(適用例2)
図11は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
図11は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(適用例3)
図12は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
図12は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
(適用例4)
図13は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
図13は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
(適用例5)
図14は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
図14は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路13の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路13に追加してもよい。その場合、画素回路13の変更に応じて、上述した水平駆動回路22、書き込み走査回路23、電源走査回路24のほかに、必要な駆動回路を追加してもよい。
また、上記実施の形態等では、水平駆動回路22、書き込み走査回路23および電源走査回路24の駆動を信号保持制御回路21Bが制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路22、書き込み走査回路23および電源走査回路24の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
また、上記実施の形態等では、画素回路13が、2Tr1Cの回路構成となっていたが、トランジスタが有機EL素子12R等に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
また、上記実施の形態等では、トランジスタTWS,TDrは、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばnチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTDrのソースおよびドレインのうちドレイン線DSLと未接続の方と保持容量Csの他端とを有機EL素子12R等のカソードに接続し、有機EL素子12R等のアノードをカソード線CTLに接続することが好ましい。
1…表示装置、10…表示部、11,11R,11G,11B…画素、12R,12G,12B…有機EL素子、13…画素回路、20…周辺回路部、21…タイミング制御回路、21A…表示信号生成回路、21B…表示信号保持制御回路、22…水平駆動回路、23…書き込み走査回路、24…電源走査回路、Cs…保持容量、DSL…ドレイン線、DTL…信号線、Ids…電流、TDr,TWS…トランジスタ、Vg…ゲート電圧、Vgs…電位差、Vs…ソース電圧、Vth…閾値電圧、WSL…ゲート線。
Claims (3)
- 発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成され、
前記駆動部は、
前記発光素子の閾値電圧以上の電圧を前記発光素子に印加することの可能な第1電圧を前記トランジスタのソースおよびドレインのうち前記発光素子とは反対側の方から供給する第1駆動部と、
前記映像信号に応じた大きさの第2電圧および一定の大きさの第3電圧を前記トランジスタのゲート側から供給する第2駆動部と、
前記トランジスタのゲート−ソース間の電位差を前記トランジスタの閾値電圧に補正したのち、前記第2駆動部が前記第3電圧を出力している間に、前記トランジスタの移動度の補正を開始する制御信号を出力し、続いて、前記第2駆動部が前記第2電圧を出力している間に、前記トランジスタのゲートに前記第2電圧に応じた電圧の書き込みを開始する制御信号を出力する制御部とを有する表示装置。 - 発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成され、
前記駆動部は、前記発光素子の閾値電圧以上の電圧を前記発光素子に印加することの可能な第1電圧を前記トランジスタのソースおよびドレインのうち前記発光素子とは反対側の方から供給する第1駆動部と、前記映像信号に応じた大きさの第2電圧および一定の大きさの第3電圧を前記トランジスタのゲート側から供給する第2駆動部とを有する表示装置において、前記トランジスタのゲート−ソース間の電位差を前記トランジスタの閾値電圧に補正したのち、前記第2駆動部が前記第3電圧を出力している間に、前記トランジスタの移動度の補正を開始し、続いて、前記第2駆動部が前記第2電圧を出力している間に、前記トランジスタのゲートに前記第2電圧に応じた電圧の書き込みを開始する表示装置の駆動方法。 - 表示装置を備え、
前記表示装置は、
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、少なくとも、前記発光素子に直列に接続されたトランジスタを含んで構成され、
前記駆動部は、
前記発光素子の閾値電圧以上の電圧を前記発光素子に印加することの可能な第1電圧を前記トランジスタのソースおよびドレインのうち前記発光素子とは反対側の方から供給する第1駆動部と、
前記映像信号に応じた大きさの第2電圧および一定の大きさの第3電圧を前記トランジスタのゲート側から供給する第2駆動部と、
前記トランジスタのゲート−ソース間の電位差を前記トランジスタの閾値電圧に補正したのち、前記第2駆動部が前記第3電圧を出力している間に、前記トランジスタの移動度の補正を開始する制御信号を出力し、続いて、前記第2駆動部が前記第2電圧を出力している間に、前記トランジスタのゲートに前記第2電圧に応じた電圧の書き込みを開始する制御信号を出力する制御部とを有する電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197912A JP2010038928A (ja) | 2008-07-31 | 2008-07-31 | 表示装置およびその駆動方法ならびに電子機器 |
US12/507,998 US8289245B2 (en) | 2008-07-31 | 2009-07-23 | Display device, method for driving the same, and electronic device |
CN 200910160875 CN101640026B (zh) | 2008-07-31 | 2009-07-30 | 显示装置、用于驱动该显示装置的方法以及电子装置 |
US13/625,349 US9041631B2 (en) | 2008-07-31 | 2012-09-24 | Display device, method for driving the same, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008197912A JP2010038928A (ja) | 2008-07-31 | 2008-07-31 | 表示装置およびその駆動方法ならびに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010038928A true JP2010038928A (ja) | 2010-02-18 |
Family
ID=41607851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008197912A Pending JP2010038928A (ja) | 2008-07-31 | 2008-07-31 | 表示装置およびその駆動方法ならびに電子機器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8289245B2 (ja) |
JP (1) | JP2010038928A (ja) |
CN (1) | CN101640026B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211108A (ja) * | 2009-03-12 | 2010-09-24 | Sony Corp | 表示装置及びその駆動方法 |
JP2011102931A (ja) * | 2009-11-11 | 2011-05-26 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
US8334823B2 (en) | 2010-06-29 | 2012-12-18 | Sony Corporation | Display device and display driving method therefor |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010038928A (ja) * | 2008-07-31 | 2010-02-18 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
CN104091560B (zh) * | 2014-06-23 | 2016-08-24 | 上海天马有机发光显示技术有限公司 | 有机发光二极管像素补偿电路及其显示面板、显示装置 |
CN104064146B (zh) * | 2014-06-23 | 2017-01-18 | 上海天马有机发光显示技术有限公司 | 有机发光二极管像素补偿电路及其显示面板、显示装置 |
WO2016119327A1 (zh) * | 2015-01-30 | 2016-08-04 | 佛山市顺德区美的饮水机制造有限公司 | 净水系统 |
KR102476183B1 (ko) * | 2018-02-19 | 2022-12-09 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108381A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 表示装置および表示装置の駆動方法 |
JP2008033193A (ja) * | 2006-08-01 | 2008-02-14 | Sony Corp | 表示装置およびその駆動方法 |
JP2008191296A (ja) * | 2007-02-02 | 2008-08-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2008256916A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP2009008873A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009008874A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009008872A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009069322A (ja) * | 2007-09-12 | 2009-04-02 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009157018A (ja) * | 2007-12-26 | 2009-07-16 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
JP2009204992A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | El表示パネル、電子機器及びel表示パネルの駆動方法 |
JP2009294635A (ja) * | 2008-05-08 | 2009-12-17 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4396086B2 (ja) * | 2002-07-31 | 2010-01-13 | 日亜化学工業株式会社 | 画像表示装置の制御回路および制御方法 |
JP2004126285A (ja) * | 2002-10-03 | 2004-04-22 | Pioneer Electronic Corp | 有機エレクトロルミネッセンス素子の発光駆動回路及び表示装置 |
JP4161688B2 (ja) | 2002-11-18 | 2008-10-08 | アイシン精機株式会社 | 湿式太陽電池 |
JP4373331B2 (ja) * | 2002-11-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 表示装置 |
US8004477B2 (en) * | 2005-11-14 | 2011-08-23 | Sony Corporation | Display apparatus and driving method thereof |
JP4923527B2 (ja) | 2005-11-14 | 2012-04-25 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4918983B2 (ja) | 2005-11-14 | 2012-04-18 | ソニー株式会社 | 画素回路及び表示装置 |
JP4203773B2 (ja) * | 2006-08-01 | 2009-01-07 | ソニー株式会社 | 表示装置 |
JP2008058940A (ja) * | 2006-08-02 | 2008-03-13 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP5055879B2 (ja) * | 2006-08-02 | 2012-10-24 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
JP4240097B2 (ja) * | 2006-09-25 | 2009-03-18 | ソニー株式会社 | 画素回路及び表示装置 |
JP4600780B2 (ja) * | 2007-01-15 | 2010-12-15 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4297169B2 (ja) * | 2007-02-21 | 2009-07-15 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP4300490B2 (ja) * | 2007-02-21 | 2009-07-22 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP2008226491A (ja) * | 2007-03-08 | 2008-09-25 | Sony Corp | 有機エレクトロルミネッセンス表示装置 |
JP5309455B2 (ja) * | 2007-03-15 | 2013-10-09 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP2008233123A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置 |
JP2008233122A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2008233129A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 画素回路および表示装置とその駆動方法 |
JP2008233536A (ja) * | 2007-03-20 | 2008-10-02 | Sony Corp | 表示装置 |
JP2008241780A (ja) * | 2007-03-26 | 2008-10-09 | Sony Corp | 表示装置及び電子機器 |
JP4508205B2 (ja) * | 2007-03-26 | 2010-07-21 | ソニー株式会社 | 表示装置、表示装置の駆動方法および電子機器 |
JP5343325B2 (ja) * | 2007-04-12 | 2013-11-13 | ソニー株式会社 | 自発光表示パネル駆動方法、自発光表示パネル及び電子機器 |
JP2008286953A (ja) * | 2007-05-16 | 2008-11-27 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
JP4470960B2 (ja) * | 2007-05-21 | 2010-06-02 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
KR101526475B1 (ko) * | 2007-06-29 | 2015-06-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 구동 방법 |
JP2010038928A (ja) * | 2008-07-31 | 2010-02-18 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
-
2008
- 2008-07-31 JP JP2008197912A patent/JP2010038928A/ja active Pending
-
2009
- 2009-07-23 US US12/507,998 patent/US8289245B2/en active Active
- 2009-07-30 CN CN 200910160875 patent/CN101640026B/zh active Active
-
2012
- 2012-09-24 US US13/625,349 patent/US9041631B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108381A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 表示装置および表示装置の駆動方法 |
JP2008033193A (ja) * | 2006-08-01 | 2008-02-14 | Sony Corp | 表示装置およびその駆動方法 |
JP2008191296A (ja) * | 2007-02-02 | 2008-08-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2008256916A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP2009008873A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009008874A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009008872A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009069322A (ja) * | 2007-09-12 | 2009-04-02 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2009157018A (ja) * | 2007-12-26 | 2009-07-16 | Sony Corp | 表示装置及びその駆動方法と電子機器 |
JP2009204992A (ja) * | 2008-02-28 | 2009-09-10 | Sony Corp | El表示パネル、電子機器及びel表示パネルの駆動方法 |
JP2009294635A (ja) * | 2008-05-08 | 2009-12-17 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211108A (ja) * | 2009-03-12 | 2010-09-24 | Sony Corp | 表示装置及びその駆動方法 |
US8350786B2 (en) | 2009-03-12 | 2013-01-08 | Sony Corporation | Display apparatus and method of driving the same |
JP2011102931A (ja) * | 2009-11-11 | 2011-05-26 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
US8334823B2 (en) | 2010-06-29 | 2012-12-18 | Sony Corporation | Display device and display driving method therefor |
Also Published As
Publication number | Publication date |
---|---|
US9041631B2 (en) | 2015-05-26 |
US8289245B2 (en) | 2012-10-16 |
CN101640026A (zh) | 2010-02-03 |
US20100026674A1 (en) | 2010-02-04 |
CN101640026B (zh) | 2012-02-22 |
US20130141413A1 (en) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5804732B2 (ja) | 駆動方法、表示装置および電子機器 | |
US20100309174A1 (en) | Display device, driving method of display device, and electronic device performing duty control of a pixel | |
US9041631B2 (en) | Display device, method for driving the same, and electronic device | |
US8345032B2 (en) | Display apparatus, display-apparatus driving method and eletronic instrument | |
JP2010145579A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009271337A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008152096A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
US8902213B2 (en) | Display device, electronic device, and method of driving display device | |
JP4784780B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
US9483995B2 (en) | Display device, method for driving the same, and electronic device | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237425A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008286897A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010014748A (ja) | 表示装置および電子機器 | |
JP2010139543A (ja) | 表示装置、電子機器および表示装置の駆動方法 | |
JP2009300697A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010026119A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010026117A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010014747A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2009300853A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010026116A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2012220723A (ja) | 表示パネル、表示装置および電子機器 | |
JP2010032904A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
WO2013084701A1 (ja) | 表示装置およびその駆動方法、ならびに電子機器 | |
JP2010014746A (ja) | 表示装置およびその駆動方法ならびに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101214 |