JP2010145579A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】駆動トランジスタがＰチャネルトランジスタからなる画素構成において、駆動トランジスタの特性ばらつきに起因する画質不良の発生を抑える。
【解決手段】駆動トランジスタ２２をＰチャネルトランジスタで構成した画素２０を有する有機ＥＬ表示装置において、駆動トランジスタ２２と電源電位Ｖｃｃとの間にスイッチングトランジスタ２４を接続し、駆動トランジスタ２２のゲート−ソース間に第１容量素子２６を接続するとともに、当該第１容量素子２６と電源電位Ｖｃｃとの間に第２容量素子２７を接続することで、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきを補正する閾値補正処理と、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理と実現する。
【選択図】図２

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（以下、「画素回路」と記述する場合もある）が行列状に２次元配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。

この有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の光源を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

有機ＥＬ表示装置の最も単純な画素回路として、図２１に示す２Ｔｒ（トランジスタ）の画素回路が挙げられる（例えば、特許文献１，２参照）。

図２１に示すように、２Ｔｒの画素回路は、有機ＥＬ素子２０１に加えて、Ｐチャネルの駆動トランジスタ２０２、Ｐチャネルの書込みトランジスタ２０３および保持容量２０４を有する構成となっている。有機ＥＬ素子２０１は、カソード電極が接地電位ＧＮＤに接続されている。

駆動トランジスタ２０２は、ドレイン電極が有機ＥＬ素子２０１のアノード電極に、ソース電極が正側の電源電位Ｖｃｃにそれぞれ接続されている。書込みトランジスタ２０３は、信号線２１１と駆動トランジスタ２２のゲート電極との間に接続され、ゲート電極が走査線２１２に接続されている。保持容量２０４は、正側電源電位Ｖｃｃと駆動トランジスタ２２のゲート電極との間に接続されている。

続いて、上記構成の画素回路の動作について説明する。先ず、走査線２１２の電位を選択状態（ここでは、低レベル状態）とし、信号線２１１に映像信号の信号電圧Ｖｓｉｇを印加すると、書込みトランジスタ２０３が導通状態となる。これにより、駆動トランジスタ２０２のゲート電圧が信号電圧Ｖｓｉｇになり、また当該信号電圧Ｖｓｉｇが保持容量２０４に保持される。

次に、走査線２１２の電位を非選択状態（ここでは、高レベル状態）とすると、書込みトランジスタ２０３が非導通状態になるため、駆動トランジスタ２０２のゲート電極は信号線２１１から切り離される。このとき、駆動トランジスタ２０２のゲート電圧は、保持容量２０４によって安定に保持される。

そして、駆動トランジスタ２０２および有機ＥＬ素子２０１に流れる電流は、駆動トランジスタ２０２のゲート・ソース間電圧Ｖｇｓに応じた電流値となる。すると、有機ＥＬ素子２０１は、その電流値に応じた輝度で発光し続ける。ここで、信号線２１１を通して供給される輝度情報に応じた信号電圧Ｖｓｉｇを、書込みトランジスタ２０３によってサンプリングして画素内部に伝える動作を、以下、「書込み」と呼ぶこととする。

上述したように、上記構成の画素回路では、一度信号電圧Ｖｓｉｇの書込みを行えば、次に信号電圧Ｖｓｉｇの書込みが行われるまでの間、有機ＥＬ素子２０１は一定の輝度で発光を継続する。また、駆動トランジスタ２０２ゲート電圧を変化させることで、有機ＥＬ素子２０１に流れる電流値を制御している。このとき、駆動トランジスタ２０２は、ソース電極が電源電位Ｖｃｃに接続されており、常に飽和領域で動作しているために、次式（１）に示した電流値Ｉｄｓを持つ定電流源となっている。

Ｉｄｓ＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−｜Ｖｔｈ｜）² ……（１）
ここで、Ｖｔｈは駆動トランジスタ２０２の閾値電圧、μはチャネルを構成する半導体薄膜のキャリア移動度（以下、単に「移動度」と記述する）、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはゲート・ソース間電圧である。

単純マトリクス型表示装置では、各発光素子は、選択された瞬間にのみ発光する。これに対して、アクティブマトリクス型表示装置では、書込み終了後も発光素子が発光を継続する。したがって、アクティブマトリクス型表示装置は、単純マトリクス型表示装置に比べて発光素子のピーク輝度、ピーク電流を下げることができるなどの点で、とりわけ大型・高精細の表示装置では有利となる。

図２２に、有機ＥＬ素子の電流−電圧特性（Ｉ−Ｖ特性）の経時変化を示す。図２２において、実線で示す曲線が初期状態の特性を示し、破線で示す曲線が経時変化後の特性を示している。

一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図２２に示すように、時間が経過するにつれて劣化してしまう。ところが、図２１に示す２Ｔｒの画素回路では、先述したように、駆動トランジスタ２０２による定電流駆動であることから、有機ＥＬ素子２０１には定電流が流れ続けるために、有機ＥＬ素子２０１のＩ−Ｖ特性が経時的に劣化してもその発光輝度が低下することはない。

米国特許第５６８４３６５号明細書 特開平８−２３４６８３号公報

ところで、先述した式（１）から明らかなように、有機ＥＬ素子２０１に流れる電流Ｉｄｓは、駆動トランジスタ２０２の閾値電圧Ｖｔｈや移動度μ等のトランジスタ特性に依存する。また、有機ＥＬ素子２０１の発光輝度は、流れる電流によって決定される。したがって、駆動トランジスタ２０２の閾値電圧Ｖｔｈおよび移動度μがばらつくと、有機ＥＬ素子２０１の発光輝度もばらついてしまう。その結果、従来技術で挙げた２Ｔｒの画素回路では、画素構成素子が少ないという利点はあるものの、駆動トランジスタの特性のばらつきに起因して表示画像にスジや輝度ムラといった画質不良が現れてしまう。

そこで、本発明は、Ｐチャネルの駆動トランジスタを用いた画素構成において、駆動トランジスタの特性ばらつきに起因する画質不良の発生を抑えることが可能な表示装置、表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。

本発明による表示装置は、
電気光学素子と、
映像信号を書き込む書込みトランジスタと、
前記電気光学素子のアノード電極にドレイン電極が接続され、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動するＰチャネル型の駆動トランジスタと、
前記駆動トランジスタのソース電極と当該駆動トランジスタに駆動電流を供給する第１電源との間に接続された第１スイッチングトランジスタと、
前記駆動トランジスタのゲート電極とソース電極との間に接続された第１容量素子と、
前記駆動トランジスタのソース電極と前記第１電源との間に接続された第２容量素子と
を有する画素が行列状に配置されている。

上記構成の表示装置において、第１スイッチングトランジスタが導通状態にあり、駆動トランジスタに第１電源から電流が供給されているときに、駆動トランジスタのゲート電極に基準電位を書き込むことによって当該駆動トランジスタのゲート電位の初期化が行われる。この初期化後、第１スイッチングトランジスタを非導通状態にすると、駆動トランジスタのゲート電圧の初期化電位を基準として、当該初期化電位から駆動トランジスタの閾値電圧を減じた電位に向けてソース電圧を変化させる閾値補正処理が行われる。閾値補正処理により、最終的に、駆動トランジスタのゲート−ソース間電圧が駆動トランジスタの閾値電圧に収束し、第１容量素子に保持される。

その後、書込みトランジスタによるサンプリングによって映像信号の信号電圧を駆動トランジスタのゲート電極に書き込む。この信号書込み時に、駆動トランジスタの閾値電圧が第１容量素子に保持されている閾値電圧とキャンセルされる。その結果、駆動トランジスタの閾値電圧の画素ごとのばらつきが補正される。書込みトランジスタによって書き込まれた映像信号の信号電圧は第１容量素子に保持される。この信号電圧に対する第１容量素子の保持電圧の比率が書込みゲインとなる。この書込みゲインは、第１，第２容量素子の各容量値によって決まる。

信号電圧の書込みにより、駆動トランジスタのゲート電圧が基準電位から信号電圧へ変化するために、駆動トランジスタのゲート−ソース間電圧は、当該駆動トランジスタの閾値電圧よりも大きくなる。したがって、駆動トランジスタの電流が流れる。この電流は駆動トランジスタの移動度を反映したものとなる。そして、駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理が行われる。この移動度補正処理により、駆動トランジスタの移動度の画素ごとのばらつきが補正される。

本発明によれば、駆動トランジスタがＰチャネルトランジスタからなる画素構成において、駆動トランジスタの閾値電圧および移動度の画素ごとのばらつきを補正することができる。よって、駆動トランジスタの閾値電圧および移動度のばらつきに起因するムラやスジといった輝度ばらつきのない均一な画質を得ることができる。

以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．第１実施形態（Ｐチャネルの駆動トランジスタ）
１−１．システム構成
１−２．回路動作
２．第２実施形態（走査線の共通化）
２−１．システム構成
２−２．回路動作
３．変形例
３−１．変形例１
３−２．変形例２
４．適用例（電子機器）

＜１．第１実施形態＞
［１−１．システム構成］
図１は、本発明の第１実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本実施形態に係る有機ＥＬ表示装置１０Ａは、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を発光駆動する。

画素２０の駆動部としては、例えば、書込み走査回路４０、発光駆動走査回路５０および補正制御走査回路６０からなる走査駆動系と、信号出力回路７０からなる信号供給系とが設けられている。本実施形態に係る有機ＥＬ表示装置１０Ａの場合には、画素アレイ部３０が形成された表示パネル８０（基板）上に信号出力回路７０が設けられている。

これに対して、走査駆動系である書込み走査回路４０、発光駆動走査回路５０および補正制御走査回路６０は、表示パネル８０の外部に設けられている。ここでは、表示パネル８０の右側に書込み走査回路４０および補正制御走査回路６０を配置し、表示パネル８０の左側に発光駆動走査回路５０を配置するレイアウト構成を採っているが、このレイアウト構成に限られるものではない。

すなわち、書込み走査回路４０および補正制御走査回路６０と発光駆動走査回路５０との左右の配置関係が逆であっても良いし、書込み走査回路４０、発光駆動走査回路５０および補正制御走査回路６０の全てを表示パネル８０の一方側に配置してもよい。また、書込み走査回路４０、発光駆動走査回路５０および補正制御走査回路６０をそれぞれ左右両側に一対ずつ配置するレイアウト構成を採ることも可能である。

ここで、有機ＥＬ表示装置１０Ａが白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０Ａがカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、例えば、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではない。すなわち、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って第１走査線（書込み走査線）３１−１〜３１−ｍ、第２走査線３２−１〜３２−ｍ、第３走査線３３−１〜３３−ｍが画素行ごとに配線されている。また、列方向（画素列の画素の配列方向）に沿って信号線３４−１〜３４−ｎが画素列ごとに配線されている。

第１走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。第２走査線３２−１〜３２−ｍのは、発光制御走査回路５０の対応する行の出力端にそれぞれ接続されている。第３走査線３３−１〜３３−ｍは、補正制御走査回路６０の対応する行の出力端にそれぞれ接続されている。信号線３４−１〜３４−ｎは、信号出力回路７０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０Ａは、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、例えば低温ポリシリコンプロセスを用いて形成することができる。低温ポリシリコンプロセスを用いると、書込み走査回路４０、発光駆動走査回路５０および補正制御走査回路６０についても、表示パネル８０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、第１走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する（線順次走査）。

発光駆動走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この発光駆動走査回路５０は、書込み走査回路４０による線順次走査に同期して、画素２０の発光駆動を行なう発光駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）を第２走査線３２−１〜３２−ｍに供給する。この発光駆動信号ＤＳは、画素２０の発光／非発光の制御を行なう。

補正制御走査回路６０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この補正制御走査回路６０は、書込み走査回路４０による線順次走査に同期して、後述する補正処理を行う補正制御信号ＡＺ（ＡＺ１〜ＡＺｍ）を第３走査線３３−１〜３３−ｍに供給する。この補正制御信号ＡＺによる補正処理については、後で詳細に説明する。

信号出力回路７０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。ここで、信号出力回路７０から選択的に出力される基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

信号出力回路７０としては、例えば、周知の時分割駆動方式の回路構成を用いることができる。時分割駆動方式は、セレクタ方式とも呼ばれ、信号供給源であるドライバ（図示せず）の１つの出力端に対して複数の信号線を単位（組）として割り当る。そして、この複数の信号線を時分割にて順次選択する一方、その選択した信号線に対してドライバの各出力端ごとに時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。

一例として、カラー表示対応の場合を例に挙げると、隣り合うＲ，Ｇ，Ｂの３つの画素列を単位とし、ドライバからは１水平期間内にＲ，Ｇ，Ｂの各映像信号が時系列で信号出力回路７０に入力するようにする。信号出力回路７０は、Ｒ，Ｇ，Ｂの３つの画素列に対応して設けられたセレクタ（選択スイッチ）によって構成され、当該セレクタが時分割にて順次オン動作を行うことで、Ｒ，Ｇ，Ｂの各映像信号を対応する信号線に対して時分割で書き込む。

ここでは、Ｒ，Ｇ，Ｂの３つの画素列（信号線）を単位としたが、これに限られるものではない。そして、この時分割駆動方式（セレクタ方式）を採用することで、時分割数をｘ（ｘは２以上の整数）とすると、ドライバの出力数および当該ドライバと信号出力回路７０、ひいては表示パネル８０との間の配線数を、信号線の本数の１／ｘに削減できる利点がある。

信号出力回路７０から選択的に出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３４−１〜３４−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる（線順次書込み）。これにより、信号線３４（３４−１〜３４−ｎ）は、１水平走査期間内に信号電圧Ｖｓｉｇと基準電位Ｖｏｆｓとの２値をとる。

（画素回路）
図２は、本実施形態に係る有機ＥＬ表示装置１０Ａに用いられる画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３５にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ（サンプリングトランジスタ）２３、スイッチングトランジスタ２４，２５および第１，第２容量素子２６，２７を有する構成となっている。駆動トランジスタ２２としては、Ｐチャネル型のＴＦＴが用いられている。

ここでは、Ｐチャネル型の駆動トランジスタ２２に対して、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５としてＮチャネル型のＴＦＴを用いている。ただし、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

駆動トランジスタ２２は、有機ＥＬ素子２１に直列に接続されることで、当該有機ＥＬ素子２１に対して駆動電流を供給する。具体的には、駆動トランジスタ２２のドレイン電極が有機ＥＬ素子２１のアノード電極に接続されている。

書込みトランジスタ２３は、ゲート電極が第１走査線３１（３１−１〜３１−ｍ）に接続され、ソース電極が信号線３４（３４−１〜３４−ｎ）に接続され、ドレイン電極が駆動トランジスタ２２のゲート電極に接続されている。書込みトランジスタ２３のゲート電極には、書込み走査回路４０から第１走査線３１（３１−１〜３１−ｍ）を通して書き込み走査信号ＷＳが印加される。

一方のスイッチングトランジスタ２４は、ゲート電極が第２走査線３２（３２−１〜３２−ｍ）に接続され、ドレイン電極が第１電源である正側の電源電位Ｖｃｃに接続され、ソース電極が駆動トランジスタ２２のソース電極に接続されている。スイッチングトランジスタ２４のゲート電極には、発光駆動走査回路５０から第２走査線３２（３２−１〜３２−ｍ）を通してＨｉｇｈアクティブの発光駆動信号ＤＳが印加される。

他方のスイッチングトランジスタ２５は、ゲート電極が第３走査線３３（３３−１〜３３−ｍ）に接続され、ドレイン電極が有機ＥＬ素子２１のアノード電極に接続され、ソース電極が第２電源である負側の電源電位Ｖｓｓに接続されている。スイッチングトランジスタ２５のゲート電極には、補正制御走査回路６０から第３走査線３３（３３−１〜３３−ｍ）を通してＨｉｇｈアクティブの補正制御信号ＡＺが印加される。

第１容量素子２６は、駆動トランジスタ２２のゲート電極とソース電極（スイッチングトランジスタ２４のソース電極）との間に接続されている。第２容量素子２７は、駆動トランジスタ２２のソース電極（スイッチングトランジスタ２４のソース電極）と正側の電源電位Ｖｃｃとの間に接続されている。

なお、駆動回路としては、駆動トランジスタ２２、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５の４つのトランジスタと容量素子２７，２６の２つの容量素子とからなる４Ｔｒ／２Ｃ回路構成のものに限られるものではない。

例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。また、例えば、スイッチングトランジスタ２５を省略する回路構成を採ることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から第１走査線３１（３１−１〜３１−ｍ）を通してゲート電極に印加される書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３４を通して信号出力回路７０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに第１容量素子２６に保持される。

駆動トランジスタ２２は、飽和領域で動作するように設計されている。これにより、駆動トランジスタ２２は、電源電位Ｖｃｃからスイッチングトランジスタ２４を介して電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、第１容量素子２６に保持されている信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

スイッチングトランジスタ２４は、発光駆動走査回路５０から第２走査線３２（３２−１〜３２−ｍ）を通してゲート電極に印加される発光駆動信号ＤＳに応答して導通状態になることで、電源電位Ｖｃｃから駆動トランジスタ２２への電流の供給を許容する。これにより、上述したように、駆動トランジスタ２２による有機ＥＬ素子２１の発光駆動が可能になる。すなわち、スイッチングトランジスタ２４は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能を持っている。

このようにして、スイッチングトランジスタ２４のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間との割合を制御することができる（いわゆる、デューティ制御）。このデューティ制御により、１フレーム期間に亘って画素２０が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

スイッチングトランジスタ２５は、補正制御走査回路６０から第３走査線３３（３３−１〜３３−ｍ）を通してゲート電極に印加される補正制御駆動信号ＡＺに応答して導通状態になることで、有機ＥＬ素子２１のアノード電極に負側の電源電位Ｖｓｓを選択的に供給する。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、有機ＥＬ素子２１のカソード電位（共通電源供給線３５の電位）をＶｃａｔｈとするとき、電源電位Ｖｓｓは、Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈの条件を満足するように設定される。これにより、電源電位Ｖｓｓは、スイッチングトランジスタ２５が導通状態のときに、有機ＥＬ素子２１に逆バイアスをかけることになる。

ここでは、電源電位Ｖｓｓを有機ＥＬ素子２１のカソード電位Ｖｃａｔｈと異なる値とする場合を想定しているが、同じ値とすること可能である。因みに、電源電位Ｖｓｓをカソード電位Ｖｃａｔｈと同じ値に設定する構成を採った方が、画素行ごとに設けられる電源電位Ｖｓｓの電源配線が不要になるために、配線数を削減できる観点から好ましいと言える。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２、書込みトランジスタ２３、スイッチングトランジスタ２４，２５等を含む駆動回路が形成されたガラス基板２０１上に形成されている。具体的には、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。アノード電極２０５は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成されている。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５と、半導体層２２２のチャネル形成領域２２５の両側のドレイン／ソース領域２２３，２２４とから構成されている。ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成される。そして、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることによって表示パネル７０が形成される。

［１−２．回路動作］
続いて、上記構成の画素２０が行列状に２次元配置されてなる第１実施形態に係る有機ＥＬ表示装置１０Ａの回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。

なお、図４のタイミング波形図には、書込み走査信号ＷＳ、発光駆動信号ＤＳ、補正制御信号ＡＤの各波形、信号線３４の電位（Ｖｓｉｇ／Ｖｏｆｓ）の変化、駆動トランジスタ２２のソース電圧Ｖｓおよびゲート電圧Ｖｇの変化を示している。また、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５をスイッチのシンボルで図示している。

〔前フレームの発光期間〕
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、発光駆動信号ＤＳがアクティブ状態（高電位状態）にあることで、スイッチングトランジスタ２４がオン（導通）状態にある。このとき、書込み走査信号ＷＳが非アクティブ状態（低電位状態）にあることで書込みトランジスタ２３がオフ（非導通）状態にあり、補正制御信号ＡＺが非アクティブ状態にあることでスイッチングトランジスタ２５がオフ状態にある。

先述したように、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じて先述した式（１）に与えられる値をとる駆動電流Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

〔現フレームの非発光期間〕
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、発光駆動信号ＤＳが非アクティブ状態になることで、図５（Ｂ）に示すように、スイッチングトランジスタ２４がオフ状態になる。すると、電源電位Ｖｃｃから駆動トランジスタ２２を通して有機ＥＬ素子２１に電流が供給されなくなる。これにより、有機ＥＬ素子２１が消光し、現フレームの非発光期間に入る。

また、有機ＥＬ素子２１に電流が供給されなくなることで、有機ＥＬ素子２１のアノード電圧は、有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈとの和であるＶｔｈｅｌ＋Ｖｃａｔｈという電位に収束する。そして、駆動トランジスタ２２のソース電圧Ｖｓも、有機ＥＬ素子２１のアノード電圧と同一の値となる。このとき、書込みトランジスタ２３およびスイッチングトランジスタ２５はオフ状態のままである。

時刻ｔ１から一定時間経過後の時刻２で補正制御信号ＡＺがアクティブ状態になることで、スイッチングトランジスタ２５がオン状態になる。これにより、有機ＥＬ素子２１のアノード電極にスイッチングトランジスタ２５を通して電源電位Ｖｓｓが供給される。その後、時刻ｔ３で信号線３４に対して信号出力回路７０から基準電位Ｖｏｆｓが供給される。この基準電位Ｖｏｆｓが供給される周期が１Ｈ期間（Ｈは水平走査期間）となる。

次に、スイッチングトランジスタ２５がオン状態にある時刻ｔ４に発光駆動信号ＤＳがアクティブ状態になることで、図５（Ｃ）に示すように、スイッチングトランジスタ２４がオン状態になる。スイッチングトランジスタ２４がオンすることで、電源電位Ｖｃｃから駆動トランジスタ２２への電流の供給が許容されるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じて式（１）で与えられる値の電流Ｉｄｓが再び駆動トランジスタ２２に流れることになる。

ただし、このとき、スイッチングトランジスタ２５がオン状態となっているために、有機ＥＬ素子２１のアノード電位は電源電位Ｖｓｓになっている。ここで、電源電位Ｖｓｓは、先述したように、Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈの条件を満足するように設定されている。したがって、有機ＥＬ素子２１には逆バイアスがかかり、当該有機ＥＬ素子２１が非発光状態のままであり、駆動トランジスタ２２に流れる電流Ｉｄｓは、スイッチングトランジスタ２５を通して電源電位Ｖｓｓに流れ込む。

（閾値補正準備）
次に、信号線３４の電位が基準電位Ｖｏｆｓの状態にある時刻ｔ５において、書込み走査信号ＷＳがアクティブ状態になることで、書込みトランジスタ２３がオン状態になる。これにより、信号線３４の基準電位Ｖｏｆｓが書込みトランジスタ２３を通して駆動トランジスタ２２のゲート電極に書き込まれる。すなわち、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓに初期化される。

このとき、図５（Ｄ）に示すように、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓ、ソース電圧Ｖｓが電源電位Ｖｃｃ、ドレイン電位Ｖｄが電源電位Ｖｓｓという値となる。ここで、後述する閾値補正処理を正常に行うためには、駆動トランジスタ２２のゲート−ソース間電圧｜Ｖｏｆｓ−Ｖｃｃ｜は、当該駆動トランジスタ２２の閾値電圧｜Ｖｔｈ｜よりも大きい必要がある。換言すれば、駆動トランジスタ２２のゲート−ソース間電圧｜Ｖｏｆｓ−Ｖｃｃ｜が閾値電圧｜Ｖｔｈ｜よりも大きくなるように、電源電位Ｖｃｃに対して基準電位Ｖｏｆｓの値を設定しておく必要がある。

このように、駆動トランジスタ２２のゲート電圧Ｖｇを基準電位Ｖｏｆｓに固定して初期化する処理が、後述する閾値補正処理を行う前段階の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電圧Ｖｇを初期化する初期化電位となる。

（閾値補正）
駆動トランジスタ２２のゲート電圧Ｖｇの基準電位Ｖｏｆｓへの初期化後、時刻ｔ６で発光駆動信号ＤＳがアクティブ状態から非アクティブ状態に遷移することで、スイッチングトランジスタ２４がオフ状態になる。このとき、図６（Ａ）に示すように、第１容量素子２６→駆動トランジスタ２２→スイッチングトランジスタ２５→電源電位Ｖｓｓの経路で電流が流れる。

これにより、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電圧Ｖｓを変化させる閾値補正処理が行われる。駆動トランジスタ２２のソース電圧Ｖｓおよびゲート電圧Ｖｇの変化は、図４のタイミング波形図に示すような変化となる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は第１容量素子２６に保持される。

この閾値補正処理は、時刻ｔ７で書込み走査信号ＷＳがアクティブ状態から非アクティブ状態に遷移し、書込みトランジスタ２３がオフ状態になることによって終了する。換言すれば、書込みトランジスタ２３による基準電位Ｖｏｆｓの書込みにより、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓに固定されている期間に亘って閾値補正処理が実行される。

閾値補正処理の終了後時刻ｔ８で、信号出力回路から信号線２４に対して基準電位Ｖｏｆｓに代えて、階調を反映した電圧である映像信号の信号電圧Ｖｓｉｇが供給される。すなわち、信号線２４の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。

（信号書込み＆移動度補正）
その後、スイッチングトランジスタ２５がオン状態にある時刻ｔ９で書込み走査信号ＷＳが再び非アクティブ状態からアクティブ状態に遷移する。これにより、書込みトランジスタ２３がオン状態となって映像信号の信号電圧Ｖｓｉｇをサンプリングし、当該信号電圧Ｖｓｉｇを画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電圧Ｖｇは、基準電位Ｖｏｆｓから信号電圧Ｖｓｉｇへと変化する。そして、この書き込まれた信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが、先述した閾値補正処理によって第１容量素子２６に保持された閾値電圧Ｖｔｈに相当する電圧とキャンセルされる。この閾値キャンセルの原理の詳細については後述する。

駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓから信号電圧Ｖｓｉｇへ変化することで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくなる。したがって、図６（Ｂ）に示すように、第１容量素子２６→駆動トランジスタ２２→スイッチングトランジスタ２５→電源電位Ｖｓｓの経路で電流が流れる。これにより、駆動トランジスタ２２のソース電圧Ｖｓは、図７に示すように、時間の経過とともに下降してゆく。

このとき既に、閾値キャンセル処理が終了し、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされているために、駆動トランジスタ２２に流れる電流は当該駆動トランジスタ２２の移動度μを反映したものとなる。そして、一定時間経過後に、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、移動度μの画素ごとのばらつきを補正したＶｇｓ０という値になる。

駆動トランジスタ２２の移動度μを反映したものということは、駆動トランジスタ２２に流れる電流が移動度μに依存したものとなるということである。具体的には、移動度μが大きい駆動トランジスタ２２の方がソース電圧Ｖｓが小さく、逆に、移動度μが小さい駆動トランジスタ２２の方がソース電圧Ｖｓが大きくなる。

ここで、映像信号の信号電圧Ｖｓｉｇに対する第１容量素子２６の保持電圧Ｖｇｓの比率が１（理想値）であると仮定する。この信号電圧Ｖｓｉｇに対する保持電圧Ｖｇｓの比率を書込みゲインＧと呼ぶ場合もある。この書込みゲインＧが１であると仮定すると、駆動トランジスタ２２のソース電圧ＶｓがＶｏｆｓ＋｜Ｖｔｈ｜−ΔＶの電位まで下降することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｏｆｓ＋｜Ｖｔｈ｜−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電圧Ｖｓの下降分ΔＶは、第１容量素子２６に保持されている電圧（Ｖｓｉｇ＋Ｖｏｆｓ＋｜Ｖｔｈ｜）から差し引かれるように作用する。換言すれば、ソース電圧Ｖｓの下降分ΔＶは、第１容量素子２６の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、駆動トランジスタ２２のソース電圧Ｖｓの下降分ΔＶは負帰還の帰還量となる。

因みに、書込みゲインＧは、第１容量素子２６の容量値をＣ１、第２容量素子２７の容量値をＣ２、駆動トランジスタ２２のゲート−ソース間の寄生容量の容量値をＣｇｓとすると、次式（２）で与えられる。
Ｇ＝Ｖｇｓ／Ｖｓｉｇ
＝１−｛（Ｃ１＋Ｃｇｓ）／（Ｃ１＋Ｃｇｓ＋Ｃ２） ……（２）
上記式（２）から明らかなように、書込みゲインＧは、第１，第２容量素子２６，２７の各容量値Ｃ１，Ｃ２によって決まる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この移動度μに対する依存性を打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

映像信号の信号電圧Ｖｓｉｇの書込み処理と並行して行われる移動度補正処理は、時刻ｔ９から書込み走査信号ＷＳが非アクティブ状態に遷移する時刻ｔ１０までの期間に亘って実行される。この移動度補正処理を施す移動度補正時間をＴとすると、負帰還における帰還量ΔＶは、次式（３）で与えられる。
ΔＶ＝Ｉｄｓ・Ｔ／（Ｃ１＋Ｃ２＋Ｃｇｓ） ……（３）

上記式（３）から明らかなように、帰還量ΔＶは、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎに応じて流れるドレイン−ソース間電流Ｉｄｓに依存しているのに加えて、移動度補正時間Ｔにも依存している。そして、移動度補正時間Ｔを長く設定するほど帰還量ΔＶが大きくなる。

この移動度補正時間Ｔについては、必ずしも一定である必要はなく、逆に、ドレイン−ソース間電流Ｉｄｓを決める映像信号の信号振幅Ｖｉｎに応じて調整することが好ましい場合がある。例えば、白レベルのように信号振幅Ｖｉｎが大きい場合には短めに設定し、黒レベルのように信号振幅Ｖｉｎが小さい場合には長めに設定する、という具合に信号振幅Ｖｉｎに応じて移動度補正時間Ｔを調整するようにするとよい。

このように、移動度補正時間Ｔを調整することにより、負帰還の帰還量ΔＶを最適化することができる。ここで、「負帰還量を最適化する」とは、映像信号の信号電圧Ｖｓｉｇの黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。

時刻ｔ１０で書込み走査信号ＷＳがアクティブ状態から非アクティブ状態に遷移することにより、書込みトランジスタ２３がオフ状態になる。この状態では、図６（Ｃ）に示すように、スイッチングトランジスタ２５がオンしているために、駆動トランジスタ２２のソース電圧Ｖｓは電源電位Ｖｓｓとなり、ゲート電圧ＶｇはＶｓｓ＋Ｖｇｓ０という値となる。すなわち、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓは変化するが、ゲート−ソース間電圧Ｖｇｓは変化しない。

〔現フレームの発光期間〕
時刻ｔ１０から一定時間が経過した時刻ｔ１１で補正制御信号ＡＺがアクティブ状態から非アクティブ状態に遷移することで、スイッチングトランジスタ２５がオフする。次いで、時刻ｔ１２で発光駆動信号ＤＳが再度非アクティブ状態からアクティブ状態に遷移することで、スイッチングトランジスタ２４がオンする。スイッチングトランジスタ２４がオン状態になることで、電源電位Ｖｃｃから駆動トランジスタ２２の電流の供給が許容される。

電源電位Ｖｃｃからの電流の供給が許容されることで、駆動トランジスタ２２は、図６（Ｄ）に示すように、そのゲート−ソース間電圧Ｖｇｓ０に応じた電流Ｉｄｓ′を有機ＥＬ素子２１に供給する。これにより、有機ＥＬ素子２１は発光し、現フレームの発光期間に入る。

上述した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ９−ｔ１０の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回実行する、いわゆる分割Ｖｔｈ補正を行う駆動法を採ることも可能である。

この分割Ｖｔｈ補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。

（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値補正（即ち、閾値キャンセル）の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準として当該電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタ２２のソース電圧Ｖｓを変化させる処理である。

駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。定電流源として動作することで、有機ＥＬ素子２１に対して駆動トランジスタ２２から、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じて先述した式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（４）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（４）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
続いて、駆動トランジスタ２２の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた補正量ΔＶで駆動トランジスタ２２のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。すなわち、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正することができる。

図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに対して同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、移動度μの補正を何ら行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正処理および移動度補正処理を共に行わない場合、（Ｂ）は移動度補正処理を行わず、閾値補正処理のみを行った場合、（Ｃ）は閾値補正処理および移動度補正処理を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正処理および移動度補正処理を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正処理のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正処理および移動度補正処理を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

以上説明したように、第１実施形態に係る有機ＥＬ表示装置１０Ａによれば、駆動トランジスタ２２がＰチャネルトランジスタからなる画素構成において、駆動トランジスタ２２の閾値電圧Ｖｔｈおよび移動度μの画素ごとのばらつきを補正することができる。よって、閾値電圧Ｖｔｈおよび移動度μのばらつきに起因するムラやスジといった輝度ばらつきのない均一な画質を得ることができる。

また、補正制御走査信号ＡＺによって制御されるスイッチングトランジスタ２５の作用により、閾値補正処理時および移動度補正処理時に有機ＥＬ素子２１が発光しないようにすることができるために、コントラストの高い表示パネル８０を得ることができる。

＜２．第２実施形態＞
［２−１．システム構成］
図１０は、本発明の第２実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図であり、図中、図１および図２と同等部分には同一符号を付して示している。

ここでも、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

本実施形態では、書込み走査信号ＷＳを書込みトランジスタ２３に伝送する走査線と、補正制御走査信号ＡＺをスイッチングトランジスタ２５に伝送する走査線とを共通化したことを特徴としている。すなわち、書込み走査信号ＷＳを補正制御走査信号ＡＺとして兼用している。

したがって、第１実施形態で用いていた補正制御走査信号ＡＺを発生する補正制御走査回路６０が不要となる。故に、図１０から明らかなように、画素２０の駆動部、特に走査駆動系として、書込み走査回路４０および発光駆動走査回路５０が設けられている。信号供給系の信号出力回路７０が表示パネル８０上に設けられているのに対して、書込み走査回路４０および発光駆動走査回路５０は表示パネル８０の外部に設けられている。

ここでは、表示パネル８０の右側に書込み走査回路４０を配置し、表示パネル８０の左側に発光駆動走査回路５０を配置するレイアウト構成を採っているが、このレイアウト構成に限られるものではない。

すなわち、書込み走査回路４０と発光駆動走査回路５０との左右の配置関係が逆であっても良いし、書込み走査回路４０および発光駆動走査回路５０を表示パネル８０の一方側に配置してもよい。また、書込み走査回路４０および発光駆動走査回路５０をそれぞれ左右両側に一対ずつ配置するレイアウト構成を採ることも可能である。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、第１走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって線順次走査を行う。この書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）は、先述した補正制御走査信号ＡＺ（ＡＺ１〜ＡＺｍ）としても用いられる。

発光駆動走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この発光駆動走査回路５０は、書込み走査回路４０による線順次走査に同期して、画素２０の発光駆動を行なう発光駆動信号ＤＳ（ＤＳ１〜ＤＳｍ）を第２走査線３２−１〜３２−ｍに供給する。この発光駆動信号ＤＳは、画素２０の発光／非発光の制御を行なう。

信号出力回路７０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇと、当該映像信号の信号電圧Ｖｓｉｇの基準となる基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。信号出力回路７０としては、例えば、先述したセレクタ方式とも呼称される時分割駆動方式の回路構成を用いることができる。

書込み走査信号ＷＳを伝送する走査線と、補正制御走査信号ＡＺを伝送する走査線とを共通化していることで、画素アレイ部３０には、行方向に沿って第１走査線３１−１〜３１−ｍ、第２走査線３２−１〜３２−ｍが画素行ごとに配線されている。また、列方向に沿って信号線３４−１〜３４−ｎが画素列ごとに配線されている。すなわち、第１実施形態では画素行ごとに３本の走査線３１，３２，３３が配線されているのに対して、本実施形態では画素行ごとに２本の走査線３１，３２が配線されている。

画素２０の回路構成および構造については、第１実施形態の場合と何ら異なるところはない。すなわち、有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、スイッチングトランジスタ２４，２５および第１，第２容量素子２６，２７を有する構成となっている。Ｐチャネル型の駆動トランジスタ２２に対して、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５がＮチャネルトランジスタである点でも同じである。

ただし、書込み走査信号ＷＳを伝送する走査線と、補正制御走査信号ＡＺを伝送する走査線とを共通化していることで、図１０から明らかなように、スイッチングトランジスタ２５のゲート電極は第１走査線３１に接続されている点で、第１実施形態の場合と相違している。すなわち、書込みトランジスタ２３のゲート電極とスイッチングトランジスタ２５のゲート電極とが第１走査線３１に共通に接続されている。

［２−２．回路動作］
続いて、上記システム構成の第２実施形態に係る有機ＥＬ表示装置１０Ｂの回路動作について、図１１のタイミング波形図を基に図１２および図１３の動作説明図を用いて説明する。

なお、図１１のタイミング波形図には、書込み走査信号ＷＳ、発光駆動信号ＤＳの各波形、信号線３４の電位（Ｖｓｉｇ／Ｖｏｆｓ）の変化、駆動トランジスタ２２のソース電圧Ｖｓおよびゲート電圧Ｖｇの変化を示している。また、図１２および図１３の動作説明図では、図面の簡略化のために、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５をスイッチのシンボルで図示している。

〔前フレームの発光期間〕
図１１のタイミング波形図において、時刻ｔ１１以前は、前のフレームにおける有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、発光駆動信号ＤＳがアクティブ状態にあることで、スイッチングトランジスタ２４がオン状態にある。このとき、書込み走査信号ＷＳが非アクティブ状態にあることで、書込みトランジスタ２３およびスイッチングトランジスタ２５が共にオフ状態にある。

駆動トランジスタ２２は飽和領域で動作するように設計されている。したがって、図１２（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じて先述した式（１）に与えられる値をとる駆動電流Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

〔現フレームの非発光期間〕
時刻ｔ１１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、発光駆動信号ＤＳが非アクティブ状態になることで、図１２（Ｂ）に示すように、スイッチングトランジスタ２４がオフ状態になる。すると、電源電位Ｖｃｃから駆動トランジスタ２２を通して有機ＥＬ素子２１に電流が供給されなくなる。これにより、有機ＥＬ素子２１が消光し、現フレームの非発光期間に入る。

また、有機ＥＬ素子２１に電流が供給されなくなることで、有機ＥＬ素子２１のアノード電圧は、有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈとの和であるＶｔｈｅｌ＋Ｖｃａｔｈという電位に収束する。そして、駆動トランジスタ２２のソース電圧Ｖｓも、有機ＥＬ素子２１のアノード電圧と同一の値となる。このとき、書込みトランジスタ２３およびスイッチングトランジスタ２５はオフ状態のままである。

時刻ｔ１１から一定時間経過後の時刻ｔ１２で信号線３４に対して信号出力回路７０から基準電位Ｖｏｆｓが供給される。この基準電位Ｖｏｆｓが供給される周期が１Ｈ期間となる。次いで、時刻ｔ１３で発光駆動信号ＤＳがアクティブ状態になることで、図１２（Ｃ）に示すように、スイッチングトランジスタ２４がオン状態になる。スイッチングトランジスタ２４がオンすることで、電源電位Ｖｃｃから駆動トランジスタ２２への電流の供給が許容されるために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じて式（１）で与えられる値の電流Ｉｄｓが再び駆動トランジスタ２２に流れることになる。

（閾値補正準備）
次に、信号線３４の電位が基準電位Ｖｏｆｓの状態にある時刻ｔ１４において、書込み走査信号ＷＳがアクティブ状態になることで、書込みトランジスタ２３およびスイッチングトランジスタ２５が共にオン状態になる。スイッチングトランジスタ２５がオンすることで、有機ＥＬ素子２１のアノード電位が電源電位Ｖｓｓになる。

ここで、電源電位Ｖｓｓは、先述したように、Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈの条件を満足するように設定されている。したがって、有機ＥＬ素子２１には逆バイアスがかかり、当該有機ＥＬ素子２１が非発光状態となる。また、駆動トランジスタ２２に流れる電流Ｉｄｓは、スイッチングトランジスタ２５を通して電源電位Ｖｓｓに流れ込む。

また、書込みトランジスタ２３がオンすることで、信号線３４の基準電位Ｖｏｆｓが書込みトランジスタ２３を通して駆動トランジスタ２２のゲート電極に書き込まれる。すなわち、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓに初期化される。このとき、図１２（Ｄ）に示すように、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓ、ソース電圧Ｖｓが電源電位Ｖｃｃ、ドレイン電位Ｖｄが電源電位Ｖｓｓという値となる。

ここで、閾値補正処理を正常に行うためには、駆動トランジスタ２２のゲート−ソース間電圧｜Ｖｏｆｓ−Ｖｃｃ｜は、当該駆動トランジスタ２２の閾値電圧｜Ｖｔｈ｜よりも大きい必要がある。換言すれば、駆動トランジスタ２２のゲート−ソース間電圧｜Ｖｏｆｓ−Ｖｃｃ｜が閾値電圧｜Ｖｔｈ｜よりも大きくなるように、電源電位Ｖｃｃに対して基準電位Ｖｏｆｓの値を設定しておく必要がある。

（閾値補正）
駆動トランジスタ２２のゲート電圧Ｖｇの基準電位Ｖｏｆｓへの初期化後、時刻ｔ１５で発光駆動信号ＤＳがアクティブ状態から非アクティブ状態に遷移することで、スイッチングトランジスタ２４がオフ状態になる。このとき、図１３（Ａ）に示すように、第１容量素子２６→駆動トランジスタ２２→スイッチングトランジスタ２５→電源電位Ｖｓｓの経路で電流が流れる。

これにより、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電圧Ｖｓを変化させる閾値補正処理が行われる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は第１容量素子２６に保持される。

この閾値補正処理は、時刻ｔ１６で書込み走査信号ＷＳがアクティブ状態から非アクティブ状態に遷移し、書込みトランジスタ２３がオフ状態になることによって終了する。換言すれば、書込みトランジスタ２３による基準電位Ｖｏｆｓの書込みにより、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓに固定されている期間に亘って閾値補正処理が実行される。書込み走査信号ＷＳが非アクティブ状態に遷移することで、スイッチングトランジスタ２５もオフ状態になる。

閾値補正処理の終了後時刻ｔ１７で、信号出力回路から信号線２４に対して基準電位Ｖｏｆｓに代えて、階調を反映した電圧である映像信号の信号電圧Ｖｓｉｇが供給される。すなわち、信号線２４の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。

（信号書込み＆移動度補正）
その後、時刻ｔ１８で書込み走査信号ＷＳが再び非アクティブ状態からアクティブ状態に遷移する。これにより、スイッチングトランジスタ２５がオン状態になるために、有機ＥＬ素子２１のアノード電位（駆動トランジスタ２２のドレイン電位）が電源電位Ｖｓｓになる。また同時に、書込みトランジスタ２３がオン状態となることで、映像信号の信号電圧Ｖｓｉｇが画素２０内に書き込まれる。

書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電圧Ｖｇは、基準電位Ｖｏｆｓから信号電圧Ｖｓｉｇへと変化する。そして、この書き込まれた信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが、先述した閾値補正処理によって第１容量素子２６に保持された閾値電圧Ｖｔｈに相当する電圧とキャンセルされる。

駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓから信号電圧Ｖｓｉｇへ変化することで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくなる。したがって、図１３（Ｂ）に示すように、第１容量素子２６→駆動トランジスタ２２→スイッチングトランジスタ２５→電源電位Ｖｓｓの経路で電流が流れる。これにより、駆動トランジスタ２２のソース電圧Ｖｓは、時間の経過とともに下降してゆく（図７参照）。

このとき既に、閾値キャンセル処理が終了し、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされているために、駆動トランジスタ２２に流れる電流は当該駆動トランジスタ２２の移動度μを反映したものとなる。そして、一定時間経過後に、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、移動度μの画素ごとのばらつきを補正したＶｇｓ０という値になる。

ここで、映像信号の信号電圧Ｖｓｉｇの書込みゲインが１（理想値）であると仮定すると、駆動トランジスタ２２のソース電圧ＶｓがＶｏｆｓ＋｜Ｖｔｈ｜−ΔＶの電位まで下降することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｏｆｓ＋｜Ｖｔｈ｜−ΔＶとなる。この駆動トランジスタ２２のソース電圧Ｖｓの下降分ΔＶは、負帰還の帰還量、換言すれば移動度補正の補正量である。

映像信号の信号電圧Ｖｓｉｇの書込み処理と並行して行われる移動度補正処理は、時刻ｔ１８から書込み走査信号ＷＳがアクティブ状態から非アクティブ状態に遷移する時刻ｔ１９までの期間に亘って実行される。時刻ｔ１９で書込み走査信号ＷＳが非アクティブ状態に遷移することで、図１３（Ｃ）に示すように、書込みトランジスタ２３およびスイッチングトランジスタ２５が共にオフ状態になる。

〔現フレームの発光期間〕
時刻ｔ１９から一定時間が経過した時刻ｔ２０で発光駆動信号ＤＳが再度非アクティブ状態からアクティブ状態に遷移することで、スイッチングトランジスタ２４がオンする。スイッチングトランジスタ２４がオン状態になることで、電源電位Ｖｃｃから駆動トランジスタ２２の電流の供給が許容される。

電源電位Ｖｃｃからの電流の供給が許容されることで、駆動トランジスタ２２は、図１３（Ｄ）に示すように、そのゲート−ソース間電圧Ｖｇｓ０に応じた電流Ｉｄｓ′を有機ＥＬ素子２１に供給する。これにより、有機ＥＬ素子２１は発光し、現フレームの発光期間に入る。

上述した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ１８−ｔ１９の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではなく、先述した分割Ｖｔｈ補正を行う駆動法を採ることも可能である。

以上説明したように、第２実施形態に係る有機ＥＬ表示装置１０Ｂによれば、閾値補正および移動度補正の各処理機能を持つことで、第１実施形態に係る有機ＥＬ表示装置１０Ａの場合と同様の作用効果を得ることができる。すなわち、駆動トランジスタ２２がＰチャネルトランジスタであっても、当該駆動トランジスタ２２の閾値電圧Ｖｔｈおよび移動度μの画素ごとのばらつきを補正することができるために、ムラやスジといった輝度ばらつきのない均一な画質を得ることができる。

加えて、第２実施形態に係る有機ＥＬ表示装置１０Ｂでは、書込み走査信号ＷＳを伝送する走査線と補正制御走査信号ＡＺを伝送する走査線とを共通化したことで、走査駆動系の走査回路を１つ削減できるために、システム全体の回路構成を簡略化できる。さらに、表示パネル８０内において画素行ごとに配線される走査線の数を１本削減できる。走査線の数が減ることで、走査線相互間のショート等の不具合の発生率を低減できるために、表示パネル８０の高歩留まり化を図ることができる。

なお、スイッチングトランジスタ２５が書込みトランジスタ２３と同期してオン／オフ動作を行うことで、スイッチングトランジスタ２４がオンする閾値補正期間の前で有機ＥＬ素子２１に電流が流れ、当該有機ＥＬ素子２１が発光することになる。しかし、有機ＥＬ素子２１が発光するのは時刻ｔ１３−ｔ１４の期間であり、この期間ｔ１３−ｔ１４は１Ｈ期間に比べて極めて短い期間であることから視認上問題になることはない。

閾値補正処理時および移動度補正処理時には、書込み走査信号ＷＳによって制御されるスイッチングトランジスタ２５の作用により、有機ＥＬ素子２１が発光しないようにすることができるために、コントラストの高い表示パネル８０を得ることができる。

＜３．変形例＞
［３−１．変形例１］
第１，第２実施形態では、Ｐチャネルの駆動トランジスタ２２に対して、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５としてＮチャネルのトランジスタを用いるとしたが、これらの導電型の組み合わせは任意である。

図１４は、変形例１に係る画素の構成例を示す回路図であり、図中、図２および図１０と同等部分には同一符号を付して示している。

有機ＥＬ素子２１を駆動する駆動回路が、駆動トランジスタ２２、書込みトランジスタ２３、スイッチングトランジスタ２４，２５および第１，第２容量素子２６，２７によって構成されている点では、第１，第２実施形態に係る画素２０と同じである。ただし、本変形例１に係る画素２０Ａは、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５として、駆動トランジスタ２２と同じ導電型、即ちＰチャネルのトランジスタを用いている。

このように、画素２０Ａの全てのトランジスタ２２〜２５をＰチャネルトランジスタで構成することで、Ｐチャネル、Ｎチャネル混在の場合に比べて、トランジスタを作成するプロセスを削減できるために、表示装置の低コスト化を図ることができる。
［３−２．変形例２］
第１，第２実施形態では、閾値補正処理に先立って駆動トランジスタ２２のゲート電位Ｖｇを初期化する基準電位Ｖｏｆｓを、信号線３４を経由して書込みトランジスタ２３によって書き込む構成を採ったが、これに限られるものではない。

図１５は、変形例２に係る画素の構成例を示す回路図であり、図中、図１４と同等部分には同一符号を付して示している。

本変形例２に係る画素２０Ｂは、駆動トランジスタ２２、書込みトランジスタ２３、スイッチングトランジスタ２４，２５および第１，第２容量素子２６，２７に加えて、スイッチングトランジスタ２８を有する構成となっている。

スイッチングトランジスタ２８は、基準電位Ｖｏｆｓと駆動トランジスタ２２のゲート電極（書込みトランジスタ２３のドレイン電極）との間に接続されている。このスイッチングトランジスタ２８は、駆動トランジスタ２２のゲート電位Ｖｇの初期化時に、第４走査線３６を介して供給される制御走査信号に応答してオン状態になることで、基準電位Ｖｏｆｓを駆動トランジスタ２２のゲート電極に書き込む。

上記画素構成の場合にも、トランジスタが１つ増え、それに付随して走査線が１本、走査回路が１個それぞれ増えるものの、第１，第２実施形態の場合と同様に、閾値補正および移動度補正の各処理機能を持つことによる作用効果を得ることができる。

ここで、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５，２８としてＰチャネルトランジスタを用いるとしたが、全てＮチャネルトランジスタによって構成することも可能であり、またそれらの導電型の組み合わせは任意である。

ただし、書込みトランジスタ２３およびスイッチングトランジスタ２４，２５，２８の全てを、駆動トランジスタ２２と同じ導電型のＰチャネルトランジスタで構成した方が、トランジスタを作成するプロセスを削減できるために、表示装置の低コスト化を図る上で有利である。

なお、第１，第２実施形態およびその変形例では、画素の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザ素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

＜４．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

本発明による表示装置によれば、Ｐチャネルの駆動トランジスタからなる画素構成であっても、当該駆動トランジスタの閾値補正および移動度補正の各処理を行うことによってムラやスジといった輝度ばらつきのない均一な画素を得ることができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の表示品質の向上を図ることができる。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。一例として、図１６〜図２０に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。

図１６は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含んでいる。そして、映像表示画面部１０１として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。

図１７は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含んでいる。そして、表示部１１２として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。

図１８は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含んでいる。そして、表示部１２３として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。

図１９は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含んでいる。そして、表示部１３４として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。

図２０は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。

本発明の第１実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。 Ｐチャネルの駆動トランジスタを用いた画素の構成例を示す回路図である。 画素の断面構造の一例を示す断面図である。 第１実施形態に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 第１実施形態に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その１）である。 第１実施形態に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その２）である。 移動度補正処理時の駆動トランジスタのソース電圧Ｖｓの変化を示す図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 本発明の第２実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。 第２実施形態に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 第２実施形態に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その１）である。 第２実施形態に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その２）である。 変形例１に係る画素の構成例を示す回路図である。 変形例２に係る画素の構成例を示す回路図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 ２Ｔｒの画素回路の回路構成を示す回路図である。 有機ＥＬ素子の電流−電圧特性の経時変化を示す特性図である。

符号の説明

１０Ａ，１０Ｂ…有機ＥＬ表示装置、２０，２０Ａ，２０Ｂ…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４，２５，２８…スイッチングトランジスタ、２６…第１容量素子、２７…第２容量素子、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…第１走査線、３２（３２−１〜３２−ｍ）…第２走査線、３３（３３−１〜３３−ｍ）…第３走査線、３４（３４−１〜３４−ｎ）…信号線、３５…共通電源供給線、３６…第４走査線、４０…書込み走査回路、５０…発光駆動走査回路、６０…補正制御走査回路、６７…信号出力回路、８０…表示パネル、ＷＳ（ＷＳ１〜ＷＳｍ）…書込み走査信号、ＤＳ（ＤＳ１〜ＤＳｍ）…発光駆動信号、ＡＺ（ＡＺ１〜ＡＺｍ）…補正制御信号

Claims (13)

1. 電気光学素子と、
   映像信号を書き込む書込みトランジスタと、
   前記電気光学素子のアノード電極にドレイン電極が接続され、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動するＰチャネル型の駆動トランジスタと、
   前記駆動トランジスタのソース電極と当該駆動トランジスタに駆動電流を供給する第１電源との間に接続された第１スイッチングトランジスタと、
   前記駆動トランジスタのゲート電極とソース電極との間に接続された第１容量素子と、
   前記駆動トランジスタのソース電極と前記第１電源との間に接続された第２容量素子と
   を有する画素が行列状に配置された
   表示装置。
2. 前記画素は、前記第１電源よりも電源電位が低い第２電源と前記電気光学素子のアノード電極との間に接続された第２スイッチングトランジスタを有する
   請求項１記載の表示装置。
3. 前記第２電源の電源電位は、前記電気光学素子のカソード電位と当該電気光学素子の閾値電圧との和よりも小さい
   請求項２記載の表示装置。
4. 前記第２電源の電源電位は、前記電気光学素子のカソード電位と同じである
   請求項３記載の表示装置。
5. 前記画素は、前記駆動トランジスタのゲート電圧を基準電位で初期化したときの初期化電位を基準として、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電圧を変化させる閾値補正処理の機能を持つ
   請求項１記載の表示装置。
6. 前記映像信号を供給する信号線は、前記映像信号の信号電圧と前記基準電位との２値をとる
   請求項５記載の表示装置。
7. 前記基準電位と前記第１電源の電源電位との差分は、前記駆動トランジスタの閾値電圧よりも大きい
   請求項５記載の表示装置。
8. 前記画素は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理の機能を持つ
   請求項５記載の表示装置。
9. 前記移動度補正処理は、前記駆動トランジスタのゲート電極に前記映像信号の信号電圧を書き込んで行う
   請求項８記載の表示装置。
10. 前記書込みトランジスタと前記第２スイッチングトランジスタの各ゲート電極が同一の走査線に接続されている
    請求項２記載の表示装置。
11. 前記書込みトランジスタおよび前記第１，第２スイッチングトランジスタは、前記駆動トランジスタと同導電型のトランジスタによって構成される
    請求項２記載の表示装置。
12. 電気光学素子と、
    映像信号を書き込む書込みトランジスタと、
    前記電気光学素子のアノード電極にドレイン電極が接続され、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動するＰチャネル型の駆動トランジスタと、
    前記駆動トランジスタのソース電極と当該駆動トランジスタに駆動電流を供給する第１電源との間に接続された第１スイッチングトランジスタと、
    前記駆動トランジスタのゲート電極とソース電極との間に接続された第１容量素子と、
    前記駆動トランジスタのソース電極と前記第１電源との間に接続された第２容量素子と
    を有する画素が行列状に配置された
    表示装置の駆動に当たって、
    前記駆動トランジスタのゲート電圧を初期化したときの初期化電位を基準として、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電圧を変化させる閾値補正処理を行い、
    しかる後、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理を行う
    表示装置の駆動方法。
13. 電気光学素子と、
    映像信号を書き込む書込みトランジスタと、
    前記電気光学素子のアノード電極にドレイン電極が接続され、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動するＰチャネル型の駆動トランジスタと、
    前記駆動トランジスタのソース電極と当該駆動トランジスタに駆動電流を供給する第１電源との間に接続された第１スイッチングトランジスタと、
    前記駆動トランジスタのゲート電極とソース電極との間に接続された第１容量素子と、
    前記駆動トランジスタのソース電極と前記第１電源との間に接続された第２容量素子と
    を有する画素が行列状に配置された
    表示装置を有する電子機器。

Images