JP5195410B2 - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状に２次元配置された平面型（フラットパネル型）表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（以下、「画素回路」と記述する場合もある）が行列状に２次元配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。

この有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の光源を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、有機ＥＬ素子は、アノード電極とカソード電極との間に、発光層を含む有機膜を挟持した構造となっている。このような構造の有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ装置において、当該有機ＥＬ素子を形成する工程で異物が混入すると、画素の輝度欠陥が発生する。

具体的には、製造工程で混入する異物が原因となって有機ＥＬ素子のアノード電極とカソード電極との間で電極間ショートが引き起こされる場合がある。この有機ＥＬ素子の電極間ショートが発生すると有機ＥＬ素子が発光しなくなるために、当該有機ＥＬ素子を含む画素が非発光画素として視認されるいわゆる滅点と呼称される輝度欠陥が発生する。

この異物混入に起因する輝度欠陥に対する対策として、従来、１つの画素（副画素）内に有機ＥＬ素子を含む画素構成素子を複数組設ける技術が提案されている（例えば、特許文献１参照）。この提案技術によれば、いずれかの組の有機ＥＬ素子が電極間ショート等で欠陥化しても、他の組の画素構成素子が正常に動作することで画素の滅点化を防ぐことができる。

特開２００７−４１５７４号公報

しかしながら、特許文献１記載の従来技術では、画素ごとに、例えばカラー画像を形成する単位となる１つの画素を構成する複数の副画素ごとに、有機ＥＬ素子を含む画素構成素子を複数組設けることになる。ここで、一例として、１つの副画素内に２つの有機ＥＬ素子を設ける場合について考える。

この場合は、図１９に示すように、２つの有機ＥＬ素子２１−１，２１−２に対してその駆動回路として、２つの駆動トランジスタ２２−１，２２−２および２つの保持容量２４−１，２４−２が設けられる。なお、書込みトランジスタ２３については、２つの有機ＥＬ素子２１−１，２１−２に対して１個共通に設けられる。

このように、１つの副画素内に有機ＥＬ素子２１−１，２１−２を２個設ける場合は、図２０に示すように、１つの副画素の発光領域は、２個の有機ＥＬ素子２１−１，２１−２によって２分割されることになる。図２０において、有機ＥＬ素子２１−１，２１−２は、発光領域となる開口部２１１−１，２１１−２を有し、アノード電極２１２−１，２１２−２がコンタクト部２１３−１，２１３−２を介して駆動トランジスタ２２−１，２２−２の各ソース電極と電気的に接続されている。

ここで、電極間ショート等で一方の有機ＥＬ素子２１−１／２１−２が欠陥化して発光しないときは、副画素が完全に滅点（発光輝度がゼロ）になるのを防ぐことはできるものの、発光輝度は両方が発光しているときの半分に低下する。この場合、欠陥化した有機ＥＬ素子２１−１／２１−２を含む副画素は滅点ではないが、いわゆる半滅点という点欠陥として知覚されてしまう。

この対策として、有機ＥＬ素子２１の数を増やして、１つの副画素の発光領域を半滅点として知覚できない程度の大きさまで細分化するという方法が考えられる。しかし、有機ＥＬ素子２１の数を増やすことで、それに対応して駆動トランジスタ２２や保持容量２４の数も同数ずつ増えることになる。その結果、回路構成素子間や配線間でのショート等の発生頻度が高くなるために、表示パネルの歩留まりの低下を招くことになる。

そこで、本発明は、欠陥化した有機ＥＬ素子を含む画素（副画素）を点欠陥として視認できない画質の実現を可能にした表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
電気光学素子および当該電気光学素子を駆動する駆動トランジスタを複数組有するとともに、前記電気光学素子のアノード電極間に接続されたスイッチング素子を有する画素が複数配置された表示装置の駆動に当たって、
映像信号の書込み終了後に前記スイッチング素子を導通状態にし、
前記スイッチング素子が導通状態にあるときに、前記駆動トランジスタに与える電源電位を当該駆動トランジスタに電流を供給する第１電位から当該第１電位よりも低い電位に切り替え、その後に前記第１電位に切り替えるようにする。

上記構成の表示装置において、映像信号の書込み終了後、即ち発光期間にスイッチング素子を導通状態にすることで、複数の電気光学素子のアノード電極間が電気的に接続される。このとき、複数の電気光学素子のいずれも欠陥化していない正常な画素では、アノード電極間が電気的に接続されても各アノード電位は変化しない。一方、電極間ショートによって欠陥化した電気光学素子を含む画素では、電気光学素子に並列に抵抗が挿入された形となり、当該抵抗の値がトランジスタのオン抵抗値や、電気光学素子の発光時の抵抗値に比べて非常に小さい。したがって、複数の電気光学素子各アノード電位はカソード電位に接地されていると考えることができる。

そして、スイッチング素子が導通状態にあるときに、駆動トランジスタに与える電源電位を第１電位から当該第１電位よりも低い電位に切り替え、その後に第１電位に切り替えると、その切替えタイミングで電源電位線から駆動トランジスタのゲート電極に、当該駆動トランジスタのドレイン−ゲート間の容量を介してカップリングが入る。このとき、欠陥化した電気光学素子を含む画素では、複数の電気光学素子各アノード電位はカソード電位に接地された状態にあることから、カップリングによって駆動トランジスタのゲート電位が変化することはない。

一方、正常な画素では、駆動トランジスタのドレイン−ゲート間に形成される容量の、電源電位の立ち下げ時と立ち上げ時との大小関係から、カップリングによって駆動トランジスタのゲート電位が低くなるために、当該駆動トランジスタのゲート−ソース間電圧が低下する。これにより、正常な画素の発光輝度が低下するために、欠陥化した電気光学素子を含む画素との相対的な輝度差が小さくなる。そして、この相対的な輝度差を好ましくはゼロに近づけることで、欠陥化した電気光学素子を含む画素を点欠陥として視認できない画質を得ることができる。

本発明によれば、欠陥化した有機ＥＬ素子を含む画素（副画素）を点欠陥として視認できない画質を実現できるために、表示画像の画質の向上を図ることができる。

以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．前提となる有機ＥＬ表示装置（２Ｔｒの画素構成の場合）
２．実施形態
３．変形例
４．適用例（電子機器）

＜１．前提となる有機ＥＬ表示装置＞
［システム構成］
図１は、本発明の前提となるアクティブマトリクス型表示装置の基本構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本例に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を発光駆動する。

画素２０の駆動部は、例えば、書込み走査回路４０および電源供給走査回路５０からなる走査駆動系と、信号出力回路６０からなる信号供給系とからなる構成となっている。本適用例に係る有機ＥＬ表示装置１０の場合には、画素アレイ部３０が形成された表示パネル７０上に信号出力回路６０が設けられているのに対して、書込み走査回路４０および電源供給走査回路５０はそれぞれ、表示パネル（基板）７０の外部に設けられている。

ここで、有機ＥＬ表示装置１０が白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、例えば、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではない。すなわち、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向／水平方向）に沿って書込み走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向／垂直方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

書込み走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０および電源供給走査回路５０についても、表示パネル７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、書込み走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する（線順次走査）。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃと当該第１電源電位Ｖｃｃよりも低い第２電源電位Ｖｓｓで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃ／Ｖｓｓの切替えにより、画素２０の発光制御（発光／非発光の制御）が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。ここで、信号出力回路６０から選択的に出力される基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

信号出力回路６０は、例えば、周知の時分割駆動方式の回路構成を採る。時分割駆動方式は、セレクタ方式とも呼ばれ、信号供給源であるドライバ（図示せず）の１つの出力端に対して複数の信号線を単位（組）として割り当る。そして、この複数の信号線を時分割にて順次選択する一方、その選択した信号線に対してドライバの出力端ごとに時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。

一例として、カラー表示対応の場合を例に挙げると、隣り合うＲ，Ｇ，Ｂの３つの画素列を単位とし、ドライバからは１水平期間内にＲ，Ｇ，Ｂの各映像信号が時系列で信号出力回路６０に入力するようにする。信号出力回路６０は、Ｒ，Ｇ，Ｂの３つの画素列に対応して設けられたセレクタ（選択スイッチ）によって構成され、当該セレクタが時分割にて順次オン動作を行うことで、Ｒ，Ｇ，Ｂの各映像信号を対応する信号線に対して時分割で書き込む。

ここでは、Ｒ，Ｇ，Ｂの３つの画素列（信号線）を単位としたが、これに限られるものではない。そして、この時分割駆動方式（セレクタ方式）を採用することで、時分割数をｘ（ｘは２以上の整数）とすると、ドライバの出力数および当該ドライバと信号出力回路６０、ひいては表示パネル７０との間の配線数を、信号線の本数の１／ｘに削減できる利点がある。

信号出力回路６０から選択的に出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。

（画素回路）
図２は、本基本例に係る有機ＥＬ表示装置１０に用いられる画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ（サンプリングトランジスタ）２３および保持容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、ゲート電極が書込み走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から書込み走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位（以下、「電源電位」と記述する場合もある）ＤＳが第１電源電位Ｖｃｃにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持されている信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃから第２電源電位Ｖｓｓに切り替わったときは、一方の電極がソース電極、他方の電極がドレイン電極となって線形領域で動作する、即ちスイッチングトランジスタとして動作する。そして、駆動トランジスタ２２は、スイッチング動作によって有機ＥＬ素子２１への駆動電流の供給を停止することで、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

このようにして、駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間との割合を制御する（いわゆる、デューティ制御）。このデューティ制御により、１フレーム期間に亘って画素２０が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃ，Ｖｓｓのうち、第１電源電位Ｖｃｃは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｓｓは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｓｓは、信号電圧Ｖｓｉｇの基準となる基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に形成されている。具体的には、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子の内、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。アノード電極２０５は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成されている。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５と、半導体層２２２のチャネル形成領域２２５の両側のドレイン／ソース領域２２３，２２４とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成される。しかる後、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることによって表示パネル７０が形成される。

［回路動作］
次に、本適用例に係る有機ＥＬ表示装置１０の回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。

なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、周知の通り、有機ＥＬ素子２１は等価容量（寄生容量）Ｃｅｌを持っている。したがって、ここでは、等価容量Ｃｅｌについても図示している。

図４のタイミング波形図には、書込み走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖｏｆｓ／Ｖｓｉｇ）、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの変化を示している。

〔前フレームの発光期間〕
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃにあり、また、書込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

〔閾値補正準備期間〕
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖｃｃから第２電源電位（以下、「低電位」と記述する）Ｖｓｓに切り替わる。低電位Ｖｓｓは、信号線３３の基準電位Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い電位である。

ここで、有機ＥＬ素子２１の閾値電圧をＶｔｈｅｌ、共通電源供給線３４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｓｓをＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電圧Ｖｓが低電位Ｖｓｓにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となる。したがって、有機ＥＬ素子２１は消光する。

次に、時刻ｔ２で書込み走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電位Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電圧Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位Ｖｓｓにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓとなる。ここで、Ｖｏｆｓ−Ｖｓｓが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈなる電位関係に設定する必要がある。

このように、駆動トランジスタ２２のゲート電圧Ｖｇを基準電位Ｖｏｆｓに、ソース電圧Ｖｓを低電位Ｖｓｓにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前段階の準備（閾値補正準備）の処理である。したがって、基準電位Ｖｏｆｓおよび低電位Ｖｓｓは、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの各初期化電位となる。

〔閾値補正期間〕
次に、時刻ｔ３で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに切り替わると、駆動トランジスタ２２のゲート電圧Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電圧Ｖｇから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ２２のソース電圧Ｖｓが上昇を開始する。

ここでは、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準とし、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電圧Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにする必要がある。そのために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

次に、時刻ｔ４で書込み走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓは非常に小さい。

〔信号書込み＆移動度補正期間〕
次に、時刻ｔ５で、図６（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、書込み走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングし、当該信号電圧Ｖｓｉｇを画素２０内に書き込む。

この書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電圧Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧とキャンセルされる。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の等価容量Ｃｅｌに流れ込む。このドレイン−ソース間電流Ｉｄｓにより、有機ＥＬ素子２１の等価容量Ｃｅｌの充電が開始される。

この等価容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電圧Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。ここに、移動度μとは、駆動トランジスタ２２のチャネルを構成する半導体薄膜の電子移動度である。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率が１（理想値）であると仮定する。この信号電圧Ｖｓｉｇに対する保持電圧Ｖｇｓの比率を書込みゲインと呼ぶ場合もある。すると、駆動トランジスタ２２のソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように作用する。換言すれば、ソース電圧Ｖｓの上昇分ΔＶは、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この移動度μに対する依存性を打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

〔発光期間〕
次に、時刻ｔ７で書込み走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることによって、駆動トランジスタ２２のソース電圧Ｖｓの変動に連動して（追従して）ゲート電圧Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電圧Ｖｇがソース電圧Ｖｓの変動に連動して変動する動作を、本明細書では保持容量２４によるブートストラップ動作と呼ぶこととする。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、当該ドレイン−ソース間電流Ｉｄｓに応じて有機ＥＬ素子２１のアノード電位が上昇する。

そして、有機ＥＬ素子２１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電圧Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電圧Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電圧Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電圧Ｖｇの上昇量はソース電圧Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ８で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇから基準電位Ｖｏｆｓに切り替わる。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ６−ｔ７の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。

この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。その結果、閾値補正処理を確実に行うことができる。

（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値補正（即ち、閾値キャンセル）の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準として当該電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタ２２のソース電圧Ｖｓを変化させる処理である。

駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。定電流源として動作することで、有機ＥＬ素子２１に対して駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
続いて、駆動トランジスタ２２の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた補正量ΔＶで駆動トランジスタ２２のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。

図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに対して同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、移動度μの補正を何ら行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが相対的に大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μが相対的に大きな画素Ａの帰還量ΔＶ１は、移動度μが相対的に小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正処理および移動度補正処理を共に行わない場合、（Ｂ）は移動度補正処理を行わず、閾値補正処理のみを行った場合、（Ｃ）は閾値補正処理および移動度補正処理を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正処理および移動度補正処理を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正処理のみを行った場合は、図９（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正処理および移動度補正処理を共に行うことで、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電圧Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

［画素分割］
以上説明した、本発明の前提となる有機ＥＬ表示装置１０において、前にも述べたように、有機ＥＬ素子２１を形成する工程や、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４を形成する基板工程で異物が混入すると輝度欠陥が発生する。この輝度欠陥として、有機ＥＬ素子２１の電極間ショートによる滅点などが挙げられる。

これら画素単位の輝度欠陥（点欠陥）が発生し、その欠陥数があらかじめ定められた基準数よりも多いと、所望の画品位の表示画像を得ることができないため、欠陥数が基準数よりも多い表示パネル７０については廃棄せざるを得ない。その結果、表示パネル７０、ひいては有機ＥＬ表示装置１０の歩留まりが低下する。

そのため、一般的に、１つの画素（副画素）内に有機ＥＬ素子を含む画素構成素子を複数組設け、１つの画素の発光領域を複数の有機ＥＬ素子によって複数の発光領域に分割することで、個々の発光領域部分を分割画素とする画素分割の技術が用いられている。この画素分割の技術を用いることで、または、レーザーリペアなどのリペア技術を適用することで、滅点などの輝度欠陥の発生を防ぐことができるために、当該輝度欠陥に起因する表示パネル７０の歩留まりの低下を抑えることができる。

＜２．実施形態＞
［システム構成］
図１０は、画素分割を用いた本発明の一実施形態に係るアクティブマトリクス型表示装置の基本構成の概略を示すシステム構成図であり、図中、図１および図２と同等部分には同一符号を付して示している。

ここでも、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１０に示すように、本実施形態に係る有機ＥＬ表示装置１０Ａは、画素２０Ａを駆動する駆動部として、書込み走査回路４０、電源供給走査回路５０および信号出力回路６０に加えて、制御走査回路８０を有する構成となっている。書込み走査回路４０、電源供給走査回路５０および信号出力回路６０については、先述した本発明の前提となる有機ＥＬ表示装置１０の場合と基本的に同じ構成となっている。

制御走査回路８０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この制御走査回路８０は、書込み走査回路４０による線順次走査に同期して制御走査信号ＣＳを行単位で順に出力する。画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向に沿って制御走査線３５（３５−１〜３５−ｍ）が画素行ごとに配線されている。制御走査回路８０から出力される制御走査信号ＣＳは、制御走査線３５を通して行単位で各画素２０Ａに与えられる。

前にも述べたように、有機ＥＬ表示装置１０Ａが白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０Ａに相当する。一方、有機ＥＬ表示装置１０Ａがカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素が複数の副画素から構成され、この副画素が画素２０Ａに相当する。

本実施形態に係る有機ＥＬ表示装置１０Ａは、画素（副画素）２０Ａごとに有機ＥＬ素子２１を含む画素構成素子を複数組設ける画素分割の構成を採っている。ここでは、一例として、画素２０Ａが２つの有機ＥＬ素子２１−１，２１−２を有し、当該有機ＥＬ素子２１−１，２１−２の開口部によって発光領域を２分割する画素分割（図２０参照）の場合を例に挙げて説明するものとする。

図１０には、ある１つの画素２０Ａの画素回路について示している。画素２０Ａは、２つの有機ＥＬ素子２１−１，２１−２に対してその駆動回路として、２つの駆動トランジスタ２２−１，２２−２および２つの保持容量２４−１，２４−２を有している。なお、本例の場合には、書込みトランジスタ２３については、２つの有機ＥＬ素子２１−１，２１−２に対して１個共通に設けられている。

有機ＥＬ素子２１−１，２１−２は、各カソード電極が電位Ｖｃａｔｈの共通電源供給線３４に接続されている。駆動トランジスタ２２−１，２２−２は、ドレイン電極が電源供給線３２に共通に接続され、ソース電極が有機ＥＬ素子２１−１，２１−２の各アノード電極にそれぞれ接続されている。

書込みトランジスタ２３は、ゲート電極が書込み走査線３１に、ソース電極が信号線３３にそれぞれ接続され、ドレイン電極が駆動トランジスタ２２−１，２２−２の各ゲート電極に共通に接続されている。保持容量２４−１，２４−２は、各一端が駆動トランジスタ２２−１，２２−２の各ゲート電極に接続され、各他端が有機ＥＬ素子２１−１，２１−２の各アノード電極（駆動トランジスタ２２−１，２２−２の各ソース電極）に接続されている。

画素２０Ａはさらに、２つの有機ＥＬ素子２１−１，２１−２の駆動回路として、駆動トランジスタ２２−１，２２−２、書込みトランジスタ２３および保持容量２４−１，２４−２に加えて、スイッチング素子であるスイッチングトランジスタ２５を有している。スイッチングトランジスタ２５は、２つの有機ＥＬ素子２１−１，２１−２の各アノード電極間に接続され、ゲート電極が制御走査線３５に接続されている。

このスイッチングトランジスタ２５は、制御走査回路８０が制御走査線３５を介してゲート電極に与えられる制御走査信号ＣＳに応答して、書込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書込み終了後の一定時間経過後に導通状態になる。スイッチングトランジスタ２５が導通状態にあるときに、電源供給走査回路５０は電源供給線３２の電位ＤＳを低電位Ｖｓｓにする。

［回路動作］
続いて、上記構成の本実施形態に係る有機ＥＬ表示装置１０Ａの回路動作について、図１１のタイミング波形図を参照しつつ説明する。

図１１のタイミング波形図には、書込み走査信号ＷＳ、制御走査信号ＣＳ、電源供給線３２の電位（電源電位）ＤＳおよび信号線３３の電位（Ｖｏｆｓ／Ｖｓｉｇ）のタイミング関係を示している。

閾値補正準備処理から信号書込み処理（移動度補正を含む）までの期間ではスイッチングトランジスタ２５は非導通状態にある。したがって、有機ＥＬ素子２１−１側の駆動回路と有機ＥＬ素子２１−２側の駆動回路はそれぞれ独立して、先述した回路動作の場合と同様の閾値補正準備、閾値補正、信号書込みおよび移動度補正の各処理を実行する。これにより、有機ＥＬ素子２１−１，２１−２はそれぞれ独立に発光することになる。

そして、有機ＥＬ素子２１−１，２１−２の発光期間において、具体的には書込みトランジスタ２３による映像信号の信号電圧Ｖｓｉｇの書込み終了後の一定時間Ｔ１経過後において、制御走査回路８０は制御走査信号ＣＳをアクティブ状態（“Ｈ”レベル状態）にする。この制御走査信号ＣＳに応答して、スイッチングトランジスタ２５が導通状態になり、有機ＥＬ素子２１−１，２１−２の各アノード電極間を電気的に接続する。

ここで、有機ＥＬ素子２１−１，２１−２のいずれも欠陥化していない画素、即ち滅点を含まない正常な画素であれば、有機ＥＬ素子２１−１，２１−２の各アノード電極間が接続されても、有機ＥＬ素子２１−１，２１−２の各アノード電位は変化しない。したがって、滅点を含まない正常な画素においては、スイッチングトランジスタ２５が導通状態になっても発光状態が正常に維持される。

一方、電極間ショートによって欠陥化した有機ＥＬ素子を含む画素（以下、「欠陥化素子を含む画素」と記述する）では、図１２の等価回路図に示すように、有機ＥＬ素子に並列に抵抗が挿入された形となる。ここでは、有機ＥＬ素子２１−１，２１−２のうち、有機ＥＬ素子２１−２が欠陥化している例を示している。したがって、有機ＥＬ素子２１−２に並列に抵抗Ｒが挿入された形となる。

この抵抗Ｒの抵抗値は、トランジスタのオン抵抗値や、有機ＥＬ素子の発光時の抵抗値に比べ、非常に小さい。したがって、欠陥化した有機ＥＬ素子２１−２を含む画素においては、有機ＥＬ素子２１−１，２１−２の各アノード電極間が接続されることで、有機ＥＬ素子２１−１，２１−２の各アノード電位はカソード電位Ｖｃａｔｈに接地されていると考えることができる。

次に、スイッチングトランジスタ２５が導通状態にあるときに、電源供給走査回路５０は電源供給線３２の電位ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに変化させる。電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに変化することで、電源供給線３２から駆動トランジスタ２２−１，２２−２の各ゲート電極に、当該駆動トランジスタ２２−１，２２−２のゲート−ドレイン間の寄生容量を介して負方向のカップリングが入る。

そして、一定時間Ｔ２の経過後に、電源供給走査回路５０は電源電位ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに変化させる。また、制御走査回路８０は、電源電位ＤＳが高電位Ｖｃｃになった後に、制御走査信号ＣＳを“Ｈ”レベルから“Ｌ”レベルに遷移させる。これにより、スイッチングトランジスタ２５が非導通状態になり、有機ＥＬ素子２１−１，２１−２の各アノード電極間の電気的接続を解除する。

ここで、欠陥化素子を含む画素では、上述したように、スイッチングトランジスタ２５が導通状態になることで、正常に発光する有機ＥＬ素子２１−１のアノード電位がカソード電位Ｖｃａｔｈに接地される。これにより、電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに変化しても、有機ＥＬ素子２１−１のアノード電位は変化しない。よって、電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに変化するときの負方向のカップリング量と、電源電位ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに変化するときの正方向のカップリング量とは等しくなる。

これに対して、有機ＥＬ素子２１−１，２１−２のいずれも欠陥化していない正常な画素においては、電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに変化することで、有機ＥＬ素子２１−１，２１−２のアノード電位は、発光電位から低電位Ｖｓｓへと変化する。ここで、発光電位とは、有機ＥＬ素子２１−１，２１−２が発光するときの電位を言うものとする。

図１３に、電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに変化するときと、低電位Ｖｓｓから高電位Ｖｃｃに変化するときの遷移波形を示す。ここで、アノード電位が発光電位から低電位Ｖｓｓへ変化する際に、電源電位ＤＳがＶｃｃ−Ｖｓｓの中間値よりも高い電位Ｖｘのときに駆動トランジスタ２２−１，２２−２のゲート−ドレイン間にチャネルが形成されるものとする。すなわち、電位Ｖｘは、駆動トランジスタ２２−１，２２−２の動作領域が飽和領域から線形領域に切り替わり、ゲート−ドレイン間にチャネルが形成される電位である。

駆動トランジスタ２２−１，２２−２のゲート−ドレイン間にチャネルが形成されることで、駆動トランジスタ２２−１，２２−２のゲート−ドレイン間容量は大きくなる。また、有機ＥＬ素子２１−１，２１−２のアノード電位が発光電位から低電位Ｖｓｓへ変化するので、駆動トランジスタ２２−１，２２−２のゲート電位Ｖｇも、発光時の電位から低下する。

このため、一定時間Ｔ２の経過後、電源電位ＤＳを低電位Ｖｓｓから再び高電位Ｖｃｃとする際に、駆動トランジスタ２２−１，２２−２のゲート電位Ｖｇは、最初に電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓへ変化したときよりも低くなっている。また、駆動トランジスタ２２−１，２２−２のゲート−ドレイン間容量は、ゲート−ドレイン間にチャネルが形成されているために大きい。

ここで、電源電位ＤＳが低電位Ｖｓｓから上昇し、Ｖｃｃ−Ｖｓｓの中間値よりも低い電位Ｖｙになったときに駆動トランジスタ２２−１，２２−２のゲート−ドレイン間にチャネルが形成されなくなるものとする。すなわち、電位Ｖｙは、駆動トランジスタ２２−１，２２−２の動作領域が線形領域から飽和領域に切り替わり、ゲート−ドレイン間にチャネルが形成されなくなる電位である。したがって、電源電位ＤＳが電位Ｖｙになれば駆動トランジスタ２２−１，２２−２のゲート−ドレイン間容量は小さくなると言える。

駆動トランジスタ２２−１，２２−２のゲート−ドレイン間にチャネルが形成される電位Ｖｘと、チャネルが形成されなくなる電位Ｖｙとを比較した場合、電位Ｖｘの方が電位Ｖｙよりも高くなる。これは、駆動トランジスタ２２−１，２２−２のゲート−ドレイン間にチャネルが形成されるか否かは駆動トランジスタ２２−１，２２−２のゲート電位Ｖｇに依存するからである。

以上より、電源電位ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切り替え、一定時間Ｔ２経過後に低電位Ｖｓｓから再び高電位Ｖｃｃに切り替えることで、正常な画素における駆動トランジスタ２２−１，２２−２のゲート−ソース間電圧Ｖｇｓが低下する。このとき、ゲート−ソース間電圧Ｖｇｓは、電位Ｖｘと電位Ｖｙとの差分で決定されるカップリング量だけ低下する。逆に、欠陥化素子を含む画素における駆動トランジスタ２２−１，２２−２のゲート−ソース間電圧Ｖｇｓは先述したように変化しない。

つまり、有機ＥＬ素子２１−１，２１−２のいずれも欠陥化していない正常な画素においては、駆動トランジスタ２２−１，２２−２のゲート−ソース間電圧Ｖｇｓが低下することで、画素の発光輝度が低下する。一方、欠陥化素子を含む画素では、駆動トランジスタ２２−１，２２−２のゲート−ソース間電圧Ｖｇｓが変化しないために、有機ＥＬ素子２１−１のみによる発光輝度のままである。

すなわち、一方の有機ＥＬ素子２１−２の欠陥化によって発光輝度が低下した画素に対して、正常な画素の発光輝度が低下することで、両画素の相対的な輝度差が小さくなる。そして、電源電位ＤＳの切替えによる駆動トランジスタ２２−１，２２−２のゲート−ソース間電圧Ｖｇｓの低下量を調整することで、欠陥化素子を含む画素と正常な画素との相対的な輝度差をより小さく、好ましくは輝度差をゼロにすることができる。これにより、欠陥化素子を含む画素を半滅点の点欠陥として視認できない画質を得ることができる。

ここで、スイッチングトランジスタ２５の導通状態における電源電位ＤＳの切替えによる駆動トランジスタ２２−１，２２−２のゲート−ソース間電圧Ｖｇｓの低下量（カップリング量）は、電位Ｖｘと電位Ｖｙとの差分で決定される。したがって、ゲート−ソース間電圧Ｖｇｓの低下量については、電源電位ＤＳを高電位Ｖｃｃから当該高電位Ｖｃｃよりも低い電位（本例では、Ｖｓｓ）に切り替えるときの当該電位の設定によって調整することができる。

一例として、電源電位ＤＳを高電位Ｖｃｃから当該高電位Ｖｃｃよりも低い電位に切り替えるときの当該電位を低電位（第２電源電位）Ｖｓｓよりも低く設定することで、駆動トランジスタ２２−１，２２−２のゲート−ソース間電圧Ｖｇｓの低下量が大きくなる。これにより、正常な画素の発光輝度を、欠陥化素子を含む画素の発光輝度により近づけることができる。

ただし、高電位Ｖｃｃから切り替えるときの電位としては、低電位Ｖｓｓよりも低い電位に限られるものではない。なお、高電位Ｖｃｃから切り替えるときの電位として低電位Ｖｓｓを用いることで、電源供給走査回路５０の構成を変更せずに、タイミング関係を変更するだけで、所期の目的を達成できるという利点がある。

また、スイッチングトランジスタ２５の導通状態における電源電位ＤＳのＶｃｃ→Ｖｓｓ、Ｖｓｓ→Ｖｃｃの切り替え回数を複数回にすることによっても駆動トランジスタ２２−１，２２−２のゲート−ソース間電圧Ｖｇｓの低下量を大きくすることができる。すなわち、電源電位ＤＳの切り替え回数を増やすことで、正常な画素の発光輝度を、欠陥化素子を含む画素の発光輝度により近づけることができる。

上述したように、先ず、映像信号の信号電圧Ｖｓｉｇの書込み終了後にスイッチングトランジスタ２５を導通状態にして有機ＥＬ素子２１−１，２１−２のアノード電極間を電気的に接続（短絡）する。次いで、スイッチングトランジスタ２５が導通状態にあるときに、電源電位ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに、その後再び高電位Ｖｃｃに切り替える。この一連の動作を行うことで、正常な画素の発光輝度を下げて欠陥化素子を含む画素の発光輝度との相対的な輝度差を小さくすることができる。そして、両画素間の相対的な輝度差を好ましくはゼロに近づけることで、欠陥化素子を含む画素を半滅点の点欠陥として視認できない画質を得ることができる。

また、有機ＥＬ素子２１−１，２１−２のアノード電極間を電気的に接続した状態であっても、正常な画素と同様に欠陥化素子を含む画素においても、先述した一連の閾値補正処理を正常に行うことができる。したがって、特に低階調表示時においても滅点のような点欠陥を視認できない画質を得ることができる。

因みに、欠陥化素子を含む画素を滅点または半滅点の画素として視認されないようにする方法として、当該画素に書き込む信号電圧Ｖｓｉｇを高くする方法も考えられる。滅点または半滅点の画素に書き込む信号電圧Ｖｓｉｇを高くするということは、白表示時の映像信号の信号電圧を上げることを意味する。この場合、映像信号の供給源である信号ドライバの耐圧を増加させる必要がある。そして、信号ドライバの耐圧を増加させるには、低耐圧の回路素子に比べて高価な高耐圧の回路素子を用いることになるために信号ドライバの価格が高くなる。その結果、表示装置全体の高コスト化を招く。

これに対して、本実施形態に係る駆動法を採用することで、白表示時の映像信号の信号電圧を上げずに、欠陥化素子を含む画素を滅点または半滅点の画素として視認されないようにすることができる。これにより、信号ドライバを高耐圧ドライバとする必要がなくために、表示装置全体の高コスト化を招くことなく、欠陥化素子を含む画素を滅点または半滅点の画素として視認されないようにすることができる。

＜３．変形例＞
上記実施形態では、画素分割について、１つの画素（副画素）が２つの有機ＥＬ素子を有し、これら有機ＥＬ素子の開口部によって発光領域を２分割する場合を例に挙げて説明したが、本発明は２分割の画素分割への適用に限られるものではない。すなわち、３分割以上の画素分割に対しても同様に適用することが可能である。３分割以上の画素分割の場合には、３つ以上の有機ＥＬ素子相互のアノード電極間にスイッチング素子２５を設けるようにすることで、同様の作用効果を得ることができる。

また、上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタ（Ｔｒ）を有する２Ｔｒ構成の場合を例に挙げて説明したが、本発明はこの２Ｔｒ構成への適用に限られるものではない。２Ｔｒ以外には、例えば、有機ＥＬ素子２１の発光／非発光を制御するトランジスタを有したり、駆動トランジスタ２２のゲート電極に基準電位Ｖｏｆｓを選択的に書き込むスイッチングトランジスタを有したりする画素構成など、種々の画素構成のものが考えられる。

また、上記実施形態では、画素の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

＜４．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

本発明による表示装置によれば、欠陥化した有機ＥＬ素子を含む画素（副画素）を点欠陥として視認できない画質を実現できるために、表示画像の画質の向上を図ることができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の高品位の画表示を実現できる。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。一例として、図１４〜図１８に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。

図１４は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含んでいる。そして、映像表示画面部１０１として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。

図１５は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含んでいる。そして、表示部１１２として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。

図１６は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含んでいる。そして、表示部１２３として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。

図１７は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含んでいる。そして、表示部１３４として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。

図１８は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。

本発明の前提となる有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素の基本的な回路構成を示す回路図である。 画素の断面構造の一例を示す断面図である。 本発明の前提となる有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 本発明の前提となる有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その１）である。 本発明の前提となる有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その２）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 電極間ショートによって欠陥化した有機ＥＬ素子を含む画素の等価回路図である。 電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに変化するときと、低電位Ｖｓｓから高電位Ｖｃｃに変化するときの遷移波形を示す波形図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 滅点対策のための画素回路の一例を示す回路図である。 １つの副画素内に有機ＥＬ素子を２個有する場合の有機ＥＬ素子のレイアウトを示す平面パターン図である。

符号の説明

１０，１０Ａ…有機ＥＬ表示装置、２０，２０Ａ…画素（画素回路）、２１（２１−１，２１−２）…有機ＥＬ素子、２２（２２−１，２２−２）…駆動トランジスタ、２３…書込みトランジスタ、２４（２４−１，２４−２）…保持容量、２５…スイッチングトランジスタ、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、３５…制御走査線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、８０…制御走査回路、ＷＳ（ＷＳ１〜ＷＳｍ）…走査線の電位（書込み走査信号）、ＤＳ（ＤＳ１〜ＤＳｍ）…電源供給線の電位（電源電位）

Claims (8)

1. 電気光学素子および当該電気光学素子を駆動する駆動トランジスタを複数組有するとともに、前記電気光学素子のアノード電極間に接続されたスイッチング素子を有する画素が複数配置された画素アレイ部と、
   映像信号の書込み終了後に前記スイッチング素子を導通状態にする制御走査回路と、
   前記スイッチング素子が導通状態にあるときに、前記駆動トランジスタに与える電源電位を当該駆動トランジスタに電流を供給する第１電位から当該第１電位よりも低い電位に切り替え、その後に前記第１電位に切り替える電源供給走査回路と
   を備えた表示装置。
2. 前記電源電位を前記第１電位から当該第１電位よりも低い電位に切り替えるときの当該低い電位によって、前記スイッチング素子の導通状態における前記駆動トランジスタのゲート−ソース間電圧の低下量を決める
   請求項１記載の表示装置。
3. 前記電源供給走査回路は、前記駆動トランジスタに与える電源電位を前記第１電位と、当該第１電位よりも低く、前記電気光学素子に逆バイアスをかける第２電位とに選択的に切替え可能であり、
   前記電源電位を前記第１電位から当該第１電位よりも低い電位に切り替えるときの当該低い電位は前記第２電位である
   請求項２記載の表示装置。
4. 前記電源供給走査回路は、前記駆動トランジスタに与える電源電位を当該駆動トランジスタに電流を供給する第１電位から当該第１電位よりも低い電位に切り替え、その後に前記第１電位に切り替える動作を複数回行う
   請求項１記載の表示装置。
5. 前記電源電位を前記第１電位から当該第１電位よりも低い電位に切り替え、その後に前記第１電位に切り替える動作を複数回行う際の回数によって、前記スイッチング素子の導通状態における前記駆動トランジスタのゲート−ソース間電圧の低下量を決める
   請求項４記載の表示装置。
6. 前記画素は、前記駆動トランジスタのゲート電位およびソース電位を初期化する閾値補正準備機能と、前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正機能とを有し、
   前記制御走査回路は、前記閾値補正準備機能、前記閾値補正機能の各処理期間および映像信号の書込み期間では前記スイッチング素子を非導通状態にする
   請求項１記載の表示装置。
7. 電気光学素子および当該電気光学素子を駆動する駆動トランジスタを複数組有するとともに、前記電気光学素子のアノード電極間に接続されたスイッチング素子を有する画素が複数配置された表示装置の駆動に当たって、
   映像信号の書込み終了後に前記スイッチング素子を導通状態にし、
   前記スイッチング素子が導通状態にあるときに、前記駆動トランジスタに与える電源電位を当該駆動トランジスタに電流を供給する第１電位から当該第１電位よりも低い電位に切り替え、その後に前記第１電位に切り替える
   表示装置の駆動方法。
8. 電気光学素子および当該電気光学素子を駆動する駆動トランジスタを複数組有するとともに、前記電気光学素子のアノード電極間に接続されたスイッチング素子を有する画素が複数配置された画素アレイ部と、
   映像信号の書込み終了後に前記スイッチング素子を導通状態にする制御走査回路と、
   前記スイッチング素子が導通状態にあるときに、前記駆動トランジスタに与える電源電位を当該駆動トランジスタに電流を供給する第１電位から当該第１電位よりも低い電位に切り替え、その後に前記第１電位に切り替える電源供給走査回路と
   を備えた表示装置を有する電子機器。

Images