JP2009251545A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents
表示装置、表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2009251545A JP2009251545A JP2008103076A JP2008103076A JP2009251545A JP 2009251545 A JP2009251545 A JP 2009251545A JP 2008103076 A JP2008103076 A JP 2008103076A JP 2008103076 A JP2008103076 A JP 2008103076A JP 2009251545 A JP2009251545 A JP 2009251545A
- Authority
- JP
- Japan
- Prior art keywords
- drive transistor
- transistor
- electrode
- signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000012937 correction Methods 0.000 claims abstract description 125
- 238000012545 processing Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 29
- 230000007704 transition Effects 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 16
- 238000005401 electroluminescence Methods 0.000 description 98
- 239000003990 capacitor Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 22
- 241000750042 Vini Species 0.000 description 14
- 239000010408 film Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 101150010989 VCATH gene Proteins 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Abstract
【課題】書込み走査信号を生成する走査回路部の回路構成の複雑化や消費電力の増大などを招くことなく、階調に応じた最適な移動度補正処理を実現できるようにする。
【解決手段】駆動トランジスタ22および書込みトランジスタ23を有する2Trの回路構成を基本構成とする画素20Aにおいて、駆動トランジスタ22(第1駆動トランジスタ)に対して並列に第2駆動トランジスタ26を接続する。そして、この第2駆動トランジスタ26の導通/非導通の制御を、制御トランジスタ27によって映像信号の信号電圧Vsigに応じて行うようにする。具体的には、信号電圧Vsigが所定レベル以下の低輝度階調のときに、第2駆動トランジスタ26を導通状態にして有機EL素子21に流す電流を増加させることで、移動度補正処理を早く収束させる。
【選択図】図11
【解決手段】駆動トランジスタ22および書込みトランジスタ23を有する2Trの回路構成を基本構成とする画素20Aにおいて、駆動トランジスタ22(第1駆動トランジスタ)に対して並列に第2駆動トランジスタ26を接続する。そして、この第2駆動トランジスタ26の導通/非導通の制御を、制御トランジスタ27によって映像信号の信号電圧Vsigに応じて行うようにする。具体的には、信号電圧Vsigが所定レベル以下の低輝度階調のときに、第2駆動トランジスタ26を導通状態にして有機EL素子21に流す電流を増加させることで、移動度補正処理を早く収束させる。
【選択図】図11
Description
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に、画素が行列状(マトリクス状)に2次元配置された平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子が知られている。
画素の電気光学素子として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)として特にNチャネル型のTFTを用いた画素回路では、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化する。その結果、有機EL素子の発光輝度が変化する。これは、駆動トランジスタのソース電極側に有機EL素子が接続されることに起因する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、特にポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ(以下、単に「駆動トランジスタの移動度μ」と記述する)等が挙げられる。
駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ(一様性)が損なわれる。
そこで、有機EL素子のI−V特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機EL素子の発光輝度を一定に維持するために、各種の補正(補償)機能を画素回路に持たせている(例えば、特許文献1参照)。
補正機能としては、有機EL素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Vthの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Vthの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。
このように、画素回路の各々に、各種の補正機能を持たせることで、有機EL素子のI−V特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。その結果、有機EL表示装置の表示品質を向上できる。
ところで、移動度補正における最適な補正時間tは、
t=C/(kμVsig) ……(10)
なる式で与えられる。ここで、Vsigは映像信号の信号電圧である。定数kはk=(1/2)(W/L)Coxであり、Wは駆動トランジスタのチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。また、Cは移動度補正を行うときに放電されるノードの容量である。
t=C/(kμVsig) ……(10)
なる式で与えられる。ここで、Vsigは映像信号の信号電圧である。定数kはk=(1/2)(W/L)Coxであり、Wは駆動トランジスタのチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。また、Cは移動度補正を行うときに放電されるノードの容量である。
上記式(10)から明らかなように、映像信号の信号電圧Vsig、即ち階調によって最適な補正時間tが異なる。具体的には、図19に示すように、信号電圧Vsigが相対的に大きい白階調では最適な補正時間tが短く、グレー階調、黒階調となるにしたがって最適な補正時間tが長くなる。図19において、実線は移動度μが大きい場合、破線は移動度μが小さい場合の補正時間と輝度との関係を示している。
移動度補正期間は、書込み走査信号WSの遷移波形によって決まる。そのため、階調ごとに最適な補正時間tを設定するには、移動度補正期間を決める書込み走査信号WSの遷移波形を階調に応じて変化させるなどの手法を採る場合がある(その詳細については後述する)。しかし、書込み走査信号WSの遷移波形を階調に応じて変化させるには、書込み走査信号WSを生成する走査回路部の回路構成が複雑化したり、消費電力が増大したりするなどの新たな問題が生じる。
そこで、本発明は、走査回路部の回路構成の複雑化や消費電力の増大などを招くことなく、階調に応じた最適な移動度補正処理を実現可能な表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
上記目的を達成するために、本発明は、
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された第1駆動トランジスタと、
前記第1駆動トランジスタに対して並列に接続された少なくとも1つの第2駆動トランジスタと、
一方の電極が前記第1駆動トランジスタのゲート電極に接続され、他方の電極が前記第1駆動トランジスタの他方の電極に接続された保持容量とを有し、
前記第1駆動トランジスタに流れる電流に応じた補正量で当該第1駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理の機能を持つ
画素が行列状に配置された表示装置において、
前記少なくとも1つの第2駆動トランジスタを、前記映像信号の信号レベルが所定レベルよりも小さいときに導通状態とする。
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された第1駆動トランジスタと、
前記第1駆動トランジスタに対して並列に接続された少なくとも1つの第2駆動トランジスタと、
一方の電極が前記第1駆動トランジスタのゲート電極に接続され、他方の電極が前記第1駆動トランジスタの他方の電極に接続された保持容量とを有し、
前記第1駆動トランジスタに流れる電流に応じた補正量で当該第1駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理の機能を持つ
画素が行列状に配置された表示装置において、
前記少なくとも1つの第2駆動トランジスタを、前記映像信号の信号レベルが所定レベルよりも小さいときに導通状態とする。
映像信号の信号レベルが所定レベルよりも小さい低輝度階調において、第2駆動トランジスタを導通状態にすることで、第1駆動トランジスタと第2駆動トランジスタが共に動作状態になるため、電気光学素子に流れる電流が増える。これにより、本来、移動度補正処理に長い補正時間を必要としていたグレー階調〜黒階調の低輝度階調において、移動度補正処理が第1駆動トランジスタのみで駆動する場合に比べて早く収束する。これは、低輝度階調において、移動度補正時間を長くしなくても、移動度補正時間を長くしたと同等の移動度補正処理を実現できることを意味する。
換言すれば、書込み走査信号の遷移波形を階調に応じて変化させなくても、書込み走査信号の遷移波形を階調に応じて変化させた場合と同等の移動度補正処理を行うことができる。その結果、書込み走査信号を生成する走査回路部を、当該書込み走査信号の遷移波形を階調に応じて変化させるための回路構成としなくて済む。したがって、走査回路部の回路構成の複雑化や消費電力の増大などを招くことなく、階調に応じた最適な移動度補正処理を実現できる。
本発明によれば、走査回路部の回路構成の複雑化や消費電力の増大等を招くことなく、階調に応じた最適な移動度補正処理を実現できるため、表示品質の良好な表示画像を得ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[システム]
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、本適用例に係る有機EL表示装置10は、発光素子を含む複数の画素20と、当該画素20が行列状に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部30の各画素20を駆動する。この駆動部として、例えば、書込み走査回路40、電源供給走査回路50および信号出力回路60が設けられている。
ここで、有機EL表示装置10がカラー表示対応の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。
ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線されている。さらに、列方向(画素列の画素の配列方向)に沿って信号線33−1〜33−nが画素列ごとに配線されている。
走査線31−1〜31−mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32−1〜32−mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33−1〜33−nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40、電源供給走査回路50および信号出力回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込み走査信号WS(WS1〜WSm)を供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniで切り替わる電源電位DS(DS1〜DSm)を電源供給線32−1〜32−mに供給する。この電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。
信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択して出力する。信号出力回路60から出力される信号電圧Vsig/基準電位Vofsは、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書き込みの駆動形態を採っている。
(画素回路)
図2は、画素(画素回路)20の基本的な回路構成を示す回路図である。
図2は、画素(画素回路)20の基本的な回路構成を示す回路図である。
図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆる、ベタ配線)された共通電源供給線34にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24および補助容量25を有する構成となっている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32−1〜32−m)に接続されている。
書込みトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31(31−1〜31−m)に接続されている。
駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。
補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の等価容量が十分に大きい場合は省略可能である。
ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしたが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであればよい。補助容量25の他方の電極を固定電位に接続することで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22はさらに、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御する。このデューティ制御により、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
ここで、信号出力回路60から信号線33を通して選択的に供給される基準電位Vofsは、輝度情報に応じた映像信号の信号電圧Vsigの基準となる電位(例えば、映像信号の黒レベルに相当する電位)である。
電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。
以上の説明から明らかなように、本適用例に係る有機EL表示装置10における画素20は、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる回路構成を基本構成としている。ただし、画素20の基本構成は、2つのトランジスタからなる2Trの回路構成に限られるものではない。
(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、ガラス基板201上には、駆動トランジスタ22等を含む駆動回路が形成されている。そして、画素20は、ガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、ガラス基板201上には、駆動トランジスタ22等を含む駆動回路が形成されている。そして、画素20は、ガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略している。
有機EL素子21は、アノード電極205と、有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、カソード電極207とから構成されている。アノード電極205は、ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなる。有機層206は、アノード電極205上に形成されている。カソード電極207は、有機層206上に全画素共通に形成された透明導電膜等からなる。
この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
駆動トランジスタ22は、ゲート電極221と、半導体層222の両側に設けられたソース/ドレイン領域223,224と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。
そして、図3に示すように、ガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合される。この封止基板209によって有機EL素子21が封止されることにより表示パネル70が形成される。
(有機EL表示装置の回路動作)
次に、2Trの回路構成を基本構成とする画素20が行列状に2次元配置されてなる有機EL表示装置10の回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。
次に、2Trの回路構成を基本構成とする画素20が行列状に2次元配置されてなる有機EL表示装置10の回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。
図4のタイミング波形図には、走査線31(31−1〜31−m)の電位(書込み走査信号)WSの変化、電源供給線32(32−1〜32−m)の電位(電源電位)DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を示している。また、ゲート電位Vgの波形を一点鎖線で示し、ソース電位Vsの波形を点線で示すことで、両者を識別できるようにしている。
<前フレームの発光期間>
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
図4のタイミング波形図において、時刻t1以前は、前のフレーム(フィールド)における有機EL素子21の発光期間となる。この前フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されている。これにより、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
<閾値補正準備期間>
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位ViniをVini<Vthel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t2で走査線31の電位WSが低電位側から高電位側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。したがって、基準電位Vofsおよび低電位Viniが、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの各初期化電位となる。
<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
ここでは、便宜上、駆動トランジスタ22のゲート電極の初期化電位Vofsを基準として、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。
なお、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
<信号書込み&移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書込みトランジスタ23による信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。したがって、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は補助容量25に流れ込む。よって、補助容量25の充電が開始される。
この補助容量25の充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。
ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち書込みゲインが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素ごとのばらつきを補正する移動度補正処理である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔVは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。
そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigから基準電位Vofsに切り替わる。
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)および移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。
(閾値キャンセルの原理)
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。
この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsはVsig−Vofs+Vth−ΔVである。したがって、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。
したがって、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対し、閾値補正のみを行った場合は、図9(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正および移動度補正を共に行うことで、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。したがって、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電圧Vgsを一定に維持することができる。したがって、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
(移動度補正処理の最適な補正時間について)
先述した動作説明から明らかなように、移動度μが高い駆動トランジスタと移動度μが低い駆動トランジスタとを考えた場合、移動度補正期間において、移動度μが高い駆動トランジスタは低い駆動トランジスタに対してソース電位Vsが大きく上昇する。また、ソース電位Vsが大きく上昇するほど駆動トランジスタ22のゲート−ソース間の電位差Vgsが小さくなるために、駆動トランジスタ22に電流が流れにくくなる。
先述した動作説明から明らかなように、移動度μが高い駆動トランジスタと移動度μが低い駆動トランジスタとを考えた場合、移動度補正期間において、移動度μが高い駆動トランジスタは低い駆動トランジスタに対してソース電位Vsが大きく上昇する。また、ソース電位Vsが大きく上昇するほど駆動トランジスタ22のゲート−ソース間の電位差Vgsが小さくなるために、駆動トランジスタ22に電流が流れにくくなる。
したがって、映像信号の信号電圧Vsigに応じて移動度補正時間を調整し、駆動トランジスタ22のゲート−ソース間電圧Vgsに対する補正量(負帰還の帰還量ΔV)を変えることで、移動度μの違う駆動トランジスタに対して同じ電流を流すことができる。このことから、移動度補正時間を映像信号の信号電圧Vsigに応じて最適化する、即ち移動度補正時間を映像信号の信号電圧Vsigに応じた最適な補正時間tに設定することが重要となる。
具体的には、発明が解決しようとする課題の項でも説明したように、移動度補正の最適な補正時間tは、先述した式(10)で与えられる。すなわち、移動度補正の最適な補正時間tは、映像信号の信号電圧Vsigに反比例するように設定される。因みに、画素20が2Trの回路構成を基本構成とする場合、式(10)において、移動度補正を行うときに放電されるノードの容量Cは、有機EL素子21の等価容量、保持容量24および補助容量25の合成容量となる。
また、移動度補正期間は、書込み走査信号WSがアクティブ状態から非アクティブ状態に遷移するときの遷移波形で決まる。画素20が2Trの回路構成を基本構成とする場合には、図4のタイミング波形図から明らかなように、書込み走査信号WSのパルス幅で移動度補正期間が決まる。このことから、出願人は、書込み走査信号WSの遷移波形を階調に応じて変化させる、具体的には図10に示すように、映像信号の信号電圧Vsigに対して反比例するように変化させることを提案している。
しかしながら、書込み走査信号WSの遷移波形を階調に応じて変化させるには、書込み走査信号WSを生成する書込み走査回路40の回路構成が複雑化したり、消費電力が増大したりするなどの新たな問題が生じる。
[本実施形態の特徴部分]
本実施形態は、書込み走査回路40の回路構成の複雑化や消費電力の増大などを招くことなく、階調に応じて所期の移動度補正処理を実現できるようにするために、次のような画素構成を採っている。すなわち、本実施形態に係る画素は、駆動トランジスタ(第1駆動トランジスタ)22に対して並列に接続され、映像信号の信号レベルが所定レベルよりも小さいときに導通状態となる少なくとも1つの第2駆動トランジスタを有する画素構成となっている。
本実施形態は、書込み走査回路40の回路構成の複雑化や消費電力の増大などを招くことなく、階調に応じて所期の移動度補正処理を実現できるようにするために、次のような画素構成を採っている。すなわち、本実施形態に係る画素は、駆動トランジスタ(第1駆動トランジスタ)22に対して並列に接続され、映像信号の信号レベルが所定レベルよりも小さいときに導通状態となる少なくとも1つの第2駆動トランジスタを有する画素構成となっている。
図11は、本実施形態に係る画素の回路構成の一例を示す回路図であり、図中、図2と同等部分には同一符号を付して示している。
図11に示すように、本実施形態に係る画素20Aは、ドレイン電極が電源供給線32に、ソース電極が有機EL素子21のアノード電極にそれぞれ接続された、即ち第1駆動トランジスタ22に対して並列に接続された第2駆動トランジスタ26を有している。画素20Aはさらに、ソース電極が固定電位線である電源線35に、ドレイン電極が第2駆動トランジスタ26のゲート電極に、ゲート電極が信号線33にそれぞれ接続された制御トランジスタ27を有している。
第2駆動トランジスタ26としては、第1駆動トランジスタ22と同導電型、本例ではNchのトランジスタが用いられる。また、制御トランジスタ27としては、第2駆動トランジスタ26と逆導電型、本例ではPchのトランジスタが用いられる。制御トランジスタ27は、映像信号の信号電圧Vsigが所定レベルよりも小さいときに導通状態になることによって第2駆動トランジスタ26を導通状態にする。すなわち、第2駆動トランジスタ26は、映像信号の信号電圧Vsigが所定レベルよりも小さいときに導通状態になる。
ここで、一例として、制御トランジスタ27の閾値電圧Vthを1.5Vとし、映像信号の信号電圧Vsigが2.5Vよりも小さいときに第2駆動トランジスタ26を導通状態にするとした場合には、電源線35の電源電位Vctrlを4Vに設定すればよい。これにより、映像信号の信号電圧Vsigが2.5Vよりも小さいときは、第2駆動トランジスタ26が導通状態となって第1駆動トランジスタ22と並行して動作する。また、映像信号の信号電圧Vsigが2.5Vを超えるときは、第2駆動トランジスタ26が非導通状態となるため、第1駆動トランジスタ22のみが動作する。
このように、第1駆動トランジスタ22に対して並列に接続された第2駆動トランジスタ26を有する画素20Aにおいて、映像信号の信号電圧Vsigが2.5V以上のときには、第1駆動トランジスタ22のみが動作状態となるため、先述した場合と同様にして移動度補正処理が行われる。一方、映像信号の信号電圧Vsigが2.5Vよりも小さい低輝度階調のときに第2駆動トランジスタ26を導通状態にすることで、第1駆動トランジスタ22に加えて第2駆動トランジスタ26が導通状態になる。
第1駆動トランジスタ22と第2駆動トランジスタ26が共に動作状態になることにより、有機EL素子21に流れる電流が増える。これにより、本来、移動度補正処理に長い補正時間を必要としていたグレー階調〜黒階調において、移動度補正処理が第1駆動トランジスタ22のみで駆動する場合に比べて早く収束する。これは、低輝度階調において、移動度補正時間を長くしなくても、移動度補正時間を長くしたと同等の移動度補正処理を実現できることを意味する。
換言すれば、書込み走査信号WSの遷移波形を階調に応じて変化させなくても、所期の移動度補正処理、即ち書込み走査信号WSの遷移波形を階調に応じて変化させた場合と同等の移動度補正処理を行うことができる。その結果、書込み走査回路40を書込み走査信号WSの遷移波形を階調に応じて変化させるための回路構成としなくて済む。したがって、書込み走査回路40の回路構成の複雑化や消費電力の増大などを招くことなく、階調に応じた最適な移動度補正処理を実現できるため、移動度補正処理に伴う表示品質の改善効果を十分に得ることができる。
ここで、第2駆動トランジスタ26としては、第1駆動トランジスタ22のトランジスタサイズと同じ大きさのトランジスタでもよいが、第1駆動トランジスタ22のトランジスタサイズよりも小さいサイズのトランジスタが好ましい。何故ならば、第2駆動トランジスタ26のトランジスタサイズが第1駆動トランジスタ22のそれよりも大きいと、第2駆動トランジスタ26の導通/非導通の切り替えポイントで変曲点ができてしまうからである。
なお、制御トランジスタ27の導通/非導通を決める電源線35の電源電位Vctrlを任意の値に設定することで、第2駆動トランジスタ26の導通/非導通を切り替える信号電圧Vsigや、トランジスタ26,27の閾値電圧Vthに対応することができる。タイミングについては、図4のタイミング波形図の場合と変わらない。
また、上記の例では、駆動トランジスタ26に対して並列に接続される第2駆動トランジスタ26と、当該第2駆動トランジスタ26の導通/非導通の制御を行う制御トランジスタ27を1つずつ設ける画素構成としたが、これに限られるものではない。すなわち、第2駆動トランジスタ26と制御トランジスタ27のトランジスタ対を2組以上設けて、有機EL素子21に流す電流を低輝度階調に向かうにしたがって段階的に増やす構成を採ることも可能である。これによれば、階調に対応したより好適な移動度補正処理を実現できる。
[変形例]
上記実施形態では、有機EL素子21の駆動回路が、図2に示すように、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる2Trの回路構成を基本構成とした場合を例に挙げて説明したが、本発明はこの回路構成への適用に限られるものではない。すなわち、本発明は、駆動トランジスタ22に流れる電流に応じた補正量ΔVで当該駆動トランジスタ22のゲート−ソース間の電位差Vgsに負帰還をかける移動度補正処理の機能を持つ画素全般に対して適用可能である。
上記実施形態では、有機EL素子21の駆動回路が、図2に示すように、駆動トランジスタ22および書込みトランジスタ23の2つのトランジスタからなる2Trの回路構成を基本構成とした場合を例に挙げて説明したが、本発明はこの回路構成への適用に限られるものではない。すなわち、本発明は、駆動トランジスタ22に流れる電流に応じた補正量ΔVで当該駆動トランジスタ22のゲート−ソース間の電位差Vgsに負帰還をかける移動度補正処理の機能を持つ画素全般に対して適用可能である。
一例として、図12に示すように、駆動トランジスタ22、書込みトランジスタ23に加えて、発光制御トランジスタ28および2つのスイッチングトランジスタ29,30を有する5つのトランジスタからなる5Trの回路構成を基本構成とする画素20Bが知られている(例えば、特開2005−345722号公報参照)。ここでは、発光制御トランジスタ28としてPchトランジスタ、スイッチングトランジスタ29,30としてNchを用いているが、これらの導電型の組み合わせは任意である。
発光制御トランジスタ28は、駆動トランジスタ22に対して直列に接続され、駆動トランジスタ22への高電位Vccpの供給を選択的に行うことで、有機EL素子21の発光/非発光の制御を行なう。スイッチングトランジスタ29は、駆動トランジスタ22のゲート電極に基準電位Vofsを選択的に与えることで、そのゲート電位Vgを基準電位Vofsに初期化する。スイッチングトランジスタ30は、駆動トランジスタ22のソース電極に低電位iniを選択的に与えることで、そのソース電位Vsを低電位iniに初期化する。
図13は、5Trの回路構成を基本構成とする画素20Bを用いる場合のタイミング波形図である。このタイミング波形図において、DSが発光制御トランジスタ28の制御信号を、AZ1がスイッチングトランジスタ29の制御信号を、AZ2がスイッチングトランジスタ30の制御信号をそれぞれ示している。
図13のタイミング波形図に示すように、5Trの回路構成の画素20Bの場合には、制御信号DSの立ち下がりタイミングから書込み走査信号WSの立ち下がりタイミングまでの期間が移動度補正期間tとなる。すなわち、移動度補正期間tは、制御信号DSの遷移タイミングと書込み走査信号WSの遷移タイミングによって決められている。したがって、書込み走査信号WSの遷移波形を階調に応じて変化させる手法を採るとすると、書込み走査信号WSを生成する書込み走査回路の回路構成が複雑化したり、消費電力が増大したりする。
これに対して、先述した実施形態の場合と同様に、駆動トランジスタ22に対して並列に接続され、映像信号の信号レベルが所定レベルよりも小さいときに導通状態となる少なくとも1つの第2駆動トランジスタを有する画素構成を採る。これにより、書込み走査回路の回路構成の複雑化や消費電力の増大などを招くことなく、階調に応じて所期の移動度補正処理を実現できる。
具体的には、図12に示すように、ドレイン電極が発光制御トランジスタ28のドレイン電極に、ソース電極が有機EL素子21のアノード電極に接続された、即ち駆動トランジスタ22に対して並列に接続された第2駆動トランジスタ26を設ける。そして、この第2駆動トランジスタ26の導通/非導通の制御を、制御トランジスタ27によって映像信号の信号電圧Vsigに応じて行うようにすればよい。
ここでは、他の画素構成として、5Trの回路構成を例に挙げたが、例えば、信号線33を通して基準電位Vofsを供給し、当該基準電位Vofsを書込みトランジスタ23によって書き込むようにすることでスイッチングトランジスタ27を省略するなど、移動度補正処理の機能を持つ種々の画素構成のものが考えられる。
また、上記実施形態では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図14〜図18に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図14〜図18に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器において高品位な画像表示を行うことができる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、移動度補正処理に伴う表示品質の改善効果を十分に得ることができるために、高品位な表示画像を得ることができる。
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図14は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図15は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図16は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図17は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図18は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
10…有機EL表示装置、20,20A,20B…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ(第1駆動トランジスタ)、23…書込みトランジスタ、24…保持容量、25…補助容量、26…第2駆動トランジスタ、27…制御トランジスタ、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n)…信号線、34…共通電源供給線、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル
Claims (8)
- 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された第1駆動トランジスタと、
前記第1駆動トランジスタに対して並列に接続され、前記映像信号の信号レベルが所定レベルよりも小さいときに導通状態となる少なくとも1つの第2駆動トランジスタと、
一方の電極が前記第1駆動トランジスタのゲート電極に接続され、他方の電極が前記第1駆動トランジスタの他方の電極に接続された保持容量とを有し、
前記第1駆動トランジスタに流れる電流に応じた補正量で当該第1駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理の機能を持つ
画素が行列状に配置された
表示装置。 - 前記画素は、前記映像信号の信号レベルが所定レベルよりも小さいときに前記第2駆動トランジスタを導通状態にする制御トランジスタをさらに有する
請求項1記載の表示装置。 - 前記制御トランジスタは、ゲート電極が前記映像信号を伝送する信号線に、ソース電極が固定電位線に、ドレイン電極が前記第2駆動トランジスタのゲート電極にそれぞれ接続されている
請求項2記載の表示装置。 - 前記第2駆動トランジスタのトランジスタサイズは、前記第1駆動トランジスタのトランジスタサイズに対して等しいか、または小さい
請求項1記載の表示装置。 - 前記画素は、前記第1駆動トランジスタに駆動電流を供給する電源供給線の電源電位の切り替えによって前記電気光学素子の発光/非発光の制御が行なわれ、
前記移動度補正処理の補正時間は、前記書込みトランジスタの導通/非導通の制御を行う書込み走査信号のパルス幅によって決定される
請求項1記載の表示装置。 - 前記画素は、前記第1駆動トランジスタに対して直列に接続されて前記電気光学素子の発光/非発光の制御を行なう発光制御トランジスタをさらに有し、
前記移動度補正処理の補正時間は、前記発光制御トランジスタの導通/非導通の制御を行う制御信号の遷移タイミングと前記書込み走査信号の遷移タイミングによって決定される
請求項1記載の表示装置。 - 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された第1駆動トランジスタと、
前記第1駆動トランジスタに対して並列に接続された少なくとも1つの第2駆動トランジスタと、
一方の電極が前記第1駆動トランジスタのゲート電極に接続され、他方の電極が前記第1駆動トランジスタの他方の電極に接続された保持容量とを有し、
前記第1駆動トランジスタに流れる電流に応じた補正量で当該第1駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理の機能を持つ
画素が行列状に配置された表示装置の駆動に当たって、
前記少なくとも1つの第2駆動トランジスタを、前記映像信号の信号レベルが所定レベルよりも小さいときに導通状態とする
表示装置の駆動方法。 - 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
前記電気光学素子に対して直列に接続され、ゲート電極が前記書込みトランジスタの他方の電極に接続された第1駆動トランジスタと、
前記第1駆動トランジスタに対して並列に接続された少なくとも1つの第2駆動トランジスタと、
一方の電極が前記第1駆動トランジスタのゲート電極に接続され、他方の電極が前記第1駆動トランジスタの他方の電極に接続された保持容量とを有し、
前記第1駆動トランジスタに流れる電流に応じた補正量で当該第1駆動トランジスタのゲート−ソース間の電位差に負帰還をかける移動度補正処理の機能を持つ画素が行列状に配置され、
前記少なくとも1つの第2駆動トランジスタを、前記映像信号の信号レベルが所定レベルよりも小さいときに導通状態とする
表示装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103076A JP2009251545A (ja) | 2008-04-11 | 2008-04-11 | 表示装置、表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103076A JP2009251545A (ja) | 2008-04-11 | 2008-04-11 | 表示装置、表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009251545A true JP2009251545A (ja) | 2009-10-29 |
Family
ID=41312285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008103076A Pending JP2009251545A (ja) | 2008-04-11 | 2008-04-11 | 表示装置、表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009251545A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014211631A (ja) * | 2013-04-02 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
CN109003575A (zh) * | 2018-08-20 | 2018-12-14 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板 |
CN112785983A (zh) * | 2014-11-04 | 2021-05-11 | 索尼公司 | 显示装置 |
WO2023184591A1 (zh) * | 2022-03-31 | 2023-10-05 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路、像素驱动方法和显示面板 |
-
2008
- 2008-04-11 JP JP2008103076A patent/JP2009251545A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014211631A (ja) * | 2013-04-02 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
CN112785983A (zh) * | 2014-11-04 | 2021-05-11 | 索尼公司 | 显示装置 |
CN109003575A (zh) * | 2018-08-20 | 2018-12-14 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板 |
CN109003575B (zh) * | 2018-08-20 | 2020-04-24 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板 |
WO2023184591A1 (zh) * | 2022-03-31 | 2023-10-05 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路、像素驱动方法和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4623138B2 (ja) | 表示装置および電子機器 | |
JP4715833B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5287210B2 (ja) | 表示装置および電子機器 | |
JP4605261B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640443B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4428436B2 (ja) | 表示装置および電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010002795A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009294635A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4978435B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109521A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145894A (ja) | 表示装置および電子機器 | |
JP2010281914A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145578A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009169145A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010145581A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009128404A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009109519A (ja) | 表示装置および電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251545A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237426A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008233125A (ja) | 表示装置、表示装置の駆動方法および電子機器 |