一种像素电路及其显示装置
技术领域
本发明涉及显示技术领域,特别是涉及一种像素电路及其显示装置。
背景技术
随着显示技术的发展,提高PPI(pixels per inch)成为显示面板研究的一个方向。高PPI的显示面板可以提供更精细的图像、提升显示品质,并且VR(Visual Reality)、AR(Augmented Reality)等显示设备需要高PPI的显示面板以满足显示需要。
现有技术提供的像素电路中,电子元件的数量较多,通常包括至少六个或者七个晶体管和至少一个电容元件,因而电路走线也比较复杂。尺寸相同的显示面板中,高PPI的显示面板子像素的数量更多,因而子像素的排布更紧密,相应的需要减小排布信号线的区域。受限于现有的工艺设备、材料等诸多因素,无法在高PPI的显示面板中排布复杂的像素电路,因此减少像素电路的电子元件是目前显示技术的研究方向之一。
发明内容
有鉴于此,本发明提供一种像素电路及其显示装置。
本发明提供了一种像素电路,包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容元件以及发光元件;其中,所述第一晶体管由第一电压信号控制,用于分时接收数据电压和电源电压,根据所述数据电压生成驱动电流;所述第二晶体管由第一扫描信号控制,用于检测和补偿所述第一晶体管中的阈值电压偏差;所述第三晶体管由发光信号控制,通过所述第一晶体管向所述发光元件提供驱动电流;所述第四晶体管由第二扫描信号控制,用于传输阳极复位信号至所述发光元件的阳极;所述电容元件用于存储传送至所述第一晶体管的所述数据电压;所述发光元件用于响应所述第一晶体管生成的驱动电流而发光。
本发明还提供了一种像素电路的驱动方法,用于驱动本发明提供的像素电路,包括:在第一时刻,所述第一扫描信号为第一电平,所述第二扫描信号为第二电平,所述发光信号由第一电平切换为第二电平,所述第一晶体管的第一极接收所述数据电压;在第二时刻,所述第一扫描信号为第二电平,所述第二扫描信号为第一电平,所述发光信号为第二电平;在第三时刻,所述第一扫描信号为第二电平,所述第二扫描信号为第二电平,所述发光信号为第一电平,所述第一晶体管的第一极接收所述电源电压。
本发明还提供了另一种像素电路的驱动方法,用于驱动本发明提供的像素电路,包括:所述像素电路还包括第五晶体管,由所述第二扫描信号控制,用于传输所述第一电压信号以控制所述第一晶体管;在第一时刻,所述第一扫描信号为第二电平,所述第二扫描信号为第一电平,所述发光信号为第二电平;在第二时刻,所述第一扫描信号为第一电平,所述第二扫描信号为第二电平,所述发光信号为第二电平,所述第一晶体管的第一极接收所述数据电压;在第三时刻,所述第一扫描信号为第二电平,所述第二扫描信号为第二电平,所述发光信号为第一电平,所述第一晶体管的第一极接收所述电源电压。
本发明还提供了又一种像素电路的驱动方法,用于驱动本发明提供的像素电路,包括:所述第一扫描信号和所述第二扫描信号为相同的电信号,所述第二晶体管和所述第四晶体管均由扫描信号控制;在第一时刻,所述扫描信号为第一电平,所述发光信号为第一电平;在第二时刻,所述扫描信号为第一电平,所述发光信号为第二电平,所述第一晶体管的第一极接收所述数据电压;在第三时刻,所述扫描信号为第二电平,所述发光信号为第一电平,所述第一晶体管的第一极接收所述电源电压。
本发明还提供了一种显示装置,包括:第一基板,所述第一基板包括沿行方向延伸的多条栅极线和沿列方向延伸的多条数据线,所述多条栅极线和所述多条数据线交叉绝缘限定出多行多列子像素;其中所述子像素包括像素电路,所述像素电路包括驱动晶体管和发光元件;位于同一列的所述子像素的像素电路的驱动晶体管的第一极与该列子像素对应的所述数据线电连接,所述数据线向所述驱动晶体管的第一极分时传输所述数据电压和所述电源电压。
与现有技术相比,本发明至少具有如下突出的优点之一:
本发明提供的像素电路,电子元件数量较少,至少可以由四个晶体管、一个电容元件和一个发光元件组成,相对于现有技术提供的像素电路,减小了电子元件的数量和电路走线,满足高PPI的显示装置的需求;本发明提供的像素电路在工作时,可以有效的对驱动晶体管进行阈值侦测和补偿、对驱动晶体管的栅极进行复位以及对发光元件的阳极进行复位,可以消除驱动晶体管的阈值电压漂移造成的显示不均、从而稳定的驱动发光元件发光;并且本发明提供的像素电路的第一晶体管可以分时接收数据电压和电源电压,可以由一根信号线分时提供数据电压和电源电压,进一步减少了电路走线、简化了显示装置的电路走线排布,从而提供更高的PPI的显示装置。
附图说明
图1是本发明实施例提供的一种像素电路的电路结构示意图;
图2是本发明实施例提供的另一种像素电路的电路结构示意图;
图3是本发明实施例提供的又一种像素电路的电路结构示意图;
图4是本发明实施例提供的又一种像素电路的电路结构示意图;
图5是本发明实施例提供的又一种像素电路的电路结构示意图;
图6是本发明实施例提供的又一种像素电路的电路结构示意图;
图7是图1、图3实施例提供的像素电路的工作时序示意图;
图8是图2、图4实施例提供的像素电路的工作时序示意图;
图9是图5、图6实施例提供的像素电路的工作时序示意图;
图10是本发明实施例提供的一种显示装置平面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面将结合附图和实施例对本发明做进一步说明。
需要说明的是,在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
请参考图1,图1是本发明实施例提供的一种像素电路的电路结构示意图。像素电路100包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、电容元件C以及发光元件EL;其中,第一晶体管T1由第一电压信号控制,用于分时接收数据电压VDATA和电源电压PVDD,根据所述数据电压VDATA生成驱动电流,本实施例提供的像素电路100中,第一电压信号为初始化电压VINIT,第一晶体管T1为驱动晶体管;第二晶体管T2由第一扫描信号SCAN1控制,用于检测和补偿第一晶体管T1中的阈值电压偏差;第三晶体管T3由发光信号EMIT控制,通过第一晶体管T1向发光元件EL提供驱动电流;第四晶体管T4由第二扫描信号SCAN2控制,用于传输阳极复位信号至发光元件EL的阳极,本实施例提供的像素电路100中,阳极复位信号为初始化电压VINIT;电容元件C用于存储传送至第一晶体管T1的数据电压VDATA;发光元件EL用于响应第一晶体管T1生成的驱动电流而发光。本实施例提供的像素电路100,由四个晶体管、一个电容元件和一个发光元件组成,相对于现有技术提供的像素电路,减小了电子元件的数量和电路走线,满足高PPI的显示装置的需求。像素电路100在工作时,可以有效的对驱动晶体管T1进行阈值侦测和补偿、对第一晶体管T1的栅极进行复位以及对发光元件EL的阳极进行复位,可以消除第一晶体管T1的阈值电压漂移造成的显示不均、从而稳定的驱动发光元件EL发光。并且像素电路100的第一晶体管T1可以分时接收数据电压VDATA和电源电压PVDD,因而可以由一根信号线分时提供数据电压VDATA和电源电压PVDD,进一步减少了电路走线、简化了显示装置的电路走线排布,从而提供更高的PPI的显示装置。
在一些可选的实现方式中,请继续参考图1,第一晶体管T1的栅极连接至第一节点N1,第一晶体管T1的第一极分时接收数据电压VDATA和电源电压PVDD,第一晶体管T1的第二极连接至第二节点N2;第二晶体管T2的栅极接收第一扫描信号SCAN1,第二晶体管T2的第一极连接至第一节点N1,第二晶体管T2的第二极连接至第二节点N2;第三晶体管T3的栅极接收发光信号EMIT,第三晶体管T3的第一极连接至第二节点N2,第三晶体管T3的第二极连接至发光元件EL的阳极;第四晶体管T4的栅极接收第二扫描信号SCAN2,第四晶体管T4的第一极接收初始化电压VINIT,第四晶体管T4的第二极连接至发光元件EL的阳极;电容元件C的第一极板连接至第一节点N1,电容元件C的第二极板接收一固定电压信号,本实施例提供的像素电路100中,电容元件C的第二极板接收的固定电压信号为参考电压VREF。
请参考图2,图2是本发明实施例提供的另一种像素电路的电路结构示意图。图2沿用了图1的附图标记,相同之处不再赘述,图2实施例提供的像素电路200与图1实施例提供的像素电路100的不同之处在于,第一扫描信号SCAN1和第二扫描信号SCAN2为相同的电信号。因此在一些可选的实现方式中,可以将第二晶体管T2的栅极和第四晶体管T4的栅极电连接,从而接收扫描信号SCAN。本实施例提供的像素电路200中,减少了扫描信号的端口,简化了电路走线。
请参考图3,图3是本发明实施例提供的另一种像素电路的电路结构示意图。像素电路300包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、电容元件C以及发光元件EL;其中,第一晶体管T1由第一电压信号控制,用于分时接收数据电压VDATA和电源电压PVDD,根据所述数据电压VDATA生成驱动电流,本实施例提供的像素电路300中,第一电压信号为参考电压VREF;第二晶体管T2由第一扫描信号SCAN1控制,用于检测和补偿第一晶体管T1中的阈值电压偏差;第三晶体管T3由发光信号EMIT控制,通过第一晶体管T1向发光元件EL提供驱动电流;第四晶体管T4由第二扫描信号SCAN2控制,用于传输阳极复位信号至发光元件EL的阳极,本实施例提供的像素电路300中,参考电压VREF复用为阳极复位信号;电容元件C用于存储传送至第一晶体管T1的数据电压VDATA;发光元件EL用于响应第一晶体管T1生成的驱动电流而发光。本实施例提供的像素电路300,由四个晶体管、一个电容元件和一个发光元件组成,相对于现有技术提供的像素电路,减小了电子元件的数量和电路走线,满足高PPI的显示装置的需求。像素电路300在工作时,可以有效的对驱动晶体管T1进行阈值侦测和补偿、对驱动晶体管T1的栅极进行复位以及对发光元件EL的阳极进行复位,可以消除驱动晶体管T1的阈值电压漂移造成的显示不均、从而稳定的驱动发光元件EL发光。并且像素电路300的第一晶体管T1可以分时接收数据电压VDATA和电源电压PVDD,因而可以由一根信号线分时提供数据电压VDATA和电源电压PVDD,进一步减少了电路走线、简化了显示装置的电路走线排布,从而提供更高的PPI的显示装置。除此之外,像素电路300中使用参考电压VREF控制第一晶体管T1、并且使用参考电压VREF作为发光元件EL的阳极复位信号,可以进一步减少电路走线的数量。
在一些可选的实现方式中,请继续参考图3,第一晶体管T1的栅极连接至第一节点N1,第一晶体管T1的第一极分时接收数据电压VDATA和电源电压PVDD,第一晶体管T1的第二极连接至第二节点N2;第二晶体管T2的栅极接收第一扫描信号SCAN1,第二晶体管T2的第一极连接至第一节点N1,第二晶体管T2的第二极连接至第二节点N2;第三晶体管T3的栅极接收发光信号EMIT,第三晶体管T3的第一极连接至第二节点N2,第三晶体管T3的第二极连接至发光元件EL的阳极;第四晶体管T4的栅极接收第二扫描信号SCAN2,第四晶体管T4的第一极接收参考电压VREF,第四晶体管T4的第二极连接至发光元件EL的阳极;电容元件C的第一极板连接至第一节点N1,电容元件C的第二极板接收一固定电压信号,本实施例提供的像素电路300中,电容元件C的第二极板接收的固定电压信号为参考电压VREF。
请参考图4,图4是本发明实施例提供的另一种像素电路的电路结构示意图。图4沿用了图3的附图标记,相同之处不再赘述,图4实施例提供的像素电路400与图3实施例提供的像素电路300的不同之处在于,第一扫描信号SCAN1和第二扫描信号SCAN2为相同的电信号。因此在一些可选的实现方式中,可以将第二晶体管T2的栅极和第四晶体管T4的栅极电连接,从而接收扫描信号SCAN。本实施例提供的像素电路400中,减少了扫描信号的端口,简化了电路走线。
请参考图5,图5是本发明实施例提供的又一种像素电路的电路结构示意图。像素电路500包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、电容元件C以及发光元件EL;其中,第一晶体管T1由第一电压信号控制,用于分时接收数据电压VDATA和电源电压PVDD,根据所述数据电压VDATA生成驱动电流,本实施例提供的像素电路500中,第一电压信号为参考电压VREF;第二晶体管T2由第一扫描信号SCAN1控制,用于检测和补偿第一晶体管T1中的阈值电压偏差;第三晶体管T3由发光信号EMIT控制,通过第一晶体管T1向发光元件EL提供驱动电流;第四晶体管T4由第二扫描信号SCAN2控制,用于传输阳极复位信号至发光元件EL的阳极,本实施例提供的像素电路500中,阳极复位信号为初始化电压VINIT;第五晶体管T5由第二扫描信号SCAN2控制,用于传输参考电压VREF以控制第一晶体管T1;电容元件C用于存储传送至第一晶体管T1的数据电压VDATA;发光元件EL用于响应第一晶体管T1生成的驱动电流而发光。本实施例提供的像素电路500,由五个晶体管、一个电容元件和一个发光元件组成,相对于现有技术提供的像素电路,减小了电子元件的数量和电路走线,满足高PPI的显示装置的需求。像素电路500在工作时,可以有效的对驱动晶体管T1进行阈值侦测和补偿、对驱动晶体管T1的栅极进行复位以及对发光元件EL的阳极进行复位,可以消除驱动晶体管T1的阈值电压漂移造成的显示不均、从而稳定的驱动发光元件EL发光。并且像素电路500的第一晶体管T1可以分时接收数据电压VDATA和电源电压PVDD,因而可以由一根信号线分时提供数据电压VDATA和电源电压PVDD,进一步减少了电路走线、简化了显示装置的电路走线排布,从而提供更高的PPI的显示装置。
在一些可选的实现方式中,请继续参考图5,第一晶体管T1的栅极连接至第一节点N1,第一晶体管T1的第一极分时接收数据电压VDATA和电源电压PVDD,第一晶体管T1的第二极连接至第二节点N2;第二晶体管T2的栅极接收第一扫描信号SCAN1,第二晶体管T2的第一极连接至第一节点N1,第二晶体管T2的第二极连接至第二节点N2;第三晶体管T3的栅极接收发光信号EMIT,第三晶体管T3的第一极连接至第二节点N2,第三晶体管T3的第二极连接至发光元件EL的阳极;第四晶体管T4的栅极接收第二扫描信号SCAN2,第四晶体管T4的第一极接收初始化电压VINIT,第四晶体管T4的第二极连接至发光元件EL的阳极;电容元件C的第一极板连接至第一节点N1,电容元件C的第二极板接收电源电压PVDD;第五晶体管T5的栅极接收第二扫描信号SCAN2,第五晶体管T5的第一极接收参考电压VREF,第五晶体管T5的第二极连接至第一节点N1。
请参考图6,图6是本发明实施例提供的又一种像素电路的电路结构示意图。像素电路600包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、电容元件C以及发光元件EL;其中,第一晶体管T1由第一电压信号控制,用于分时接收数据电压VDATA和电源电压PVDD,根据所述数据电压VDATA生成驱动电流,本实施例提供的像素电路600中,第一电压信号为参考电压VREF;第二晶体管T2由第一扫描信号SCAN1控制,用于检测和补偿第一晶体管T1中的阈值电压偏差;第三晶体管T3由发光信号EMIT控制,通过第一晶体管T1向发光元件EL提供驱动电流;第四晶体管T4由第二扫描信号SCAN2控制,用于传输阳极复位信号至发光元件EL的阳极,本实施例提供的像素电路600中,阳极复位信号为参考电压VREF;第五晶体管T5由第二扫描信号SCAN2控制,用于传输参考电压VREF以控制第一晶体管T1;电容元件C用于存储传送至第一晶体管T1的数据电压VDATA;发光元件EL用于响应第一晶体管T1生成的驱动电流而发光。本实施例提供的像素电路600,由五个晶体管、一个电容元件和一个发光元件组成,相对于现有技术提供的像素电路,减小了电子元件的数量和电路走线,满足高PPI的显示装置的需求。像素电路100在工作时,可以有效的对驱动晶体管T1进行阈值侦测和补偿、对驱动晶体管T1的栅极进行复位以及对发光元件EL的阳极进行复位,可以消除驱动晶体管T1的阈值电压漂移造成的显示不均、从而稳定的驱动发光元件EL发光。并且像素电路600的第一晶体管T1可以分时接收数据电压VDATA和电源电压PVDD,因而可以由一根信号线分时提供数据电压VDATA和电源电压PVDD,进一步减少了电路走线、简化了显示装置的电路走线排布,从而提供更高的PPI的显示装置。除此之外,像素电路600中使用参考电压VREF控制第一晶体管T1、并且使用参考电压VREF作为发光元件EL的阳极复位信号,可以进一步减少电路走线的数量。
在一些可选的实现方式中,请继续参考图6,第一晶体管T1的栅极连接至第一节点N1,第一晶体管T1的第一极分时接收数据电压VDATA和电源电压PVDD,第一晶体管T1的第二极连接至第二节点N2;第二晶体管T2的栅极接收第一扫描信号SCAN1,第二晶体管T2的第一极连接至第一节点N1,第二晶体管T2的第二极连接至第二节点N2;第三晶体管T3的栅极接收发光信号EMIT,第三晶体管T3的第一极连接至第二节点N2,第三晶体管T3的第二极连接至发光元件EL的阳极;第四晶体管T4的栅极接收第二扫描信号SCAN2,第四晶体管T4的第一极接收参考电压VREF,第四晶体管T4的第二极连接至发光元件EL的阳极;电容元件C的第一极板连接至第一节点N1,电容元件C的第二极板接收电源电压PVDD;第五晶体管T5的栅极接收第二扫描信号SCAN2,第五晶体管T5的第一极接收参考电压VREF,第五晶体管T5的第二极连接至第一节点N1。
需要说明的是,根据晶体管的衬底和源漏极的掺杂类型不同,晶体管可以分为PMOS(P-Metal-Oxide-Semiconductor,P型金属-氧化物-半导体)晶体管和NMOS(N-Metal-Oxide-Semiconductor,N型金属-氧化物-半导体)晶体管两大类。图5或图6中,以第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5均为PMOS晶体管为例进行说明,在一些可选的实现方式中,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5均为NMOS晶体管。
需要说明的是,在常规的晶体管中,掺杂衬底形成源漏区,栅极控制沟道区中的电流。随着晶体管按比例缩小到100nm以下的沟道长度,常规的晶体管产生了很多问题。特别是,晶体管的源漏区之间的相互作用使栅极控制电子器件打开或关闭的能力变差,该现象称作“短沟道效应(SCE)”。与短沟道效应有关的问题,例如源漏区间的漏电流以及迁移率降低变得难以克服。多栅极结构晶体管由于在沟道的多侧上都有栅极,因此可以从多侧控制栅极,从而降低SCE和增加驱动电流。图5或图6中,在一些可选的实现方式中,第五晶体管T5为双栅极结构晶体管。
在一些可选的实现方式中,本发明各实施例提供的像素电路中,第二晶体管T2为双栅极结构晶体管。
图1至图6实施例提供的像素电路中,以第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4均为PMOS晶体管为例进行说明,在一些可选的实现方式中,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4均为PMOS晶体管均为NMOS晶体管。
在一些可选的实现方式中,本发明各实施例提供的像素电路中,发光元件EL为有机发光二极管(Organic Light-Emitting Diode,OLED)。有机发光二极管具有自发光、广视角、高对比度、较低耗电等优点。
以下结合具体驱动方法进一步描述本发明各实施例提供的像素电路如何实现上述技术效果。
图7是图1、图3实施例提供的像素电路的工作时序示意图。需要说明的是,图1和图3实施例中,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4均为PMOS晶体管,以下关于图1、图3所叙述到的第一电平为低电平,第二电平为高电平。但本发明对此不做限定,当图1和图3实施例中,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4均为NMOS晶体管时,以下关于图1、图3所叙述到的第一电平均为高电平,第二电平均为低电平。
下面结合图7说明图1实施例提供的像素电路的工作时序。
请参考图1,并结合参考图7。图1实施例提供的像素电路100中,第一晶体管T1为驱动晶体管,其阈值电压为Vth,由于本实施例以第一晶体管T1为PMOS晶体管为例进行说明,因此Vth为负值;发光元件EL为有机发光二极管。
在第一时刻Ⅰ,第一扫描信号SCAN1为第一电平,第二扫描信号SCAN2为第二电平,发光信号EMIT由第一电平切换为第二电平,第一晶体管T1的第一极接收数据电压VDATA。像素电路100中,第四晶体管T4在第二扫描信号SCAN2的控制下关闭。第二晶体管T2在第一扫描信号SCAN1的控制下打开,第三晶体管T3在发光信号EMIT的控制下先打开后关闭。在第一时刻Ⅰ的前期,当第三晶体管T3打开时,发光元件EL的阳极的电信号通过第三晶体管T3和第二晶体管T2传输至第一晶体管T1的栅极,对第一晶体管T1的栅极进行复位。由于发光元件EL的阳极的电信号为低电平信号,因此第一晶体管T1的栅极在接收到发光元件EL的阳极的电信号后打开。第一晶体管T1的第一极接收数据电压VDATA,数据电压VDATA经过第一晶体管T1传输至第二节点N2,第二节点N2的电位为VDATA-|Vth|。数据电压VDATA经过第一晶体管T1和第二晶体管T2传输至第一节点N1,第一节点N1的电位为VDATA-|Vth|。第三晶体管T3在第一时刻Ⅰ的后期关闭,可以防止数据电压VDATA经过第三晶体管T3传输至发光元件EL的阳极,影响发光元件EL的阳极电位。
在第二时刻Ⅱ,第一扫描信号SCAN1为第二电平,第二扫描信号SCAN2为第一电平,发光信号EMIT为第二电平。像素电路100中,第四晶体管T4在第二扫描信号SCAN2的控制下打开,初始化电压VINIT通过第四晶体管T4传输至发光元件EL的阳极,从而对发光元件EL的阳极进行复位。第二晶体管T2在第一扫描信号SCAN1的控制下关闭,第三晶体管T3在发光信号EMIT的控制下关闭。由于电容元件C的保持作用,第一节点N1的电位仍为VDATA-|Vth|。
在第三时刻Ⅲ,第一扫描信号SCAN1为第二电平,第二扫描信号SCAN2为第二电平,发光信号EMIT为第一电平,第一晶体管T1的第一极接收电源电压PVDD。第二晶体管T2在第一扫描信号SCAN1的控制下关闭,第四晶体管T4在第一扫描信号SCAN1的控制下关闭。由于电容元件C的保持作用,第一节点N1的电位仍为VDATA-|Vth|,由于电源电压PVDD的电位高于VDATA-|Vth|,因此第一晶体管T1打开。第三晶体管T3在发光信号EMIT的控制下打开,电源电压PVDD经过第一晶体管T1和第三晶体管T3传输至发光元件EL的阳极,为发光元件EL提供驱动电流。发光元件EL的阴极接收恒定电压信号PVEE,并且电源电压PVDD的电压值大于恒定电压信号PVEE,因此发光元件EL导通发光。
已知的,有机发光二极管的驱动电流与其驱动晶体管的栅源电压和阈值电压差值的平方成正比例关系。在本实施例中,第一晶体管T1为驱动晶体管,发光元件EL的驱动电流Iel与第一晶体管T1的栅源电压Vgs和阈值电压Vth的关系为:Iel∝(Vgs-Vth)2。在本实施例中,由于第一晶体管T1为PMOS晶体管,其阈值电压Vth的值为负值,因此Iel∝(Vsg-|Vth|)2,其中Vsg=Vs-Vg。在本实施例中的在第三时刻Ⅲ,第一晶体管T1的栅极电压Vg为第一节点N1的电位,即为Vg=VDATA-|Vth|,第一晶体管T1的源极电压为第一晶体管T1的第一极接收的电源电压PVDD,即为Vs=PVDD,因此Vsg=Vs-Vg=PVDD-(VDATA-|Vth|)。将公式Vsg=PVDD-(VDATA-|Vth|)带入公式Iel∝(Vsg-|Vth|)2,得到Iel∝(Vsg-|Vth|)2=(PVDD-(VDATA-|Vth|)-|Vth|)2=(PVDD-VDATA)2。由此可见,在本发明提供的实施例中,流过第一晶体管T1的用于驱动发光元件EL的驱动电流Iel只与电源电压PVDD和数据电压VDATA有关,与第一晶体管T1自身的栅源电压Vgs和阈值电压Vth无关。
现有技术中,由于工艺制程和器件老化等原因,驱动晶体管存在阈值电压漂移的现象,从而导致用于驱动发光元件发光的驱动电流发生偏差,造成显示画面不均匀从而影响显示效果。本实施例提供的驱动方法中,流过驱动晶体管用于驱动发光元件的驱动电流与驱动晶体管的阈值电压Vth无关,因此消除了现有技术中的不良影响。
图7实施例提供的像素电路的工作时序也适用于图3实施例提供的像素电路300,像素电路300的驱动晶体管的阈值侦测和补偿的过程请参考像素电路100,在此不再赘述。
图8是图2、图4实施例提供的像素电路的工作时序示意图。需要说明的是,图2和图4实施例中,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4均为PMOS晶体管,以下关于图2、图4所叙述到的第一电平为低电平,第二电平为高电平。但本发明对此不做限定,当图2和图4实施例中,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4均为NMOS晶体管时,以下关于图2、图4所叙述到的第一电平均为高电平,第二电平均为低电平。
下面结合图8说明图2实施例提供的像素电路200的工作过程。像素电路200中,第一扫描信号和第二扫描信号为相同的电信号,第二晶体管T2的栅极和第四晶体管T4的栅极接收扫描信号SCAN。
在第一时刻Ⅰ,扫描信号SCAN为第一电平,发光信号EMIT为第一电平。第二晶体管T2和第四晶体管T4在扫描信号SCAN的控制下打开,初始化电压VINIT通过第四晶体管T4传输至发光元件EL的阳极,从而对发光元件EL的阳极进行复位,第三晶体管T3在发光信号EMIT的控制下打开,初始化电压VINIT通过第四晶体管T4、第三晶体管T3和第二晶体管T2传输至第一晶体管T1的栅极,对第一晶体管T1的栅极进行复位。
在第二时刻Ⅱ,扫描信号SCAN为第一电平,发光信号EMIT为第二电平,第一晶体管T1的第一极接收数据电压VDATA。第二晶体管T2在扫描信号SCAN的控制下打开,第三晶体管T3在发光信号EMIT的控制下关闭。由于电容元件C的保持作用,第一节点N1的电位仍为初始化电压VINIT,初始化电压VINIT为低电平的电信号,因此第一晶体管T1在初始化电压VINIT的控制下打开。数据电压VDATA经过第一晶体管T1传输至第二节点N2,第二节点N2的电位为VDATA-|Vth|。数据电压VDATA经过第一晶体管T1和第二晶体管T2传输至第一节点N1,第一节点N1的电位为VDATA-|Vth|。
在第三时刻Ⅲ,扫描信号SCAN为第二电平,发光信号EMIT为第一电平,第一晶体管T1的第一极接收电源电压PVDD。第二晶体管T2和第四晶体管T4在扫描信号SCAN的控制下关闭。由于电容元件C的保持作用,第一节点N1的电位仍为VDATA-|Vth|,由于电源电压PVDD的电位高于VDATA-|Vth|,因此第一晶体管T1打开。第三晶体管T3在发光信号EMIT的控制下打开,电源电压PVDD经过第一晶体管T1和第三晶体管T3传输至发光元件EL的阳极,为发光元件EL提供驱动电流。发光元件EL的阴极接收恒定电压信号PVEE,并且电源电压PVDD的电压值大于恒定电压信号PVEE,因此发光元件EL导通发光。
已知的,有机发光二极管的驱动电流与其驱动晶体管的栅源电压和阈值电压差值的平方成正比例关系。在本实施例中,第一晶体管T1为驱动晶体管,发光元件EL的驱动电流Iel与第一晶体管T1的栅源电压Vgs和阈值电压Vth的关系为:Iel∝(Vgs-Vth)2。在本实施例中,由于第一晶体管T1为PMOS晶体管,其阈值电压Vth的值为负值,因此Iel∝(Vsg-|Vth|)2,其中Vsg=Vs-Vg。在本实施例中的在第三时刻Ⅲ,第一晶体管T1的栅极电压Vg为第一节点N1的电位,即为Vg=VDATA-|Vth|,第一晶体管T1的源极电压为第一晶体管T1的第一极接收的电源电压PVDD,即为Vs=PVDD,因此Vsg=Vs-Vg=PVDD-(VDATA-|Vth|)。将公式Vsg=PVDD-(VDATA-|Vth|)带入公式Iel∝(Vsg-|Vth|)2,得到Iel∝(Vsg-|Vth|)2=(PVDD-(VDATA-|Vth|)-|Vth|)2=(PVDD-VDATA)2。由此可见,在本发明提供的实施例中,流过第一晶体管T1的用于驱动发光元件EL的驱动电流Iel只与电源电压PVDD和数据电压VDATA有关,与第一晶体管T1自身的栅源电压Vgs和阈值电压Vth无关。
本实施例提供的驱动方法中,流过驱动晶体管用于驱动发光元件的驱动电流与驱动晶体管的阈值电压Vth无关,因此消除了现有技术中的不良影响。
图8实施例提供的像素电路的工作时序也适用于图4实施例提供的像素电路400,像素电路400的驱动晶体管的阈值侦测和补偿的过程请参考像素电路200,在此不再赘述。
图9是图5、图6实施例提供的像素电路的工作时序示意图。需要说明的是,图5和图6实施例中,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5均为PMOS晶体管,以下关于图5、图6所叙述到的第一电平为低电平,第二电平为高电平。但本发明对此不做限定,当图5和图6实施例中,第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5均为NMOS晶体管时,以下关于图5、图6所叙述到的第一电平均为高电平,第二电平均为低电平。
下面结合图9说明图5实施例提供的像素电路500的工作过程。
请参考图5,并结合参考图9。像素电路500包括第五晶体管T5,由第二扫描信号SCAN2控制,用于传输第一电压信号以控制第一晶体管T1;其中,第一电压信号为参考电压VREF;第一晶体管T1为驱动晶体管,其阈值电压为Vth,由于本实施例以第一晶体管T1为PMOS晶体管为例进行说明,因此Vth为负值;发光元件EL为有机发光二极管。
在第一时刻Ⅰ,第一扫描信号SCAN1为第二电平,第二扫描信号SCAN2为第一电平,发光信号EMIT为第二电平。第二晶体管T2在第一扫描信号SCAN1的控制下关闭,第三晶体管T3在发光信号EMIT的控制下关闭。第四晶体管T4和第五晶体管T5在第一扫描信号SCAN1的控制下打开,初始化电压VINIT通过第四晶体管T4传输至发光元件EL的阳极,从而对发光元件EL的阳极进行复位,参考电压VREF通过第五晶体管T5传输至第一晶体管T1的栅极,对第一晶体管T1的栅极进行复位,第一节点N1的电位为参考电压VREF。
在第二时刻Ⅱ,第一扫描信号SCAN1为第一电平,第二扫描信号SCAN2为第二电平,发光信号EMIT为第二电平,第一晶体管T1的第一极接收数据电压VDATA。第三晶体管T3在发光信号EMIT的控制下关闭,第四晶体管T4和第五晶体管T5在第一扫描信号SCAN1的控制下关闭。第二晶体管T2在第一扫描信号SCAN1的控制下打开。由于电容元件C的保持作用,第一节点N1的电位仍为参考电压VREF,参考电压VREF为低电平的电信号,因此第一晶体管T1在参考电压VREF的控制下打开。数据电压VDATA经过第一晶体管T1传输至第二节点N2,第二节点N2的电位为VDATA-|Vth|。数据电压VDATA经过第一晶体管T1和第二晶体管T2传输至第一节点N1,第一节点N1的电位为VDATA-|Vth|。
在第三时刻Ⅲ,第一扫描信号SCAN1为第二电平,第二扫描信号SCAN2为第二电平,发光信号EMIT为第一电平,第一晶体管T1的第一极接收电源电压PVDD。第二晶体管T2在第一扫描信号SCAN1的控制下关闭,第四晶体管T4和第五晶体管T5在第一扫描信号SCAN1的控制下关闭。由于电容元件C的保持作用,第一节点N1的电位仍为VDATA-|Vth|,由于电源电压PVDD的电位高于VDATA-|Vth|,因此第一晶体管T1打开。第三晶体管T3在发光信号EMIT的控制下打开,电源电压PVDD经过第一晶体管T1和第三晶体管T3传输至发光元件EL的阳极,为发光元件EL提供驱动电流。发光元件EL的阴极接收恒定电压信号PVEE,并且电源电压PVDD的电压值大于恒定电压信号PVEE,因此发光元件EL导通发光。
已知的,有机发光二极管的驱动电流与其驱动晶体管的栅源电压和阈值电压差值的平方成正比例关系。在本实施例中,第一晶体管T1为驱动晶体管,发光元件EL的驱动电流Iel与第一晶体管T1的栅源电压Vgs和阈值电压Vth的关系为:Iel∝(Vgs-Vth)2。在本实施例中,由于第一晶体管T1为PMOS晶体管,其阈值电压Vth的值为负值,因此Iel∝(Vsg-|Vth|)2,其中Vsg=Vs-Vg。在本实施例中的在第三时刻Ⅲ,第一晶体管T1的栅极电压Vg为第一节点N1的电位,即为Vg=VDATA-|Vth|,第一晶体管T1的源极电压为第一晶体管T1的第一极接收的电源电压PVDD,即为Vs=PVDD,因此Vsg=Vs-Vg=PVDD-(VDATA-|Vth|)。将公式Vsg=PVDD-(VDATA-|Vth|)带入公式Iel∝(Vsg-|Vth|)2,得到Iel∝(Vsg-|Vth|)2=(PVDD-(VDATA-|Vth|)-|Vth|)2=(PVDD-VDATA)2。由此可见,在本发明提供的实施例中,流过第一晶体管T1的用于驱动发光元件EL的驱动电流Iel只与电源电压PVDD和数据电压VDATA有关,与第一晶体管T1自身的栅源电压Vgs和阈值电压Vth无关。
本实施例提供的驱动方法中,流过驱动晶体管用于驱动发光元件的驱动电流与驱动晶体管的阈值电压Vth无关,因此消除了现有技术中的不良影响。
图9实施例提供的像素电路的工作时序也适用于图6实施例提供的像素电路600,像素电路600的驱动晶体管的阈值侦测和补偿的过程请参考像素电路500,在此不再赘述。
需要说明的是,为了保证信号的完整性,图7、图8、图9所示的工作时序图中,第一时刻Ⅰ、第二时刻Ⅱ、第三时刻Ⅲ之间有一定间隔,可以避免信号输入错误。可以理解的是,各电平信号间的间隔不是必要的,本发明对此不做具体限制。
本发明实施例还提供一种显示装置。请参考图10,图10是本发明实施例提供的一种显示装置平面结构示意图。显示装置700包括第一基板00,第一基板00包括沿行方向延伸的多条栅极线10和沿列方向延伸的多条数据线20,多条栅极线10和多条数据线20交叉绝缘限定出多行多列子像素30。其中,子像素30包括像素电路,像素电路包括驱动晶体管和发光元件。位于同一列的子像素30的像素电路的驱动晶体管的第一极与该列子像素30对应的数据线20电连接,数据线20向驱动晶体管的第一极分时传输数据电压VDATA和电源电压PVDD。本实施例提供的显示装置700中,第一基板00可以为硬质的基板,如玻璃基板,也可以为柔性的基板,如聚酰亚胺基板。行方向和列方向可以垂直,本实施例对此不作具体限制。在一些可选的实现方式中,显示装置700还包括集成电路(Integrated Circuit)芯片40,集成电路芯片40用于向数据线20分时提供数据电压VDATA和电源电压PVDD,数据线20分时传输数据电压VDATA和电源电压PVDD至像素电路的驱动晶体管的第一极。本实施例提供的显示装置700中,通过数据线20分时传输数据电压VDATA和电源电压PVDD,可以简化第一基板00的走线设置。
在一些可选的实现方式中,子像素30包括如权利要求1至15任一项所述的像素电路。请继续参考图10,并结合参考图1至图6任一实施例提供的像素电路,在一些可选的实现方式中,位于同一行的子像素30的像素电路的第二晶体管T2的栅极与同一根栅极线10电连接;位于同一行的子像素30的像素电路的第四晶体管T4的栅极与同一根栅极线10电连接。需要说明的是,第二晶体管T2的栅极与第四晶体管T4的栅极可以连接相同的栅极线10,也可以分别连接至相邻的两根栅极线10。当第二晶体管T2的栅极与第四晶体管T4的栅极连接相同的栅极线10时,可以简化第一基板00的走线设置。
本发明实施例提供的显示装置具有本发明实施例提供的像素电路的有益效果,可以参考上述实施例提供的像素电路,在此不做赘述。该显示装置可以是显示面板,也可以是手机、台式电脑、笔记本、平板电脑、电子纸等任意具有显示功能的设备。
已知的,现有技术提供的有机发光显示装置中,在一帧的时间内,像素电路在完成数据写入等工作后,像素电路中的有机发光二极管会立刻导通发光,从栅极线扫描方向的第一行像素电路至最后一行像素电路,其有机发光二极管的发光时间逐行递减,这称为全余晖。全余晖会造成眩晕感,极大影响感官体验。在VR显示设备或AR显示设备中,在一帧的时间内,需要整个面板中的所有的像素同步处于发光状态或者暗态。
需要说明的是,当本发明实施例提供的显示装置为VR显示设备或AR显示设备时,并且该显示设备包括图5或图6实施例提供的像素电路,为了获得更高的显示效果,该显示设备所有的像素电路500或像素电路600接收同一个发光信号EMIT。所有的像素电路500或像素电路600在发光信号EMIT的控制下同时发光,可以有效消除全余晖问题,满足VR显示设备或AR显示设备对于显示模式的要求,提升感官体验。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。