JP2014109707A - 電気光学装置の駆動方法および電気光学装置 - Google Patents

Abstract

【課題】階調に応じた電圧レベルのデータ信号を駆動トランジスタに書き込んだとき、キックバックの影響を抑えて表示品質を向上させることを目的とする。
【解決手段】駆動トランジスタのゲート電圧を初期化する段階と、階調に応じた電圧レベルのデータ信号が駆動トランジスタに与えられるとき、駆動トランジスタのドレインとゲートとの間に直列接続されたドレイン側の第１のトランジスタとゲート側の第２のトランジスタとをオンして駆動トランジスタの閾値電圧を補償し、その補償されたデータ信号の電圧をゲート電圧として保持されるように駆動トランジスタのゲートに電圧を与えるデータ書き込み段階が終了するとき、第１のトランジスタおよび第２のトランジスタがオンした状態から、第２のトランジスタを先にオフし、その後第１のトランジスタをオフさせ、第１のトランジスタがオフした後で第２のトランジスタを再びオンにする。
【選択図】図２

Description

本発明は、電流により発光する電流発光素子を用いた電気光学装置を駆動する技術に関する。

有機エレクトロルミネセンス（Organic Electroluminescence、以下「有機ＥＬ」ともいう）など、供給される電流に応じた強度で発光する素子（以下、「電流発光素子」ともいう）を用いた電気光学装置が開発されている。このような電気光学装置は、電流発光素子に供給される電流量を、各画素における駆動トランジスタにより制御して、表示の階調が制御される。そのため、この駆動トランジスタに特性ばらつきがあると、その特性ばらつきが表示に直接現れてしまう。特に、駆動トランジスタのゲートに階調に応じた電圧レベルの信号を与えて電流発光素子へ流す電流を制御する画素回路では、駆動トランジスタの閾値電圧の変動が影響を与え、表示の階調が乱れてしまう。

そのため、画素部の駆動トランジスタのゲートとソース電極間に接続された保持容量に、データ信号線からデータ信号に見合う電圧を設定する際、駆動トランジスタのドレインとゲートとの間に第１、第２のスイッチトランジスタを直列接続し、第１のスイッチトランジスタをオフして次に前記第２のスイッグトランジスタをオフする独立制御を行う技術が開示されている（特許文献１参照）。

この技術によれば、駆動トランジスタのダイオード接続用トランジスタにデュアルゲート構造（トランジスタを２つ直列に接続した構成）を採用し、このダイオード接続用の２つのトランジスタをオフするタイミングを異ならせることで、キックバック（突き抜け電圧）の影響を減らしている。

特開２００４−３４１２００号公報

キックバックが生じる要因は２つあると考えられる。その一つはトランジスタのゲート・ドレイン間の寄生容量による影響であり、他の一つはトランジスタがオンからオフに変わる際にチャネルにある電荷が放出されることによるものである。いずれの要因もトランジスタ回路において、トランジスタがオン・オフする際に生じる電荷の再配分によることに起因したものである。

キックバックについて検討すると、特許文献１に開示の画素回路では、駆動トランジスタのゲートに遠い方のトランジスタによるキックバックの影響は減らせるが、ゲートに近い方のトランジスタによるキックバックの影響は残ってしまう。すなわち、駆動トランジスタのドレインとゲートとの間にトランジスタを介してダイオード接続したときに、ダイオード接続用のトランジスタが持つ寄生容量（ゲート・ドレイン間容量）によって駆動トランジスタのゲート電圧が変動してしまい、またダイオード接続用のトランジスタがオンからオフしたときチャネルに残存する電荷がはき出され、その電荷が駆動トランジスタのゲート電圧を変動させてしまうという問題を解決できない。

本発明の一形態は、階調に応じた電圧レベルのデータ信号を駆動トランジスタに書き込んだとき、キックバックの影響を抑えて表示品質を向上させることを目的の一とする。

本発明の一実施形態によると、駆動トランジスタのゲート電圧を初期化する段階と、階調に応じた電圧レベルのデータ信号が前記駆動トランジスタに与えられるとき、該駆動トランジスタのドレインとゲートとの間に直列接続された前記ドレイン側の第１のトランジスタと前記ゲート側の第２のトランジスタとをオンして該駆動トランジスタの閾値電圧を補償し、その補償されたデータ信号の電圧をゲート電圧として保持されるように該駆動トランジスタのゲートに接続された容量素子に電圧を与えるデータ書き込み段階と、前記駆動トランジスタのドレインに接続された電流発光素子に該駆動トランジスタのゲート電圧に応じたドレイン電流を与えて発光させる発光段階とを有し、前記データ書き込み段階が終了するとき、前記第１のトランジスタおよび前記第２のトランジスタがオンした状態から、前記第２のトランジスタを先にオフし、その後前記第１のトランジスタをオフさせ、前記第１のトランジスタがオフした後で前記第２のトランジスタを再びオンにする電気光学装置の駆動方法が提供される。

この電気光学装置の駆動方法によれば、駆動トランジスタの閾値電圧を補償し、その補償されたデータ信号の電圧をゲート電圧として保持されるように駆動トランジスタのゲートに接続された容量素子に電圧を保持させる際に、キックバックによる電圧の変動を低減ないし防止することができる。

別の好ましい態様において、前記データ信号を前記駆動トランジスタのソースに与えてもよい。

駆動トランジスタのソースからデータ信号を入力しても、キックバックによる電圧の変動を低減ないし防止することができる。

別の好ましい態様において、前記第１のトランジスタと前記第２のトランジスタとの間に直列に接続された少なくとも１つの第３のトランジスタと、前記第１のトランジスタとを、前記データ書き込み段階においてオンし、前記発光段階においてオフさせてもよい。

第１のトランジスタと第２のトランジスタとの間に直列に接続された第３のトランジスタを設け、第１のトランジスタと同時にオフした状態とすることで、リーク電流を低減することができ、駆動トランジスタのゲートに書き込んだデータ電圧が変動することを低減ないし防止することができる。

別の好ましい態様において、前記データ書き込み段階が終了するとき、前記第１のトランジスタおよび前記第２のトランジスタがオンした状態から、前記第２のトランジスタを先にオフし、次いで前記駆動トランジスタのドレインと前記電流発光素子との間に接続された発光制御トランジスタをオンとし、その後前記第１のトランジスタをオフさせ、前記第１のトランジスタがオフした後で前記第２のトランジスタを再びオンにするようにしてもよい。

発光制御トランジスタをオンにして駆動トランジスタのドレインと電流発光素子を導通状態とすることで、キックバックの影響を電流発光素子の寄生容量で吸収することができる。

別の好ましい態様において、前記データ書き込み段階において、前記駆動トランジスタの閾値電圧を補償するために前記第２のトランジスタをオンするときよりも、前記発光段階において、前記第２のトランジスタをオンするときのゲート−ドレイン間の電圧が大きくなるように、前記第２のトランジスタのゲートに電圧を与えてもよい。

駆動トランジスタのドレインとゲート間でダイオード接続するトランジスタの内、ゲートに近い側の第２のトランジスタのゲート電圧を所定の値とすることにより、キックバックの影響を低減ないし防止することができる。

本発明の一実施形態によると、マトリクス状に配列された画素回路と、該画素回路に階調に応じた電圧レベルのデータ信号を伝送するデータ信号線と、該画素回路の動作を制御する第１のゲート信号線と第２のゲート信号線とを少なくとも有し、前記画素回路は、前記データ信号線から前記データ信号に応じた電圧が与えられる駆動トランジスタと、前記駆動トランジスタのドレインと接続され、該駆動トランジスタのゲート電圧に応じた電流が供給される電流発光素子と、前記駆動トランジスタのゲートの電圧を初期化する初期化用トランジスタと、前記駆動トランジスタのドレインとゲートとをダイオード接続するように直列に接続された前記ドレイン側の第１のトランジスタおよび前記ゲート側の第２のトランジスタと、前記駆動トランジスタのゲートに与えられる電圧を保持する容量素子とを有し、前記駆動トランジスタのドレイン側に接続された前記第１のトランジスタのゲートは前記第１のゲート信号線と接続され、前記第２のトランジスタのゲートは前記第２のゲート信号線に接続されており、前記データ信号に応じて前記駆動トランジスタの閾値電圧を補償し、その補償されたデータ信号を該駆動トランジスタのゲート電圧として保持されるように前記容量素子に電圧を与えるデータ書き込み期間において、前記第１のゲート信号線と前記第２のゲート信号線には、前記第１のトランジスタと前記第２のトランジスタとをオンにする信号が与えられ、前記書き込み期間が終了するとき、前記第２のゲート信号線に前記第２のトランジスタがオフする信号が先に与えられ、その後前記第１のゲート信号線に前記第１のトランジスタがオフする信号が与えられ、前記第１のトランジスタがオフした後で、前記第２のゲート信号線に前記第２のトランジスタを再びオンする信号が与えられる電気光学装置が提供される。

この電気光学装置によれば、駆動トランジスタの閾値電圧を補償し、その補償されたデータ信号の電圧をゲート電圧として保持されるように駆動トランジスタのゲートに接続された容量素子に電圧を保持させる際に、キックバックによる電圧の変動を低減ないし防止することができる。

別の好ましい態様において、前記駆動トランジスタのドレインに第２の容量素子が接続されていてもよい。

駆動トランジスタのドレインと並列に第２の容量素子を設けることによって、キックバックの影響を緩和することができる。

本発明の一実施形態によれば、駆動トランジスタをダイオード接続するトランジスタによるキックバックの影響を抑え、表示ムラを改善し、表示品質を向上させることができる。

本発明の第１実施形態に係る電子機器１の構成を示す概略図。 本発明の第１実施形態に係る画素回路の構成を示す回路図。 本発明の第１実施形態に係る画素回路の動作を説明するタイミングチャートを示す図。 本発明の第１実施形態に係る画素回路の動作を説明する回路図。 本発明の第２実施形態に係る画素回路の構成を示す回路図。 本発明の第２実施形態に係る画素回路の動作を説明する回路図。 本発明の第３実施形態に係る画素回路の動作を説明する回路図。 本発明の第３実施形態に係る画素回路の構成を示す回路図。 本発明の第４実施形態に係る画素回路の動作を説明するタイミングチャートを示す図。 本発明の第４実施形態に係る画素回路の動作を説明する回路図。 本発明の第４実施形態に係る画素回路の動作を説明する回路図。 本発明の第５実施形態に係る画素回路の動作を説明するタイミングチャートを示す図。 本発明の第５実施形態に係る画素回路の動作を説明する回路図。 駆動トランジスタのドレインとゲートがダイオード接続された画素回路の動作を説明する回路図。

以下、本発明の実施形態に係る電子機器について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。

例えば、以下で例示する実施の形態では、駆動トランジスタの閾値電圧を補償して電流発光素子へ流すドレイン電流を制御する回路についてｐチャネル型トランジスタの画素回路を例示して説明するが、ｐチャネル型トランジスタの他にｎチャネル型トランジスタまたはＣＭＯＳトランジスタなどで画素回路を構成した場合にも同様に適用することができる。

＜第１の実施の形態＞
本実施の形態では、トランジスタをオンまたはオフしたときに生じるキックバックの影響を抑制するための画素回路およびその画素回路を含む電気光学装置の一態様について説明する。

［電気光学装置について］
図１は、本実施の形態に係る電気光学装置の構成の一例を示す概略図を示す。電気光学装置１０は、ゲート信号線駆動回路１２、発光制御回路１４、データ信号線駆動回路１６および画素部１８を有する。画素部１８には、画素回路１００が行方向および列方向に複数個配置されている。なお、図１において、画素回路１００は、５行５列のマトリクス状に配置されているが、この配置に限られず、さらに多くの画素回路１００が存在してもよいし、少なくてもよい。

画素回路１００は複数のトランジスタと電流発光素子を含んで構成されている。電流発光素子は、有機エレクトロルミネッセンス材料を発光媒体とする発光素子であるものとするが、供給される電流量に応じて発光強度が変化する発光素子であれば、他の材料若しくは他の形式の発光素子であってもよい。

ゲート信号線駆動回路１２は、ゲート線制御回路２０は、各行の画素回路１００に対応して設けられた第１のゲート線２０、第２のゲート信号線２２、第３のゲート信号線２４に選択信号を供給する。ゲート信号線駆動回路１２は、第１のゲート線２０に画素回路１００の行を選択する信号を出力し、第２のゲート信号線２２に画素回路１００内で生じるキックバックの影響を低減するための信号を出力し、第３のゲート信号線２４に画素回路１００に与えられるデータ電圧を初期化する信号を出力する。これらの動作の詳細については後述する。

発光制御回路１４は、画素回路１００に対応して設けられた発光制御線２６に発光制御信号を供給する。発光制御回路１４は、発光制御信号により、各行の画素回路１００における電流発光素子への電流供給のタイミングを制御する。

データ線制御回路１６は、データ信号線２８に階調に応じた電圧レベルのデータ信号を出力する。データ信号線２８は、各列の画素回路１００に対応して設けられており、第１のゲート信号線２０で選択された画素回路１００にデータ信号を供給する。

図１で示す電気光学装置１０は、様々な電子機器への適用が可能であり、スマートフォン、携帯電話、パーソナルコンピュータ、テレビ受像器（双方向通信が可能なものを含む）など、画像を表示する表示部を有する電子機器に適用することができる。

［画素回路について］
図２は、本実施の形態に係る画素回路１００の回路図を示す。図２は、画素回路を構成するトランジスタが全てｐチャネル型である場合を示している。画素回路１００は、データ信号線２８からデータ信号を入力するか否かを選択するトランジスタ１０２、データ信号が書き込まれてそれ対応したドレイン電流を流す駆動トランジスタ１０４、駆動トランジスタ１０４のドレイン電流が供給される電流発光素子１１８を有している。

トランジスタ１０２は、ソースまたはドレインの一方がデータ信号線２８に接続され、他方が駆動トランジスタのソースと接続され、ゲートが第１のゲート信号線２０と接続されている。第１のゲート信号線２０から選択信号が与えられると、トランジスタ１０２はオン状態（導通状態）となり、データ信号線２８からデータ信号を駆動トランジスタ１０４へ与えることになる。このため、トランジスタ１０２は、画素回路１００へデータ信号の書き込みを制御する書き込み制御トランジスタである。

駆動トランジスタ１０４はドレインとゲートが第１のトランジスタ１１２と第２のトランジスタ１１４によってダイオード接続されている。ここで、第１のトランジスタ１１２は駆動トランジスタ１０４のドレインに接続され、第２のトランジスタ１１４は駆動トランジスタのゲートに接続されている。第１のトランジスタ１１２と第２のトランジスタ１１４は直列接続されているので、双方のトランジスタがオンとなり導通すると駆動トランジスタ１０４はダイオード接続されることとなる。

なお、第１のトランジスタ１１２と第２のトランジスタ１１４は、データ書き込み期間において双方がオン状態となっているが、書き込み期間が終了するとき、第２のゲート信号線２２に第２のトランジスタ１１４がオフする信号が先に与えられ、その後第１のゲート信号線２０に第１のトランジスタ１１２がオフする信号が与えられ、さらにその後第２のゲート信号線２２に前記第２のトランジスタ１１４を再びオンとする信号が与えられる。このような動作によって、駆動トランジスタ１０４をダイオード接続するトランジスタのスイッチング動作に伴うゲート電圧の変動（キックバックの影響）を排除するようにしている。

駆動トランジスタ１０４のゲートには、データ信号に応じた電圧を保持するための容量素子１１６が接続されている。容量素子１１６は、一端が駆動トランジスタ１０４のゲートに接続され、他端が高電位側電源線（ＥＬＶＤＤ）に接続されている。後述するように、この容量素子１１６には、画素回路１００に書き込まれるデータ電圧に応じた電圧を保持する。

トランジスタ１１０は、駆動トランジスタ１０４のゲート電圧をイニシャル電圧（Ｖｉｎｉｔ）に設定する（初期化処理をする）ためのリセットトランジスタである。トランジスタ１１０のゲートは第３のゲート信号線２４に接続されており、初期化信号によりトランジスタ１１０がオンになると、駆動トランジスタ２０４のゲート電圧はイニシャル電圧（Ｖｉｎｉｔ）となるので、書き込まれたデータ信号がリセットされることとなる。

電流発光素子１１８は、駆動トランジスタ１０４のドレインと低電位側電源線（ＥＬＶＳＳ）との間に接続されている。電流発光素子１１８と駆動トランジスタ１０４のドレインとの間にはスイッチング素子としてトランジスタ１０６が接続され、高電位側電源線（ＥＬＶＤＤ）と駆動トランジスタ１０４との間にはスイッチング素子としてトランジスタ１０８が接続されている。

発光制御線２６から供給される発光制御信号（ＥＭ）により、トランジスタ１０６とトランジスタ１０８はオフとオンが切り替えられる。トランジスタ１０６とトランジスタ１０８がオフ状態にあるときは電流発光素子１１８への電流供給が遮断されるので電流発光素子１１８は発光しない。一方、トランジスタ１０６とトランジスタ１０８がオンのときには電流発光素子１１８へ電流供給が行われるので、駆動トランジスタ１０４のゲート電圧に応じたドレイン電流が電流発光素子１１８へ流れて電流発光素子１９０が発光する。このように、トランジスタ１０６とトランジスタ１０８は発光制御トランジスタとして機能する。

なお、駆動トランジスタ１０４は、ゲートに印加されるゲート電圧に応じてソース・ドレイン間に流れる電流を制御し、電流発光素子１１８の発光強度を制御する。なお、駆動トランジスタ１０４のゲート電圧は、画素回路１００に書き込まれるデータ信号の電圧レベルに応じて変化する。

［画素回路の動作について］
図３は、図２で示す画素回路１００の動作を説明するためのタイミングチャートを示す。図３で示すタイミングチャートは、初期化期間、データ書き込み期間、発光期間における第１のゲート信号線２０（Ｓｃａｎ（ｎ））、第２のゲート信号線２２（ＫＢＣ（ｎ））、第３のゲート信号線２４（Ｓｃａｎ（ｎ−１））および発光制御線２６（ＥＭ（ｎ））の信号を示している。ここで、ｎは、画素回路１００の行（ｎ＝１、２、・・・）を示している。

図３に示されるように、初期化期間では、第１のゲート信号線２０に与えられる信号Ｓｃａｎ（ｎ）がハイレベルであり、第２のゲート信号線２２に与えられる信号ＫＢＣ（ｎ）と第３のゲート信号線２４に与えられる信号Ｓｃａｎ（ｎ−１）がロウレベルである。このため、図２で示す画素回路１００における第１のトランジスタ１１２はオフであり、第２のトランジスタ１１４とトランジスタ１１０はオンとなっている。したがって、トランジスタ１１０を通してイニシャル電圧（Ｖｉｎｉｔ）が駆動トランジスタ１０４のゲートに与えられ、ゲートの電圧は初期化される。

書き込み期間は、第１のゲート信号線２０に与えられる信号Ｓｃａｎ（ｎ）がハイレベルからロウレベルに変化し、第２のゲート信号線２２に与えられる信号ＫＢＣ（ｎ）はロウレベル、第３のゲート信号線２４に与えられる信号Ｓｃａｎ（ｎ−１）はハイレベルとなる。このとき、第１のゲート信号線２０の信号Ｓｃａｎ（ｎ）によって、トランジスタ１０２がオンとなり、データ信号線２８から駆動トランジスタ１０４にデータ信号が与えられる。また、第１のトランジスタ１１２がオンとなり、第２のトランジスタ１１４も信号ＫＢＣ（ｎ）によってオン状態にあるので、駆動トランジスタ１０４はダイオード接続される。したがって、電圧レベルのデータ信号が第１のトランジスタ１１２および第２のトランジスタ１１４を介して駆動トランジスタ１０４のゲートに与えられる。

駆動トランジスタ１０４は、ドレインとゲートがダイオード接続された状態にあるので、駆動トランジスタ１０４のゲート電圧Ｖｇは、データ電圧Ｖｄａｔａから駆動トランジスタ１０４の閾値電圧（以下「Ｖｔｈ」とも表す）分だけ変化した電圧（Ｖｄａｔａ−Ｖｔｈ）が印加され、この電圧が容量素子１１６に与えられる。

発光期間では、第１のゲート信号線２０と第３のゲート信号線２４がハイレベルであり、発光制御線の信号ＥＭ（ｎ）がハイレベルからロウレベルに変化する。こうすると、図２で示す画素回路１００から明らかなように、高電位電源線（ＥＬＶＤＤ）から駆動トランジスタ１０４を介して電流発光素子１１８に電流が流れて発光することとなる。このとき電流発光素子１１８に流れる電流は、駆動トランジスタ１０４のドレイン電流に相当する電流である。駆動トランジスタ１０４のドレイン電流は閾値電圧によって変動しやすいが、本実施の形態では、駆動トランジスタ１０４の閾値電圧の変動をデータ書き込み期間において検出して補償するため、電流発光素子１１８へ流れるドレイン電流について、実質的に閾値電圧の影響がないものとなっている。

ここで、データ書き込期間においてキックバックの影響が問題となるが、この影響を排除するために、駆動トランジスタ１０４をダイオード接続する第１のトランジスタ１１２と第２のトランジスタ１１４の動作を次のように制御している。

データ書き込み期間が終了するとき、駆動トランジスタ１０４のドレインとゲートの導通を遮断してゲート電圧を保持させるため、第１のトランジスタ１１２と第２のトランジスタ１１４の少なくとも一方をオフ状態とする必要がある。このとき、第２のゲート信号線２２に与えられる信号ＫＢＣ（ｎ）を先にロウレベルからハイレベルに変化させ、その後第１のゲート信号線２０に与えられる信号Ｓｃａｎ（ｎ）をロウレベルからハイレベルに変化させる。すなわち、第１のトランジスタ１１２と第２のトランジスタ１１４を同時にオフにするのではなく、駆動トランジスタ１０４のゲートに近い第２のトランジスタ１１４を先にオフとし、次いで第１のトランジスタ１１２をオフとする。

第２のゲート信号線２２へ与えられる信号ＫＢＣ（ｎ）は、さらにその後（発光期間において）ハイレベルからロウレベルへ変化する信号が与えられ、第２のトランジスタ１１４をオンにしている。なお、上述したＥＭ（ｎ）がハイレベルからロウレベルに変化するタイミングは、第２のトランジスタ１１４がオンになった後であってもよい。

本実施の形態では、データ書き込み期間において、駆動トランジスタ１０４をダイオード接続する第１のトランジスタ１１２と第２のトランジスタ１１４を上記のように動作させることで、キックバックによるゲート電圧の変動を防ぐようにしている。次に、この詳細について説明する。

最初に、駆動トランジスタへデータを書き込んだときに生じるキックバックの影響について図１４を参照して説明する。図１４では、駆動トランジスタ２０４にトランジスタ２１２がダイオード接続されている。データ書き込み期間では、トランジスタ２１２がオンとなり、データ信号の電圧が駆動トランジスタ２０４のゲートに与えられる。書き込み期間が終了してトランジスタ２１２がオフすると、キックバックの影響により駆動トランジスタ２０４のゲート電圧Ｖｇはキックバックにより電圧ΔＶだけ変動してしまう（Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ）。

一方、本実施の形態で示す画素回路１００では、第１のトランジスタ１１２と第２のトランジスタ１１４が動作するタイミングを異ならせることでキックバックによる駆動トランジスタ１０４のゲート電圧の変動を防いでいる。

図４（Ａ）は、データ書き込み期間が終了するときに、第１のトランジスタ１１２はオンであり、第２のトランジスタ１１４が先にオフした状態を示す。この場合、駆動トランジスタ１０４のゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶとなり、第２のトランジスタ１１４からのキックバックによりΔＶだけ電圧が変動する。

図４（Ｂ）は、第２のトランジスタ１１４に続いて第１のトランジスタ１１２がオフになった状態を示す。この場合、駆動トランジスタ１０４のゲートに近い第２のトランジスタ１１４がオフになっているので、第１のトランジスタ１１２がオフになってもキックバックによりゲート電圧Ｖｇに変動はないことになる。

図４（Ｃ）は、第１のトランジスタ１１２および第２のトランジスタ１１４がオフであった状態から、第２のトランジスタ１１４のみがオンになった状態を示す。第１のトランジスタ１１２がオフのままで、第２のトランジスタ１１４がオンになったことで、電荷の再配分が再び起こり、駆動トランジスタ１０４のゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ−ΔＶとなる。すなわち、第２のトランジスタ１１４が最初にオフしたときに生じたキックバックによる電圧ΔＶを、第１のトランジスタ１１２がオフの状態で第２のトランジスタ１１４を再びオンすることでキャンセルしている。

なお、このデータ書き込み期間において、駆動トランジスタ１０４のゲート電圧は、イニシャル電圧（Ｖｉｎｉｔ）からデータ電圧に応じた電圧（Ｖｄａｔａ−Ｖｔｈ）まで変化する。駆動トランジスタ１０４のドレイン電流は、ゲート電圧がデータ電圧に応じた電圧（Ｖｄａｔａ−Ｖｔｈ）に飽和するまで流れ続ける。しかしながら、データ書き込み期間は有限であり、画像を表示するため一定のフレーム周波数でデータが書き込まれると、駆動トランジスタ１０４のゲート電圧が完全に飽和する前に書き込み期間が終了してしまう。そのため、ダイオード接続する第２のトランジスタ１１４はドレイン電流が流れている状態（チャネル内に電荷が存在している状態）でオフすることになるため、よりキックバックの影響を与えやすくなる。

しかしながら、図４（Ａ）から図４（Ｃ）で示したように、第１のトランジスタ１１２と第２のトランジスタ１１４をオフまたはオンするタイミングを異ならせることにより、駆動トランジスタ１０４のゲートに対するキックバックの影響を抑制することができる。

以上の通り本実施の形態によれば、駆動トランジスタ１０４をダイオード接続する複数のトランジスタの内、ゲートに最も近い側のトランジスタを先にオフとし、その後ダイオード接続する複数のトランジスタの全てをオフとし、さらにゲートに最も近い側のトランジスタをオンとすることで、駆動トランジスタ１０４のゲート電圧のキックバックによる影響を排除することができる。それにより、画素回路１００に設けられた駆動トランジスタ１０４の駆動電圧のバラツキを小さくすることができ、電気光学装置１０の表示ムラを改善することができる。

＜第２の実施の形態＞
本実施の形態では、図２で示す画素回路１００の変形例について、図５および図６を参照して説明する。

図５で示す画素回路１００は、駆動トランジスタ１０４のドレイン側に接続される第１のトランジスタをマルチゲートとした場合の一例を示す。すなわち、駆動トランジスタ１０４のドレインとゲートとの間に、第１のトランジスタ１１２ａ、第３のトランジスタ１１２ｂおよび第２のトランジスタ１１４を接続した構成である。第１のトランジスタ１１２ａ、第３のトランジスタ１１２ｂは第１のゲート信号線２０と接続されているので、同じタイミングでオン・オフ動作をする。なお、第３のトランジスタ１１２ｂは、複数存在して直列に接続されてもよいが、本実施の形態では少なくとも１つあればよい。

この画素回路１００の動作は、図２で示すタイミングチャートと同様であるので説明は省略する。図６は、データ書き込み期間が終了するときにおける第１のトランジスタ１１２ａ、第３のトランジスタ１１２ｂおよび第２のトランジスタ１１４の動作の詳細を示す。

図６（Ａ）は、データ書き込み期間が終了するときに、第１のトランジスタ１１２ａと第３のトランジスタ１１２ｂはオン状態にあり、第２のトランジスタ１１４が先にオフする。このとき、駆動トランジスタのゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶとなる。

図６（Ｂ）は、第２のトランジスタ１１４に続いて第１のトランジスタ１１２ａと３のトランジスタ１１２ｂがオフになった状態を示す。そして、図６（Ｃ）に示すように、第１のトランジスタ１１２ａと第３のトランジスタ１１２ｂをオフにしたまま、第２のトランジスタ１１４のみをオンにする。このような動作は図４におけるものと同様であり、駆動トランジスタ１０４のゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ−ΔＶとなり、キックバックの影響が補償される。

本実施の形態では、第１のトランジスタをマルチゲートとしていること（若しくは第１のトランジスタに相当するトランジスタを複数直列に接続していること）により、トランジスタがオフ状態で流れる電流（リーク電流）を低減している。

すなわち、図４で説明したように、駆動トランジスタ１０４のソースからデータ信号を入力した場合、駆動トランジスタ１０４のゲート電圧が完全に飽和する前に書き込み期間が終了するときドレイン電流はまだ流れているので、キックバックの影響を減らすには第１のトランジスタをオフしたときのリーク電流を極力小さくすることが望ましい。

そこで、図５および図６で示すように、駆動トランジスタ１０４のドレイン側に接続される第１のトランジスタをマルチゲートとすることで（あるは第１のトランジスタに相当するトランジスタを複数個直列に接続することで）、そのリーク電流を減らすことができる。また、第１のトランジスタ１１２ａと第３のトランジスタ１１２ｂがオフした後で、第２のトランジスタ１１４はオンになるが、かかる場合でも第１のトランジスタおよび第３のトランジスタによりマルチゲート型のトランジスタとなっておりリーク電流が低減されることにより、駆動トランジスタ１０４のゲート電圧の変動も防ぐことができる。なお、第１のトランジスタ１１２ａと第３のトランジスタ１１２ｂとがともに第１のゲート信号線２０に接続され、同じタイミングでオン・オフ動作をしていたが、別のゲート信号線に接続されることで、オン・オフが同じタイミングで行われなくてもよく、書き込み期間に同時にオンする期間を有し、発光期間において同時にオフする期間を有するようになっていればよい。

本実施の形態によれば、駆動トランジスタ１０４をダイオード接続する複数のトランジスタの内、ドレインに最も近い側のトランジスタをマルチゲート型とすることでリーク電流を低減することができ、駆動トランジスタ１０４のゲート電圧のキックバックによる影響を排除することができる。それにより、画素回路１００に設けられた駆動トランジスタ１０４の駆動電圧のバラツキを小さくすることができ、電気光学装置１０の表示ムラを改善することができる。

＜第３の実施の形態＞
第１の実施の形態および第２の実施の形態では駆動トランジスタ１０４をダイオード接続するトランジスタによるキックバックの影響を低減する構成について例示したが、駆動トランジスタ１０４のゲート電圧に対するキックバックの影響をより低減するには、駆動トランジスタ１０４のドレイン側からの影響をも排除することがより好ましい。本実施の形態では、駆動トランジスタ１０４のゲート電圧に対するキックバックの影響を排除する、より好ましい一態様について例示する。

まず、図７を参照して、駆動トランジスタ１０４のドレイン側から駆動トランジスタ１０４のゲート電圧に対するキックバックが、ドレイン側からどのように作用するかを説明する。

図７（Ａ）で示すように、データ書き込み期間において、第２のトランジスタ１１４を先にオフすると、駆動トランジスタ１０４のゲート電圧Ｖｇには、第２のトランジスタ１１４をオフしたことによるキックバックによる電圧ΔＶに加え、駆動トランジスタ１０４のゲート・ドレイン間に生じる電圧ΔＶ’が実質的に上乗せされる。すなわち、ゲート電圧ＶｇはＶｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ＋ΔＶ’となる。この駆動トランジスタ１０４のゲート・ドレイン間に生じる電圧ΔＶ’は第２のトランジスタ１１４をオフしたことにより生じるものである。

図７（Ｂ）で示すように、第１のトランジスタ１１２をオフにすると、そのオフしたことによるキックバックの影響が駆動トランジスタ１０４のドレイン側の寄生容量Ｃｇｄを介してゲートに上乗せされる。よって、ゲート電圧ＶｇはＶｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ＋２ΔＶ’となる。

図７（Ｃ）で示すように、第１のトランジスタ１１２をオフした後で、第２のトランジスタ１１４を再びオンにすると、第２のトランジスタ１１４によるキックバックによる電圧ΔＶはキャンセルされるが、駆動トランジスタ１０４のゲート・ドレイン間の電圧ΔＶ’がキックバック電圧として駆動トランジスタ１０４のゲートに与えられることになる。すなわち、駆動トランジスタ１０４のゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋２ΔＶ’となる。

図８は、この影響を低減するため、駆動トランジスタ１０４のドレインに並列に容量素子１２０を接続する一例を示す。このように、駆動トランジスタ１０４のドレインに容量素子１２０を接続することで、第２のトランジスタ１１４がオフした際に、駆動トランジスタ１０４側に再配分される電荷を吸収することができる。

本実施の形態によれば、駆動トランジスタ１０４をダイオード接続する第２のトランジスタ１１４のキックバックによる駆動トランジスタ１０４のドレイン電圧の変動が減り、最終的に駆動トランジスタ１０４のゲートに乗るキックバックの影響を低減することができる。それにより、画素回路１００に設けられた駆動トランジスタ１０４の駆動電圧のバラツキを小さくすることができ、電気光学装置１０の表示ムラを改善することができる。

なお、本実施の形態の構成は、他の実施の形態と組み合わせて実施することができ、同様な作用効果を奏することができる。

＜第４の実施の形態＞
本実施の形態では、第１の実施の形態において図２で示す画素回路１００において、電流発光素子の寄生容量を利用してキックバックの影響を低減する構成について例示する。なお、本実施の形態に係る画素回路は、図２で説明したものと同様であるので回路構成の詳細については説明を省略する。

図９は、本実施の形態に係る画素回路１００の動作を説明するタイミングチャートを示す。図９で示すタイミングチャートは、初期化期間、データ書き込み期間、発光期間における第１のゲート信号線２０（Ｓｃａｎ（ｎ））、第２のゲート信号線２２（ＫＢＣ（ｎ））、第３のゲート信号線２４（Ｓｃａｎ（ｎ−１））および発光制御線２６（ＥＭ（ｎ））の信号を示している。

初期化期間では、第１のゲート信号線２０に与えられる信号Ｓｃａｎ（ｎ）がハイレベルであり、第２のゲート信号線２２に与えられる信号ＫＢＣ（ｎ）と第３のゲート信号線２４に与えられる信号Ｓｃａｎ（ｎ−１）がロウレベルである。このため、図２で示す画素回路１００において、トランジスタ１１０を通してイニシャル電圧（Ｖｉｎｉｔ）が駆動トランジスタ１０４のゲートに与えられ、ゲートの電圧は初期化される。

書き込み期間は、第１のゲート信号線２０に与えられる信号Ｓｃａｎ（ｎ）がハイレベルからロウレベルに変化し、第２のゲート信号線２２に与えられる信号ＫＢＣ（ｎ）はロウレベル、第３のゲート信号線２４に与えられる信号Ｓｃａｎ（ｎ−１）はハイレベルとなる。このとき、第１のゲート信号線２０の信号Ｓｃａｎ（ｎ）によって、トランジスタ１０２がオンとなり、データ信号線２８から駆動トランジスタ１０４にデータ信号が与えられる。また、第１のトランジスタ１１２がオンとなり、第２のトランジスタ１１４も第のゲート信号線２２の信号ＫＢＣ（ｎ）によってオン状態にあるので、駆動トランジスタ１０４はダイオード接続される。したがって、電圧レベルのデータ信号が第１のトランジスタ１１２および第２のトランジスタ１１４を介して駆動トランジスタ１０４のゲートに与えられる。

初期化期間およびデータ書き込み期間を通じて、発光制御線２６の信号ＥＭ（ｎ）はハイレベルにあるので、電流発光素子１１８の発光を制御するトランジスタ１０６（発光制御トランジスタ）はオフ状態のままである。

駆動トランジスタ１０４は、ドレインとゲートがダイオード接続された状態にあるので、駆動トランジスタ１０４のゲート電圧Ｖｇは、データ電圧Ｖｄａｔａから駆動トランジスタ１０４の閾値電圧分だけ変化した電圧（Ｖｄａｔａ−Ｖｔｈ）が印加され、この電圧が容量素子１１６に与えられる。

データ書き込み期間が終了するときに、第２のゲート信号線２２に与えられる信号ＫＢＣ（ｎ）が先にハイレベルに変化し、第２のトランジスタ１１４がオフとなる。その後、発光制御線２６の信号ＥＭ（ｎ）がロウレベルに変化し、発光制御トランジスタであるトランジスタ１０６がオンとなる。そして、第１のゲート信号線２０の信号Ｓｃａｎ（ｎ）がハイレベルとなり、第１のトランジスタ１１２がオフとなる。

上記の通り、発光制御線２６の信号は第２のトランジスタ１１４がオフした後、第１のトランジスタ１１２がオフする前に、発光制御トランジスタであるトランジスタ１０６をオンにする信号が与えられるので、発光期間はそのまま開始されることなる。第２のゲート信号線２２へ与えられる信号ＫＢＣ（ｎ）は、発光期間においてハイレベルからロウレベルへ変化する信号が与えられ、第２のトランジスタ１１４をオン状態に変化させている。

本実施の形態では、第２のトランジスタ１１４がオフした後、第１のトランジスタ１１２がオフする前に、発光制御トランジスタであるトランジスタ１０６をオンにしているので、電流発光素子１１８の寄生容量にキックバック電圧を逃がすようにしている。以下にその詳細を図１０と図１１を参照して説明する。

図１０（Ａ）で示すように、データ書き込み期間において、第２のトランジスタ１１４を先にオフすると、駆動トランジスタ１０４のゲート電圧Ｖｇには、第２のトランジスタ１１４をオフしたことによるキックバック電圧ΔＶに加え、駆動トランジスタ１０４のゲート・ドレイン間に生じる電圧ΔＶ’が実質的に上乗せされる。すなわち、ゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ＋ΔＶ’となる。このとき、駆動トランジスタ１０４のドレインと電流発光素子１１８の間にあるトランジスタ１０６はオフ状態であるので、電流発光素子１１８の寄生容量１２２は何ら作用しない。

図１０（Ｂ）は、第１のトランジスタ１１２がオン、第２のトランジスタがオフの状態で、発光制御トランジスタであるトランジスタ１０６がオンになった状態を示す。トランジスタ１０６がオンになるとき、駆動トランジスタ１０４のドレインは電流発光素子１１８の寄生容量１２２に徐々に接続されながらキックバックの影響を受けドレイン・ゲート間に電圧ΔＶ’’が生じる。このため、駆動トランジスタ１０４のゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ＋ΔＶ’−ΔＶ’’となる。

図１１（Ａ）は、第２のトランジスタ１１４がオフおよびトランジスタ１０６がオンの状態で、第１のトランジスタ１１２がオフになった状態を示す。このとき、駆動トランジスタ１０４のドレインのキックバックにより電圧ΔＶ’’’が生じるが、ドレインには電流発光素子１１８の寄生容量１２２が接続されているので、キックバックの影響を低減することができる。このとき、駆動トランジスタ１０４のゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ＋ΔＶ’−ΔＶ’’＋ΔＶ’’’となる。

図１１（Ｂ）は、第１のトランジスタ１１２がオフおよびトランジスタ１０６がオンの状態で、第２のトランジスタ１１４を再びオンにした状態を示す。そうすると、ゲート電圧Ｖｇにおいて、第２のトランジスタ１１４によるキックバックによる電圧ΔＶはキャンセルされ、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ’−ΔＶ’’＋ΔＶ’’’となる。

ここで、キックバック電圧の大小関係を比較すると、ΔＶ＞＞ΔＶ’＞＞ΔＶ’’＞＞ΔＶ’’’となる。この理由は次の通りである。まず、ΔＶとΔＶ’を比較すると、ΔＶ’は駆動トランジスタ１０４のゲート・ドレイン間容量Ｃｇｄと容量素子１１６の容量Ｃｓｔで決まり、Ｃｓｔ＞＞Ｃｇｄであるので、ΔＶ’はΔＶより小さくなる。また、トランジスタ１０６がオンになるとき、駆動トランジスタ１０４のドレインは寄生容量１２２に徐々に接続されながらキックバックの影響を受けるが、寄生容量１２２の容量は電流発光素子１１８の素子サイズからして大きいので、ΔＶ’’は駆動トランジスタ１０４のドレインがフローティングのときにおけるΔＶ’よりも小さくなる。さらに、駆動トランジスタ１０４のドレインが寄生容量１２２に接続された状態で、第１のトランジスタ１１２をオフするので、ΔＶ’’’はΔＶ’’よりも小さくなる。

従って、本実施の形態では図１１（Ｂ）で示すように、ゲート電圧Ｖｇは、Ｖｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ’−ΔＶ’’＋ΔＶ’’’となるが、２ΔＶ’＞ΔＶ’−ΔＶ’’＋ΔＶ’’’となることは明らかであるので、第３の実施の形態の場合よりもキックバックの影響を低減することができる。

本実施の形態によれば、電流発光素子１１８の寄生容量１２２を利用することにより、駆動トランジスタ１０４のゲートに乗るキックバックの影響を低減することができる。それにより、画素回路１００に設けられた駆動トランジスタ１０４の駆動電圧のバラツキを小さくすることができ、電気光学装置１０の表示ムラを改善することができる。

＜第５の実施の形態＞
本実施の形態では、第１の実施の形態において図２で示す画素回路１００において、第２のゲート信号線１１４の電圧レベルを３値にすることによって、キックバックの影響を低減する態様について例示する。なお、本実施の形態に係る画素回路１００は、図２で説明したものと同様であるので回路構成の詳細については説明を省略する。

図１２は、本実施の形態に係る画素回路１００の動作を説明するタイミングチャートを示す。図１２で示すタイミングチャートは、初期化期間、データ書き込み期間、発光期間における第１のゲート信号線２０（Ｓｃａｎ（ｎ））、第２のゲート信号線２２（ＫＢＣ（ｎ））、第３のゲート信号線２４（Ｓｃａｎ（ｎ−１））および発光制御線２６（ＥＭ（ｎ））の信号を示している。

書き込み期間は、第１のゲート信号線２０に与えられる信号Ｓｃａｎ（ｎ）がハイレベルからロウレベルに変化し、第２のゲート信号線２２に与えられる信号ＫＢＣ（ｎ）は第１のロウレベル（Ｌ）、第３のゲート信号線２４に与えられる信号Ｓｃａｎ（ｎ−１）はハイレベルとなる。このとき、第１のゲート信号線２０の信号Ｓｃａｎ（ｎ）によって、トランジスタ１０２がオンとなり、データ信号線２８から駆動トランジスタ１０４にデータ信号が与えられる。また、第１のトランジスタ１１２がオンとなり、第２のトランジスタ１１４も第のゲート信号線２２の信号ＫＢＣ（ｎ）によってオン状態であるので、駆動トランジスタ１０４はダイオード接続される。したがって、電圧レベルのデータ信号が第１のトランジスタ１１２および第２のトランジスタ１１４を介して駆動トランジスタ１０４のゲートに与えられる。

データ書き込み期間が終了するときに、駆動トランジスタ１０４のドレインとゲートの導通を遮断してゲート電圧を保持させるため、第２のゲート信号線２２に与えられる信号ＫＢＣ（ｎ）を先にロウレベルからハイレベルに変化させ、その後第１のゲート信号線２０に与えられる信号Ｓｃａｎ（ｎ）をロウレベルからハイレベルに変化させる。すなわち、第１のトランジスタ１１２と第２のトランジスタ１１４を同時にオフにするのではなく、駆動トランジスタ１０４のゲートに近い第２のトランジスタ１１４を先にオフとし、次いで第１のトランジスタ１１２をオフとする。

第２のゲート信号線２２へ与えられる信号ＫＢＣ（ｎ）は、さらにその後（発光期間において）ハイレベルから第２のロウレベル（Ｌ２）へ変化する信号が与えられ、第２のトランジスタ１１４をオン状態に変化させている。ここで、第２のロウレベル（Ｌ２）は第１のロウレベル（Ｌ）よりも低い電圧である。このように、駆動トランジスタ１０４のゲートに近い第２のトランジスタ１１４のゲートの電圧をより低い電圧とすることで、第１のロウレベル（Ｌ）にする場合よりも第２トランジスタ１１４のゲート−ドレイン間の電圧が大きくなるようにして、キックバックの影響をキャンセルするようにしている。そのため、ゲート信号線駆動回路１２は、第２のゲート信号線２２へ与えられる信号ＫＢＣ（ｎ）がハイレベル（Ｈ）、第１のロウレベル（Ｌ）、第２のロウレベル（Ｌ２）の３値を取るシフトレジスタを備えている。次に、この詳細について図１３を参照して説明する。

図１３（Ａ）で示すように、データ書き込み期間において、第２のトランジスタ１１４を先にオフすると、駆動トランジスタ１０４のゲート電圧Ｖｇには、第２のトランジスタ１１４をオフしたことによるキックバックによる電圧ΔＶに加え、駆動トランジスタ１０４のゲート・ドレイン間に生じるキックバックによる電圧ΔＶ’が実質的に上乗せされる。

図１３（Ｂ）で示すように、第１のトランジスタ１１２をオフにすると、そのオフしたことによるキックバックの影響が駆動トランジスタ１０４のドレイン側の寄生容量Ｃｇｄを介してゲートに上乗せされる。よって、ゲート電圧ＶｇはＶｇ＝Ｖｄａｔａ−Ｖｔｈ＋ΔＶ＋２ΔＶ’となる。

そして、図１３（Ｃ）で示すように、第２のトランジスタ１１４をオンするとき、第２のゲート信号線２４の信号ＫＢＣ（ｎ）の電圧を所定なものとすることで、第２のトランジスタ１１４がオンするときのキックバックによる電圧Ｖ’’を抑制する。すなわち、キックバックによる電圧Ｖ’’が、Ｖ’’＝ΔＶ＋２ΔＶ’となるようにＫＢＣ（ｎ）の電圧（Ｌ２）を設定することで、駆動トランジスタ１０４のゲート電圧Ｖｇを、Ｖｇ＝Ｖｄａｔａ―Ｖｔｈとすることができる。

本実施の形態によれば、駆動トランジスタのゲート側に接続されるトランジスタの、ゲート信号線の電圧レベルを３値にすることによって、駆動トランジスタのドレイン側からの影響をキャンセルすることができる。

１０…電気光学装置、１２…ゲート信号線駆動回路、１４…発光制御回路、１６…データ信号線駆動回路、１８…画素部、２０…第１のゲート信号線、２２…第２のゲート信号線、２４…第３のゲート信号線、２６…発光制御線、２８…データ信号線、１００…画素回路、１０２…トランジスタ、１０４…駆動トランジスタ、１０６…トランジスタ（発光制御トランジスタ）、１０８…トランジスタ（発光制御トランジスタ）、１１０…トランジスタ、１１２，１１２ａ…第１のトランジスタ、１１２ｂ…第３のトランジスタ、１１４…第２のトランジスタ、１１６…容量素子、１１８…電流発光素子、１２０…第２の容量素子、１２２…寄生容量

Claims (7)

1. 駆動トランジスタのゲート電圧を初期化する段階と、
   階調に応じた電圧レベルのデータ信号が前記駆動トランジスタに与えられるとき、該駆動トランジスタのドレインとゲートとの間に直列接続された前記ドレイン側の第１のトランジスタと前記ゲート側の第２のトランジスタとをオンして該駆動トランジスタの閾値電圧を補償し、その補償されたデータ信号の電圧をゲート電圧として保持されるように該駆動トランジスタのゲートに接続された容量素子に電圧を与えるデータ書き込み段階と、
   前記駆動トランジスタのドレインに接続された電流発光素子に該駆動トランジスタのゲート電圧に応じたドレイン電流を与えて発光させる発光段階と
   を有し、
   前記データ書き込み段階が終了するとき、前記第１のトランジスタおよび前記第２のトランジスタがオンした状態から、前記第２のトランジスタを先にオフし、その後前記第１のトランジスタをオフさせ、
   前記第１のトランジスタがオフした後で前記第２のトランジスタを再びオンにすることを特徴とする電気光学装置の駆動方法。
2. 前記データ信号を前記駆動トランジスタのソースに与えることを特徴とする請求項１に記載の電気光学装置の駆動方法。
3. 前記第１のトランジスタと前記第２のトランジスタとの間に直列に接続された少なくとも１つの第３のトランジスタと前記第１のトランジスタとを、前記データ書き込み段階においてオンし、前記発光段階においてオフさせることを特徴とする請求項１または請求項２に記載の電気光学装置の駆動方法。
4. 前記データ書き込み段階が終了するとき、前記第１のトランジスタおよび前記第２のトランジスタがオンした状態から、前記第２のトランジスタを先にオフし、次いで前記駆動トランジスタのドレインと前記電流発光素子との間に接続された発光制御トランジスタをオンとし、その後前記第１のトランジスタをオフさせ、
   前記第１のトランジスタがオフした後で前記第２のトランジスタを再びオンにすることを特徴とする請求項１乃至請求項３のいずれか一項に記載の電気光学装置の駆動方法。
5. 前記データ書き込み段階において、前記駆動トランジスタの閾値電圧を補償するために前記第２のトランジスタをオンするときよりも、前記発光段階において、前記第２のトランジスタをオンするときのゲート−ドレイン間の電圧が大きくなるように、前記第２のトランジスタのゲートに電圧を与えることを特徴とする請求項１乃至請求項４のいずれか一項に記載の電気光学装置の駆動方法。
6. マトリクス状に配列された画素回路と、該画素回路に階調に応じた電圧レベルのデータ信号を伝送するデータ信号線と、該画素回路の動作を制御する第１のゲート信号線と第２のゲート信号線とを少なくとも有し、
   前記画素回路は、
   前記データ信号線から前記データ信号に応じた電圧が与えられる駆動トランジスタと、
   前記駆動トランジスタのドレインと接続され、該駆動トランジスタのゲート電圧に応じた電流が供給される電流発光素子と、
   前記駆動トランジスタのゲートの電圧を初期化する初期化用トランジスタと、
   前記駆動トランジスタのドレインとゲートとをダイオード接続するように直列に接続された前記ドレイン側の第１のトランジスタおよび前記ゲート側の第２のトランジスタと、
   前記駆動トランジスタのゲートに与えられる電圧を保持する容量素子と
   を有し、
   前記第１のトランジスタのゲートは前記第１のゲート信号線と接続され、前記第２のトランジスタのゲートは前記第２のゲート信号線に接続されており、
   前記データ信号に応じて前記駆動トランジスタの閾値電圧を補償し、その補償されたデータ信号を該駆動トランジスタのゲート電圧として保持されるように前記容量素子に電圧を与えるデータ書き込み期間において、前記第１のゲート信号線と前記第２のゲート信号線には、前記第１のトランジスタと前記第２のトランジスタとをオンにする信号が与えられ、
   前記書き込み期間が終了するとき、前記第２のゲート信号線に前記第２のトランジスタがオフする信号が先に与えられ、その後前記第１のゲート信号線に前記第１のトランジスタがオフする信号が与えられ、
   前記第１のトランジスタがオフした後で、前記第２のゲート信号線に前記第２のトランジスタを再びオンする信号が与えられることを特徴とする電気光学装置。
7. 前記駆動トランジスタのドレインに第２の容量素子が接続されていることを特徴とする請求項６に記載の電気光学装置。
   

Images