JP2016085297A - 表示装置、および制御方法 - Google Patents
表示装置、および制御方法 Download PDFInfo
- Publication number
- JP2016085297A JP2016085297A JP2014216646A JP2014216646A JP2016085297A JP 2016085297 A JP2016085297 A JP 2016085297A JP 2014216646 A JP2014216646 A JP 2014216646A JP 2014216646 A JP2014216646 A JP 2014216646A JP 2016085297 A JP2016085297 A JP 2016085297A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- display data
- driving transistor
- circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】閾値電圧補償能力の向上を図ることが可能な、表示装置、および制御方法を提供する。【解決手段】発光素子と駆動トランジスタとを含む画素回路をマトリクス状に有する表示部を備え、画素回路は、表示データ保持容量を有する表示データ更新回路と、閾値電圧保持容量を有する閾値電圧補償回路と、2つの保持容量と接続されるスイッチトランジスタとを備え、表示データ更新が行われる場合および閾値電圧補償が行われる場合には、2つの保持容量は電気的に切断され、発光素子が発光する場合には、2つの保持容量は電気的に接続され、表示データ更新回路は、閾値電圧保持容量に閾値電圧が保持されている状態で表示データを更新し、閾値電圧補償回路は、表示データ保持容量に表示データが保持されている状態で駆動トランジスタの閾値電圧を補償し、閾値電圧補償は複数の画素回路で同時に行われ、表示データ更新は線順次に行われる、表示装置が提供される。【選択図】図1
Description
本発明は、表示装置、および制御方法に関する。
有機EL素子(organic Electro Luminescence element)などの電流が流れることにより発光する発光素子と、発光素子に流れる電流を制御する駆動トランジスタ(transistor)とを含む画素回路を有するアクティブマトリクス型(active matrix)の表示装置では、画素回路にそれぞれ含まれる駆動トランジスタの特性のばらつきによって発光素子に流れる電流が異なることが生じうる。ここで、上記特性のばらつきの主要因は、駆動トランジスタの閾値電圧(以下、「VTH」や単に「閾値電圧」と示す場合がある。)のばらつきである。上記のような発光素子に流れる電流が異なることが生じた場合には、輝度ムラとなって画質劣化の要因となる。
このような中、上記のような特性のばらつきを画素回路の内部で補償する技術、すなわち画素回路の内部でVTH補償を行う技術が開発されている。1水平期間(1H)でVTH補償と表示データ(data)の更新とを行う技術としては、例えば、下記の特許文献1に記載の技術や特許文献2に記載の技術が挙げられる。また、VTH補償を複数ライン(line)で同時に行うことによってVTH補償時間を長くする技術としては、例えば、下記の特許文献3に記載の技術が挙げられる。
例えば特許文献1に記載の技術や特許文献2に記載の技術、特許文献3に記載の技術が用いられる場合、画素回路では、第1容量と第2容量を使用して閾値電圧が検出され、その後に第1容量と第2容量に容量結合により表示データの更新が行われる。
ここで、例えば特許文献1に記載の技術や特許文献2に記載の技術が用いられる場合には、1水平期間(1H)においてVTH補償と表示データ更新とが行われる。
しかしながら、解像度が上がると水平期間は短くなるため、解像度が上がる程、VTH補償にかけられる時間は短くなる。そのため、例えば特許文献1に記載の技術や特許文献2に記載の技術が用いられる場合には、解像度が上がる程、VTH補償能力が低下する。また、VTH補償能力が低下した場合には、閾値電圧を十分に補償することができないことから、各画素回路の発光素子に流れる電流のばらつきが発生し、その結果、輝度ムラによる画質劣化が発生する。
また、例えば特許文献3に記載の技術が用いられる場合には、VTH補償が複数ラインで同時に行われ、また、画素回路ごとに備えられる容量の容量値が変えられる。よって、例えば特許文献3に記載の技術が用いられる場合には、VTH補償時間を長くすることができ、また、VTH補償の終了タイミングから画像信号電圧の入力開始までの待ち時間によるリーク電流に起因してトランジスタのソース電圧に変化が生じることによる、画質劣化を抑制することができる可能性はある。
しかしながら、例えば特許文献3に記載の技術が用いられる場合には、画素回路ごとに容量値を変更する画素レイアウト変更による、容量値のばらつきが発生する。また、リーク電流のばらつきと画素レイアウト変更による容量値のばらつきは連動していないため、例えば特許文献3に記載の技術が用いられる場合には、2つの特性ばらつきにより画質劣化が増大する恐れがある。
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、閾値電圧補償(VTH補償)能力の向上を図ることが可能な、新規かつ改良された表示装置、および制御方法を提供することにある。
上記目的を達成するために、本発明の一の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、上記画素回路は、上記表示データを保持する表示データ保持容量を有し、上記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、上記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、上記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、上記表示データ保持容量および上記閾値電圧保持容量と接続される第1スイッチトランジスタと、を備え、上記表示データの更新が行われる場合、および上記駆動トランジスタの閾値電圧の補償が行われる場合には、上記表示データ保持容量と上記閾値電圧保持容量とは電気的に切断され、上記発光素子が発光する場合には、上記表示データ保持容量と上記閾値電圧保持容量とは電気的に接続され、上記表示データ更新回路は、上記閾値電圧保持容量に上記閾値電圧が保持されている状態で、上記表示データを更新し、上記閾値電圧補償回路は、上記表示データ保持容量に上記表示データが保持されている状態で、上記駆動トランジスタの閾値電圧を補償し、上記駆動トランジスタの閾値電圧の補償は、複数の画素回路で同時に行われ、上記表示データの更新は、線順次に行われる、表示装置が提供される。
かかる構成によって、表示データ更新回路における表示データの更新と、閾値電圧補償回路における駆動トランジスタの閾値電圧の補償とを、個別に行うことが可能となるので、閾値電圧補償(VTH補償)能力の向上を図ることができる。
また、上記閾値電圧補償回路における上記駆動トランジスタの閾値電圧の補償は、1垂直期間に複数回行われてもよい。
また、上記閾値電圧補償回路には、上記駆動トランジスタの閾値電圧を検出し補償するための制御信号が複数回供給され、上記閾値電圧補償回路では、上記制御信号に応じて上記駆動トランジスタの閾値電圧が検出され補償されてもよい。
また、奇数番目のラインの上記画素回路には、上記表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するための制御信号が、第1のサブフレームに対応する第1のドライバから供給され、偶数番目のラインの上記画素回路には、上記表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するための制御信号が、第2のサブフレームに対応する第2のドライバから供給されてもよい。
また、奇数番目のラインの上記画素回路と偶数番目のラインの上記画素回路には、上記表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するための制御信号が、第1のサブフレームに対応する第1のドライバと第2のサブフレームに対応する第2のドライバとから市松状に供給されるてもよい。
また、上記表示データ更新回路は、上記表示データ保持容量と、表示データの更新タイミングを制御する第2スイッチトランジスタと、を有し、上記表示データ更新回路では、表示データの更新を行うための制御信号に応じて、上記第2スイッチトランジスタが、上記表示データ保持容量の一方の電極と上記表示データが供給されるデータ線とを接続することにより、表示データが更新されてもよい。
また、上記閾値電圧補償回路は、上記閾値電圧保持容量と、上記閾値電圧保持容量の一方の電極に接続され、上記駆動トランジスタの閾値電圧を検出するために、上記駆動トランジスタにダイオード接続されるダイオードトランジスタと、上記閾値電圧保持容量に保持される電圧を初期化する初期化トランジスタと、上記駆動トランジスタの閾値電圧の検出が行われるときに、上記閾値電圧保持容量の他方の電極を、上記駆動トランジスタにおける上記発光素子と接続される側の電極とは反対側の電極と接続させる第3スイッチトランジスタと、を備え、上記閾値電圧補償回路では、上記駆動トランジスタの閾値電圧を検出し補償するための制御信号に応じて、上記駆動トランジスタの閾値電圧が検出され補償されてもよい。
また、上記画素回路における表示データの更新と上記駆動トランジスタの閾値電圧の補償とを制御する制御部をさらに備えていてもよい。
また、上記目的を達成するために、本発明の他の観点によれば、電流が流れることにより発光する発光素子と、上記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、上記画素回路は、上記表示データを保持する表示データ保持容量を有し、上記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、上記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、上記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、上記表示データ保持容量および上記閾値電圧保持容量と接続されるスイッチトランジスタと、を備える表示装置における、制御方法であって、上記画素回路における表示データの更新、上記駆動トランジスタの閾値電圧の補償、および上記発光素子の発光をそれぞれ制御するステップを有し、上記制御するステップでは、上記表示データの更新を行わせる場合、および上記駆動トランジスタの閾値電圧の補償を行わせる場合には、上記表示データ保持容量と上記閾値電圧保持容量とを電気的に切断させ、上記発光素子を発光させる場合には、上記表示データ保持容量と上記閾値電圧保持容量とを電気的に接続させ、上記表示データの更新を行わせる場合には、上記閾値電圧保持容量に上記閾値電圧が保持されている状態で、上記表示データを更新させ、上記駆動トランジスタの閾値電圧の補償を行わせる場合には、上記表示データ保持容量に上記表示データが保持されている状態で、上記駆動トランジスタの閾値電圧を補償させ、上記駆動トランジスタの閾値電圧の補償を、複数の画素回路で同時に行わせ、上記表示データの更新を、線順次に行わせる、制御方法が提供される。
かかる方法が用いられることによって、表示データ更新回路における表示データの更新と、閾値電圧補償回路における駆動トランジスタの閾値電圧の補償とを、個別に行わせることが可能となるので、表示装置における閾値電圧補償(VTH補償)能力の向上を図ることができる。
本発明によれば、閾値電圧補償(VTH補償)能力の向上を図ることができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
(本発明の実施形態に係る表示装置、および制御方法の概要)
本発明の実施形態に係る表示装置は、例えば、発光素子と駆動トランジスタとを含む画素回路を、マトリクス状に複数有するアクティブマトリクス型の表示装置である。
本発明の実施形態に係る表示装置は、例えば、発光素子と駆動トランジスタとを含む画素回路を、マトリクス状に複数有するアクティブマトリクス型の表示装置である。
ここで、本発明の実施形態に係る発光素子としては、例えば、有機EL素子や、無機EL素子(Inorganic Electro Luminescence element)など、電流が流れることにより発光する任意の発光素子が挙げられる。以下では、本発明の実施形態に係る発光素子が、有機EL素子である場合を例に挙げる。
上述したように、高解像度化に伴い水平期間は短くなるため、既存の技術を用いる場合には、解像度が上がる程、VTH補償時間が短くなりVTH補償能力が低下する。
そこで、本発明の実施形態に係る表示装置では、各画素回路に表示データ更新回路と閾値電圧補償回路(以下、「VTH補償回路」と示す場合がある。)が配置され、表示データ更新回路とVTH補償回路とは、これら2つの回路を選択的に接続、切断する回路切断スイッチに接続される。そして、本発明の実施形態に係る表示装置では、回路切断スイッチによって、表示データ更新回路とVTH補償回路との接続、切断が制御されることによって、表示データの更新とVTH補償とが個別に制御される。
ここで、本発明の実施形態に係る表示装置の画素回路における表示データの更新、VTH補償、および発光素子の発光の制御(本実施形態に係る制御方法に係る制御)は、例えば、本発明の実施形態に係る表示装置が備える制御部(後述する)、または、制御部(後述する)と同様の機能を有する外部の制御装置(または外部の制御回路)によって行われる。制御部(後述する)などは、各種制御信号を画素回路に接続されている各種制御線に印加することによって、画素回路における表示データの更新、VTH補償、および発光素子の発光をそれぞれ制御する。
上記のように、表示データ更新回路とVTH補償回路とにおいて表示データの更新とVTH補償とが個別に行われることによって、本発明の実施形態に係る表示装置は、VTH補償時間を延ばすことができる。本発明の実施形態に係る表示装置では、例えば、VTH補償が複数の水平期間で行われることによって、VTH補償時間を延ばすことが実現される。よって、本発明の実施形態に係る表示装置は、VTH補償能力を向上させることができる。
図1は、本発明の実施形態に係る表示装置が備える本発明の実施形態に係る画素回路の構成の一例を示す説明図である。
本発明の実施形態に係る画素回路は、図1に示すように、発光素子Dと、駆動トランジスタと、表示データ更新回路と、VTH補償回路(閾値電圧補償回路)と、回路切断スイッチとを備える。
駆動トランジスタは、発光素子Dに流れる電流を制御する。駆動トランジスタは、例えば発光素子Dのアノード(anode)電極に接続され、表示データに対応する信号に応じて発光素子Dのアノード電極への電圧供給をオン(on)・オフ(off)することによって、発光素子Dに流れる電流を制御する。なお、画素回路の構成によっては、駆動トランジスタは、発光素子Dのカソード(cathode)電極に接続されていてもよい。
駆動トランジスタとしては、例えば、TFT(Thin Film Transistor)などのFET(Field-Effect Transistor)が挙げられる。図1では、駆動トランジスタがPチャネル(channel)型のTFTである例を示しているが、本発明の実施形態に係るトランジスタは、上記に示す例に限られない。例えば、駆動トランジスタは、Nチャネル型のTFTであってもよい。
以下では、駆動トランジスタに限らず、本発明の実施形態に係る画素回路を構成するトランジスタが、Pチャネル型のTFTである場合を例に挙げる。なお、本発明の実施形態に係る画素回路は、例えば、Nチャネル型のTFTや、Pチャネル型のTFTおよびNチャネル型のTFTで構成されていてもよい。
図1に示す例では、駆動トランジスタは、発光素子Dのアノード電極に接続される第1電極と、発光素子Dと接続される側の電極とは反対側の電極である第2電極と、ゲート(gate)電極とを有する。駆動トランジスタは、ゲート電極に印加される電圧に基づいて、第2電極と接続されている第1電源ELVDDと、第1電極と接続されている発光素子Dのアノード電極とを接続して、発光素子Dを選択的に発光状態とする。図1に示す例では、第1電極がドレイン(drain)電極であり、第2電極がソース(source)電極である例を示している。なお、画素回路の構成によっては、第1電極がソース電極であり、第2電極がドレイン電極であってもよい。
表示データ更新回路は、表示データを保持する表示データ保持容量CDATAを有し、表示データ保持容量CDATAに保持される表示データを更新する。表示データ保持容量CDATAとしては、例えば、所定の静電容量を有するキャパシタ(capacitor)が挙げられる。また、表示データ保持容量CDATAは、例えば、寄生容量であってもよい。表示データ更新回路の構成の一例については、後述する。
VTH補償回路は、駆動トランジスタの閾値電圧を保持する閾値電圧保持容量CVTHを有し、駆動トランジスタの閾値電圧を検出して補償する。閾値電圧保持容量CVTHとしては、例えば、所定の静電容量を有するキャパシタが挙げられる。また、閾値電圧保持容量CVTHは、例えば、寄生容量であってもよい。VTH補償回路の構成の一例については、後述する。
回路切断スイッチは、例えばスイッチトランジスタ(switch transistor)(第1スイッチトランジスタ)で構成される。回路切断スイッチを構成するスイッチトランジスタは、表示データ保持容量CDATAおよび閾値電圧保持容量CVTHと接続される。
回路切断スイッチを構成するスイッチトランジスタは、制御線CDISを介してゲート電極に印加される制御信号に応じてオン・オフすることによって、表示データ更新回路とVTH補償回路とを、電気的に接続または切断する。
より具体的には、本発明の実施形態に係る画素回路では、表示データの更新が行われる場合、および駆動トランジスタの閾値電圧の補償が行われる場合には、表示データ保持容量CDATAと閾値電圧保持容量CVTHとは電気的に切断される。また、本発明の実施形態に係る画素回路では、発光素子Dが発光する場合(発光素子Dの発光時)には、表示データ保持容量CDATAと閾値電圧保持容量CVTHとは電気的に接続される。
上記のように、本発明の実施形態に係る画素回路において表示データ保持容量CDATAと閾値電圧保持容量CVTHとが電気的に切断されることによって、本発明の実施形態に係る表示装置では、“閾値電圧保持容量CVTHに閾値電圧を保持した状態で表示データの更新を行うこと”と“表示データ保持容量CDATAに表示データを保持した状態でVTH補償を行うこと”とを実現することが可能となる。
よって、本発明の実施形態に係る表示装置では、例えば別タイミングなど個別のタイミングで表示データの更新とVTH補償とを制御することが可能であるので、水平期間に関係なくVTH補償時間を長くすることができる。また、水平期間に関係なくVTH補償時間を長くすることができるので、本発明の実施形態に係る表示装置では、高解像度化により水平期間が短くなったとしても、VTH補償時間不足により画質劣化が生じることを防止することが可能となる。
また、本発明の実施形態に係る表示装置では、表示データの更新とVTH補償とを個別に制御することが可能であるので、例えば、VTH補償を1垂直期間に複数回実施することが可能である。VTH補償が1垂直期間に複数回実施されることによって、各画素回路のVTH補償回路に配置される閾値電圧保持容量CVTHをより小さくすることができるので、本発明の実施形態に係る表示装置のより高精細化を図ることが可能となる。
図2は、本発明の実施形態に係る表示装置における動作のタイミングチャートの一例を示す説明図である。ここで、図2は、後述する第1の実施形態に係る表示装置における動作のタイミングチャートの一例を示している。
図2に示すように、1垂直期間には、例えば、VTH補償を行うVTH補償期間と、表示データの更新を行う表示データ更新期間とが設けられる。
本発明の実施形態に係る表示装置は、VTH補償期間では複数の画素回路において同時にVTH補償を実施し、表示データ更新期間では、表示データ更新を線順次で実施する。
本発明の実施形態に係る表示装置は、表示データの更新が行われる場合、および駆動トランジスタの閾値電圧の補償が行われる場合には、表示データ更新回路とVTH補償回路とを電気的に切断して、表示データ保持容量CDATAと閾値電圧保持容量CVTHとを電気的に切断する。よって、本発明の実施形態に係る表示装置では、表示データの更新とVTH補償とを個別のタイミングで実施することができる。
また、本発明の実施形態に係る表示装置は、VTH補償および表示データの更新が完了した後に、発光素子Dを発光させる場合には、表示データ更新回路とVTH補償回路とを電気的に接続して、表示データ保持容量CDATAと閾値電圧保持容量CVTHとを電気的に接続した上で、駆動トランジスタの発光電流を制御する。
また、本発明の実施形態に係る表示装置では、図2に示すように、VTH補償が1垂直期間に複数回実施される。VTH補償が1垂直期間に複数回実施されることによって、各画素回路のVTH補償回路に配置される閾値電圧保持容量CVTHをより小さくすることができるので、本発明の実施形態に係る表示装置のより高精細化を図ることが可能となる。
なお、本実施形態に係る表示装置における動作のタイミングチャートは、図2に示す例に限られない。例えば、図2では、1垂直期間にVTH補償期間が2回設けられ、VTH補償が2回行われる例を示しているが、本実施形態に係る表示装置では、VTH補償が1垂直期間に3回以上行われてもよい。
以下、本発明の実施形態に係る表示装置について、より具体的に説明する。
(第1の実施形態に係る表示装置)
[1]第1の実施形態に係る表示装置の構成例
図3は、第1の実施形態に係る表示装置100の構成の一例を説明するための説明図である。
[1]第1の実施形態に係る表示装置の構成例
図3は、第1の実施形態に係る表示装置100の構成の一例を説明するための説明図である。
表示装置100は、例えば、表示部102と、スキャンドライバ104(scan driver)と、データドライバ106(data driver)とを備える。
表示部102は、複数の画素回路110を有し、供給される表示データに基づく画像を表示画面に表示させる。画素回路110それぞれは、行状に配された制御線(図3に示すSCAN、CDIS、INT、VTON、DION、EM)と列状に配された信号線(図3に示すDT)との交差部分に、マトリクス状に配置される。図3では、表示部102が、(n)×(m)個(nは、整数。mは、整数)の画素回路110を有している例を示している。表示部102が有する画素回路110の数や、制御線や信号線の数としては、例えば、表示装置100が対応する解像度などに対応する数が挙げられる。
ここで、図3に示す表示装置100では、スキャンドライバ104、およびデータドライバ106が、本発明の実施形態に係る制御方法に係る処理を主導的に行う制御部の役目を果たす。
より具体的には、図3に示す表示装置100では、例えば、スキャンドライバ104、およびデータドライバ106が、画素回路110における表示データの更新、駆動トランジスタの閾値電圧の補償、および発光素子Dの発光をそれぞれ制御する。
ここで、制御部の役目を果たすスキャンドライバ104、およびデータドライバ106における制御としては、例えば下記の制御が挙げられる。
・表示データの更新を行わせる場合、および駆動トランジスタの閾値電圧の補償を行わせる場合に、画素回路が有する表示データ保持容量CDATAと閾値電圧保持容量CVTHとを電気的に切断させる。
・画素回路が有する発光素子Dを発光させる場合に、表示データ保持容量CDATAと閾値電圧保持容量CVTHとを電気的に接続させる。
・各画素回路において表示データの更新を行わせる場合には、閾値電圧保持容量CVTHに閾値電圧が保持されている状態で、表示データを更新させる。
・各画素回路において駆動トランジスタの閾値電圧の補償を行わせる場合には、表示データ保持容量CDATAに表示データが保持されている状態で、駆動トランジスタの閾値電圧を補償させる。
・画素回路における駆動トランジスタの閾値電圧の補償を、複数の画素回路で同時に行わせる。
・画素回路における表示データの更新を、線順次に行わせる。
・表示データの更新を行わせる場合、および駆動トランジスタの閾値電圧の補償を行わせる場合に、画素回路が有する表示データ保持容量CDATAと閾値電圧保持容量CVTHとを電気的に切断させる。
・画素回路が有する発光素子Dを発光させる場合に、表示データ保持容量CDATAと閾値電圧保持容量CVTHとを電気的に接続させる。
・各画素回路において表示データの更新を行わせる場合には、閾値電圧保持容量CVTHに閾値電圧が保持されている状態で、表示データを更新させる。
・各画素回路において駆動トランジスタの閾値電圧の補償を行わせる場合には、表示データ保持容量CDATAに表示データが保持されている状態で、駆動トランジスタの閾値電圧を補償させる。
・画素回路における駆動トランジスタの閾値電圧の補償を、複数の画素回路で同時に行わせる。
・画素回路における表示データの更新を、線順次に行わせる。
なお、本発明の実施形態に係る制御部は、例えば、スキャンドライバ104、およびデータドライバ106における処理タイミングを制御するタイミングコントローラ(timing controller)(図示せず)を含んでいてもよい。また、本発明の実施形態に係る制御部は、例えば、図3に示すスキャンドライバ104、およびデータドライバ106のうちの、本発明の実施形態に係る制御方法に係る処理に係る一部のドライバであってもよい。また、本発明の実施形態に係る制御部は、例えば、1または2以上のIC(Integrated Circuit)で実現することも可能である。
また、上述したように、本発明の実施形態に係る画素回路における表示データの更新、VTH補償、および発光素子の発光の制御は、制御部(後述する)と同様の機能を有する外部の制御装置(または外部の制御回路)によって行われてもよい。上記外部の制御装置などにより表示データの更新、VTH補償、および発光素子の発光の制御が行われる場合には、第1の実施形態に係る表示装置は、例えば、制御部の役目を果たすスキャンドライバ104やデータドライバ106を備えない構成をとることも可能である。
また、図3では示していないが、例えば、画素回路110それぞれとデータドライバ106とには、電圧ELVDDと電圧ELVSSとが供給される。
ここで、電圧ELVDDは、例えば、第1の共通電源から供給され、画素回路110が含む発光素子Dの第1の電極(例えば、アノード電極)に選択的に印加される。また、電圧ELVSSは、例えば、第2の共通電源から供給され、画素回路110が含む発光素子Dの第2の電極(例えば、カソード電極)に印加される。
本発明の実施形態に係る第1の共通電源と、第2の共通電源とは、第1の実施形態に係る表示装置が備えていてもよいし、第1の実施形態に係る表示装置の外部電源であってもよい。また、本発明の実施形態に係る第1の共通電源と第2の共通電源とは、1つの電源回路(または電源装置)であってもよいし、異なる電源回路(または電源装置)であってもよい。
スキャンドライバ104は、制御線SCAN、CDIS、EMそれぞれと接続され、各制御線に、対応する制御信号を選択的に供給する。
データドライバ106は、信号線DTと接続され、表示データVDATAを、信号線DTに選択的に供給する。また、データドライバ106は、制御線VTON、INT、DIONそれぞれと接続され、各制御線に、対応する制御信号を選択的に供給する。
ここで、制御線SCANに供給されるSCAN信号は、表示データの更新タイミングを制御するための制御信号である。制御線CDISに供給されるCDIS信号は、表示データ更新回路とVTH補償回路とを切り離す回路切断スイッチタイミング(switch timing)を制御するための制御信号である。また、制御線EMに供給されるEM信号は、発光素子の発光と非発光を制御するための制御信号である。また、制御線VTONに供給されるVTON信号、および制御線DIONに供給されるDION信号は、VTH補償タイミングを制御するための制御信号である。そして、制御線INTに供給されるINT信号は、画素回路110の初期化タイミングを制御するための制御信号である。
なお、第1の実施形態に係る表示装置の構成は、図3に示す構成に限られない。例えば、第1の実施形態に係る表示装置は、スキャンドライバ104が制御線SCAN、CDIS、EM、VTON、INT、DIONそれぞれと接続され、スキャンドライバ104が、各制御線に対応する制御信号を選択的に供給する構成であってもよい。
[2]表示装置100における動作の一例
図4は、第1の実施形態に係る表示装置100における1垂直期間のタイミングチャートの一例を示す説明図である。
図4は、第1の実施形態に係る表示装置100における1垂直期間のタイミングチャートの一例を示す説明図である。
1垂直期間におけるVTH補償と表示データの更新とは、スキャンドライバ104およびデータドライバ106より生成された制御信号により制御される。VTH補償は、1垂直期間に複数の画素回路110が同時に複数回実施され、表示データの更新は、線順次で各画素回路110において実施される。
なお、図4では、VTH補償期間と表示データ期間とが、別タイミングで行われる例を示しているが、第1の実施形態に係る表示装置100における1垂直期間のタイミングチャートは、図4に示す例に限られない。例えば、表示装置100は、図1に示すように、回路切断スイッチを構成するスイッチトランジスタによって表示データ更新回路とVTH補償回路とを電気的に切断することが可能であるので、表示装置100では、VTH補償期間と表示データ期間とが重複する期間であってもよい。
[2−1]画素回路110におけるVTH補償動作
画素回路110では、EM信号により発光が停止されると共に、CDIS信号により表示データ更新回路とVTH補償回路とが電気的に切断される。また、画素回路110では、VTON信号により閾値電圧保持容量CVTHが駆動トランジスタのソース電極と接続された状態で、INT信号により閾値電圧保持容量CVTHが初期化される。そして、画素回路110では、DION信号により駆動トランジスタのドレイン電極とゲート電極とがダイオード接続されることにより、VTH補償が実施される。
画素回路110では、EM信号により発光が停止されると共に、CDIS信号により表示データ更新回路とVTH補償回路とが電気的に切断される。また、画素回路110では、VTON信号により閾値電圧保持容量CVTHが駆動トランジスタのソース電極と接続された状態で、INT信号により閾値電圧保持容量CVTHが初期化される。そして、画素回路110では、DION信号により駆動トランジスタのドレイン電極とゲート電極とがダイオード接続されることにより、VTH補償が実施される。
[2−2]画素回路110における表示データの更新動作
画素回路110では、EM信号により発光が停止されると共に、CDIS信号により表示データ更新回路とVTH補償回路とが電気的に切断された状態で、SCAN信号により表示データの更新が実施される。
画素回路110では、EM信号により発光が停止されると共に、CDIS信号により表示データ更新回路とVTH補償回路とが電気的に切断された状態で、SCAN信号により表示データの更新が実施される。
[3]第1の実施形態に係る画素回路110の回路構成の一例
図5は、第1の実施形態に係る画素回路110の回路構成の一例を示す説明図である。
図5は、第1の実施形態に係る画素回路110の回路構成の一例を示す説明図である。
画素回路110は、発光素子Dと、駆動トランジスタM1と、表示データ更新回路112と、閾値電圧補償回路114と、スイッチングトランジスタM2(第1スイッチングトランジスタ)と、発光素子Dの発光と非発光を制御する機能を有するスイッチトランジスタM4とを有する。
表示データ更新回路112と閾値電圧補償回路114とは、スイッチングトランジスタM2に接続され、スイッチングトランジスタM2のオン・オフ動作によって、電気的に接続または切断される。また、スイッチトランジスタM4は、ゲート電極に供給されるEM信号によりオン・オフ動作することによって、発光素子Dの発光と非発光を制御する。
表示データ更新回路112は、表示データ更新タイミングを制御するスイッチトランジスタM3(第2スイッチトランジスタ)と、表示データ保持容量CDATAとで構成され、表示データ更新制御に係る機能と表示データを保持する機能を有する。
スイッチトランジスタM3は、ゲート電極に供給される制御信号SCANに応じてオン・オフ動作することによって、表示データ保持容量CDATAの一方の電極と、表示データが供給されるデータ線DTとを選択的に接続する。
閾値電圧補償回路114は、閾値電圧保持容量CVTHと、ダイオードトランジスタ(diode transistor)M7と、初期化トランジスタM6と、スイッチトランジスタM5(第3スイッチトランジスタ)とを有する。
ダイオードトランジスタM7は、閾値電圧保持容量CVTHの一方の電極に接続され、例えば駆動トランジスタM1の閾値電圧を検出するために、駆動トランジスタM1にダイオード接続される。ダイオードトランジスタM7は、ゲート電極に供給される制御信号DIONによってオン・オフ動作する。
初期化トランジスタM6は、閾値電圧保持容量CVTHに保持される電圧を初期化する。また、閾値電圧保持容量CVTHに保持される電圧が初期化されることにより、駆動トランジスタM1のゲート電極は初期化される。初期化トランジスタM6は、ゲート電極に供給される制御信号INTによってオン・オフ動作する。
スイッチトランジスタM5は、例えば駆動トランジスタM1の閾値電圧の検出を行うときに、閾値電圧保持容量CVTHの他方の電極を、駆動トランジスタのソース電極(図5における駆動トランジスタM1の発光素子Dと接続される側の電極とは反対側の電極)と接続させる。スイッチトランジスタM5は、ゲート電極に供給される制御信号VTONによってオン・オフ動作する。
なお、画素回路110の構成は、図5に示す例に限られない。例えば、第1の実施形態に係る画素回路110を構成する表示データ更新回路112と閾値電圧補償回路114とは、各回路の機能を実現することが可能な任意の回路構成をとることが可能である。
[4]制御信号の供給に係るタイミングチャートと、第1の実施形態に係る画素回路110の基本動作との一例
図6は、第1の実施形態に係る制御信号の供給に係るタイミングチャートの一例を示す説明図であり、図7は、第1の実施形態に係る画素回路110の基本動作の一例を示す説明図である。図7に示すAは、図6の(a)に示す初期化期間における画素回路110の動作を示しており、図7に示すBは、図6の(b)に示すVTH補償期間における画素回路110の動作を示している。また、図7に示すCは、図6の(c)に示す表示データ更新期間における画素回路110の動作を示しており、図7に示すDは、図6の(d)に示す発光期間における画素回路110の動作を示している。なお、図6では、説明の便宜上VTH補償期間を1回しか表していないが、上述したように、表示装置100では、例えば、1垂直期間に複数の画素回路110において同時に複数回VTH補償が実施される。
図6は、第1の実施形態に係る制御信号の供給に係るタイミングチャートの一例を示す説明図であり、図7は、第1の実施形態に係る画素回路110の基本動作の一例を示す説明図である。図7に示すAは、図6の(a)に示す初期化期間における画素回路110の動作を示しており、図7に示すBは、図6の(b)に示すVTH補償期間における画素回路110の動作を示している。また、図7に示すCは、図6の(c)に示す表示データ更新期間における画素回路110の動作を示しており、図7に示すDは、図6の(d)に示す発光期間における画素回路110の動作を示している。なお、図6では、説明の便宜上VTH補償期間を1回しか表していないが、上述したように、表示装置100では、例えば、1垂直期間に複数の画素回路110において同時に複数回VTH補償が実施される。
(a)初期化期間
画素回路110では、EM信号によりスイッチトランジスタM4がオフされて発光素子Dの発光が停止すると共に、CDIS信号によりスイッチングトランジスタM2がオフされて表示データ更新回路112とVTH補償回路114とが電気的に切断される。また、画素回路110では、VTON信号によりスイッチトランジスタM5がオンされて閾値電圧保持容量CVTHが駆動トランジスタM1のソース電極と接続された状態で、INT信号により初期化トランジスタM6がオンされることにより、閾値電圧保持容量CVTHが初期化電圧VINITに初期化される。また、閾値電圧保持容量CVTHが初期化電圧VINITに初期化されることによって、駆動トランジスタM1のゲート電極に印加される電圧も初期化される。
画素回路110では、EM信号によりスイッチトランジスタM4がオフされて発光素子Dの発光が停止すると共に、CDIS信号によりスイッチングトランジスタM2がオフされて表示データ更新回路112とVTH補償回路114とが電気的に切断される。また、画素回路110では、VTON信号によりスイッチトランジスタM5がオンされて閾値電圧保持容量CVTHが駆動トランジスタM1のソース電極と接続された状態で、INT信号により初期化トランジスタM6がオンされることにより、閾値電圧保持容量CVTHが初期化電圧VINITに初期化される。また、閾値電圧保持容量CVTHが初期化電圧VINITに初期化されることによって、駆動トランジスタM1のゲート電極に印加される電圧も初期化される。
(b)VTH補償期間
画素回路110では、EM信号によりスイッチトランジスタM4がオフされて発光素子Dの発光が停止すると共に、CDIS信号によりスイッチングトランジスタM2がオフされて表示データ更新回路112とVTH補償回路114とが電気的に切断される。また、画素回路110では、VTON信号によりスイッチトランジスタM5がオンされて閾値電圧保持容量CVTHが駆動トランジスタM1のソース電極と接続された状態で、DION信号によりダイオードトランジスタM7がオンされて駆動トランジスタM1のドレイン電極とゲート電極とがダイオード接続されることにより、駆動トランジスタM1のゲート電極に印加される電圧は“ELVDD−VTH”となる。そして、閾値電圧保持容量CVTHには、駆動トランジスタM1の閾値電圧VTHが保持される。
画素回路110では、EM信号によりスイッチトランジスタM4がオフされて発光素子Dの発光が停止すると共に、CDIS信号によりスイッチングトランジスタM2がオフされて表示データ更新回路112とVTH補償回路114とが電気的に切断される。また、画素回路110では、VTON信号によりスイッチトランジスタM5がオンされて閾値電圧保持容量CVTHが駆動トランジスタM1のソース電極と接続された状態で、DION信号によりダイオードトランジスタM7がオンされて駆動トランジスタM1のドレイン電極とゲート電極とがダイオード接続されることにより、駆動トランジスタM1のゲート電極に印加される電圧は“ELVDD−VTH”となる。そして、閾値電圧保持容量CVTHには、駆動トランジスタM1の閾値電圧VTHが保持される。
(c)表示データ更新期間
画素回路110では、EM信号によりスイッチトランジスタM4がオフされて発光素子Dの発光が停止すると共に、CDIS信号によりスイッチングトランジスタM2がオフされて表示データ更新回路112とVTH補償回路114とが電気的に切断される。また、画素回路110では、SCAN信号によりスイッチトランジスタM3がオンされてデータ線DTから供給された表示データVDATAが表示データ保持容量CDATAに伝達され、表示データ保持容量CDATAには、表示データVDATAが保持される。
画素回路110では、EM信号によりスイッチトランジスタM4がオフされて発光素子Dの発光が停止すると共に、CDIS信号によりスイッチングトランジスタM2がオフされて表示データ更新回路112とVTH補償回路114とが電気的に切断される。また、画素回路110では、SCAN信号によりスイッチトランジスタM3がオンされてデータ線DTから供給された表示データVDATAが表示データ保持容量CDATAに伝達され、表示データ保持容量CDATAには、表示データVDATAが保持される。
(d)発光データ期間
画素回路110では、CDIS信号によりスイッチングトランジスタM2がオンされて表示データ更新回路112とVTH補償回路114とが電気的に接続されることによって、駆動トランジスタM1のゲート電極には、表示データ保持容量CDATAおよび閾値電圧保持容量CVTHそれぞれ保持された電圧(VDATA+VTH)が印加される。また、画素回路110では、EM信号によりスイッチトランジスタM4がオンされることによって、発光素子Dには、駆動トランジスタM1を介してVTH補償後の表示データに対応する電流が流れ、発光素子Dは発光する。
画素回路110では、CDIS信号によりスイッチングトランジスタM2がオンされて表示データ更新回路112とVTH補償回路114とが電気的に接続されることによって、駆動トランジスタM1のゲート電極には、表示データ保持容量CDATAおよび閾値電圧保持容量CVTHそれぞれ保持された電圧(VDATA+VTH)が印加される。また、画素回路110では、EM信号によりスイッチトランジスタM4がオンされることによって、発光素子Dには、駆動トランジスタM1を介してVTH補償後の表示データに対応する電流が流れ、発光素子Dは発光する。
[5]第1の実施形態に係る表示装置100が奏する効果
表示装置100が備える画素回路110それぞれには、表示データ更新回路112とVTH補償回路114とが配置され、表示データ更新回路112とVTH補償回路114とは、スイッチングトランジスタM2のオン・オフ動作により電気的に接続、または切断される。画素回路110では、表示データ更新回路112とVTH補償回路114とが電気的に切断されることによって、表示データ更新回路112における表示データの更新と、VTH補償回路114におけるVTH補償とを、別タイミングなど個別に行うことが可能である。よって、表示装置100は、1垂直期間においてVTH補償が複数の画素回路100で同時に複数回実施することができる。上記によって、VTH補償時間を水平期間に依存しない期間とすることができるので、表示装置100は、VTH補償時間を延ばすことができる。
表示装置100が備える画素回路110それぞれには、表示データ更新回路112とVTH補償回路114とが配置され、表示データ更新回路112とVTH補償回路114とは、スイッチングトランジスタM2のオン・オフ動作により電気的に接続、または切断される。画素回路110では、表示データ更新回路112とVTH補償回路114とが電気的に切断されることによって、表示データ更新回路112における表示データの更新と、VTH補償回路114におけるVTH補償とを、別タイミングなど個別に行うことが可能である。よって、表示装置100は、1垂直期間においてVTH補償が複数の画素回路100で同時に複数回実施することができる。上記によって、VTH補償時間を水平期間に依存しない期間とすることができるので、表示装置100は、VTH補償時間を延ばすことができる。
したがって、表示装置100は、閾値電圧補償(VTH補償)能力の向上を図ることができる。また、表示装置100は、既存の技術が用いられる場合に生じうる、解像度が上がることによるVTH補償能力低下(高解像度化により水平期間が短くなることによるVTH補償時間の不足)を防止することが可能であるので、既存の技術が用いられる場合よりも高画質化や表示装置の高解像度化をより容易に実現することができる。
(第2の実施形態に係る表示装置)
なお、本発明の実施形態に係る、閾値電圧補償(VTH補償)能力の向上を図ることが可能な表示装置は、上述した第1の実施形態に係る表示装置に限られない。
なお、本発明の実施形態に係る、閾値電圧補償(VTH補償)能力の向上を図ることが可能な表示装置は、上述した第1の実施形態に係る表示装置に限られない。
以下では、第2の実施形態に係る表示装置について、第1の実施形態に係る表示装置との相違点を中心に説明する。また、以下では、第1の実施形態に係る表示装置と同様の点については、説明を省略する。
[I]第2の実施形態に係る表示装置における動作
図8は、本発明の実施形態に係る表示装置における動作のタイミングチャートの他の例を示す説明図である。図8は、第2の実施形態に係る表示装置における動作のタイミングチャートの一例を示している。
図8は、本発明の実施形態に係る表示装置における動作のタイミングチャートの他の例を示す説明図である。図8は、第2の実施形態に係る表示装置における動作のタイミングチャートの一例を示している。
第2の実施形態に係る表示装置では、1垂直期間が2つのサブフレームに分割され、サブフレームごとに、VTH補償と表示データの更新とが行われる。ここで、各サブフレームにおけるVTH補償、表示データの更新、および発光素子の発光の制御は、上記第1の実施形態に係る表示装置100における制御と同様である。
第2の実施形態に係る表示装置では、例えば、2つのサブフレームのうちの第1のサブフレーム(例えば図8に示す「サブフレーム1」、「サブフレーム2」の一方に対応するサブフレーム。)において、奇数番目のラインの画素回路に対する制御が行われる。また、第2の実施形態に係る表示装置では、例えば、2つのサブフレームのうちの第2のサブフレーム(例えば図8に示す「サブフレーム1」、「サブフレーム2」の他方に対応するサブフレーム。)において、偶数番目のラインの画素回路に対する制御が行われる。
なお、1垂直期間が2つのサブフレームに分割される場合に各サブフレームにおいて制御が行われる画素回路の組み合わせは、奇数番目のラインの画素回路と、偶数番目のラインの画素回路とに限られず、各サブフレームでは、任意の組み合わせの画素回路に対して制御が行われてもよい。
また、第2の実施形態に係る表示装置における動作は、図8に示す例に限られない。例えば、第2の実施形態に係る表示装置では、1垂直期間が3つ以上のサブフレームに分割され、サブフレームごとに、VTH補償と表示データの更新とが行われてもよい。1垂直期間が3つ以上のサブフレームに分割される場合、各サブフレームにおいて、対応するラインの画素回路に対する制御が行われる。
以下では、図8に示すように1垂直期間が2つのサブフレームに分割され、図8に示すサブフレーム1で奇数番目のラインの画素回路に対する制御が行われ、図8に示すサブフレーム2で偶数番目のラインの画素回路に対する制御が行われる場合を例に挙げる。
[II]第2の実施形態に係る表示装置の構成例、および動作の一例
図9は、第2の実施形態に係る表示装置200の構成の一例を説明するための説明図である。また、図10は、第2の実施形態に係る表示装置200における1垂直期間のタイミングチャートの一例を示す説明図である。
図9は、第2の実施形態に係る表示装置200の構成の一例を説明するための説明図である。また、図10は、第2の実施形態に係る表示装置200における1垂直期間のタイミングチャートの一例を示す説明図である。
表示装置200は、例えば、表示部202と、第1スキャンドライバ204と、第2スキャンドライバ206と、データドライバ208とを備える。
表示部202は、複数の画素回路110を有し、供給される表示データに基づく画像を表示画面に表示させる。表示部202を構成する画素回路110それぞれは、図3に示す第1の実施形態に係る表示装置100と同様に、行状に配された制御線(図9に示すSCAN、CDIS、INT、VTON、DION、EM)と列状に配された信号線(図9に示すDT)との交差部分に、マトリクス状に配置される。
奇数番目のラインの画素回路110には、第1スキャンドライバ204とデータドライバ208とから各種制御信号(表示データの更新、駆動トランジスタM1の閾値電圧の補償、および発光素子Dの発光をそれぞれ制御するための制御信号)が供給される。また、偶数番目のラインの画素回路110には、第2スキャンドライバ206とデータドライバ208とから各種制御信号(表示データの更新、駆動トランジスタM1の閾値電圧の補償、および発光素子Dの発光をそれぞれ制御するための制御信号)が供給される。
ここで、図9に示す表示装置200では、第1スキャンドライバ204およびデータドライバ208が、第1のサブフレームに対応し、奇数番目のラインの画素回路に各種制御信号を供給する「第1のドライバ」に該当する。また、図9に示す表示装置200では、第2スキャンドライバ206およびデータドライバ208が、第2のサブフレームに対応し、偶数番目のラインの画素回路に各種制御信号を供給する「第2のドライバ」に該当する。なお、本発明の実施形態に係る第1のドライバと第2のドライバとは、第2の実施形態に係る表示装置の外部の制御装置(または外部の制御回路)であってもよい。
表示装置200は、例えば図10に示す各種制御信号に応じて動作することによって、サブフレームごとにVTH補償と表示データの更新とを個別に制御する。
[III]第2の実施形態に係る表示装置200が奏する効果
表示装置200が備える画素回路110それぞれは、第1の実施形態に係る画素回路110と同様の構成を有する。よって、表示装置200が備える画素回路110では、第1の実施形態に係る画素回路110と同様に、表示データ更新回路112における表示データの更新と、VTH補償回路114におけるVTH補償とを個別に行うことが可能となる。
表示装置200が備える画素回路110それぞれは、第1の実施形態に係る画素回路110と同様の構成を有する。よって、表示装置200が備える画素回路110では、第1の実施形態に係る画素回路110と同様に、表示データ更新回路112における表示データの更新と、VTH補償回路114におけるVTH補償とを個別に行うことが可能となる。
したがって、表示装置200は、第1の実施形態に係る表示装置100と同様の効果を奏することができる。
また、表示装置200は、1垂直期間を2つのサブフレームで分割し、図8に示すサブフレーム1などの一のサブフレームにおいて奇数番目のラインの画素回路に対してVTH補償と表示データの更新とを行い、また、図8に示すサブフレーム2などの他のサブフレームにおいて偶数番目のラインの画素回路に対してVTH補償と表示データの更新とを行う。上記に示すような各サブフレームにおける制御によって、表示装置200は、画素回路間においてVTH補償後に表示データの更新を行うタイミングに差が生じることによって生じうる、画素回路リーク電流による画質劣化を抑制することができる。
よって、表示装置200は、例えば表示画面の中央部分に発生しうる境界線むらなどが発生することを防止することができるので、より高画質化を図ることができる。
(第3の実施形態に係る表示装置)
なお、本発明の実施形態に係る、閾値電圧補償(VTH補償)能力の向上を図ることが可能な表示装置は、上述した第1の実施形態に係る表示装置や第2の実施形態に係る表示装置に限られない。
なお、本発明の実施形態に係る、閾値電圧補償(VTH補償)能力の向上を図ることが可能な表示装置は、上述した第1の実施形態に係る表示装置や第2の実施形態に係る表示装置に限られない。
以下では、第3の実施形態に係る表示装置について、第2の実施形態に係る表示装置との相違点を中心に説明する。また、以下では、第1の実施形態に係る表示装置および第2の実施形態に係る表示装置と同様の点については、説明を省略する。
[i]第3の実施形態に係る表示装置の構成例
図11は、第3の実施形態に係る表示装置300の構成の一例を説明するための説明図である。
図11は、第3の実施形態に係る表示装置300の構成の一例を説明するための説明図である。
表示装置300は、例えば、表示部302と、第1スキャンドライバ204と、第2スキャンドライバ206と、データドライバ208とを備える。
図9に示す第2の実施形態に係る表示装置200と比較すると、表示装置300では、表示部302における画素回路と制御線との接続関係が、図9に示す第2の実施形態に係る表示部202と異なる。
具体的には、図11に示す表示装置300では、表示部302を構成する奇数番目のラインの画素回路110と偶数番目のラインの画素回路110には、各種制御信号(表示データの更新、駆動トランジスタの閾値電圧の補償、および発光素子の発光をそれぞれ制御するための制御信号)が、第1スキャンドライバ204およびデータドライバ208(上記第1のドライバの一例)と、第2スキャンドライバ206およびデータドライバ208(上記第2のドライバの一例)とから、市松状に供給される、つまり、表示装置300では、2つのサブフレームに対応して、いわゆるドット市松に各種制御信号が表示部302を構成する画素回路110に供給される。
[ii]第3の実施形態に係る表示装置300が奏する効果
表示装置300が備える画素回路110それぞれは、第1の実施形態に係る画素回路110と同様の構成を有する。よって、表示装置300が備える画素回路110では、第1の実施形態に係る画素回路110と同様に、表示データ更新回路112における表示データの更新と、VTH補償回路114におけるVTH補償とを個別に行うことが可能となる。
表示装置300が備える画素回路110それぞれは、第1の実施形態に係る画素回路110と同様の構成を有する。よって、表示装置300が備える画素回路110では、第1の実施形態に係る画素回路110と同様に、表示データ更新回路112における表示データの更新と、VTH補償回路114におけるVTH補償とを個別に行うことが可能となる。
したがって、表示装置300は、第1の実施形態に係る表示装置100と同様の効果を奏することができる。
また、表示装置300では、各種制御信号がいわゆるドット市松に画素回路110に供給されるので、表示装置300は、第2の実施形態に係る表示装置200よりも、画素回路間においてVTH補償後に表示データの更新を行うタイミングに差が生じることによって生じうる画素回路リーク電流による画質劣化を、さらに抑制することができる。よって、表示装置300は、第2の実施形態に係る表示装置200よりも、より高画質化を図ることができる。
以上、本発明の実施形態として、表示装置を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、テレビ(television)受像機や、タブレット(tablet)型の装置、携帯電話やスマートフォン(smart phone)などの通信装置、映像/音楽再生装置(または映像/音楽記録再生装置)、ゲーム(game)機、PC(Personal Computer)などのコンピュータ(computer)など、様々な機器に適用することができる。
また、上記では、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
100、200、300 表示装置
102、202、302 表示部
104 スキャンドライバ
204 第1スキャンドライバ
206 第2スキャンドライバ
106、208 データドライバ
110 画素回路
102、202、302 表示部
104 スキャンドライバ
204 第1スキャンドライバ
206 第2スキャンドライバ
106、208 データドライバ
110 画素回路
Claims (9)
- 電流が流れることにより発光する発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、
前記画素回路は、
前記表示データを保持する表示データ保持容量を有し、前記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、
前記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、前記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、
前記表示データ保持容量および前記閾値電圧保持容量と接続される第1スイッチトランジスタと、
を備え、
前記表示データの更新が行われる場合、および前記駆動トランジスタの閾値電圧の補償が行われる場合には、前記表示データ保持容量と前記閾値電圧保持容量とは電気的に切断され、
前記発光素子が発光する場合には、前記表示データ保持容量と前記閾値電圧保持容量とは電気的に接続され、
前記表示データ更新回路は、前記閾値電圧保持容量に前記閾値電圧が保持されている状態で、前記表示データを更新し、
前記閾値電圧補償回路は、前記表示データ保持容量に前記表示データが保持されている状態で、前記駆動トランジスタの閾値電圧を補償し、
前記駆動トランジスタの閾値電圧の補償は、複数の画素回路で同時に行われ、前記表示データの更新は、線順次に行われることを特徴とする、表示装置。 - 前記閾値電圧補償回路における前記駆動トランジスタの閾値電圧の補償は、1垂直期間に複数回行われる、請求項1に記載の表示装置。
- 前記閾値電圧補償回路には、前記駆動トランジスタの閾値電圧を検出し補償するための制御信号が複数回供給され、
前記閾値電圧補償回路では、前記制御信号に応じて前記駆動トランジスタの閾値電圧が検出され補償される、請求項2に記載の表示装置。 - 奇数番目のラインの前記画素回路には、前記表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するための制御信号が、第1のサブフレームに対応する第1のドライバから供給され、
偶数番目のラインの前記画素回路には、前記表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するための制御信号が、第2のサブフレームに対応する第2のドライバから供給される、請求項3に記載の表示装置。 - 奇数番目のラインの前記画素回路と偶数番目のラインの前記画素回路には、前記表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するための制御信号が、第1のサブフレームに対応する第1のドライバと第2のサブフレームに対応する第2のドライバとから市松状に供給される、請求項3に記載の表示装置。
- 前記表示データ更新回路は、
前記表示データ保持容量と、
表示データの更新タイミングを制御する第2スイッチトランジスタと、
を有し、
前記表示データ更新回路では、表示データの更新を行うための制御信号に応じて、前記第2スイッチトランジスタが、前記表示データ保持容量の一方の電極と前記表示データが供給されるデータ線とを接続することにより、表示データが更新されることを特徴とする、請求項1〜5のいずれか1項に記載の表示装置。 - 前記閾値電圧補償回路は、
前記閾値電圧保持容量と、
前記閾値電圧保持容量の一方の電極に接続され、前記駆動トランジスタの閾値電圧を検出するために、前記駆動トランジスタにダイオード接続されるダイオードトランジスタと、
前記閾値電圧保持容量に保持される電圧を初期化する初期化トランジスタと、
前記駆動トランジスタの閾値電圧の検出が行われるときに、前記閾値電圧保持容量の他方の電極を、前記駆動トランジスタにおける前記発光素子と接続される側の電極とは反対側の電極と接続させる第3スイッチトランジスタと、
を備え、
前記閾値電圧補償回路では、前記駆動トランジスタの閾値電圧を検出し補償するための制御信号に応じて、前記駆動トランジスタの閾値電圧が検出され補償されることを特徴とする、請求項1〜6のいずれか1項に記載の表示装置。 - 前記画素回路における表示データの更新と前記駆動トランジスタの閾値電圧の補償とを制御する制御部をさらに備えることを特徴とする、請求項1〜7のいずれか1項に記載の表示装置。
- 電流が流れることにより発光する発光素子と、前記発光素子に流れる電流を制御する駆動トランジスタとを含む画素回路をマトリクス状に複数有し、供給される表示データに基づく画像を表示する表示部を備え、
前記画素回路は、
前記表示データを保持する表示データ保持容量を有し、前記表示データ保持容量に保持される表示データを更新する表示データ更新回路と、
前記駆動トランジスタの閾値電圧を保持する閾値電圧保持容量を有し、前記駆動トランジスタの閾値電圧を検出して補償する閾値電圧補償回路と、
前記表示データ保持容量および前記閾値電圧保持容量と接続されるスイッチトランジスタと、
を備える表示装置における、制御方法であって、
前記画素回路における表示データの更新、前記駆動トランジスタの閾値電圧の補償、および前記発光素子の発光をそれぞれ制御するステップを有し、
前記制御するステップでは、
前記表示データの更新を行わせる場合、および前記駆動トランジスタの閾値電圧の補償を行わせる場合には、前記表示データ保持容量と前記閾値電圧保持容量とを電気的に切断させ、
前記発光素子を発光させる場合には、前記表示データ保持容量と前記閾値電圧保持容量とを電気的に接続させ、
前記表示データの更新を行わせる場合には、前記閾値電圧保持容量に前記閾値電圧が保持されている状態で、前記表示データを更新させ、
前記駆動トランジスタの閾値電圧の補償を行わせる場合には、前記表示データ保持容量に前記表示データが保持されている状態で、前記駆動トランジスタの閾値電圧を補償させ、
前記駆動トランジスタの閾値電圧の補償を、複数の画素回路で同時に行わせ、
前記表示データの更新を、線順次に行わせることを特徴とする、制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014216646A JP2016085297A (ja) | 2014-10-23 | 2014-10-23 | 表示装置、および制御方法 |
KR1020150127139A KR20160048640A (ko) | 2014-10-23 | 2015-09-08 | 표시 장치, 화소 회로, 및 표시 장치의 제어 방법 |
US14/919,628 US20160117989A1 (en) | 2014-10-23 | 2015-10-21 | Display apparatus, pixel circuit, and control method of display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014216646A JP2016085297A (ja) | 2014-10-23 | 2014-10-23 | 表示装置、および制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016085297A true JP2016085297A (ja) | 2016-05-19 |
Family
ID=55971773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014216646A Pending JP2016085297A (ja) | 2014-10-23 | 2014-10-23 | 表示装置、および制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016085297A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018105917A (ja) * | 2016-12-22 | 2018-07-05 | 株式会社Joled | 表示パネルおよび表示装置 |
-
2014
- 2014-10-23 JP JP2014216646A patent/JP2016085297A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018105917A (ja) * | 2016-12-22 | 2018-07-05 | 株式会社Joled | 表示パネルおよび表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110520922B (zh) | 显示驱动电路、方法、以及显示设备 | |
US10366651B2 (en) | Organic light-emitting display device and driving method thereof | |
KR102083637B1 (ko) | 전기 광학 장치의 구동 방법 및 전기 광학 장치 | |
US9460691B2 (en) | Pixel, pixel driving method, and display device comprising the pixel | |
JP6311613B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
US8514152B2 (en) | Display device with improved luminance uniformity among pixels and driving method thereof | |
KR102293982B1 (ko) | 표시 회로 및 표시 장치 | |
EP2736036A2 (en) | Organic light emitting diode display device and method of driving the same | |
KR102215244B1 (ko) | 화소 회로, 구동 방법, 및 이를 포함하는 표시 장치 | |
WO2013076774A1 (ja) | 表示装置及びその制御方法 | |
KR20140132235A (ko) | 유기 발광 표시 장치 및 그 구동 방법 | |
KR20150059919A (ko) | 전류 센싱의 유효성을 높이기 위한 화소 회로 | |
KR20110092820A (ko) | 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법 | |
US9196197B2 (en) | Display device and method for driving the same | |
JP2014109703A (ja) | 表示装置および駆動方法 | |
JP5284492B2 (ja) | 表示装置及びその制御方法 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
TWI514350B (zh) | A driving circuit, a driving method, a display device and an electronic device | |
KR20210074065A (ko) | 표시 장치 | |
KR20170122432A (ko) | Oled 표시 장치 및 그의 구동 방법 | |
JP6196809B2 (ja) | 画素回路及びその駆動方法 | |
JP2017062374A (ja) | 表示パネルおよび表示装置 | |
KR20160048640A (ko) | 표시 장치, 화소 회로, 및 표시 장치의 제어 방법 | |
CN111326106B (zh) | 栅极驱动器、有机发光二极管显示装置及其驱动方法 | |
JP2016085296A (ja) | 表示装置、画素回路、および制御方法 |