TWI514350B - A driving circuit, a driving method, a display device and an electronic device - Google Patents

A driving circuit, a driving method, a display device and an electronic device Download PDF

Info

Publication number
TWI514350B
TWI514350B TW101134979A TW101134979A TWI514350B TW I514350 B TWI514350 B TW I514350B TW 101134979 A TW101134979 A TW 101134979A TW 101134979 A TW101134979 A TW 101134979A TW I514350 B TWI514350 B TW I514350B
Authority
TW
Taiwan
Prior art keywords
period
voltage
pixel
horizontal
driving
Prior art date
Application number
TW101134979A
Other languages
English (en)
Other versions
TW201320046A (zh
Inventor
Takuma Fujii
Masatsugu Tomida
Mitsuru Asano
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of TW201320046A publication Critical patent/TW201320046A/zh
Application granted granted Critical
Publication of TWI514350B publication Critical patent/TWI514350B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Description

驅動電路、驅動方法、顯示裝置及電子機器
本揭示係關於驅動有機EL等之發光元件之驅動電路、驅動方法、及具備該驅動電路之顯示裝置、及電子機器。
近年來，在進行圖像顯示之顯示裝置之領域中，作為發光元件，開發了因應流動之電流值使發光亮度有所變化之電流驅動型之光學元件，例如使用有機EL(Electro Luminescence：電致發光)元件之顯示裝置(有機EL顯示裝置)，並進而使之商品化。有機EL元件係與液晶元件等不同之自發光元件，且無須光源(背光燈)。因此，有機EL顯示裝置與必備光源之液晶顯示裝置相比，具有圖像之目視性較高，耗費電力降低，且元件應答速度較快等之特徵。
作為有機EL顯示裝置之驅動方式，與液晶顯示裝置相同，具有簡單(被動)矩陣方式與主動矩陣方式。前者雖然構造簡單，但存在難以實現大型且高精度之顯示裝置等之問題。因此，現在著重進行後者之主動矩陣方式之開發(例如專利文獻1等)。該方式中，藉由設置於各有機EL元件之像素電路內之電晶體來控制在各像素所配置之有機EL元件中流動之電流。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2008-33193號公報
然而，顯示裝置中，在製造上存在產生有點缺陷(點下降)或線缺陷之情形。此種點缺陷或線缺陷多數易被使用者所發現，購入了該等缺陷較多之顯示裝置之使用者會感受到不公平。因此，期望進而降低此種缺陷。
因此，期望提供一種可降低顯示之缺陷之驅動電路、驅動方法、顯示裝置及電子機器。
本技術之一實施形態之驅動電路具備藉由線序掃描而驅動複數個像素電路之驅動部。上述驅動部對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，於在其他水平線中之第1準備期間外之時序結束之第2準備期間中進行基於第1電壓之第2之準備驅動，並在後續之寫入期間中寫入亮度資訊者。
本揭示之一實施形態之驅動方法係在藉由線序掃描而驅動複數個像素電路時，對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，於在其他水平線之第1準備期間外之時序結束之第2準備期間中進行基於第1電壓之第2準備驅動，並在後續之寫入期間中寫入亮度資訊者。
本揭示之一實施形態之顯示裝置具備：複數個像素電路、及藉由線序掃描而驅動複數個像素電路之驅動部。上述驅動部對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，於在其他水平線中之第1準備期間外之時序結束之第2準備期間中進行基於第1電壓之第2準備驅動，並在後續之寫入期間中寫入 亮度資訊者。
本揭示之一實施形態之電子機器具備上述顯示裝置者，例如，對應電視裝置、數位相機、個人電腦、攝像機或行動電話等之攜帶式終端裝置等。
本揭示之一實施形態之驅動電路、驅動方法、顯示裝置及電子機器中，藉由線序掃描而驅動複數個像素電路時，對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動，繼而在第2準備期間中進行基於第1電壓之第2準備驅動，並在後續之寫入期間中寫入亮度資訊。此時，第2準備期間係在其他之水平線之第1準備期間外之時序內結束。
根據本揭示之一實施形態之驅動電路、驅動方法、顯示裝置及電子機器，因以使一水平線中第2準備期間在其他水平線中第1準備期間外之時序內結束，故可降低顯示之缺陷。
以下，對本揭示之實施形態，參照圖式加以詳細說明。再者，說明係按照以下順序進行。
1.第1實施形態 2.第2實施形態 3.應用例 <1.第1實施形態> [構成例]
圖1係表示第1實施形態相關之顯示裝置之一構成例者。 顯示裝置1係使用有機EL元件之主動矩陣式顯示裝置。再者，本揭示之實施形態相關之驅動電路及驅動方法係因藉由本實施形態而具現化，故合併進行說明。該顯示裝置1係具備：顯示面板10及驅動電路20。
顯示面板10係具有將複數個像素11配置成矩陣狀之像素陣列部13，且藉由主動矩陣驅動來進行像素顯示者。此處，各像素11係藉由紅色用之像素11R、綠色用之像素11G及藍色用之像素11B而構成。再者，以下，適用像素11來作為像素11R、像素11G、像素11B之總稱。
像素陣列部13係具有：延伸於列方向之複數條掃描線WSL及複數條電源線DSL、及延伸於行方向之複數條資料線DTL。該等之掃描線WSL、電源線DSL、及資料線DTL之一端係連接驅動電路20。上述各像素11係配置於掃描線WSL與資料線DTL之交叉部。
圖2係表示像素11之電路構成之一例者。像素11係具備：寫入電晶體Tr1、驅動電晶體Tr2、有機EL元件12、及電容元件Cs、Csub。即，該例中，像素11係使用寫入電晶體Tr1、驅動電晶體Tr2及電容元件Cs來構成，具有所謂之「2Tr1C」之構成者。
寫入電晶體Tr1及驅動電晶體Tr2係例如藉由n通道MOS(Metal Oxide Semiconductor，金屬氧化物半導體)型之TFT(Thin Film Transistor，薄膜電晶體)而構成者。寫入電晶體Tr1係閘極連接於掃描線WSL，源極連接於資料線DTL，且汲極連接於驅動電晶體Tr2之閘極及電容元件Cs 之一端。驅動電晶體Tr2係閘極連接於寫入電晶體Tr1之汲極及電容元件Cs之一端，汲極連接於電源線DSL，且源極連接於電容元件Cs之另一端及有機EL元件12之陽極。再者，TFT之種類係未特別限定，例如可為逆交錯構造(所謂之底閘極型)，亦可為交錯構造(所謂之頂閘極型)。
電容元件Cs係一端連接於驅動電晶體Tr2之閘極，另一端係連接於驅動電晶體Tr2之源極。有機EL元件12係射出對應各像素11R、11G、11B之顏色之光之發光元件，陽極連接於驅動電晶體Tr2之源極及電容元件Cs之另一端，陰極接地。電容元件Csub係一端連接於有機EL元件12之陽極，另一端接地。
驅動電路20係基於自外部供給之影像訊號Sdisp及同步訊號Ssync來驅動顯示面板10者。該驅動電路20係以圖1所示之方式，具備：影像訊號處理電路21、時序生成電路22、掃描線驅動電路23、資料線驅動電路24、及電源線驅動電路25。
影像訊號處理電路21係對自外部供給之數位之影像訊號Sdisp進行特定之修正，並且將修正之影像訊號Sdisp2輸出至資料線驅動電路24者。作為該特定之修正係例舉有伽馬修正、或過載電壓修正等。
時序生成電路22係基於自外部輸入之同期訊號Ssync，對控制訊號掃描線驅動電路23、資料線驅動電路24、及電源線驅動電路25分別供給控制訊號，且以使該等彼此同步動作方式來進行控制之電路。
掃描線驅動電路23係藉由根據由時序生成電路22供給之控制訊號，按序對複數條掃描線WSL施加掃描線訊號WS，而按序選擇複數個像素11者。具體而言，掃描線驅動電路23係藉由選擇性輸出將寫入電晶體Tr1設定成開啟狀態時所施加之電壓Von、及將寫入電晶體Tr1設定成關閉狀態時所施加之電壓Voff，而生成上述之掃描線訊號WS。
資料線驅動電路24係根據由時序生成電路22供給之控制訊號，生成包含類比影像訊號(亮度訊號)之資料線訊號Sig，且施加於各資料線DTL者。
圖3係表示資料線驅動電路24之要部之一構成例者。資料線驅動電路24係具有：D/A(Digital/Analog，數位/類比)轉換電路31、偏移電壓生成部32、開關部33、及開關控制電路34。
D/A轉換電路31係藉由對基於影像訊號Sdisp2之數位訊號進行D/A轉換，而生成用以供給至像素11之像素電壓Vpix者。偏移電壓生成電路32係生成偏移電壓Vofs(下述)者。
開關部33係對自D/A轉換電路31所供給之像素電壓Vpix、與自偏移電壓生成電路32所供給之偏移電壓Vofs，基於來自開關控制電路34之指示而進行分時性選擇，且對資料線DTL進行供給者。
開關部33係具有：轉換器IV、及開關SW1、SW2。轉換器IV係對自開關控制電路34供給之SW控制訊號進行反轉並輸出者。開關SW1係基於自開關控制電路34所供給之 SW控制訊號而開啟或關閉者，一端上供給有自D/A轉換電路31供給之像素電壓Vpix，另一端係與開關SW2之另一端連接，並且連接於資料線DTL。開關SW2係基於轉換器IV之輸出訊號而開啟或關閉者，一端供給有來自偏移電壓生成電路32之偏移電壓Vofs，另一端與開關SW1之另一端連接，並且連接於資料線DTL。
開關控制電路34係生成用以對開關部33之開關SW1、SW2進行開啟或關閉控制之SW控制訊號，且供給至開關部33者。
根據該構成，資料線驅動電路24係藉由對各資料線DTL分時施加偏移電壓Vofs及像素電壓Vpix，來驅動顯示面板10之各像素11。具體而言，資料線驅動電路24係如下所述，在初始化期間P1、P2(下述)及Vth修正期間P3、P4(下述)中，對資料線DTL施加偏移電壓Vofs，在訊號寫入期間P5(下述)中，對資料線DTL施加像素電壓Vpix。
此處，初始化期間P1、P2係如下所述，基於偏移電壓Vofs，藉由使像素11之驅動電晶體Tr2之閘極-源極電壓Vgs大於驅動電晶體Tr2之臨限值電壓Vth，而對像素11進行初始化之期間。又，Vth修正期間P3、P4係如下所述，基於偏移電壓Vofs，而對驅動電晶體Tr2之臨限值電壓Vth進行修正之期間。接著，訊號寫入期間P5係在驅動電晶體Tr2之閘極-源極間，設定因應像素電壓Vpix之特定之電壓的期間。顯示裝置1中，如下所述，使初始化期間P1、P2(下述)比Vth修正期間P3、P4(下述)要短。
電源線驅動電路25係根據自時序生成電路22所供給之控制訊號，藉由按序對複數條電源線DSL施加電源線訊號DS，而進行各有機EL元件12之發光動作及消光動作之控制者。具體而言，電源線驅動電路25係如下所述，在初始化期間P1、P2(下述)中，對各電源線DSL施加較偏移電壓Vofs要低之電壓Vini，而在Vth修正期間P3、P4(下述)及訊號寫入期間P5(下述)中，施加較偏移電壓Vofs要高之電壓Vccp。
此處，驅動電路20係對應本揭示中「驅動部」之一具體例。初始化期間P1、P2係對應本揭示中「第1準備期間」之一具體例。Vth修正期間P3、P4係對應本揭示中「第2準備期間」之一具體例。訊號寫入期間P5係對應本揭示中「寫入期間」之一具體例。偏移電壓Vofs係對應本揭示中「第1電壓」之一具體例。電壓Vini係對應本揭示中「第2電壓」之一具體例。電壓Vccp係對應本揭示中「第3電壓」之一具體例。
[動作及作用]
繼而，對本實施形態之顯示裝置1之動作及作用加以說明。
(全體動作概要)
首先，參照圖1，對顯示裝置1之全體動作概要加以說明。驅動電路20係對顯示面板10，進行基於影像訊號Sdisp及同期訊號Ssync之顯示驅動。具體而言，首先，影像訊號處理電路21係基於影像訊號Sdisp，藉由進行伽馬 修正或過載電壓修正等之修正而生成影像訊號Sdisp2。時序控制電路22係基於同期訊號Ssync，控制掃描線驅動電路23、資料線驅動電路24、及電源線驅動電路25。掃描線驅動電路23係生成掃描線訊號WS，且按序施加至複數條掃描線WSL。資料線驅動電路24係生成包含像素電壓Vpix及偏移電壓Vofs之資料線訊號Sig，且分別施加至複數條資料線DTL。電源線驅動電路25係生成電源線訊號DS，且按序施加至複數條電源線DSL。顯示面板10係基於驅動電路20所供給之掃描線訊號WSL、資料線訊號Sig、及電源線訊號DS而進行顯示。
(詳細動作)
接著，對顯示裝置1之詳細動作進行說明。
圖4係表示顯示裝置1中顯示動作之時序圖者。該圖係表示著眼之一像素所對之顯示驅動之動作例者。圖4中，(A)係表示掃描線訊號WS之波形，(B)係表示電源線訊號DS之波形，(C)係表示驅動電晶體Tr2之閘極電壓Vg之波形，(D)係表示驅動電晶體Tr2之源極電壓Vs之波形，(E)係表示資料線訊號Sig之波形。圖4(C)~(E)中，使用相同電壓軸來表示各波形。
顯示裝置1之各像素11係藉由使發光(發光期間P0)與消光(消光期間P10)交替重複而進行顯示動作。具體而言，各像素11係在消光期間P10內，首先於複數(該例中為2個)個水平期間(1H)之各者中進行初始化(初始化期間P1、P2)，繼而在複數(該例中為2個)個水平期間之各者中，進 行驅動電晶體Tr2之Vth修正(Vth修正期間P3、P4)。接著，在Vth修正期間P4後續之訊號寫入期間P5中，將像素電壓Vpix寫入至像素11，之後，像素11係在發光期間P9中發光。即，該例中，顯示裝置1係在水平期間所劃分之4部分之期間中，對各像素11進行初始化、Vth修正、及訊號寫入。以下，對此加以詳細說明。
首先，電源線驅動電路25在時序t0，於掃描線訊號WS之電壓為電壓Voff之期間內(圖4(A))，將電源線訊號DS之電壓從電壓Vccp降為電壓Vini(圖4(B))。藉此，驅動電晶體Tr2之源極電壓Vs開始向電壓Vini下降(圖4(D))，因而驅動電晶體Tr2之閘極電壓Vg隨之開始下降(圖4(C))。且，像素11消光，消光期間P10開始。
繼而，驅動電路20在時序t1~t2之期間(初始化期間P1)中，對像素11進行第1次初始化。具體而言，掃描線驅動電路23首先在時序t1，於資料線驅動電路24將偏移電壓Vofs作為資料線訊號Sig而輸出之期間(圖4(E))，使掃描線訊號WS之電壓自電壓Voff上升至電壓Von(圖4(A))。藉此，寫入電晶體Tr1成為開啟狀態，驅動電晶體Tr2之閘極電壓Vg成為偏移電壓Vofs(圖4(C))。另一方面，驅動電晶體Tr2之源極電壓Vs接續向電壓Vini下降(圖4(D))。
接著，掃描線驅動電路23在時序t2，使掃描線訊號WS之電壓從電壓Von下降至電壓Voff(圖4(A))。藉此，寫入電晶體Tr1成為關閉狀態。此時，驅動電晶體Tr2之閘極係成為浮動狀態，且為維持電容元件Cs之兩端間之電壓(電壓 Vgs)，在時序t2~t3之期間中，驅動電晶體Tr2之閘極電壓Vg隨著驅動電晶體Tr2之源極電壓Vs之變化而下降(圖4(C)、(D))。
其次，驅動電路20在時序t3~t4之期間(初始化期間P2)中，對像素11進行第2次初始化。該動作係與上述初始化期間P1之情形相同。即，掃描線驅動電路23首先在時序t3，於資料線驅動電路24將偏移電壓Vofs作為資料線訊號Sig而輸出之期間(圖4(E))，使掃描線訊號WS之電壓自電壓Voff上升至電壓Von(圖4(A))。藉此，寫入電晶體Tr1成為開啟狀態，驅動電晶體Tr2之閘極電壓Vg成為偏移電壓Vofs(圖4(C))。另一方面，驅動電晶體Tr2之源極電壓Vs收束成電壓Vini(圖4(D))。該最終狀態中之驅動電晶體Tr2之閘極-源極間電壓Vgs如圖4所示，變得大於該驅動電晶體Tr2之臨限值電壓Vth(Vgs>Vth)。藉此，完成像素11之初始化。
其後，掃描線驅動電路23在時序t4，使掃描線訊號WS之電壓從電壓Von下降至電壓Voff(圖4(A))。藉此，寫入電晶體Tr1成為關閉狀態，維持電容元件Cs之兩端間之電壓(電壓Vgs)。此時，因驅動電晶體Tr2之源極電壓Vs在時序t4已收束成電壓Vini而未變化(圖4(D))，故在時序t4~t5之期間中，驅動電晶體Tr2之閘極電壓Vg大致維持在偏移電壓Vofs(圖4(C))。
其次，驅動電路20在時序t6~t7之期間(Vth修正期間P3)，對像素11進行第1次之Vth修正。具體而言，首先， 掃描線驅動電路23在該Vth修正前之時序t5，資料線強度電路24將偏移電壓Vofs作為資料線訊號Sig而輸出之期間(圖4(E))，令掃描線訊號WS之電壓自電壓Voff上升至電壓Von(圖4(A))。接著，電源線驅動電路25在時序t6，使電源線訊號DS之電壓從電壓Vini上升至電壓Vccp(圖4(B))。藉此，在時序t6~t7之期間中，於驅動電晶體Tr2之汲極-源極間有電流Id流動，且元件電容Csub被充電，使驅動電晶體Tr2之源極電壓Vs上升(圖4(D))。另一方面，驅動電晶體Tr2之閘極電壓Vg因寫入電晶體Tr1成為開啟狀態，而維持成偏移電壓Vofs(圖4(C))。如此一來，在時序t6~t7之期間中，驅動電晶體Tr2之閘極-源極間電壓Vgs隨著時間之推移而變小。
該動作係被稱為之負反饋動作。即，如上所述，若在驅動電晶體Tr2之汲極-源極間有電流Id流動，且閘極-源極間電壓Vgs變小，則汲極-源極間之電流Id變少。即，藉由該負反饋動作，而驅動電晶體Tr2之汲極-源極間之電流Id向0(零)收束。換言之，藉由該負反饋動作，而驅動電晶體Tr2之閘極-源極間電壓Vgs以變得與驅動電晶體Tr2之臨限值電壓Vth相等(Vgs=Vth)之方式而收束。
繼而，掃描線驅動電路23在時序t7，使掃描線訊號WS之電壓從電壓Von下降為電壓Voff(圖4(A))。藉此，寫入電晶體Tr1成為關閉狀態，且為維持電容元件Cs之兩端間之電壓(電壓Vgs)，在時序t7~t8之期間中，驅動電晶體Tr2之閘極電壓Vg隨著驅動電晶體Tr2之源極電壓Vs之變化而上 升(圖4(C)、(D))。
接著，驅動電路20在時序t8~t9之期間(Vth修正期間P4)中，對像素11進行第2次之Vth修正。該動作係與上述之Vth修正期間P3之情形相同。即，掃描線驅動電路23在時序t8，在資料線強度電路24將偏移電壓Vofs作為資料線訊號Sig而輸出之期間(圖4(E))，使掃描線訊號WS之電壓自電壓Voff上升至電壓Von(圖4(A))。藉此，在時序t8~t9之期間中，於驅動電晶體Tr2之汲極-源極間有電流Id流動，且元件電容Csub被充電，使驅動電晶體Tr2之源極電壓Vs上升(圖4(D))。接著，驅動電晶體Tr2之閘極-源極間電壓Vgs藉由上述負反饋動作，而變得與驅動電晶體Tr2之臨限值電壓Vth相等。即，驅動電晶體Tr2之源極電壓Vs收束成電壓(Vofs-Vth)。藉此，完成驅動電晶體Tr2之Vth修正。
其次，掃描線驅動電路23在時序t9，使掃描線訊號WS之電壓從電壓Von下降至電壓Voff(圖4(A))。藉此，寫入電晶體Tr1成為關閉狀態。
之後，驅動電路20在時序t10~t11之期間(訊號寫入期間P5)中，對像素11進行像素電壓Vpix之寫入。具體而言，首先，資料線驅動電路24在該像素電壓Vpix之寫入前，使資料線訊號Sig之電壓從偏移電壓Vofs上升至像素電壓Vpix(圖4(E))。接著，掃描線驅動電路23在時序t10，將掃描線訊號WS之電壓從電壓Voff上升至電壓Von(圖4(A))。藉此，因寫入電晶體Tr1成為開啟狀態，故驅動電晶體Tr2之閘極電壓Vg向像素電壓Vpix上升(圖4(C))。此時，驅動 電晶體Tr2之閘極-源極電壓Vgs變得大於臨限值電壓Vth(Vgs>Vth)，且因汲極-源極間有電流Id流動，故元件電容Csub被充電，使驅動電晶體Tr2源極電壓Vs上升(圖4(D))。藉由以上動作，驅動電晶體Tr2之閘極-源極間電壓Vgs設定成對應於像素電壓Vpix之電壓Vemi。藉此，完成像素電壓Vpix之寫入。
繼而，掃描線驅動電路23在時序t11，使掃描線訊號WS之電壓從電壓Von下降為電壓Voff(圖4(A))。藉此，因寫入電晶體Tr1成為關閉狀態，且驅動電晶體Tr2之閘極成為浮動狀態，此後，電容元件Cs之端子間電壓，即驅動電晶體Tr2之閘極-源極間電壓Vgs維持在電壓Vemi。此時，因汲極-源極間有電流Id流動，故元件電容Csub被充電，且使驅動電晶體Tr2之源極電壓Vs上升(圖4(D))，驅動電晶體Tr2之閘極電壓Vg亦隨之上升(圖4(E))。而且，若連接於驅動電晶體Tr2之源極之有機EL元件12之陽極之電壓變得比該有機EL元件12之臨限值電壓Vel更大，則有機EL元件12之陽極-陰極間有電流流動，使有機EL元件12發光，且開始發光期間P9。
其後，顯示裝置1在經過特定期間後，自發光期間P9(P0)過渡至消光期間P10。接著，驅動電路20以重複進行該一連串動作之方式來驅動。
圖5係表示顯示面板10中之各列像素11之動作狀態者，表示自第(n-4)列至第n列之總計5列之各像素11之動作狀態。此處，例如，像素11(n)係表示第n列之像素11，且像 素11(n-1)係表示第(n-1)列之像素11。
如圖5所示，顯示裝置1之各像素11係在水平期間(1H)所劃分之4部分之期間中，進行初始化、Vth修正、及訊號寫入。具體而言，像素11係在最初之水平期間中之初始化期間P1、及第2水平期間中之初始化期間P2內，分別進行初始化，且在第3水平期間中之Vth修正期間P3、及最後之水平期間中之Vth修正期間P4內，分別進行Vth修正。接著，像素11係在最後之水平期間中之Vth修正期間P4後續之訊號寫入期間P5內，被寫入像素訊號Vpix。之後，像素11係基於該像素訊號Vpix而發光。
顯示裝置1係將各像素11中該等之一連串動作於各列之1水平期間內分別錯開而進行。即，顯示裝置1中，例如第n列之像素11(n)在初始化期間P1中進行最初之初始化動作時，第(n-1)列之像素11(n-1)係在初始化期間P2中進行第2次初始化動作。同樣，例如，第n列之像素11(n)在初始化期間P2中進行第2次初始化動作時，第(n-1)之像素11(n-1)係在Vth修正期間P3中進行第1次之Vth修正動作。
如圖5所示，顯示裝置1中，某像素11(例如像素11(n))之初始化期間P1、P2係與其他像素11(例如像素11(n-2))中Vth修正期間P3、P4配置於相同水平期間內。此時，因相同水平期間中，某像素11(例如像素11(n))之初始化期間P1、P2比其他像素11(例如像素11(n-2))之Vth修正期間P3、P4要短，故較早結束。
(關於顯示缺陷)
其次，對顯示裝置中像素之缺陷進行說明。
圖6係表示產生點缺陷之像素之一例者。使用有機EL元件之顯示裝置中，如圖6所示，例如因電容元件Cs之兩端間發生短路而致使點缺陷產生。此種像素11(以下亦稱為缺陷像素11S)中，因驅動電晶體Tr2之閘極-源極間電壓Vgs為0V，且驅動電晶體Tr2維持成關閉狀態，故無法進行對應於像素訊號Vpix之顯示，從而造成點缺陷。
又，缺陷像素11S亦無法正常進行初始化動作或Vth修正動作。即，例如初始化期間P1、P2中，如圖4所示，驅動電晶體Tr2之閘極上，經由成為開啟狀態之寫入電晶體Tr1，自資料線驅動電極24供給偏移電壓Vofs，且驅動電晶體Tr2之源極上，經由成為開啟狀態之驅動電晶體Tr2，自電源線驅動電路25供給電壓Vini。藉此，如缺陷像素11S般在電容元件Cs之兩端間產生短路之情形時，該初始化期間P1、P2中，偏移電壓Vofs與電壓Vini係彼此靠近，偏移電壓Vofs下降，電壓Vini上升，成例如大致相等之電壓值。從而，致使缺陷像素11S無法正常地進行初始化動作。
又，初始化期間P1、P2中，如上所述下降之偏移電壓Vofs係如下所示，亦經由資料線DTL供給至其他像素11。
圖7係表示第n列之像素11(n)為缺陷像素11S之情形之第(n-4)列至第n列之各像素11之動作狀態者。顯示裝置1中，例如，在時序t20中，像素11(n)係在初始化期間P1中進行第1次之初始化動作，像素11(n-2)係在Vth修正期間P3中進 行第1次之Vth修正動作，像素11(n-3)係在Vth修正期間P4中進行第2次之Vth修正。
圖8係表示圖7所示之時序t20中之各列之像素11之狀態者。再者，該圖係為便於說明，使用時序t20中表示開啟關閉之狀態之開關來表示寫入電晶體Tr1。
如圖7、8所示，因在時序t20中，像素11(n)、11(n-1)係進行初始化動作，而像素11(n-3)、11(n-2)係進行Vth修正動作，故該等之像素11(n-3)~11(n)之寫入電晶體Tr1皆成為開啟狀態。藉此，因對缺陷像素11S(像素11(n))進行初始化動作而下降之偏移電壓Vofs亦經由資料線DTL，供給至進行Vth修正動作之像素11(n-3)、11(n-2)。
繼而，對像素11(n-3)之動作加以說明。
圖9係表示像素11(n-3)及像素11(n)(缺陷像素11S)之動作之時序圖者，(A)係表示供給至像素11(n-3)之掃描線訊號WS(n-3)之波形，(B)係表示供給至像素11(n-3)之電源線訊號DS(n-3)之波形，(C)係表示供給至像素11(n)之掃描線訊號WS(n)之波形，(D)係表示供給至像素11(n)之電源線訊號DS(n)之波形，(E)係表示供給至像素11(n-3)及像素11(n)之資料線訊號Sig之波形。
如圖9所示，像素11(n)(缺陷像素11S)之初始化期間P1、P2中，因電容元件Cs兩端間產生短路，故資料線訊號Sig之偏移電壓Vofs係趨近電壓Vini且僅電壓△V下降(圖9(E))，而電源線訊號DS(n)之電壓Vini係向偏移電壓Vofs上升(圖9(D))。像素11(n-3)係基於此種資料線訊號Sig之電 壓而進行Vth修正動作。
圖10係表示像素11(n-3)之動作之時序圖者，(A)係表示掃描線訊號WS(n-3)之波形，(B)係表示電源線訊號DS(n-3)之波形，(C)係表示驅動電晶體Tr2之閘極電壓Vg之波形，(D)係表示驅動電晶體Tr2之源極電壓Vs之波形，(E)係表示資料線訊號Sig之波形。
驅動電路20係以與圖4所示之時序圖相同之方式來驅動像素11(n-3)。即，驅動電路20係以在時序t31~t32之期間(初始化期間P1)中對像素11(n-3)進行第1次初始化，在時序t33~t34之期間(初始化期間P2)中對像素11(n-3)進行第2次初始化動作，在時序t36~t37之期間(Vth修正期間P3)中對像素11(n-3)進行第1次Vth修正動作之方式來驅動。
繼而，驅動電路20係在時序t38~t40之期間(Vth修正期間P4)內，進行第2次Vth修正。具體而言，首先，掃描線驅動電路23係將掃描線訊號WS(n-3)之電壓從電壓Voff上升至電壓Von(圖10(A))。此時，如使用圖9所說明，資料線訊號Sig之偏移電壓Vofs係在時序t38~t39之期間內，僅電壓△V下降(圖10(E))。即，時序t38~t39之期間內，因缺陷像素11S(像素11(n))中，偏移電壓Vofs與電壓Vini彼此靠近，故偏移電壓Vofs下降。藉此，像素11(n-3)中，驅動電晶體Tr2之汲極-源極間有電流Id流動，元件電容Csub係被充電，並使驅動電晶體Tr2之源極電壓Vs上升(圖10(D))。其後，在時序t39中，若偏移電壓Vofs僅電壓△V上升且恢復至原電壓，則驅動電晶體Tr2之源極電壓Vs係上升直至驅 動電晶體Tr2之閘極-源極間電壓Vgs藉由負反饋動作而變得與驅動電晶體Tr2之臨限值電壓Vth相等為止。藉此，驅動電晶體Tr2之源極電壓Vs係收束為電壓(Vofs-Vth)(圖10(D))，從而結束Vth修正。
之後，驅動電路20係在時序t41~t42之期間(訊號寫入期間P5)內，以與圖4所示之時序圖相同之方式，對像素11(n-3)進行像素電壓Vpix之寫入，且驅動電晶體Tr2之閘極-源極間電壓Vgs係設定成對應像素電壓Vpix之電壓Vemi。接著，驅動電路20係在時序t42中，將掃描線訊號WS(n-3)之電壓從電壓Von下降為電壓Voff後，有機EL元件12係以對應於該電壓Vemi之亮度來發光。
顯示裝置1中，即使在此種與下述之比較例相關之顯示裝置不同，像素之一部分(例如像素11(n))存在點缺陷之情形時，亦可抑制對其他像素(例如像素11(n-3))中顯示動作之影響。
(比較例)
接著，對比較例相關之顯示裝置1R進行說明。其係水平期間(1H)之初始化期間P1、P2之結束時序與本實施形態之情形有所不同者。即，本實施形態之水平期間(1H)內，初始化期間P1、P2比其他列Vth修正期間P3、P4更早結束，但本比較例中，水平期間(1H)之初始化期間P1、P2係與其他列中Vth修正期間P3、P4同時結束。
圖11係表示本比較例相關之顯示裝置1R中，像素11(n)為缺陷像素11S之情形之第(n-4)列至第n列之各像素11之動 作狀態者。顯示裝置1R係與本實施形態之顯示裝置1之情形(圖5、7)相同，在水平期間(1H)所劃分之4部分之期間中，對像素11進行初始化、Vth修正、及訊號寫入，並且使該等之一連串動作於各列之1水平期間內分別錯開而進行。此時，顯示裝置1R中，各水平期間(1H)之初始化期間P1、P2係與其他列之Vth修正期間P3、P4同時結束。
如圖11所示，在時序r20中，與本實施形態之顯示裝置1之情形(圖7)相同，因第(n-3)列至第n列之像素11(n-3)~11(n)係進行初始化動作或Vth修正動作，故該等之像素之寫入電晶體Tr1成為全部開啟之狀態。藉此，缺陷像素11S(像素11(n))中較期望值要低之偏移電壓Vofs亦經由資料線DTL而被供給至像素11(n-3)~11(n-1)。
圖12係表示本比較例相關之顯示裝置1R中像素11(n-3)及像素11(n)(缺陷像素11S)之動作之時序圖者，(A)係表示掃描線訊號WS(n-3)之波形，(B)係表示電源線訊號DS(n-3)之波形，(C)係表示掃描線訊號WS(n)之波形，(D)係表示電源線訊號DS(n)之波形，(E)係表示資料線訊號Sig之波形。
像素11(n)(缺陷像素11S)之初始化期間P1、P2中，因電容元件Cs之兩端間發生短路，故與本實施形態之顯示裝置1之情形(圖9)相同，資料線訊號Sig之偏移電壓Vofs趨近電壓Vini且僅電壓△V下降(圖12(E))，而電源線訊號DS(n)之電壓Vini係向偏移電壓Vofs上升(圖12(D))。
圖13係表示本比較例相關之顯示裝置1R中像素11(n-3)之動作之時序圖者，(A)係表示掃描線訊號WS(n-3)之波形， (B)係表示電源線訊號DS(n-3)之波形，(C)係表示驅動電晶體Tr2之閘極電壓Vg之波形，(D)係表示驅動電晶體Tr2之源極電壓Vs之波形，(E)係表示資料線訊號Sig之波形。
顯示裝置1R相關之驅動電路20R係以在時序r31~r32之期間(初始化期間P1)中對像素11(n-3)進行第1次初始化，且在時序r33~r34之期間(初始化期間P2)內對像素11(n-3)進行第2次初始化動作，並在時序r36~r37之期間(Vth修正期間P3)中對像素11(n-3)進行第1次Vth修正動作之方式而驅動。該等之動作係大致與本實施形態之情形相同。再者，顯示裝置1R中，雖然初始化期間P1、P2之時間與本實施形態之情形相比要長，但初始化期間P1、P2之動作本身係與本實施形態之情形大致相同。
繼而，驅動電路20R係在時序r38~r40之期間(Vth修正期間P4)中，進行第2次Vth修正。具體而言，首先，掃描線驅動電路23係將掃描線訊號WS(n-3)之電壓從電壓Voff上升至電壓Von(圖13(A))。此時，如圖12所說明，資料線訊號Sig之偏移電壓Vofs係在時序r38~r40之期間內，僅電壓△V下降(圖13(E))。藉此，像素11(n-3)中，驅動電晶體Tr2之汲極-源極間有電流Id流動，元件電容Csub係被充電，驅動電晶體Tr2之源極電壓Vs係上升直至驅動電晶體Tr2之閘極-源極間電壓Vgs藉由負反饋動作而變得與驅動電晶體Tr2之臨限值電壓Vth相等為止。接著，驅動電晶體Tr2之源極電壓Vs係收束成電壓(Vofs-△V-Vth)。即，本比較例相關之顯示裝置1R中，驅動電晶體Tr2之源極電壓Vs係收束 成與本實施形態相關之顯示裝置1之收束電壓(Vofs-Vth)相比僅電壓△V較低之電壓(圖13(D))。
接著，掃描線驅動電路23係在時序r40中，使掃描線訊號WS(n-3)之電壓從電壓Von下降至電壓Voff(圖13(A))。藉此，令寫入電晶體Tr1成為關閉狀態。此時，如使用圖12所說明，資料線訊號Sig之偏移電壓Vofs係僅電壓△V上升且恢復至原電壓(圖13(E))。
之後，驅動電路20R在時序r41~r42之期間(訊號寫入期間P5)中，與圖10所示之時序圖相同，對像素11(n-3)進行像素電壓Vpix之寫入。此時，因時序r41中驅動電晶體Tr2之源極電壓Vs(=Vofs-△V-Vth)低於本實施形態相關之顯示裝置1中之源極電壓Vs(=Vofs-Vth)，故驅動電晶體Tr2之閘極-源極間電壓Vgs係設定成比本實施形態相關之電壓Vemi更大之電壓Vemir。接著，驅動電路20R在時序r42，使掃描線訊號WS(n-3)之電壓從電壓Von下降至電壓Voff後，有機EL元件12以與該電壓Vemir對應之亮度發光。即，本比較例相關之顯示裝置1R中，像素11(n-3)之有機EL元件12會以比期望之亮度更高之亮度發光。
如此，本比較例相關之顯示裝置1R中，例如當像素11之一部分存在點缺陷之情形時，有對其他像素之顯示動作造成影響之虞。即，顯示裝置1R中，如圖11等所示，於水平期間(1H)內，初始化期間P1、P2與其他列之Vth修正期間P3、P4同時結束。藉此，像素11(n-3)中，如圖13所示，在訊號寫入期間P5之前之第2次Vth修正期間P4中，Vth修正 動作結束之時序r40中之驅動電晶體Tr2之源極電壓Vs變低，而無法正常地進行Vth修正。藉此，於其後之訊號寫入期間P4中，因驅動電晶體Tr2之閘極-源極間電壓Vgs設定為較大之電壓Vemir，故會以比期望之亮度更高之亮度發光。
該例中，雖旨在說明第n列像素11(n)(缺陷像素11S)對第(n-3)列之像素11(n-3)之顯示動作造成影響，但同樣的，亦會對第(n-2)列之像素11(n-2)之顯示動作造成影響。即，如圖11所示，如同像素11(n)中之初始化期間P1內之偏移電壓Vofs之偏差會對像素11(n-3)中之Vth修正期間P4內之動作造成影響，像素11(n)中之初始化期間P2內之偏移電壓Vofs之偏差亦會對像素11(n-2)中之Vth修正期間P4內之動作造成影響。
進而，該偏移電壓Vofs亦被供給至顯示面板10中之其他行之像素11。即，偏移電壓Vofs如圖3所示，生成資料線驅動電路24之偏移電壓生成電路32，且分配並供給至各行之像素11。藉此，偏移電壓Vofs亦被供給至顯示面板10中之其他行之第(n-3)列及第(n-2)列之像素11。藉此，如圖14所示，因像素11(n)(缺陷像素11S)之點缺陷而造成第2列之線缺陷。
又，該例中，雖然設置有2個初始化期間P1、P2，但在設置有更多之初始化期間之情形時，進而有使顯示之缺陷增加之虞。圖15係表示在比較例相關之顯示裝置1R中，設置4個初始化期間之情形之動作之一例者。該例中，第n列 之像素11(n)(缺陷像素11S)對4個像素11(n-5)~11(n-2)之顯示動作造成影響。於該情形下，會產生如圖14所示之4列之線缺陷。如此，在設置有更多之初始化期間之情形時，會相應產生更多之顯示缺陷。
另一方面，本實施形態相關之顯示裝置1中，如圖5等所示，在水平期間(1H)內，初始化期間P1、P2亦比其他列之Vth修正期間P3、P4更早結束。藉此，顯示裝置1相關之像素11(n-3)中，如圖10所示，在訊號寫入期間P5前之第2次Vth修正期間P4中，因偏移電壓Vofs係僅於電壓△V上升且恢復至原電壓後，可正常地進行Vth修正動作，故可降低如圖14般產生線缺陷之風險。
如此一來，顯示裝置1中，即使在像素11之一部分(例如11(n))上存在點缺陷之情形時，亦可抑制對其他像素(例如11(n-3))之顯示動作之影響。
[效果]
如上所述之本實施之形態中，因初始化期間比其他列之Vth修正期間更早結束，故即使在像素中存在點缺陷之情形時，亦可抑制對其他像素之顯示動作之影響。
[變形例1-1]
上述實施形態中，雖設置有2個初始化期間，但並非限定於此，例如，可設置3個以上，亦可僅設置1個。同樣，上述實施形態中，雖設置有2個Vth修正期間，但並非限定於此，例如，可設置3個以上，亦可僅設置1個。以下，對本變形例之一例進行說明。
圖16係表示將初始化期間與Vth修正期間分開設置之情形之動作例者。圖16(A)係表示在水平期間(1H)中，初始化期間Q1及Vth修正期間Q2同時開始之情形之例。圖16(B)係表示在水平期間(1H)中，Vth修正期間Q2開始後開始初始化期間Q1之情形之例。即使在該等之情形時，初始化期間Q1亦比其他列中Vth修正期間Q2更早完成，故與上述實施形態之情形相同，可正常地進行Vth修正動作，且即使在像素中存在點缺陷之情形時，亦可抑制對其他像素之顯示動作之影響。
<2.第2實施形態>
繼而，對第2實施形態相關之顯示裝置2加以說明。本實施形態係將初始化期間、及其他列之Vth修正期間設置於彼此不同之水平期間者。再者，與上述第1之實施形態相關之顯示裝置1實質性相同之構成部分係附註相同之編號，且適當省略說明。
圖17係表示顯示裝置2相關之顯示面板10中各列之像素11之動作狀態者，且表示第(n-9)列至第n列之總計10列之各像素11之動作狀態。
顯示裝置2之各像素11係在鄰接之水平期間(1H)所劃分之6個部分之期間中，於第1及第3水平期間內進行初始化(初始化期間P1、P2)，且於第4及第6水平期間內進行Vth修正(Vth修正期間P3、P4)。該例中，初始化期間P1、P2之長度係大致與Vth修正期間P3、P4之長度相同。接著，在各像素11設置有Vth修正期間P4之水平期間、或設置有 Vth修正期間P4之水平期間之下一個水平期間內，寫入像素訊號Vpix(訊號寫入期間P5)，其後，各像素11係基於該像素訊號Vpix而發光。即，如圖17所示，例如像素11(n-1)中，在設置有Vth修正期間P4之水平期間內設置訊號寫入期間P5，而像素11(n)中，在設置有Vth修正期間P4之水平期間之下一個水平期間內設置訊號寫入期間P5。
顯示裝置2係將該等之一連串動作每2列將水平期間兩個兩個地錯開進行。即，例如圖17所示，像素11(n-1)、11(n)係在彼此相同之水平期間中，進行初始化(初始化期間P1、P2)、及進行Vth修正(Vth修正期間P3、P4)。同樣，像素11(n-3)、11(n-2)係在彼此相同之水平期間內，進行初始化(初始化期間P1、P2)、及進行Vth修正(Vth修正期間P3、P4)。此時，當像素11(n-1)、11(n)在初始化期間P1中進行第1次初始化動作時，像素11(n-3)、11(n-2)係在初始化期間P2中進行第2次初始化動作，而當像素11(n-1)、11(n)在Vth修正期間P3中進行第1次Vth修正時，像素11(n-3)、11(n-2)係在Vth修正期間P4中進行第2次Vth修正。
藉此，顯示裝置2中，如圖17所示，初始化期間P1、P2係配置於其他列之Vth修正期間、與彼此不同之水平期間內。於該情形時，像素11之一部分存在點缺陷，且即使對該缺陷像素11S進行初始化動作時(初始化期間P1、P2)偏移電壓Vofs產生偏差，亦由於該水平期間中，其他之某個像素未進行Vth修正，故該偏移電壓Vofs之偏差係不會對其他像素之Vth修正造成影響。藉此，顯示裝置2中，即使 像素11之一部分存在點缺陷之情形時，亦可抑制對其他像素中顯示動作之影響。
如上所述之本實施形態中，因將初始化期間設置於與其他列之Vth修正期間不同之水平期間內，故即使像素存在缺陷之情形時，亦可抑制對其他像素之顯示動作之影響。
[變形例2-1]
上述實施形態中，雖然將訊號寫入期間P5設置於設置有Vth修正期間P4之水平期間、或設置有Vth修正期間P4之水平期間之下一個水平期間內，但此時，亦可對設置該訊號寫入期間P5之水平期間之各幀進行改變。以下對其進行詳細說明。
圖18係表示本實施例相關之各列之像素11之動作狀態者，(A)係表示某幀之動作狀態，(B)係表示其他幀之動作狀態。本變形例中，如圖18所示，對設置訊號寫入期間P5之水平期間之各幀進行變更。具體而言，例如，像素11(n)係於圖18(A)中，在設置有Vth修正期間P4之水平期間之下一個水平期間內寫入像素訊號Vpix(訊號寫入期間P5)，而於圖18(B)中，在設置有Vth修正期間P4之水平期間內寫入像素訊號Vpix(訊號寫入期間P5)。
如此，本變形例中，對設置有訊號寫入期間P5之水平期間之各幀進行變更。藉此，本變形例相關之顯示裝置中，例如從Vth修正期間P4內進行Vth修正開始，直至訊號寫入期間內寫入像素訊號Vpix為止之時間係即使對該像素之發光光亮度產生影響，亦由於藉由顯示複數幀而使之平均 化，故可抑制畫質之下降。
[變形例2-2]
上述實施形態中，雖設置有2個初始化期間，但並非限定於此，例如，可設置3個以上，亦可僅設置1個。同樣，上述實施形態中，雖設置有2個Vth修正期間，但並非限定於此，例如，可設置3個以上，亦可僅設置1個。以下，對本變形例之一例進行說明。
圖19係表示初始化期間與Vth修正期間分開設置之情形之動作例者。本變形例相關之各像素11係在水平期間(1H)所劃分之2個部分之期間中，在最初之水平期間內進行初始化(初始化期間Q1)，且在最後之水平期間內進行Vth修正(Vth修正期間Q2)。接著，各像素11係在設置有Vth修正期間Q2之水平期間、或設置有Vth修正期間Q2之水平期間之下一個水平期間中，寫入像素訊號Vpix(訊號寫入期間Q3)，之後基於該像素訊號Vpix來發光。
本變形例相關之顯示裝置係將該等之一連串動作每2列將水平期間兩個兩個地錯開進行。即，例如，如圖19所示，像素11(n-3)、11(n-2)係在彼此相同之水平期間內，進行初始化(初始化期間Q1)，且在下一個水平期間內進行Vth修正(Vth修正期間Q2)。接著，像素11(n-1)、11(n)係在該下一個水平期間內進行初始化(初始化期間Q1)，進而在下一個水平期間內進行Vth修正(Vth修正期間Q2)。
由於即使在該等之情形時，初始化期間Q1亦設置於與其他列之Vth修正期間Q2不同之水平期間內，故與上述實施 形態之情形相同，可正常地進行Vth修正動作，且即使像素存在點缺陷之情形時，亦可抑制對其他像素之顯示動作之影響。
[變形例2-3]
雖然上述實施形態係在鄰接之水平期間(1H)所劃分之6個部分之期間中，於第1及第3水平期間內配置初始化期間P1、P2，且於第4及第6水平期間內配置Vth修正期間P3、P4，但並非限定於此。又，上述實施形態中，雖然初始化期間P1、P2之長度大致與Vth修正期間P3、P4之長度相同，但並非限定於此。例如，如圖20所示，於鄰接之水平期間(1H)所劃分之10個期間中之第1及第5水平期間內配置初始化期間P1、P2，且在第6及第10水平期間內配置Vth修正期間P3、P4亦可，使初始化期間P1、P2之長度比Vth修正期間P3、P4之長度要短亦可。
<3.適用例>
繼而，對上述實施形態及變形例所說明之顯示裝置之應用例加以說明。
圖21係表示應用上述實施形態等之顯示裝置之電視裝置之外觀者。該電視裝置係例如具有包含前面板511及濾光玻璃512之影像顯示畫面部510，且該影像顯示畫面部510係藉由上述實施形態等相關之顯示裝置而構成。
上述實施形態等之顯示裝置係除此種電視裝置外，可應用於數位相機、筆記本型個人電腦、行動電話等之攜帶式式終端裝置、攜帶式型遊戲機、或攝像機等之所有領域之 電子機器。換言之，上述實施形態等之顯示裝置係可應用於顯示影像之所有領域之電子機器。
以上，雖例舉了數個變形例來說明本技術，但本技術係並非限定於該等之形態，亦可進行各種變形。
例如，上述之各實施形態中，雖然像素11係使用寫入電晶體Tr1、驅動電晶體Tr2及電容元件Cs而構成之所謂「2Tr1C」之構成，但並不限定於此，亦可取而代之，例如，如圖22所示，作為進而使用電晶體Tr3~Tr5來構成之所謂「5Tr1C」之構成。電晶體Tr3係用以將偏移電壓Vofs供給至驅動電晶體Tr2之閘極者。即，上述實施形態係經由寫入電晶體Tr1將偏移電壓Vofs供給至驅動電晶體Tr2之閘極，而本變形例係經由電晶體Tr3將偏移電壓Vofs供給至驅動電晶體Tr2之閘極。電晶體Tr4係用以將電壓Vccp供給至驅動電晶體Tr2之汲極者，電晶體Tr5係用以將電壓Vini供給至驅動電晶體Tr2之汲極者。即，上述實施形態中，電源線驅動電路25係經由電源線DSL將包含電壓Vccp及電壓Vini之電源線訊號DS供給至電晶體Tr2之汲極，而本變形例係經由電晶體Tr4將電壓Vccp供給至驅動電晶體Tr2之汲極，且經由電晶體Tr5將電壓Vini供給至驅動電晶體Tr2之汲極。
例如，上述之各實施形態中，雖然使用有機EL元件來作為顯示元件，但並非限定於此，亦可取而代之，例如使用無機EL元件。
再者，本技術係可如下而構成。
(1)一種驅動電路，其係具備藉由線序掃描來驅動複數個像素電路之驅動部；且上述驅動部係對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，在其他水平線之上述第1準備期間外之時序內結束之第2準備期間中進行基於上述第1電壓之第2準備驅動，並在後續之寫入期間中寫入亮度資訊。
(2)如上述(1)所記載之驅動電路，其中各像素電路中之上述第1準備期間與上述第2準備期間係從屬於彼此不同之水平期間。
(3)如上述(2)所記載之驅動電路，其中上述一水平線之上述第2準備期間、與上述其他水平線之一個上述第1準備期間係從屬於相同水平期間，且各水平期間中，上述其他水平線中之一個上述第1準備期間係比上述一水平線之上述第2準備期間更早結束。
(4)如上述(3)所記載之驅動電路，其中上述其他水平線中之一個上述第1準備期間係比上述一水平線中上述第2準備期間更短。
(5)如上述(2)所記載之驅動電路，其中上述一水平線中之上述第1準備期間、與上述其他水平線中之上述第2準備期間係從屬於彼此不同之水平期間。
(6)如上述(5)所記載之驅動電路，其中上述第1準備期間係與上述第2準備期間長度相同。
(7)如上述(1)至(6)之任一者所記載之驅動電路，其中存在有 複數個各像素電路中之上述第2準備期間，且，複數個上述第2準備期間係從屬於彼此不同之水平期間；複數個上述第2準備期間中最後之期間係在上述其他水平線中之上述第1準備期間外之時序內結束。
(8)如上述(1)至(7)之任一者所記載之驅動電路，其中存在有複數個各像素電路中之上述第1準備期間。
(9)如上述(1)至(8)之任一者所記載之驅動電路，其中上述像素電路係具有：發光元件、源極連接有上述發光元件之電晶體、及插入上述電晶體之閘極與源極之間之電容元件；且上述驅動部係在上述第1準備期間內，對上述電晶體之閘極施加上述第1電壓，並且對上述電晶體之汲極施加較上述第1電壓要低之第2電壓；並在上述第2準備期間內，對上述電晶體之閘極施加上述第1電壓，並且對上述電晶體之汲極施加較上述第1電壓要高之第3電壓。
(10)如上述(9)所記載之驅動電路，其中上述發光元件係電致發光元件。
(11)一種驅動方法，其係在藉由線序掃描來驅動複數個像素電路時，對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，於其他水平線中之上述第1準備期間外之時序內結束之第2準備期間中進行基於上述第1電壓之第2準備驅動，並在後續之寫入 期間中寫入亮度資訊。
(12)一種顯示裝置，其係具備：複數個像素電路；及藉由線序掃描來驅動上述複數個像素電路之驅動部；且上述驅動部係對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，在其他水平線之上述第1準備期間外之時序內結束之第2準備期間中進行基於上述第1電壓之第2準備驅動，並在後續之寫入期間中寫入亮度資訊。
(13)一種電子機器，其係具備：顯示裝置；及進行利用上述顯示裝置之動作控制之控制部；且上述顯示裝置係具有：複數個像素電路；及藉由線序掃描對上述複數個像素電路進行驅動之驅動部；上述驅動部係對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，在其他水平線之上述第1準備期間外之時序內結束之第2準備期間中進行基於上述第1電壓之第2準備驅動，並在後續之寫入期間中寫入亮度資訊。
本申請案係基於日本國專利廳在2011年10月26日於日本申請之日本專利申請案第2011-235045號並主張優先權，且將其之全體內容於本申請案中加以援用。
本領域技術人員當可根據設計上之要件或其他要因，而設想出各種修正、組合、子組合、及變更，且可理解該等係包含於隨附之申請範圍及其之等效物之範圍內者。
1‧‧‧顯示裝置
1H‧‧‧水平期間
1R‧‧‧顯示裝置
2‧‧‧顯示裝置
10‧‧‧顯示面板
11‧‧‧像素
11B‧‧‧藍色用之像素
11G‧‧‧綠色用之像素
11R‧‧‧紅色用之像素
11S‧‧‧缺陷像素
12‧‧‧有機EL元件
13‧‧‧像素陣列部
20‧‧‧驅動電路
21‧‧‧影像訊號處理電路
22‧‧‧時序生成電路
23‧‧‧掃描線驅動電路
24‧‧‧資料線驅動電路
25‧‧‧電源線驅動電路
31‧‧‧D/A轉換電路
32‧‧‧偏移電壓生成部
33‧‧‧開關部
34‧‧‧開關控制電路
510‧‧‧影像顯示畫面部
511‧‧‧前面板
512‧‧‧濾光玻璃
Cs‧‧‧電容元件
Csub‧‧‧電容元件
DS‧‧‧電源線訊號
DSL‧‧‧電源線
DTL‧‧‧資料線
Id‧‧‧電流
IV‧‧‧轉換器
P0‧‧‧發光期間
P1‧‧‧初始化期間
P2‧‧‧初始化期間
P3‧‧‧修正期間
P4‧‧‧修正期間
P5‧‧‧訊號寫入期間
P9‧‧‧發光期間
P10‧‧‧消光期間
Q1‧‧‧初始化期間
Q2‧‧‧Vth修正期間
Sdisp‧‧‧影像訊號
Sdisp2‧‧‧影像訊號
Sig‧‧‧資料線訊號
Ssync‧‧‧同步訊號
SW1‧‧‧開關
SW2‧‧‧開關
Tr1‧‧‧寫入電晶體
Tr2‧‧‧驅動電晶體
Vccp‧‧‧電壓
Vemi‧‧‧電壓
Vemir‧‧‧電壓
Vg‧‧‧閘極電壓
Vini‧‧‧電壓
Voff‧‧‧電壓
Vofs‧‧‧偏移電壓
Von‧‧‧電壓
Vpix‧‧‧像素電壓
Vth‧‧‧臨限值電壓
WS‧‧‧掃描線訊號
WSL‧‧‧掃描線
圖1係表示本發明之第1實施形態相關之顯示裝置之一構成例之方塊圖。
圖2係表示圖1所示之各像素之一構成例之電路圖。
圖3係表示圖1所示之資料線驅動電路之要部之一構成例之方塊圖。
圖4(A)-(E)係表示圖1所示之顯示裝置之一動作例之時序波形圖。
圖5係表示圖1所示之顯示裝置中各列之一動作例之模式圖。
圖6係表示缺陷像素之一構成例之電路圖。
圖7係表示包含缺陷像素之情形之顯示裝置之一動作例之模式圖。
圖8係表示初始化期間及Vth修正期間中各像素之狀態之電路圖。
圖9(A)-(E)係表示包含缺陷像素之情形之顯示裝置之一動作例之時序波形圖。
圖10(A)-(E)係表示包含缺陷像素之情形之顯示裝置之一動作例之其他時序波形圖。
圖11係表示比較例相關之顯示裝置之一動作例之模式圖。
圖12(A)-(E)係表示比較例相關之顯示裝置之一動作例之時序波形圖。
圖13(A)-(E)係表示比較例相關之顯示裝置之一動作例之其他時序波形圖。
圖14係表示比較例相關之顯示裝置中顯示缺陷之說明圖。
圖15係表示比較例相關之顯示裝置之其他動作例之模式圖。
圖16(A)、(B)係表示第1實施形態之變形例相關之顯示裝置之一動作例之模式圖。
圖17係表示第2實施形態相關之顯示裝置之一動作例之模式圖。
圖18(A)、(B)係表示第2實施形態之變形例相關之顯示裝置之一動作例之模式圖。
圖19係表示第2實施形態之其他變形例相關之顯示裝置之一動作例之模式圖。
圖20係表示第2實施形態之其他變形例相關之顯示裝置之一動作例之模式圖。
圖21係表示應用實施形態相關之顯示裝置之電視裝置之外觀構成之立體圖。
圖22係表示變形例相關之像素之一構成例之電路圖。
1H‧‧‧水平期間
11‧‧‧像素
P1‧‧‧初始化期間
P2‧‧‧初始化期間
P3‧‧‧修正期間
P4‧‧‧修正期間
P5‧‧‧訊號寫入期間

Claims (13)

  1. 一種驅動電路，其包含藉由線序掃描而驅動複數個像素電路之驅動部；且上述驅動部對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，於在其他水平線中之上述第1準備期間外之時序結束之第2準備期間中進行基於上述第1電壓之第2準備驅動，並在後續之寫入期間中寫入亮度資訊。
  2. 如請求項1之驅動電路，其中各像素電路中之上述第1準備期間與上述第2準備期間從屬於彼此不同之水平期間。
  3. 如請求項2之驅動電路，其中上述一水平線之上述第2準備期間、與上述其他水平線中之一個上述第1準備期間從屬於相同水平期間，且於各水平期間中，上述其他水平線中之一個上述第1準備期間比上述一水平線中之上述第2準備期間更早結束。
  4. 如請求項3之驅動電路，其中上述其他水平線中之一個上述第1準備期間比上述一水平線中之上述第2準備期間更短。
  5. 如請求項2之驅動電路，其中上述一水平線中之上述第1準備期間、與上述其他水平線中之上述第2準備期間從屬於彼此不同之水平期間。
  6. 如請求項5之驅動電路，其中上述第1準備期間與上述第 2準備期間長度相同。
  7. 如請求項1之驅動電路，其中存在有複數個各像素電路中之上述第2準備期間，且，複數個上述第2準備期間從屬於彼此不同之水平期間；複數個上述第2準備期間中之最後之期間係在上述其他水平線中之上述第1準備期間外之時序結束。
  8. 如請求項1之驅動電路，其中存在有複數個各像素電路中之上述第1準備期間。
  9. 如請求項1之驅動電路，其中上述像素電路包含：發光元件、源極連接有上述發光元件之電晶體、及插入上述電晶體之閘極與源極之間之電容元件；且上述驅動部在上述第1準備期間內，對上述電晶體之閘極施加上述第1電壓，且對上述電晶體之汲極施加低於上述第1電壓之第2電壓，且在上述第2準備期間內，對上述電晶體之閘極施加上述第1電壓，且對上述電晶體之汲極施加高於上述第1電壓之第3電壓。
  10. 如請求項9之驅動電路，其中上述發光元件係電致發光元件。
  11. 一種驅動方法，其係在藉由線序掃描而驅動複數個像素電路時，對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，於在其他水平線中之上述第1準備期間外之時序結束之第2準備 期間中進行基於上述第1電壓之第2準備驅動，並在後續之寫入期間中寫入亮度資訊。
  12. 一種顯示裝置，其包含：複數個像素電路；及藉由線序掃描而驅動上述複數個像素電路之驅動部；且上述驅動部對從屬於一水平線之複數個像素電路，在第1準備期間中進行基於第1電壓之第1準備驅動後，於在其他水平線中之上述第1準備期間外之時序結束之第2準備期間中進行基於上述第1電壓之第2準備驅動，並在後續之寫入期間中寫入亮度資訊。
  13. 一種具有顯示裝置之電子機器，其包含：進行利用上述顯示裝置之動作控制之控制部；且上述顯示裝置係如請求項12之顯示裝置。
TW101134979A 2011-10-26 2012-09-24 A driving circuit, a driving method, a display device and an electronic device TWI514350B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011235045A JP2013092674A (ja) 2011-10-26 2011-10-26 駆動回路、駆動方法、表示装置および電子機器

Publications (2)

Publication Number Publication Date
TW201320046A TW201320046A (zh) 2013-05-16
TWI514350B true TWI514350B (zh) 2015-12-21

Family

ID=48167601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134979A TWI514350B (zh) 2011-10-26 2012-09-24 A driving circuit, a driving method, a display device and an electronic device

Country Status (6)

Country Link
US (1) US9424778B2 (zh)
JP (1) JP2013092674A (zh)
KR (1) KR101880330B1 (zh)
CN (1) CN103890831B (zh)
TW (1) TWI514350B (zh)
WO (1) WO2013061767A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182129B1 (ko) * 2014-05-12 2020-11-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
WO2015174248A1 (ja) * 2014-05-14 2015-11-19 ソニー株式会社 表示装置、駆動方法、および電子機器
US20170162114A1 (en) * 2014-06-27 2017-06-08 Joled Inc. Display device and method for driving same
JP2020085959A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
CN109712571A (zh) 2019-03-19 2019-05-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110782838A (zh) * 2019-11-13 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN115985243A (zh) * 2023-01-16 2023-04-18 厦门天马显示科技有限公司 显示模组、集成电路及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008257085A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の駆動方法および電子機器
TW200907902A (en) * 2007-06-15 2009-02-16 Sony Corp Display device, driving method of display device, and electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186439A (ja) * 2001-12-21 2003-07-04 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
JP4945063B2 (ja) 2004-03-15 2012-06-06 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置
JP4855652B2 (ja) * 2004-05-17 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP4923527B2 (ja) * 2005-11-14 2012-04-25 ソニー株式会社 表示装置及びその駆動方法
JP4203772B2 (ja) 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP5186888B2 (ja) * 2007-11-14 2013-04-24 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5287111B2 (ja) 2007-11-14 2013-09-11 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4807366B2 (ja) * 2008-03-11 2011-11-02 ソニー株式会社 表示装置
JP4780134B2 (ja) * 2008-04-09 2011-09-28 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
JP4640443B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2009276460A (ja) * 2008-05-13 2009-11-26 Sony Corp 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008257085A (ja) * 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の駆動方法および電子機器
TW200907902A (en) * 2007-06-15 2009-02-16 Sony Corp Display device, driving method of display device, and electronic device

Also Published As

Publication number Publication date
JP2013092674A (ja) 2013-05-16
WO2013061767A1 (ja) 2013-05-02
US9424778B2 (en) 2016-08-23
TW201320046A (zh) 2013-05-16
KR101880330B1 (ko) 2018-07-19
KR20140094510A (ko) 2014-07-30
US20140232705A1 (en) 2014-08-21
CN103890831B (zh) 2016-10-12
CN103890831A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
TWI514350B (zh) A driving circuit, a driving method, a display device and an electronic device
TWI464725B (zh) 像素電路，顯示裝置，顯示裝置之驅動方法及電子單元
JP6074585B2 (ja) 表示装置および電子機器、ならびに表示パネルの駆動方法
JP2009271320A (ja) Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2011112724A (ja) 表示装置およびその駆動方法ならびに電子機器
JP6736276B2 (ja) 表示パネルおよび表示装置
JP5493741B2 (ja) 表示装置およびその駆動方法ならびに電子機器
TWI569246B (zh) A display device, a driving device, a driving method, and an electronic device
JP5577719B2 (ja) 表示装置およびその駆動方法ならびに電子機器
TWI567715B (zh) A display device, a display driving device, a driving method of a display device, and an electronic device having a display device
TWI480846B (zh) 畫素電路、顯示面板、顯示單元及電子系統
JP2015060020A (ja) 表示装置及び電子機器
JP5365734B2 (ja) 表示装置
JP5891493B2 (ja) 表示パネルおよびその駆動方法、表示装置ならびに電子機器
US9852684B2 (en) Drive circuit, display unit, and electronic apparatus
JP2011145531A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2011107187A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2013029613A (ja) 表示装置、電子機器、発光制御プログラムおよび発光制御方法
JP2013047717A (ja) 駆動回路、駆動方法、電子機器、及び表示装置
JP2013186447A (ja) 表示装置およびその駆動方法、ならびに電子機器
JP2010085935A (ja) 表示パネルモジュール、半導体集積回路及び電子機器
JP2011150079A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2013122481A (ja) 表示装置およびその駆動方法、ならびに電子機器
JP2011154200A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2011102930A (ja) 表示装置およびその駆動方法ならびに電子機器