JP2011154200A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents
表示装置およびその駆動方法ならびに電子機器 Download PDFInfo
- Publication number
- JP2011154200A JP2011154200A JP2010015794A JP2010015794A JP2011154200A JP 2011154200 A JP2011154200 A JP 2011154200A JP 2010015794 A JP2010015794 A JP 2010015794A JP 2010015794 A JP2010015794 A JP 2010015794A JP 2011154200 A JP2011154200 A JP 2011154200A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- pixel
- power supply
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】シェーディングを低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】一の画素行において、Vth補正期間中であって、かつ駆動トランジスタTr1のゲート−ソース間電圧Vgsの補正を開始する時から所定の時間(ΔT)だけ離れた期間に、各電源線PSLに対して、発光時に各電源線PSLに対して印加される電圧VccHと同じ値の波高値のパルス信号P2が印加される。ΔTの長さは、Vth補正を開始する時点(T2)での電源線DSLの終端の電圧の大きさが当該電源線DSLのローレベルの電圧(VccL1)よりも大きくなるように設定される。
【選択図】図4
【解決手段】一の画素行において、Vth補正期間中であって、かつ駆動トランジスタTr1のゲート−ソース間電圧Vgsの補正を開始する時から所定の時間(ΔT)だけ離れた期間に、各電源線PSLに対して、発光時に各電源線PSLに対して印加される電圧VccHと同じ値の波高値のパルス信号P2が印加される。ΔTの長さは、Vth補正を開始する時点(T2)での電源線DSLの終端の電圧の大きさが当該電源線DSLのローレベルの電圧(VccL1)よりも大きくなるように設定される。
【選択図】図4
Description
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(Electro Luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、有機EL素子に流れる電流値を制御することで、発色の階調が得られる。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を駆動トランジスタによって制御するものである。
上記の駆動トランジスタでは、閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする場合がある。閾値電圧Vthや移動度μが画素ごとに異なる場合には、駆動トランジスタに流れる電流値が画素ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。そこで、閾値電圧Vthや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている(例えば、特許文献1参照)。
閾値電圧Vthや移動度μの変動に対する補正は、画素ごとに配した画素回路によって行われる。この画素回路は、例えば、図2に示したように、有機EL素子11に流れる電流を制御する駆動トランジスタTr1と、信号線DTLの電圧を駆動トランジスタTr1に書き込む書き込みトランジスタTr2と、保持容量Csとによって構成されており、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。
図15は、画素回路に印加される電圧波形の一例と、駆動トランジスタのゲート電圧およびソース電圧の変化の一例とを表したものである。図15(A)には信号線DTLに、信号電圧Vsigと、オフセット電圧Vofsが印加されている様子が示されている。図15(B)には書込線WSLに、駆動トランジスタをオンする電圧Vonと、駆動トランジスタをオフする電圧Voffが印加されている様子が示されている。図15(C)には電源線DSLに、ハイ電圧VccHと、ロー電圧VccLが印加されている様子が示されている。さらに、図15(D),(E)には、電源線DSL、信号線DTLおよび書込線WSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
図15から、1H内に2回、パルス信号P1が書込線WSLに印加されており、1回目のパルス信号P1によって閾値補正が行われ、2回目のパルス信号P1によって移動度補正と信号書き込みが行われていることがわかる。つまり、図15において、WSパルスP1は、信号書込みだけでなく、駆動トランジスタTr1の閾値補正や移動度補正にも用いられている。
ところで、書込線WSLは表示パネル(図示せず)の水平方向に長く延在している。そのため、書込線WSLの終端では、例えば、図16に示したように、書込線WSLに印加されたパルス信号P1がなまってしまう。一方で、書込線WSLにパルス信号P1を出力することにより、移動度補正と信号書き込みを行う際に、パルス信号P1の立ち下がり時に、例えば、図17に示したように、書き込みトランジスタTr2のゲートと、駆動トランジスタTr1のゲートとが寄生容量Cwsを介してカップリングする。これにより、図15に示したように、パルス信号P1がほとんどなまっていない書込線WSLの入力端では、駆動トランジスタTr1のゲート−ソース間電圧Vgs1が大きく縮まる。その逆に、図16に示したように、パルス信号P1がなまっている書込線WSLの終端では、駆動トランジスタTr1のゲート−ソース間電圧Vgs2の縮みが相対的に小さくなる。その結果、発光時に、ゲート−ソース間電圧Vgs2がゲート−ソース間電圧Vgs1よりも大きくなるので、表示パネルにおいて、書込線WSLの終端に対応する表示領域と、書込線WSLの入力端に対応する表示領域とで輝度が変わってしまうシェーディングと呼ばれる現象が生じてしまう。
本発明はかかる問題点に鑑みてなされたものであり、その目的は、シェーディングを低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
本発明の表示装置は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備えており、さらに、各画素を駆動する駆動部を備えている。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第1トランジスタと、信号線の電圧を第1トランジスタに書き込む第2トランジスタとを有している。駆動部は、発光素子が発光している画素行に対応する各第1トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加するようになっている。
本発明の電子機器は、上記表示装置を備えたものである。
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備え、さらに、各画素を駆動する駆動部を備えた表示装置において、以下の動作を実行するものである。
(1)発光素子が発光している画素行に対応する各第1トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加すること。
(1)発光素子が発光している画素行に対応する各第1トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加すること。
上記駆動方法が用いられる表示装置は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備えており、さらに、各画素を駆動する駆動部を備えている。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第1トランジスタと、信号線の電圧を第1トランジスタに書き込む第2トランジスタとを有している。
本発明の表示装置およびその駆動方法ならびに電子機器では、発光素子が発光している画素行に対応する各第1トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧が印加される。これにより、発光素子が発光している画素行に対応する各第1トランジスタのゲート−ソース間電圧の差が小さくなる。
ところで、本発明の表示装置およびその駆動方法ならびに電子機器において、駆動部が、一の画素行において、当該画素行に含まれる各発光素子が消光したのち、当該画素行に含まれる各発光素子が発光する前であって、かつ第1トランジスタのゲート−ソース間電圧の補正を行う前に、各電源線に対して所定の電圧を印加するようにしてもよい。このとき、各電源線に対して所定の電圧を印加する期間が終了すると同時に第1トランジスタのゲート−ソース間電圧の補正を開始するようにしてもよい。また、第1トランジスタのゲート−ソース間電圧の補正を開始する時から所定の時間だけ離れた期間に、各電源線に対して所定の電圧を印加するようにしてもよい。
また、本発明の表示装置およびその駆動方法ならびに電子機器において、駆動部が、一の画素行において、当該画素行に含まれる各発光素子が消光したのち、当該画素行に含まれる各発光素子が発光する前に、第1トランジスタのゲート−ソース間電圧の補正を1フレーム期間中に複数回、実行する場合に、最終回ではない回の補正が終了した後に、各電源線PSLに対して所定の電圧を印加するようにしてもよい。このとき、最終回ではない回の補正が終了した直後から、最後の補正を開始した直後まで、各電源線に対して所定の電圧を印加するようにしてもよい。
また、本発明の表示装置およびその駆動方法ならびに電子機器において、各電源線に対して印加される所定の電圧の値が、発光時に各電源線に対して印加される電圧の値と同じになっていてもよいし、発光時に各電源線に対して印加される電圧の値と異なっていてもよい。ここで、後者の場合に、各電源線に対して印加される所定の電圧の値が、発光時に各電源線に対して印加される電圧の値と、消光後であってかつ第1トランジスタのゲート−ソース間電圧の補正を行う前に各電源線に対して印加される電圧の値との間の値となっていてもよい。また、後者の場合に、各電源線に対して印加される所定の電圧の値が、消光後であってかつ第1トランジスタのゲート−ソース間電圧の補正を行う前に各電源線に対して印加される電圧の値よりも低い値となっていてもよい。
本発明の表示装置およびその駆動方法ならびに電子機器によれば、発光素子が発光している画素行に対応する各第1トランジスタのゲート−ソース間電圧の差が小さくなるようにした。これにより、シェーディングを低減することができる。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(図1〜図4)
2.変形例(図5〜図8)
3.モジュールおよび適用例(図9〜図14)
4.従来例(図15〜図17)
1.実施の形態(図1〜図4)
2.変形例(図5〜図8)
3.モジュールおよび適用例(図9〜図14)
4.従来例(図15〜図17)
<実施の形態>
[構成]
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、例えば、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。
[構成]
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、例えば、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。
(表示パネル10)
表示パネル10は、発光色の互いに異なる3種類の有機EL素子11R,11G,11B(発光素子)が2次元配置された表示領域10Aを有している。表示領域10Aとは、有機EL素子11R,11G,11Bから発せられる光を利用して映像を表示する領域である。有機EL素子11Rは赤色光を発する有機EL素子であり、有機EL素子11Gは緑色光を発する有機EL素子であり、有機EL素子11Bは青色光を発する有機EL素子である。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。
表示パネル10は、発光色の互いに異なる3種類の有機EL素子11R,11G,11B(発光素子)が2次元配置された表示領域10Aを有している。表示領域10Aとは、有機EL素子11R,11G,11Bから発せられる光を利用して映像を表示する領域である。有機EL素子11Rは赤色光を発する有機EL素子であり、有機EL素子11Gは緑色光を発する有機EL素子であり、有機EL素子11Bは青色光を発する有機EL素子である。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。
(表示領域10A)
図2は、表示領域10A内の回路構成の一例を表したものである。表示領域10A内には、複数の画素回路12が個々の有機EL素子11と対となって2次元配置されている。なお、本実施の形態では、一対の有機EL素子11および画素回路12が1つの画素13を構成している。より詳細には、図1に示したように、一対の有機EL素子11Rおよび画素回路12が1つの画素13R(赤色用の画素)を構成し、一対の有機EL素子11Gおよび画素回路12が1つの画素13G(緑色用の画素)を構成し、一対の有機EL素子11Bおよび画素回路12が1つの画素13B(青色用の画素)を構成している。さらに、互いに隣り合う3つの画素13R,13G,13Bが1つの表示画素14を構成している。
図2は、表示領域10A内の回路構成の一例を表したものである。表示領域10A内には、複数の画素回路12が個々の有機EL素子11と対となって2次元配置されている。なお、本実施の形態では、一対の有機EL素子11および画素回路12が1つの画素13を構成している。より詳細には、図1に示したように、一対の有機EL素子11Rおよび画素回路12が1つの画素13R(赤色用の画素)を構成し、一対の有機EL素子11Gおよび画素回路12が1つの画素13G(緑色用の画素)を構成し、一対の有機EL素子11Bおよび画素回路12が1つの画素13B(青色用の画素)を構成している。さらに、互いに隣り合う3つの画素13R,13G,13Bが1つの表示画素14を構成している。
各画素回路12は、例えば、有機EL素子11に流れる電流を制御する駆動トランジスタTr1(第1トランジスタ)と、信号線DTLの電圧を駆動トランジスタTr1に書き込む書き込みトランジスタTr2(第2トランジスタ)と、保持容量Csとによって構成されたものであり、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT)により形成されている。駆動トランジスタTr1または書き込みトランジスタTr2は、例えば、pチャネルMOS型のTFTであってもよい。
表示領域10Aにおいて、複数の書込線WSL(走査線)が行状に配置され、複数の信号線DTLが列状に配置されている。表示領域10Aには、さらに、複数の電源線DSL(電源電圧の供給される部材)が書込線WSLに沿って行状に配置されている。各信号線DTLと各走査線WSLとの交差点近傍には、有機EL素子11が1つずつ設けられている。各信号線DTLは、後述の信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。各走査線WSLは、後述の書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線DSLは、後述の電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。書き込みトランジスタTr2のドレイン電極およびソース電極のうち信号線DTLに非接続の方(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のドレイン電極およびソース電極のうち電源線DSLに非接続の方(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えば、グラウンド線GNDに接続されている。
(駆動回路20)
次に、駆動回路20内の各回路について、図1を参照して説明する。駆動回路20は、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25を有している。
次に、駆動回路20内の各回路について、図1を参照して説明する。駆動回路20は、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25を有している。
タイミング生成回路21は、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて(同期して)、上述した各回路に対して制御信号21Aを出力するようになっている。
映像信号処理回路22は、外部から入力された映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号22Aを信号線駆動回路23に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
信号線駆動回路23は、制御信号21Aの入力に応じて(同期して)、映像信号処理回路22から入力された映像信号22A(信号電圧Vsig)を各信号線DTLに印加して、選択対象の画素13に書き込むものである。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。
信号線駆動回路23は、例えば、シフトレジスタ(図示せず)によって構成されており、画素13の各列に対応して、1段ごとに信号出力部(図示せず)を備えている。この信号線駆動回路23は、制御信号21Aの入力に応じて(同期して)、各信号線DTLに対して、2種類の電圧(Vofs、Vsig)を出力可能となっている。具体的には、信号線駆動回路23は、各画素13に接続された信号線DTLを介して、書込線駆動回路24により選択された画素13へ2種類の電圧(Vofs、Vsig)を順番に供給するようになっている。
ここで、電圧Vofsは、有機EL素子11の閾値電圧Velよりも低い電圧値となっている。また、Vsigは、映像信号22Aに対応する電圧値となっている。Vsigの最小電圧はVofsよりも低い電圧値となっており、Vsigの最大電圧はVofsよりも高い電圧値となっている。
書込線駆動回路24は、例えば、シフトレジスタ(図示せず)によって構成されており、画素13の各行に対応して、1段ごとに信号出力部(図示せず)を備えている。この書込線駆動回路24は、制御信号21Aの入力に応じて(同期して)、各書込線WSLに対して、2種類の電圧(Von、Voff)を出力可能となっている。具体的には、書込線駆動回路24は、各画素13に接続された書込線WSLを介して、駆動対象の画素13へ2種類の電圧(Von、Voff)を供給し、書き込みトランジスタTr2を制御するようになっている。
ここで、電圧Vonは、書き込みトランジスタTr2のオン電圧以上の値となっている。Vonは、後述の消光時や閾値補正時に、書込線駆動回路24から出力される電圧値である。Voffは、書き込みトランジスタTr2のオン電圧よりも低い値となっており、かつ、Vonよりも低い値となっている。
電源線駆動回路25は、例えば、シフトレジスタ(図示せず)によって構成されており、例えば、画素13の各行(画素行)に対応して、1段ごとに信号出力部(図示せず)を備えている。この電源線駆動回路25は、制御信号21Aの入力に応じて(同期して)、2種類の電圧(VCCH、VCCL1)を出力可能となっている。具体的には、電源線駆動回路25は、各画素13に接続された電源線DSLを介して、駆動対象の画素13へ2種類の電圧(VCCH、VCCL1)を供給し、有機EL素子11の発光および消光を制御するようになっている。
ここで、VCCL1は、有機EL素子11の閾値電圧Velと、有機EL素子11のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値である。また、VCCHは、電圧(Vel+Vca)以上の電圧値である。
[動作]
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)の一例について説明する。本実施の形態では、駆動トランジスタTr1の閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子11の発光輝度を一定に保つようにするために、閾値電圧Vthや移動度μの変動に対する補正動作が組み込まれている。なお、以下では、Vth補正準備期間内に設定されたソース電圧補正期間内の駆動についての説明を、消光から発行までの一連の動作を説明した後に、改めて説明するものとする。
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)の一例について説明する。本実施の形態では、駆動トランジスタTr1の閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子11の発光輝度を一定に保つようにするために、閾値電圧Vthや移動度μの変動に対する補正動作が組み込まれている。なお、以下では、Vth補正準備期間内に設定されたソース電圧補正期間内の駆動についての説明を、消光から発行までの一連の動作を説明した後に、改めて説明するものとする。
図3は、表示装置1における各種波形の一例を表したものである。具体的には、電源線DSLに2種類の電圧(VCCH、VCCL1)が、信号線DTLに2種類の電圧(Vsig、Vofs)が、書込線WSLに2種類の電圧(Von、Voff)が印加されている様子が示されている。さらに、図3には、電源線DSL、信号線DTLおよび書込線WSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。なお、図3には、信号線DTLの一例として、書込線駆動回路24および電源線駆動回路25の出力端に最も近い信号線DTL(1)が例示されている。
(Vth補正準備期間)
まず、Vth補正の準備を行う。具体的には、書込線WSLの電圧がVoffとなっており、信号線DTLの電圧がVsigとなっており、電源線DSLの電圧がVccHとなっている時(つまり有機EL素子11が発光している時)に、電源線駆動回路25が電源線DSLの電圧をVccHからVccL1に下げる(T1)。すると、ソース電圧VsがVccL1となり、有機EL素子11が消光する。
まず、Vth補正の準備を行う。具体的には、書込線WSLの電圧がVoffとなっており、信号線DTLの電圧がVsigとなっており、電源線DSLの電圧がVccHとなっている時(つまり有機EL素子11が発光している時)に、電源線駆動回路25が電源線DSLの電圧をVccHからVccL1に下げる(T1)。すると、ソース電圧VsがVccL1となり、有機EL素子11が消光する。
(最初のVth補正期間)
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源線駆動回路25が電源線DSLの電圧をVccL1からVccHに上げる(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(ゲート−ソース間電圧VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、ゲート−ソース間電圧Vgsを信号線DTLの電圧の大きさに拘わらず一定に維持することができる。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源線駆動回路25が電源線DSLの電圧をVccL1からVccHに上げる(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(ゲート−ソース間電圧VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、ゲート−ソース間電圧Vgsを信号線DTLの電圧の大きさに拘わらず一定に維持することができる。
(Vth補正休止期間)
Vth補正が休止している期間中は、例えば、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、このとき、先のVth補正を行った行(画素)において、ソース電圧VsがVofs−Vthよりも低いので、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
Vth補正が休止している期間中は、例えば、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、このとき、先のVth補正を行った行(画素)において、ソース電圧VsがVofs−Vthよりも低いので、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
(書き込み・μ補正期間)
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに上げ(T4)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧Vgが信号線DTLの電圧Vsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがてゲート−ソース間電圧VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、ゲート−ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、画素13ごとの移動度μのばらつきを取り除くことができる。
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに上げ(T4)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧Vgが信号線DTLの電圧Vsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがてゲート−ソース間電圧VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、ゲート−ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、画素13ごとの移動度μのばらつきを取り除くことができる。
(発光期間)
最後に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11に閾値電圧Vel以上の電圧が印加され、有機EL素子11が所望の輝度で発光する。
最後に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11に閾値電圧Vel以上の電圧が印加され、有機EL素子11が所望の輝度で発光する。
ところで、本実施の形態では、上述のVth補正準備期間において、駆動トランジスタTr1のソース電圧Vsの調整が行われる。以下に、その調整について詳細に説明する。
(ソース電圧調整期間)
電源線駆動回路25は、一の画素行において、当該画素行に含まれる各有機EL素子11が消光したのち、当該画素行に含まれる各有機EL素子11が発光する前であって、かつ駆動トランジスタTr1のゲート−ソース間電圧Vgsの補正(Vth補正)を行う前に、各電源線DSLに対して、所定の電圧パルスP2を印加する。具体的には、電源線駆動回路25は、電源線DSLの電圧をVccL1からVccHに上げ(T6)、その後、Vth補正を開始する時(T2)よりも手前で電源線DSLの電圧をVccHからVccL1に下げる(T7)ことにより、上述の電圧パルスP2を印加する。つまり、電源線駆動回路25は、Vth補正を開始する時(T2)から所定の期間だけ離れた所定の期間の間だけ、上述の電圧パルスP2を印加する。
電源線駆動回路25は、一の画素行において、当該画素行に含まれる各有機EL素子11が消光したのち、当該画素行に含まれる各有機EL素子11が発光する前であって、かつ駆動トランジスタTr1のゲート−ソース間電圧Vgsの補正(Vth補正)を行う前に、各電源線DSLに対して、所定の電圧パルスP2を印加する。具体的には、電源線駆動回路25は、電源線DSLの電圧をVccL1からVccHに上げ(T6)、その後、Vth補正を開始する時(T2)よりも手前で電源線DSLの電圧をVccHからVccL1に下げる(T7)ことにより、上述の電圧パルスP2を印加する。つまり、電源線駆動回路25は、Vth補正を開始する時(T2)から所定の期間だけ離れた所定の期間の間だけ、上述の電圧パルスP2を印加する。
ここで、一の画素行において、電源線DSLに対して所定の電圧パルスP2を印加し終わってから、駆動トランジスタTr1のゲート−ソース間電圧Vgsの補正(Vth補正)を開始するまでの期間ΔT(第1期間)の長さは、駆動トランジスタTr1のゲート−ソース間電圧Vgsの補正(Vth補正)を開始する時点(T2)での電源線DSLの終端の電圧の大きさが当該電源線DSLのローレベルの電圧(VccL1)よりも大きくなるように設定される。つまり、時刻T2での電源線DSLの終端の電圧が、例えば、図4に示したように、電源線DSLのローレベルの電圧(VccL1)よりもΔVxだけ大きくなるように、期間ΔTの長さが設定される。ΔVxは、例えば、1Vである。
また、期間ΔTの長さは、例えば、図4に示したように、Vth補正を開始する時点(T2)において、ゲート電圧Vgが、電圧パルスP2の印加を開始しようとした時(T6の直前)の値と完全に同一か、またはほぼ同一となるような大きさとなるように設定されている。さらに、期間ΔTの長さは、例えば、図4に示したように、Vth補正を開始する時点(T2)において、ソース電圧Vsが、電圧パルスP2の印加を開始しようとした時(T6の直前)の値よりもΔVyだけ大きくなるように設定される。ΔVyは、例えば、0.1Vである。
本実施の形態の表示装置1では、上記のようにして、各画素13において画素回路12がオンオフ制御され、各画素13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。
[効果]
次に、本実施の形態の表示装置1の効果について説明する。
次に、本実施の形態の表示装置1の効果について説明する。
ところで、有機EL表示装置の駆動方式の一つとして、書込線WSLに印加するパルスが、信号書込みだけでなく、駆動トランジスタTr1の閾値補正や移動度補正にも用いられる方式が知られている。この方式では、移動度補正と信号書き込みを行う際に、書込線WSLに印加したパルス信号の立ち下がり時に、例えば、図17に示したように、書き込みトランジスタTr2のゲートと、駆動トランジスタTr1のゲートとが寄生容量Cwsを介してカップリングする。寄生容量Cwsの大きさは、パルス信号の立ち下がりの急峻さに依って変化する。そのため、図15に示したように、パルス信号がほとんどなまっていない書込線WSLの入力端では、駆動トランジスタTr1のゲート−ソース間電圧Vgs1が大きく縮まる。その逆に、図16に示したように、パルス信号がなまっている書込線WSLの終端では、駆動トランジスタTr1のゲート−ソース間電圧Vgs2の縮みが相対的に小さくなる。その結果、発光時に、ゲート−ソース間電圧Vgs2がゲート−ソース間電圧Vgs1よりも大きくなるので、表示パネルにおいて、書込線WSLの終端に対応する表示領域と、書込線WSLの入力端に対応する表示領域とで輝度が変わってしまうシェーディングと呼ばれる現象が生じてしまう。
一方、本実施の形態では、有機EL素子11が発光している画素行に対応する各駆動トランジスタTr1のソース電圧Vsが、当該画素行に対応する書込線WSLの信号入力端側で相対的に低く、当該画素行に対応する書込線WSLの終端側で相対的に高くなるように、各電源線PSLに対して所定の電圧が印加される。具体的には、一の画素行において、当該画素行に含まれる各有機EL素子11が消光したのち、当該画素行に含まれる各有機EL素子11が発光する前であって、かつ駆動トランジスタTr1のゲート−ソース間電圧Vgsの補正を行う前に(つまり、Vth補正期間中に)、各電源線PSLに対して所定の電圧が印加される。実際、本実施の形態では、駆動トランジスタTr1のゲート−ソース間電圧Vgsの補正を開始する時から所定の時間(ΔT)だけ離れた期間に、各電源線PSLに対して、発光時に各電源線PSLに対して印加される電圧VccHと同じ値の波高値のパルス信号P2が印加される(図3、図4)。これにより、例えば、図3に示したように、パルス信号P2がほとんどなまっていない書込線WSLの入力端では、駆動トランジスタTr1のゲート−ソース間電圧Vgs1が、パルス信号P2が印加されない駆動方式におけるゲート−ソース間電圧と同一か、またはほぼ同一の値となる。さらに、例えば、図4に示したように、パルス信号P2がなまっている書込線WSLの終端では、駆動トランジスタTr1のゲート−ソース間電圧Vgs2の縮みが、パルス信号P2が印加されない駆動方式におけるゲート−ソース間電圧よりも相対的に大きくなる。その結果、ゲート−ソース間電圧Vgs2が、パルス信号P2がほとんどなまっていない書込線WSLの入力端におけるゲート−ソース間電圧Vgs1と同一か、またはほぼ同一の値となる。つまり、本実施の形態では、有機EL素子11が発光している画素行に対応する各駆動トランジスタTr1のゲート−ソース間電圧Vgsの差がないか、または極めて小さくなっている。したがって、従来の駆動方法と比べて、シェーディングを低減することができる。
また、上記実施の形態では、パルス信号P2の波高値が発光時に各電源線PSLに対して印加される電圧VccHと同じ値となっていることから、パルス信号P2を電源線PSLに供給するために、電源線PSLに電圧を印加する電源線駆動回路25から供給する電圧の種類を増やす必要がない。従って、回路設計上のコストを増やすことなく、シェーディングを低減することができる。
<変形例>
上記実施の形態では、Vth補正期間中であって、かつVth補正開始時から所定の時間(ΔT)だけ離れた期間に、各電源線PSLに対して、発光時に各電源線PSLに対して印加される電圧VccHと同一か、またはほぼ同一の値の波高値のパルス信号P2が印加されていた。しかし、パルス信号P2の波高値は、シェーディングを低減することができる範囲内で、VccHと異なっていてもよい。
上記実施の形態では、Vth補正期間中であって、かつVth補正開始時から所定の時間(ΔT)だけ離れた期間に、各電源線PSLに対して、発光時に各電源線PSLに対して印加される電圧VccHと同一か、またはほぼ同一の値の波高値のパルス信号P2が印加されていた。しかし、パルス信号P2の波高値は、シェーディングを低減することができる範囲内で、VccHと異なっていてもよい。
また、例えば、図5に示したように、上記実施の形態のパルス信号P2に代わって、Vth補正期間中に、VccL1よりも低い波高値(VccL2)のパルス信号P3を印加するようにしてもよい。このようにした場合には、例えば、図5に示したように、パルス信号P3がほとんどなまっていない書込線WSLの入力端では、駆動トランジスタTr1のソース電圧Vsが寄生容量Cwsを介したカップリングにより、大きく下がる。その結果、ゲート−ソース間電圧Vgs1が、パルス信号P3が印加されない駆動方式におけるゲート−ソース間電圧よりも大きな値となる。さらに、例えば、図6に示したように、パルス信号P3がなまっている書込線WSLの終端では、駆動トランジスタTr1のソース電圧Vsが寄生容量Cwsを介したカップリングがほとんど生じない。その結果、ゲート−ソース間電圧Vgs2が、パルス信号P3がほとんどなまっていない書込線WSLの入力端におけるゲート−ソース間電圧Vgs1と同一か、またはほぼ同一の値となる。つまり、本変形例では、有機EL素子11が発光している画素行に対応する各駆動トランジスタTr1のゲート−ソース間電圧Vgsの差がないか、または極めて小さくなっている。したがって、本変形例においても、従来の駆動方法と比べて、シェーディングを低減することができる。
なお、パルス信号P3を印加する駆動方法は、1フレーム期間中にVth補正を行う回数に依らず適用可能である。
また、1フレーム期間中にVth補正を複数回、行う場合には、以下の駆動方法を採ることも可能である。例えば、図7に示したように、上記実施の形態のパルス信号P2に代わって、最終回ではない回のVth補正が終了した後に、各電源線PSLに対して所定の電圧を印加するようにしてもよい。このとき、最終回ではない回のVth補正の終了時(T3)から所定の期間が経過した時(T8)から、例えば、最後の補正を開始した直後(T9)まで、各電源線PSLに対して、VccHよりも低く、VccL1よりも高い波高値(VccL3)のパルス信号P4を印加するようにしてもよい。このようにした場合には、例えば、図7に示したように、パルス信号P4がほとんどなまっていない書込線WSLの入力端では、最終回ではない回のVth補正の終了時(T3)から所定の期間が経過した時(T8)の間において、駆動トランジスタTr1のゲートがフローティング状態となっている。その結果、駆動トランジスタTr1のソース電圧Vsが寄生容量Cwsを介したカップリングにより、大きく下がるので、ゲート−ソース間電圧Vgs1が、パルス信号P4が印加されない駆動方式におけるゲート−ソース間電圧よりも大きな値となる。さらに、例えば、図8に示したように、パルス信号P4がなまっている書込線WSLの終端では、最終回ではない回のVth補正の終了時(T3)から所定の期間が経過した時(T8)の間において、駆動トランジスタTr1のゲートがオンしており、ハイインピーダンス状態態となっている。その結果、駆動トランジスタTr1のソース電圧Vsが寄生容量Cwsを介したカップリングがほとんど生じないので、ゲート−ソース間電圧Vgs2が、パルス信号P4がほとんどなまっていない書込線WSLの入力端におけるゲート−ソース間電圧Vgs1と同一か、またはほぼ同一の値となる。つまり、本変形例では、有機EL素子11が発光している画素行に対応する各駆動トランジスタTr1のゲート−ソース間電圧Vgsの差がないか、または極めて小さくなっている。したがって、本変形例においても、従来の駆動方法と比べて、シェーディングを低減することができる。
<モジュールおよび適用例>
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(モジュール)
上記実施の形態の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、表示領域10Aを封止する封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
上記実施の形態の表示装置1は、例えば、図9に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、表示領域10Aを封止する封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図10は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
図10は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
(適用例2)
図11は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
図11は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(適用例3)
図12は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
図12は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
(適用例4)
図13は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
図13は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
(適用例5)
図14は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
図14は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路12に追加してもよい。その場合、画素回路12の変更に応じて、上述した信号線駆動回路23、書込線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。
また、上記実施の形態等では、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の駆動をタイミング生成回路21が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
また、上記実施の形態等では、画素回路12が、2Tr1Cの回路構成となっていたが、デュアルゲート型のトランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタにより形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線DSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。
1…表示装置、10…表示パネル、10A…表示領域、11,11R,11G,11B…有機EL素子、12…画素回路、13,13R,13G,13B…画素、14…表示画素、20…駆動回路、20A,22A…映像信号、20B…同期信号、21…タイミング生成回路、21A…制御信号、22…映像信号処理回路、23…信号線駆動回路、24…書込線駆動回路、25…電源線駆動回路、31…基板、32…封止用基板、210…領域、220…FPC、300…映像表示画面部、310…フロントパネル、320…フィルターガラス、410…発光部、420,530,640…表示部、430…メニュースイッチ、440…シャッターボタン、510…本体、520…キーボード、610…本体部、620…レンズ、630…スタート/ストップスイッチ、710…上側筐体、720…下側筐体、730…連結部、740…ディスプレイ、750…サブディスプレイ、760…ピクチャーライト、770…カメラ、Cs…保持容量、Cws…寄生容量、DTL、DTL(1),DTL(n)…信号線、Ids…電流、GND…グラウンド線、DSL…電源線、P1,P2,P3,P4…パルス信号、T1〜T9…時刻、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs,Vgs1,Vgs2…ゲート−ソース間電圧、Vs…ソース電圧、Vsig…信号電圧、VccL1,VccL2,VccL3,VccH,Voff,Vofs,Von,Vss,ΔV…電圧、Vth,Vel…閾値電圧、WSL…書込線、μ…移動度。
Claims (7)
- 行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記駆動部は、前記発光素子が発光している画素行に対応する各第1トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加する
表示装置。 - 前記駆動部は、一の画素行において、当該画素行に含まれる各発光素子が消光したのち、当該画素行に含まれる各発光素子が発光する前であって、かつ前記第1トランジスタのゲート−ソース間電圧の補正を行う前に、前記電源線に対して前記所定の電圧を印加する
請求項1に記載の表示装置。 - 前記駆動部は、1フレーム期間において、前記第1トランジスタのゲート−ソース間電圧の補正を画素行ごとに1回ずつ行う
請求項2に記載の表示装置。 - 前記駆動部は、各電源線に対して、ローレベルおよびハイレベルの2値の電圧だけを出力する
請求項2または請求項3に記載の表示装置。 - 前記駆動部は、一の画素行において、前記電源線に対して前記所定の電圧を印加し終わってから、前記第1トランジスタのゲート−ソース間電圧の補正を開始するまでの第1期間の長さを、前記第1トランジスタのゲート−ソース間電圧の補正を開始する時点での前記電源線の終端の電圧の大きさが当該電源線のローレベルの電圧よりも大きくなるように設定する
請求項4に記載の表示装置。 - 行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有する
表示装置において、前記発光素子が発光している画素行に対応する各第1トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、前記駆動部から各電源線に対して所定の電圧を印加する
表示装置。 - 表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を有し、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第1トランジスタと、前記信号線の電圧を前記第1トランジスタに書き込む第2トランジスタとを有し、
前記駆動部は、前記発光素子が発光している画素行に対応する各第1トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加する
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010015794A JP2011154200A (ja) | 2010-01-27 | 2010-01-27 | 表示装置およびその駆動方法ならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010015794A JP2011154200A (ja) | 2010-01-27 | 2010-01-27 | 表示装置およびその駆動方法ならびに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011154200A true JP2011154200A (ja) | 2011-08-11 |
Family
ID=44540220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010015794A Pending JP2011154200A (ja) | 2010-01-27 | 2010-01-27 | 表示装置およびその駆動方法ならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011154200A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109285512A (zh) * | 2018-10-25 | 2019-01-29 | 惠州市华星光电技术有限公司 | 一种显示面板的驱动方法及装置 |
-
2010
- 2010-01-27 JP JP2010015794A patent/JP2011154200A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109285512A (zh) * | 2018-10-25 | 2019-01-29 | 惠州市华星光电技术有限公司 | 一种显示面板的驱动方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011112723A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011112724A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011112722A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010113230A (ja) | 画素回路及び表示装置と電子機器 | |
JP2012185328A (ja) | 画素回路、表示パネル、表示装置および電子機器 | |
JP2009168969A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010243736A (ja) | 表示装置 | |
JP2010243938A (ja) | 表示装置およびその駆動方法 | |
JP2011118301A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
TW201320046A (zh) | 驅動電路、驅動方法、顯示裝置及電子機器 | |
JP5577719B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011022462A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011128442A (ja) | 表示パネル、表示装置および電子機器 | |
JP2010224416A (ja) | 表示装置および電子機器 | |
JP5793058B2 (ja) | 表示パネル、表示装置および電子機器 | |
JP5321304B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2009047746A (ja) | 表示装置および電子機器 | |
JP5282970B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011221165A (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
JP2011145531A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5239812B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2011154200A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011102932A (ja) | 表示装置およびその駆動方法、電子機器、ならびに表示パネル | |
JP2013029613A (ja) | 表示装置、電子機器、発光制御プログラムおよび発光制御方法 | |
JP2011022239A (ja) | 表示装置およびその駆動方法ならびに電子機器 |