JP2011112723A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents
表示装置およびその駆動方法ならびに電子機器 Download PDFInfo
- Publication number
- JP2011112723A JP2011112723A JP2009266734A JP2009266734A JP2011112723A JP 2011112723 A JP2011112723 A JP 2011112723A JP 2009266734 A JP2009266734 A JP 2009266734A JP 2009266734 A JP2009266734 A JP 2009266734A JP 2011112723 A JP2011112723 A JP 2011112723A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- transistor
- light emitting
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000009977 dual effect Effects 0.000 claims abstract description 16
- 230000008033 biological extinction Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000010791 quenching Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000000171 quenching effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】素子を増やさずに、有機EL素子の発光、消光を制御することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】有機EL素子11と直列に接続された駆動トランジスタTr1として、デュアルゲート型のトランジスタが用いられている。駆動トランジスタTr1のバックゲートの電圧を所定の電圧に変更することにより、駆動トランジスタTr1がオフし、それに伴って、有機EL素子11が消光する。また、バックゲートの電圧が上記とは異なる所定の電圧となっている状態で、Vth補正、書き込みおよびμ補正が実行された後、書き込みトランジスタTr2をオフすることにより、有機EL素子11が所望の輝度で発光する。
【選択図】図2
【解決手段】有機EL素子11と直列に接続された駆動トランジスタTr1として、デュアルゲート型のトランジスタが用いられている。駆動トランジスタTr1のバックゲートの電圧を所定の電圧に変更することにより、駆動トランジスタTr1がオフし、それに伴って、有機EL素子11が消光する。また、バックゲートの電圧が上記とは異なる所定の電圧となっている状態で、Vth補正、書き込みおよびμ補正が実行された後、書き込みトランジスタTr2をオフすることにより、有機EL素子11が所望の輝度で発光する。
【選択図】図2
Description
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した有機EL素子に流れる電流を、有機EL素子ごとに設けた画素回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続されたTFTとの分圧比が変化するので、TFTのゲート−ソース間電圧Vgsも変化する。その結果、TFTに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
また、TFTにおいて、閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。TFTの閾値電圧Vthや移動度μが画素回路ごとに異なる場合には、TFTに流れる電流値が画素回路ごとにばらつく。その結果、TFTのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時変化したり、TFTの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、TFTの閾値電圧Vthや移動度μを補正する方策が提案されている(例えば、特許文献1参照)。
ところで、画素回路において有機EL素子の発光、消光を制御する方策として、例えば、有機EL素子と、有機EL素子に直列に接続されたTFTとの間に、スイッチングトランジスタを設けることが考えられる。しかし、そのようにした場合には、素子が1つ増えた分だけ、画素サイズが大きくなるので、高精細化の流れに反してしまい、好ましくない。従って、素子を増やすこと以外の方策で、有機EL素子の発光、消光を制御することが望まれる。
本発明はかかる問題点に鑑みてなされたもので、その目的は、画素回路内の素子を増やさずに、発光素子の発光、消光を制御することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
本発明の表示装置は、一組の発光素子および画素回路が2次元配置された表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。画素回路は、2つのトランジスタ(第1トランジスタ,第2トランジスタ)を有している。第1トランジスタは、第1ゲートおよび第2ゲートを含んでおり、発光素子に流れる電流を制御するデュアルゲート型のトランジスタである。一方、第2トランジスタは、映像信号に応じた信号電圧を第1ゲートに書き込むトランジスタである。駆動部は、発光素子を発光させるときと、発光素子を消光するときとで、第2ゲートに印加する電圧を異ならせるようになっている。
本発明の電子機器は、上記表示装置を備えたものである。
本発明の表示装置の駆動方法は、以下の2つのステップを含むものである。
(A)以下の構成を備えた表示装置を用意するステップ
(B)駆動部を用いて、発光素子を消光するときに第2ゲートに第1電圧を印加し、発光素子を発光させるときに第2ゲートに第1電圧とは大きさの異なる第2電圧を印加するステップ
(A)以下の構成を備えた表示装置を用意するステップ
(B)駆動部を用いて、発光素子を消光するときに第2ゲートに第1電圧を印加し、発光素子を発光させるときに第2ゲートに第1電圧とは大きさの異なる第2電圧を印加するステップ
上記駆動方法が用いられる表示装置は、一組の発光素子および画素回路が2次元配置された表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。画素回路は、2つのトランジスタ(第1トランジスタ,第2トランジスタ)を有している。第1トランジスタは、第1ゲートおよび第2ゲートを含んでおり、発光素子に流れる電流を制御するデュアルゲート型のトランジスタである。一方、第2トランジスタは、映像信号に応じた信号電圧を第1ゲートに書き込むトランジスタである。
本発明の表示装置およびその駆動方法ならびに電子機器では、発光素子を発光させるときと、発光素子を消光するときとで、第2ゲートに印加する電圧が異なっている。これにより、発光素子に流れる電流を制御することが可能となる。
本発明の表示装置およびその駆動方法ならびに電子機器によれば、第1トランジスタをデュアルゲート型のトランジスタで構成し、第1トランジスタの第2ゲートに印加する電圧を制御することにより、発光素子に流れる電流を制御することができるようにした。これにより、画素回路内の素子を増やさずに、発光素子の発光、消光を制御することができる。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(図1〜図4)
○駆動トランジスタがpチャネル型となっている例
2.第2の実施の形態(図5〜図7)
○駆動トランジスタがnチャネル型となっている例
3.モジュールおよび適用例(図8〜図13)
1.第1の実施の形態(図1〜図4)
○駆動トランジスタがpチャネル型となっている例
2.第2の実施の形態(図5〜図7)
○駆動トランジスタがnチャネル型となっている例
3.モジュールおよび適用例(図8〜図13)
<第1の実施の形態>
(表示装置の概略構成)
図1は、本発明の第1の実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)が2次元配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、書込線駆動回路24およびバックゲート線駆動回路25を有している。
(表示装置の概略構成)
図1は、本発明の第1の実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10(表示部)と、駆動回路20(駆動部)とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)が2次元配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、書込線駆動回路24およびバックゲート線駆動回路25を有している。
[画素回路アレイ部]
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の書込線WSLと、列状に配置された複数の信号線DTLと、書込線WSLに沿って行状に配置された複数のバックゲート線BGLとを有している。各書込線WSLと各信号線DTLとの交差部に対応して、一組の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1(第1トランジスタ)、書き込みトランジスタTr2(第2トランジスタ)および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の書込線WSLと、列状に配置された複数の信号線DTLと、書込線WSLに沿って行状に配置された複数のバックゲート線BGLとを有している。各書込線WSLと各信号線DTLとの交差部に対応して、一組の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1(第1トランジスタ)、書き込みトランジスタTr2(第2トランジスタ)および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。
駆動トランジスタTr1は、トップゲートG1(第1ゲート)およびバックゲートG2(第2ゲート)を有するデュアルゲート型のトランジスタにより形成されている。駆動トランジスタTr1は、pチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。書き込みトランジスタTr2は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。書き込みトランジスタTr2は、pチャネルMOS型のTFTにより形成されている。
画素回路アレイ部13において、各信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極またはソース電極(図示せず)に接続されている。各書込線WSLは、書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。書き込みトランジスタTr2のドレイン電極およびソース電極のうち信号線DTLに非接続の方(図示せず)は、駆動トランジスタTr1のトップゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のドレイン電極またはソース電極(図示せず)と保持容量Csの他端とが、定電圧線Vccに接続されている。駆動トランジスタTr1のドレイン電極およびソース電極のうち定電圧線Vccに非接続の方(図示せず)は、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えばグラウンド線GNDに接続されている。駆動トランジスタTr1のバックゲート電極(図示せず)は、バックゲート線BGLに接続されている。なお、カソード電極は、各有機EL素子11の共通電極として用いられており、例えば、表示パネル10の表示領域全体に渡って連続して形成され、平板状となっている。
[駆動回路]
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。
映像信号処理回路21は、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号21Aを信号線駆動回路23に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
タイミング生成回路22は、信号線駆動回路23、書込線駆動回路24およびバックゲート線駆動回路25が連動して動作するように制御するものである。タイミング生成回路22は、例えば、外部から入力された同期信号20Bに応じて(同期して)、これらの回路に対して制御信号22Aを出力するようになっている。
信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、映像信号21Aに対応するアナログの映像信号を各信号線DTLに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路14に書き込むものである。具体的には、信号線駆動回路23は、映像信号21Aに対応する信号電圧Vsigを各信号線DTLに印加して、選択対象の画素回路14への書き込みを行うものである。なお、書き込みとは、駆動トランジスタTr1のトップゲートG1に所定の電圧を印加することを指している。
信号線駆動回路23は、例えば、信号電圧Vsigと、有機EL素子11の消光時に駆動トランジスタTr1のトップゲートG1に印加する電圧Vofsとを出力することが可能となっている。ここで、電圧Vofsは、有機EL素子11の閾値電圧Velよりも低い電圧値(一定値)である。
書込線駆動回路24は、制御信号22Aの入力に応じて(同期して)、複数の書込線WSLに選択パルスを順次印加して、複数の有機EL素子11および複数の画素回路14を順次選択するものである。書込線駆動回路24は、例えば、書き込みトランジスタTr2をオンさせるときに印加する電圧Vonと、書き込みトランジスタTr2をオフさせるときに印加する電圧Voffとを出力することが可能となっている。
バックゲート線駆動回路25は、制御信号22Aの入力に応じて(同期して)、複数のバックゲート線BGLに制御パルスを順次印加して、選択対象の有機EL素子11に流れる電流Idをオン、オフするものである。バックゲート線駆動回路25は、例えば、有機EL素子11を発光させるときに印加する電圧Vb1(第1電圧)と、有機EL素子11を消光させるときに印加する電圧Vb2(第2電圧)とを出力することが可能となっている。電圧Vb1および電圧Vb2は、互いに異なる電圧値となっている。電圧Vb1は、例えば0V(ゼロボルト)である。電圧Vb2は、本実施の形態では駆動トランジスタTr1がpチャネル型となっているので、電圧Vb1よりも低くなっており、例えば、−5.0Vである。
(表示装置1の動作)
図3は、表示装置1を駆動させたときの各種波形の一例を表したものである。図3(A),(B)には、信号線DTLに電圧Vsig、電圧Vofsが周期的に印加され、書込線WSLに電圧Von、電圧Voffが所定のタイミングで印加されている様子がそれぞれ示されている。図3(C)には、バックゲート線BGLに電圧Vb1、電圧Vb2が所定のタイミングで印加されている様子が示されている。なお、図3(C)には、電圧Vb2が電圧Vb1よりも低くなっている場合、すなわち、駆動トランジスタTr1がpチャネル型である場合の波形が例示されている。図3(D),(E)には、信号線DTL、書込線WSLおよびバックゲート線BGLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
図3は、表示装置1を駆動させたときの各種波形の一例を表したものである。図3(A),(B)には、信号線DTLに電圧Vsig、電圧Vofsが周期的に印加され、書込線WSLに電圧Von、電圧Voffが所定のタイミングで印加されている様子がそれぞれ示されている。図3(C)には、バックゲート線BGLに電圧Vb1、電圧Vb2が所定のタイミングで印加されている様子が示されている。なお、図3(C)には、電圧Vb2が電圧Vb1よりも低くなっている場合、すなわち、駆動トランジスタTr1がpチャネル型である場合の波形が例示されている。図3(D),(E)には、信号線DTL、書込線WSLおよびバックゲート線BGLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
[Vth補正(閾値補正)準備期間]
まず、Vth補正の準備を行う。具体的には、バックゲート線駆動回路25は、バックゲート線BGLの電圧をVb1からVb2に変更する(T1)。すると、駆動トランジスタTr1がオフして、有機EL素子11が消光する。バックゲート線駆動回路25は、その後、引き続き、駆動トランジスタTr1の閾値補正が開始されるまでの間、バックゲート線BGLの電圧をVb2に維持する。
まず、Vth補正の準備を行う。具体的には、バックゲート線駆動回路25は、バックゲート線BGLの電圧をVb1からVb2に変更する(T1)。すると、駆動トランジスタTr1がオフして、有機EL素子11が消光する。バックゲート線駆動回路25は、その後、引き続き、駆動トランジスタTr1の閾値補正が開始されるまでの間、バックゲート線BGLの電圧をVb2に維持する。
[最初のVth補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ書込線WSLの電圧がVonとなっている間に、バックゲート線駆動回路25は、バックゲート線BGLの電圧をVb2からVb1に変更する(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに変える(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ書込線WSLの電圧がVonとなっている間に、バックゲート線駆動回路25は、バックゲート線BGLの電圧をVb2からVb1に変更する(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに変える(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
[最初のVth補正休止期間]
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
[2回目のVth補正期間]
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに変え(T4)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに変える(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに変え(T4)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに変える(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
[2回目のVth補正休止期間]
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
[書き込み・μ補正期間]
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに変え(T6)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに変え(T6)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
[発光期間]
次に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに変える(T7)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
次に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに変える(T7)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
次に、バックゲート線駆動回路25は、所定の時間が経過した後、バックゲート線BGLの電圧をVb1からVb2に変更して(T1)、有機EL素子11を消光させる。このようにして、駆動回路20は、有機EL素子11の発光と消光を繰り返し行う。
(動作)
本実施の形態の表示装置1では、上記のようにして、各画素12において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、有機EL素子11の電極等を透過して外部に取り出される。その結果、表示パネル10において画像が表示される。
本実施の形態の表示装置1では、上記のようにして、各画素12において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、有機EL素子11の電極等を透過して外部に取り出される。その結果、表示パネル10において画像が表示される。
(効果)
ところで、従来の有機EL表示装置では、画素回路において有機EL素子の発光、消光を制御する方策として、例えば、有機EL素子と、有機EL素子に直列に接続されたTFTとの間に、スイッチングトランジスタが設けられていた。しかし、そのようにした場合には、スイッチングトランジスタが増えた分だけ、画素サイズが大きくなるので、高精細化が阻害されていた。
ところで、従来の有機EL表示装置では、画素回路において有機EL素子の発光、消光を制御する方策として、例えば、有機EL素子と、有機EL素子に直列に接続されたTFTとの間に、スイッチングトランジスタが設けられていた。しかし、そのようにした場合には、スイッチングトランジスタが増えた分だけ、画素サイズが大きくなるので、高精細化が阻害されていた。
一方、本実施の形態では、駆動トランジスタTr1として、デュアルゲート型のトランジスタが用いられており、このデュアルゲート型のトランジスタにおける特異な特性を利用することにより、上記の問題を解決している。以下に、その特異な特性について説明する。
図4は、デュアルゲート型のトランジスタにおいて、バックゲートG2の電圧Vbgを0V、+2.0V、または−2.0Vに設定したときの、飽和領域におけるId−Vgs特性の一例を表したものである。図4には、トランジスタがpチャネル型である場合のId−Vgs特性が例示されている。図4から、トランジスタがpチャネル型である場合には、例えば、バックゲートG2の電圧Vbgを0Vから+2.0Vに変化させると、Vgsの上昇幅に対するIdの上昇幅(Id−Vgs特性の傾き)が小さくなることがわかる。これは、Vgsを一定としたときに、バックゲートG2の電圧Vbgを正の方向に変化させると、トランジスタに流れる電流Idが減少することを意味している。従って、バックゲートG2の電圧Vbgを0Vから所定の大きさ(例えば+5.0V)にまで変化させることにより、トランジスタを完全にオフすることができることがわかる。同様のことは、トランジスタがnチャネル型である場合にも言える。トランジスタがnチャネル型である場合には、例えば、図示しないが、バックゲートG2の電圧Vbgを0Vから−2.0Vに変化させると、Vgsの上昇幅に対するIdの上昇幅(Id−Vgs特性の傾き)が小さくなる。これは、Vgsを一定としたときに、バックゲートG2の電圧Vbgを負の方向に変化させると、トランジスタに流れる電流Idが減少することを意味している。従って、この場合には、バックゲートG2の電圧Vbgを0Vから所定の大きさ(例えば−5.0V)にまで変化させることにより、トランジスタを完全にオフすることができることがわかる。
本実施の形態では、上述した特異な特性を利用して、駆動トランジスタTr1のオン、オフが制御される。具体的には、バックゲート線BGLの電圧がVb1からVb2に変更されることにより、駆動トランジスタTr1がオフし、それに伴って、有機EL素子11が消光する。また、バックゲート線BGLの電圧がVb1となっている状態で、Vth補正、書き込みおよびμ補正が実行された後、書込線WSLの電圧がVonからVoffに下げられることにより、有機EL素子11が所望の輝度で発光する。
このように、本実施の形態では、駆動トランジスタTr1のバックゲートG2に印加する電圧を制御して、駆動トランジスタTr1をオン、オフさせることにより、有機EL素子11に流れる電流が制御される。つまり、駆動トランジスタTr1をデュアルゲート型のトランジスタで構成し、駆動トランジスタTr1のバックゲートG2に印加する電圧を制御することにより、発光素子の発光、消光を制御することができる。従って、本実施の形態では、画素回路14内の素子を増やさずに、発光素子の発光、消光を制御することができる。
<第2の実施の形態>
図5は、本発明の第2の実施の形態に係る表示装置2の概略構成を表したものである。図6は、図5の表示装置2の画素回路アレイ部13の回路構成を表したものである。この表示装置2は、駆動回路20においてバックゲート線駆動回路25の代わりにバックゲート線駆動回路26が設けられている点で、上記実施の形態の表示装置1の構成と相違する。さらに、この表示装置2は、画素回路14において、駆動トランジスタTr1の代わりに駆動トランジスタTr3が設けられており、書き込みトランジスタTr2の代わりに書き込みトランジスタTr4が設けられている点で、上記実施の形態の表示装置1の構成と相違する。そこで、以下では、表示装置1の構成と相違する点について主に説明し、表示装置1の構成と共通する点についての説明を適宜、省略するものとする。
図5は、本発明の第2の実施の形態に係る表示装置2の概略構成を表したものである。図6は、図5の表示装置2の画素回路アレイ部13の回路構成を表したものである。この表示装置2は、駆動回路20においてバックゲート線駆動回路25の代わりにバックゲート線駆動回路26が設けられている点で、上記実施の形態の表示装置1の構成と相違する。さらに、この表示装置2は、画素回路14において、駆動トランジスタTr1の代わりに駆動トランジスタTr3が設けられており、書き込みトランジスタTr2の代わりに書き込みトランジスタTr4が設けられている点で、上記実施の形態の表示装置1の構成と相違する。そこで、以下では、表示装置1の構成と相違する点について主に説明し、表示装置1の構成と共通する点についての説明を適宜、省略するものとする。
駆動トランジスタTr3は、トップゲートG3(第1ゲート)およびバックゲートG4(第2ゲート)を有するデュアルゲート型のトランジスタにより形成されている。駆動トランジスタTr3は、nチャネルMOS型のTFTにより形成されている。書き込みトランジスタTr4は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。書き込みトランジスタTr4は、nチャネルMOS型のTFTにより形成されている。
画素回路アレイ部13において、各信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr4のドレイン電極またはソース電極(図示せず)に接続されている。各書込線WSLは、書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr4のゲート電極(図示せず)に接続されている。書き込みトランジスタTr4のドレイン電極およびソース電極のうち信号線DTLに非接続の方(図示せず)は、駆動トランジスタTr3のトップゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr3のドレイン電極またはソース電極(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。駆動トランジスタTr3のドレイン電極およびソース電極のうち定電圧線Vccに非接続の方(図示せず)は、定電圧線Vccに接続されている。有機EL素子11のカソード電極(図示せず)は、例えばグラウンド線GNDに接続されている。駆動トランジスタTr3のバックゲート電極(図示せず)は、バックゲート線BGLに接続されている。
バックゲート線駆動回路26は、制御信号22Aの入力に応じて(同期して)、複数のバックゲート線BGLに制御パルスを順次印加して、選択対象の有機EL素子11に流れる電流Idをオン、オフするものである。バックゲート線駆動回路26は、例えば、有機EL素子11を発光させるときに印加する電圧Vb3(第1電圧)と、有機EL素子11を消光させるときに印加する電圧Vb4(第2電圧)とを出力することが可能となっている。電圧Vb3および電圧Vb4は、互いに異なる電圧値となっている。電圧Vb3は、例えば0V(ゼロボルト)である。電圧Vb4は、本実施の形態では駆動トランジスタTr3がnチャネル型となっているので、電圧Vb3よりも高くなっており、例えば、+5.0Vである。
(表示装置2の動作)
図7は、表示装置2を駆動させたときの各種波形の一例を表したものである。図7(A),(B)には、信号線DTLに電圧Vsig、電圧Vofsが周期的に印加され、書込線WSLに電圧Von、電圧Voffが所定のタイミングで印加されている様子がそれぞれ示されている。図7(C)には、バックゲート線BGLに電圧Vb3、電圧Vb4が所定のタイミングで印加されている様子が示されている。なお、図7(C)には、電圧Vb4が電圧Vb3よりも高くなっている場合、すなわち、駆動トランジスタTr3がnチャネル型である場合の波形が例示されている。図7(D),(E)には、信号線DTL、書込線WSLおよびバックゲート線BGLへの電圧印加に応じて、駆動トランジスタTr3のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
図7は、表示装置2を駆動させたときの各種波形の一例を表したものである。図7(A),(B)には、信号線DTLに電圧Vsig、電圧Vofsが周期的に印加され、書込線WSLに電圧Von、電圧Voffが所定のタイミングで印加されている様子がそれぞれ示されている。図7(C)には、バックゲート線BGLに電圧Vb3、電圧Vb4が所定のタイミングで印加されている様子が示されている。なお、図7(C)には、電圧Vb4が電圧Vb3よりも高くなっている場合、すなわち、駆動トランジスタTr3がnチャネル型である場合の波形が例示されている。図7(D),(E)には、信号線DTL、書込線WSLおよびバックゲート線BGLへの電圧印加に応じて、駆動トランジスタTr3のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
[Vth補正準備期間]
まず、Vth補正の準備を行う。具体的には、バックゲート線駆動回路26は、バックゲート線BGLの電圧をVb3からVb4に変更する(T1)。すると、駆動トランジスタTr3がオフして、有機EL素子11が消光する。バックゲート線駆動回路26は、その後、引き続き、駆動トランジスタTr3の閾値補正が開始されるまでの間、バックゲート線BGLの電圧をVb4に維持する。
まず、Vth補正の準備を行う。具体的には、バックゲート線駆動回路26は、バックゲート線BGLの電圧をVb3からVb4に変更する(T1)。すると、駆動トランジスタTr3がオフして、有機EL素子11が消光する。バックゲート線駆動回路26は、その後、引き続き、駆動トランジスタTr3の閾値補正が開始されるまでの間、バックゲート線BGLの電圧をVb4に維持する。
[最初のVth補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ書込線WSLの電圧がVonとなっている間に、バックゲート線駆動回路26は、バックゲート線BGLの電圧をVb4からVb3に変更する(T2)。すると、駆動トランジスタTr3のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。なお、図7(F)では、縦軸のスケールの関係で、電流Idの変化がほとんど見られない。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T3)。すると、駆動トランジスタTr3のゲートがフローティングとなり、Vthの補正が一旦停止する。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ書込線WSLの電圧がVonとなっている間に、バックゲート線駆動回路26は、バックゲート線BGLの電圧をVb4からVb3に変更する(T2)。すると、駆動トランジスタTr3のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。なお、図7(F)では、縦軸のスケールの関係で、電流Idの変化がほとんど見られない。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T3)。すると、駆動トランジスタTr3のゲートがフローティングとなり、Vthの補正が一旦停止する。
[最初のVth補正休止期間]
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr3のゲート−ソース間の電位差Vgsが駆動トランジスタTr3の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr3のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
Vth補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr3のゲート−ソース間の電位差Vgsが駆動トランジスタTr3の閾値電圧Vthよりも大きい場合には、以下のようになる。すなわち、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr3のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
[2回目のVth補正期間]
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに上げ(T4)、駆動トランジスタTr3のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr3がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr3のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T5)。すると、駆動トランジスタTr3のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr3の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
Vth補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに上げ(T4)、駆動トランジスタTr3のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr3がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr3のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T5)。すると、駆動トランジスタTr3のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr3の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
[2回目のVth補正休止期間]
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsigに切り替える。
[書き込み・μ補正期間]
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに上げ(T6)、駆動トランジスタTr3のゲートを信号線DTLに接続する。すると、駆動トランジスタTr3のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr3の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路24が書込線WSLの電圧をVoffからVonに上げ(T6)、駆動トランジスタTr3のゲートを信号線DTLに接続する。すると、駆動トランジスタTr3のゲート電圧がVsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr3の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路14ごとの移動度μのばらつきを取り除くことができる。
[発光期間]
次に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T7)。すると、駆動トランジスタTr3のゲートがフローティングとなり、駆動トランジスタTr3のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr3のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr3のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
次に、書込線駆動回路24が書込線WSLの電圧をVonからVoffに下げる(T7)。すると、駆動トランジスタTr3のゲートがフローティングとなり、駆動トランジスタTr3のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr3のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr3のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
次に、バックゲート線駆動回路26は、所定の時間が経過した後、バックゲート線BGLの電圧をVb3からVb4に変更して(T1)、有機EL素子11を消光させる。このようにして、駆動回路20は、有機EL素子11の発光と消光を繰り返し行う。
(動作)
本実施の形態の表示装置2では、上記のようにして、各画素12において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、有機EL素子11の電極等を透過して外部に取り出される。その結果、表示パネル10において画像が表示される。
本実施の形態の表示装置2では、上記のようにして、各画素12において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、有機EL素子11の電極等を透過して外部に取り出される。その結果、表示パネル10において画像が表示される。
(効果)
本実施の形態では、駆動トランジスタTr3として、デュアルゲート型のトランジスタが用いられており、このデュアルゲート型のトランジスタにおける特異な特性(既に上記実施の形態で説明済み。)を利用することにより、上記の問題を解決している。具体的には、バックゲート線BGLの電圧がVb3からVb4に変更されることにより、駆動トランジスタTr3がオフし、それに伴って、有機EL素子11が消光する。また、バックゲート線BGLの電圧がVb3となっている状態で、Vth補正、書き込みおよびμ補正が実行された後、書込線WSLの電圧がVonからVoffに下げられることにより、有機EL素子11が所望の輝度で発光する。
本実施の形態では、駆動トランジスタTr3として、デュアルゲート型のトランジスタが用いられており、このデュアルゲート型のトランジスタにおける特異な特性(既に上記実施の形態で説明済み。)を利用することにより、上記の問題を解決している。具体的には、バックゲート線BGLの電圧がVb3からVb4に変更されることにより、駆動トランジスタTr3がオフし、それに伴って、有機EL素子11が消光する。また、バックゲート線BGLの電圧がVb3となっている状態で、Vth補正、書き込みおよびμ補正が実行された後、書込線WSLの電圧がVonからVoffに下げられることにより、有機EL素子11が所望の輝度で発光する。
このように、本実施の形態では、駆動トランジスタTr3のバックゲートG4に印加する電圧を制御して、駆動トランジスタTr3をオン、オフさせることにより、有機EL素子11に流れる電流が制御される。つまり、駆動トランジスタTr3をデュアルゲート型のトランジスタで構成し、駆動トランジスタTr3のバックゲートG4に印加する電圧を制御することにより、発光素子の発光、消光を制御することができる。従って、本実施の形態では、画素回路14内の素子を増やさずに、発光素子の発光、消光を制御することができる。
<モジュールおよび適用例>
以下、上述した実施の形態で説明した表示装置1,2の適用例について説明する。上記実施の形態の表示装置1,2は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以下、上述した実施の形態で説明した表示装置1,2の適用例について説明する。上記実施の形態の表示装置1,2は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(モジュール)
上記実施の形態の表示装置1,2は、例えば、図8に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
上記実施の形態の表示装置1,2は、例えば、図8に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図9は、上記実施の形態の表示装置1,2が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置1,2により構成されている。
図9は、上記実施の形態の表示装置1,2が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置1,2により構成されている。
(適用例2)
図10は、上記実施の形態の表示装置1,2が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1,2により構成されている。
図10は、上記実施の形態の表示装置1,2が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1,2により構成されている。
(適用例3)
図11は、上記実施の形態の表示装置1,2が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置1,2により構成されている。
図11は、上記実施の形態の表示装置1,2が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置1,2により構成されている。
(適用例4)
図12は、上記実施の形態の表示装置1,2が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置1,2により構成されている。
図12は、上記実施の形態の表示装置1,2が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置1,2により構成されている。
(適用例5)
図13は、上記実施の形態の表示装置1,2が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置1,2により構成されている。
図13は、上記実施の形態の表示装置1,2が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置1,2により構成されている。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態等では、表示装置1,2がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路14の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路14に追加してもよい。その場合、画素回路14の変更に応じて、上述した信号線駆動回路23、書込線駆動回路24およびバックゲート線駆動回路25,26のほかに、必要な駆動回路を追加してもよい。
また、上記実施の形態等では、信号線駆動回路23、書込線駆動回路24およびバックゲート線駆動回路25,26の駆動をタイミング生成回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、書込線駆動回路24およびバックゲート線駆動回路25,26の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
また、上記実施の形態等では、画素回路14が、2Tr1Cの回路構成となっていたが、デュアルゲート型のトランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
また、上記第1の実施の形態では、書き込みトランジスタTr2がpチャネル型となっていたが、nチャネル型となっていてもよい。また、上記第2の実施の形態では、書き込みトランジスタTr4がnチャネル型となっていたが、pチャネル型となっていてもよい。
1,2…表示装置、10…表示パネル、11,11R,11G,11B…有機EL素子、12…画素、13…画素回路アレイ部、14…画素回路、20…駆動回路、21…映像信号処理回路、20A,21A…映像信号、20B…同期信号、22…タイミング生成回路、22A…制御信号、23…信号線駆動回路、24…書込線駆動回路、25,26…バックゲート線駆動回路、BGL…バックゲート線、Cs…保持容量、DTL…信号線、Id…電流、GND…グラウンド線、G1,G3…トップゲート、G2,G4…バックゲート、Tr1,Tr3…駆動トランジスタ、Tr2,Tr4…書き込みトランジスタ、Vcc…定電圧線、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Vs…ソース電圧、Vsig…信号電圧、Vb1,Vb2,Voff,Vofs,Von…電圧、Vth…閾値電圧、WSL…書込線。
Claims (6)
- 一組の発光素子および画素回路が2次元配置された表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1ゲートおよび第2ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第1トランジスタと、前記映像信号に応じた信号電圧を前記第1ゲートに書き込む第2トランジスタとを有し、
前記駆動部は、前記発光素子を発光させるときと、前記発光素子を消光するときとで、前記第2ゲートに印加する電圧を異ならせる
表示装置。 - 前記第1トランジスタのドレインまたはソースが前記発光素子に接続され、
前記第1トランジスタのドレインおよびソースのうち前記発光素子に非接続の方が定電圧線に接続されている
請求項1に記載の表示装置。 - 前記駆動部は、前記第1トランジスタがnチャネル型である場合には、前記発光素子を発光させるときに前記第2ゲートに印加する電圧を、前記発光素子を消光させるときに前記第2ゲートに印加する電圧よりも高くする
請求項1または請求項2に記載の表示装置。 - 前記駆動部は、前記第1トランジスタがpチャネル型である場合には、前記発光素子を発光させるときに前記第2ゲートに印加する電圧を、前記発光素子を消光させるときに前記第2ゲートに印加する電圧よりも低くする
請求項1または請求項2に記載の表示装置。 - 一組の発光素子および画素回路が2次元配置された表示部と、映像信号に基づいて前記画素回路を駆動する駆動部とを備え、前記画素回路が、第1ゲートおよび第2ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第1トランジスタと、前記映像信号に応じた信号電圧を前記第1ゲートに書き込む第2トランジスタとを有する発光装置を用意するステップと、
前記駆動部を用いて、前記発光素子を消光するときに前記第2ゲートに第1電圧を印加し、前記発光素子を発光させるときに前記第2ゲートに前記第1電圧とは大きさの異なる第2電圧を印加するステップと
を含む表示装置の駆動方法。 - 表示装置を備え、
前記表示装置は、
一組の発光素子および画素回路が2次元配置された表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1ゲートおよび第2ゲートを含み、かつ前記発光素子に流れる電流を制御するデュアルゲート型の第1トランジスタと、前記映像信号に応じた信号電圧を前記第1ゲートに書き込む第2トランジスタとを有し、
前記駆動部は、前記発光素子を発光させるときと、前記発光素子を消光するときとで、前記第2ゲートに印加する電圧を異ならせる
電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266734A JP2011112723A (ja) | 2009-11-24 | 2009-11-24 | 表示装置およびその駆動方法ならびに電子機器 |
US12/926,069 US20110122324A1 (en) | 2009-11-24 | 2010-10-25 | Display apparatus, method of driving the display device, and electronic device |
CN2010105546470A CN102074186A (zh) | 2009-11-24 | 2010-11-17 | 显示设备、驱动显示设备的方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266734A JP2011112723A (ja) | 2009-11-24 | 2009-11-24 | 表示装置およびその駆動方法ならびに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011112723A true JP2011112723A (ja) | 2011-06-09 |
Family
ID=44032707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266734A Pending JP2011112723A (ja) | 2009-11-24 | 2009-11-24 | 表示装置およびその駆動方法ならびに電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110122324A1 (ja) |
JP (1) | JP2011112723A (ja) |
CN (1) | CN102074186A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013050697A (ja) * | 2011-07-29 | 2013-03-14 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
CN103117042A (zh) * | 2013-02-22 | 2013-05-22 | 合肥京东方光电科技有限公司 | 一种像素单元驱动电路、驱动方法、像素单元及显示装置 |
JP2017201394A (ja) * | 2016-04-27 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 表示装置およびその作製方法 |
KR20170137632A (ko) * | 2016-06-03 | 2017-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법 |
WO2017221584A1 (ja) * | 2016-06-20 | 2017-12-28 | ソニー株式会社 | 表示装置及び電子機器 |
US11309373B2 (en) | 2019-07-30 | 2022-04-19 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
JP2022133320A (ja) * | 2013-12-27 | 2022-09-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101240648B1 (ko) * | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
JP2011112724A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
KR101596977B1 (ko) * | 2010-04-05 | 2016-02-23 | 가부시키가이샤 제이올레드 | 유기 el 표시 장치 및 그 제어 방법 |
JP6099336B2 (ja) * | 2011-09-14 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 発光装置 |
CN103198785B (zh) * | 2012-01-04 | 2015-12-02 | 群康科技(深圳)有限公司 | 像素电路 |
CN103680344B (zh) * | 2012-09-21 | 2016-01-20 | 群康科技(深圳)有限公司 | 显示装置 |
JP6031954B2 (ja) * | 2012-11-14 | 2016-11-24 | ソニー株式会社 | 発光素子、表示装置及び電子機器 |
TW201426709A (zh) * | 2012-12-26 | 2014-07-01 | Sony Corp | 顯示裝置、顯示裝置之驅動方法及電子機器 |
KR102074718B1 (ko) * | 2013-09-25 | 2020-02-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
CN104867443A (zh) * | 2014-02-21 | 2015-08-26 | 群创光电股份有限公司 | 有机发光显示器 |
US10141020B2 (en) * | 2014-07-23 | 2018-11-27 | Sharp Kabushiki Kaisha | Display device and drive method for same |
CN104732927B (zh) | 2015-04-09 | 2017-10-03 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法和显示装置 |
CN106558280B (zh) * | 2015-09-16 | 2020-11-10 | 中国科学院物理研究所 | 薄膜晶体管驱动电路 |
CN106531086A (zh) * | 2017-01-06 | 2017-03-22 | 昆山工研院新型平板显示技术中心有限公司 | 像素电路、显示面板及显示装置 |
US10262595B2 (en) | 2017-06-28 | 2019-04-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Pixel circuit, control method thereof, and display panel |
CN107134261B (zh) * | 2017-06-28 | 2019-07-12 | 武汉华星光电半导体显示技术有限公司 | 像素电路及其控制方法、显示面板 |
WO2019023962A1 (en) * | 2017-08-02 | 2019-02-07 | Boe Technology Group Co., Ltd. | PIXEL CIRCUIT, ACTIVE MATRIX ORGANIC LIGHT EMITTING DISPLAY PANEL, DISPLAY APPARATUS, AND ATTACK TRANSISTOR THRESHOLD VOLTAGE COMPENSATION METHOD |
KR102508157B1 (ko) * | 2017-12-27 | 2023-03-08 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
CN109061713B (zh) * | 2018-08-08 | 2020-06-30 | 京东方科技集团股份有限公司 | 一种像素电路、阵列基板、x射线强度检测装置和方法 |
KR20200093113A (ko) * | 2019-01-25 | 2020-08-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR20200115767A (ko) * | 2019-03-25 | 2020-10-08 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
CN110021265B (zh) * | 2019-04-26 | 2021-01-12 | 上海天马微电子有限公司 | 一种像素电路及其驱动方法、显示装置及驱动方法 |
KR102670113B1 (ko) | 2019-05-07 | 2024-05-30 | 삼성디스플레이 주식회사 | 화소 회로 및 이를 포함하는 표시 장치 |
WO2021070368A1 (ja) * | 2019-10-11 | 2021-04-15 | シャープ株式会社 | 表示装置 |
JP7253796B2 (ja) * | 2019-10-28 | 2023-04-07 | 株式会社Joled | 画素回路、及び、表示装置 |
JP2022078757A (ja) * | 2020-11-13 | 2022-05-25 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の駆動方法 |
CN114842802B (zh) * | 2022-06-28 | 2022-10-25 | 惠科股份有限公司 | 像素驱动电路、显示面板及显示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4925528B2 (ja) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
JP4789369B2 (ja) * | 2001-08-08 | 2011-10-12 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
TWI228696B (en) * | 2003-03-21 | 2005-03-01 | Ind Tech Res Inst | Pixel circuit for active matrix OLED and driving method |
US7532187B2 (en) * | 2004-09-28 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Dual-gate transistor display |
JP5152448B2 (ja) * | 2004-09-21 | 2013-02-27 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
US7317434B2 (en) * | 2004-12-03 | 2008-01-08 | Dupont Displays, Inc. | Circuits including switches for electronic devices and methods of using the electronic devices |
CN100353407C (zh) * | 2005-11-08 | 2007-12-05 | 友达光电股份有限公司 | 像素的驱动方法 |
KR100752380B1 (ko) * | 2005-12-20 | 2007-08-27 | 삼성에스디아이 주식회사 | 유기전계발광표시장치의 화소 회로 |
US7545348B2 (en) * | 2006-01-04 | 2009-06-09 | Tpo Displays Corp. | Pixel unit and display and electronic device utilizing the same |
JP2008152096A (ja) * | 2006-12-19 | 2008-07-03 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP5343325B2 (ja) * | 2007-04-12 | 2013-11-13 | ソニー株式会社 | 自発光表示パネル駆動方法、自発光表示パネル及び電子機器 |
KR101056241B1 (ko) * | 2008-12-19 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
JP2011112724A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
KR101152575B1 (ko) * | 2010-05-10 | 2012-06-01 | 삼성모바일디스플레이주식회사 | 평판 표시 장치의 화소 회로 및 그의 구동 방법 |
US8847942B2 (en) * | 2011-03-29 | 2014-09-30 | Intrigue Technologies, Inc. | Method and circuit for compensating pixel drift in active matrix displays |
-
2009
- 2009-11-24 JP JP2009266734A patent/JP2011112723A/ja active Pending
-
2010
- 2010-10-25 US US12/926,069 patent/US20110122324A1/en not_active Abandoned
- 2010-11-17 CN CN2010105546470A patent/CN102074186A/zh active Pending
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013050697A (ja) * | 2011-07-29 | 2013-03-14 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
CN103117042A (zh) * | 2013-02-22 | 2013-05-22 | 合肥京东方光电科技有限公司 | 一种像素单元驱动电路、驱动方法、像素单元及显示装置 |
CN103117042B (zh) * | 2013-02-22 | 2015-03-18 | 合肥京东方光电科技有限公司 | 一种像素单元驱动电路、驱动方法、像素单元及显示装置 |
JP7373025B2 (ja) | 2013-12-27 | 2023-11-01 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2022133320A (ja) * | 2013-12-27 | 2022-09-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2017201394A (ja) * | 2016-04-27 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 表示装置およびその作製方法 |
KR102393055B1 (ko) * | 2016-06-03 | 2022-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법 |
KR20220057507A (ko) * | 2016-06-03 | 2022-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법 |
JP2022088428A (ja) * | 2016-06-03 | 2022-06-14 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP2017219839A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、電子機器、および駆動方法 |
KR20170137632A (ko) * | 2016-06-03 | 2017-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법 |
KR102609235B1 (ko) * | 2016-06-03 | 2023-12-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법 |
JPWO2017221584A1 (ja) * | 2016-06-20 | 2019-04-11 | ソニー株式会社 | 表示装置及び電子機器 |
US10748486B2 (en) | 2016-06-20 | 2020-08-18 | Sony Corporation | Display apparatus and electronic apparatus |
JP7031583B2 (ja) | 2016-06-20 | 2022-03-08 | ソニーグループ株式会社 | 表示装置及び電子機器 |
US11282460B2 (en) | 2016-06-20 | 2022-03-22 | Sony Group Corporation | Display apparatus and electronic apparatus |
WO2017221584A1 (ja) * | 2016-06-20 | 2017-12-28 | ソニー株式会社 | 表示装置及び電子機器 |
US11705070B2 (en) | 2016-06-20 | 2023-07-18 | Sony Group Corporation | Display apparatus and electronic apparatus |
US11309373B2 (en) | 2019-07-30 | 2022-04-19 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN102074186A (zh) | 2011-05-25 |
US20110122324A1 (en) | 2011-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011112723A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011112724A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011112722A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010113230A (ja) | 画素回路及び表示装置と電子機器 | |
TWI409755B (zh) | Display device and its driving method and electronic machine | |
TWI444956B (zh) | 顯示裝置及電子裝置 | |
JP2009157019A (ja) | 表示装置と電子機器 | |
JP2010243938A (ja) | 表示装置およびその駆動方法 | |
US20110109664A1 (en) | Display device, method for driving the same, and electronic unit | |
JP5577719B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011022462A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011128442A (ja) | 表示パネル、表示装置および電子機器 | |
JP5321304B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5793058B2 (ja) | 表示パネル、表示装置および電子機器 | |
JP5909759B2 (ja) | 画素回路、表示パネル、表示装置および電子機器 | |
JP5282970B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
US20110175868A1 (en) | Display device, method of driving the display device, and electronic unit | |
JP5239812B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2013029613A (ja) | 表示装置、電子機器、発光制御プログラムおよび発光制御方法 | |
JP2011102932A (ja) | 表示装置およびその駆動方法、電子機器、ならびに表示パネル | |
JP2011022239A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011154200A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011150079A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2013122481A (ja) | 表示装置およびその駆動方法、ならびに電子機器 | |
JP2011145394A (ja) | 表示装置およびその駆動方法ならびに電子機器 |