CN103680344B - 显示装置 - Google Patents

Abstract

一种显示装置的显示面板具有显示区以及位于显示区外的非显示区，且显示面板包括多个像素电极、多个扫描线、扫描线驱动器。多个像素电极以及多个扫描线位于显示区内。扫描线驱动器位于非显示区内且包括多个移位寄存单元。每一移位寄存单元中包括输入元件用以接收启动信号，以及控制元件用以抑制噪声，其中输入元件或控制元件为双栅极晶体管。

Description

显示装置

技术领域

本发明涉及一种显示装置，特别涉及一种显示面板的扫描线驱动装置具有双栅极晶体管的显示装置。

背景技术

近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(LiquidCrystalDisplay，LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为显示器产品的主流。

为了要将液晶显示器的制作成本压低，已有部分厂商通过非晶硅工艺而直接在玻璃基板上制作多级非晶硅移位寄存单元（a-Sishiftregister），藉此来降低液晶显示器的制作成本。

然而，传统的非晶硅移位缓存器电路的输出信号（亦即扫描信号）稳定性较差，其很容易受到外部频率信号的耦合而产生过大的噪声，从而导致错误的逻辑输出。

发明内容

有鉴于此，本发明提供一种显示装置，其中液晶面板的移位寄存单元同时兼备有抑制耦合噪声及制作成本低的特性。

本发明的一实施例的显示装置包括显示面板具有显示区以及位于显示区外的非显示区，且显示面板包括多个像素电极、多个扫描线、扫描线驱动器。多个像素电极以及多个扫描线位于显示区内。扫描线驱动器位于非显示区内且包括多个移位寄存单元，每一移位寄存单元均接收来自外部电路的频率信号，且前一移位寄存单元的输出信号为后一移位寄存单元的输入信号。每一移位寄存单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管。

第一晶体管的第一电极电连接频率信号，第一晶体管的第二电极电连接至扫描线。第二晶体管为双栅极晶体管，第二晶体管的控制电极包括下栅极电极与上栅极电极，第二晶体管的下栅极电极电连接前一移位寄存单元的输出信号，第二晶体管的上栅极电极电连接至第二晶体管的下栅极电极，第二晶体管的第一电极电连接前一移位寄存单元的输出信号，第二晶体管的第二电极电连接至第一晶体管的控制电极。第三晶体管的第一电极电连接至第一晶体管的控制电极，第三晶体管的第二电极电连接至基准电位。第四晶体管的第一电极电连接至第三晶体管的控制电极，第四晶体管的第二电极电连接至基准电位。

在上述实施例中，第四晶体管为双栅极晶体管，第四晶体管的控制电极包括下栅极电极与上栅极电极，第四晶体管的下栅极电极电连接至第二晶体管的第二电极，第四晶体管的上栅极电极电连接至基准电位或电连接至下栅极电极。

在上述实施例中，第五晶体管的控制电极电连接至次一移位寄存单元的输出信号，第五晶体管的第一电极电连接至第一晶体管的第二电极，第五晶体管的第二电极电连接至基准电位。第六晶体管，第六晶体管的控制电极电连接至次一移位寄存单元的输出信号，第六晶体管的第一电极电连接至第一晶体管的控制电极，第六晶体管的第二电极电连接至基准电位。第七晶体管的控制电极及第一电极电连接该频率信号，第七晶体管的第二电极电连接至第三晶体管的控制端。

在上述实施例中，第二晶体管或第四晶体管的上栅极电极的组成包括铟锡氧化物、铟锌氧化物、铝、铜、钼其中的一者。

在上述实施例中，显示面板还包括基板，第二晶体管的下栅极电极形成于基板上，且第二晶体管还包括：第一介电层、半导体层以及第二介电层。第一介电层覆盖于第二晶体管的下栅极电极与基板上。半导体层形成于第一介电层上，其中第二晶体管的第一电极与第二电极位于半导体层的相对两侧。第二介电层覆盖于第二晶体管的第一电极与第二电极与半导体层上，其中第二晶体管的上栅极电极相对半导体层形成于第二介电层上。

在上述实施例中，前沟道区域定义于半导体层接近第二晶体管的下栅极电极的一侧，第二晶体管的上栅极电极的宽度大于或等于前沟道区域的沟道长度。并且后沟道区域定义于半导体层接近第二晶体管的上栅极电极的一侧，第二晶体管的上栅极电极的宽度大于或等于后沟道区域的沟道长度。

在上述实施例中，第二介电层的厚度2000-30000。

在上述实施例中，半导体层的组成包括非晶硅（a-si）、低温复晶硅（LTPS）、氧化钽（IGZO）其中的一者。

在上述实施例中，半导体层包含蚀刻中止层。

藉由上述移位寄存单元的电路配置，应用此移位寄存单元的显示装置所产生的噪声将可被抑制，以克服现有技术中所产生的缺点。

附图说明

图1显示本发明的多个实施例的液晶显示器的示意图；

图2显示本发明的第一实施例的移位寄存单元的电路图；

图3A显示本发明的第一实施例的第二晶体管（输入单元）的俯视图；

图3B显示沿图3AA-A’截线所视的剖面图；

图4A显示本发明的第一实施例的第四晶体管（控制单元）的俯视图；

图4B显示沿图4AB-B’截线所视的剖面图；以及

图5显示本发明的第二实施例的移位寄存单元的电路图；

图6A显示图5的移位寄存单元中第二晶体管T2、T2a及第四晶体管T4取代为单栅极晶体管时电路输出端的电压-时间关系图；

图6B显示图5的移位寄存单元中第四晶体管T4取代为单栅极晶体管时电路输出端的电压-时间关系图；以及

图6C显示图5的移位寄存单元输出端的电压-时间关系图。

具体实施方式

为了让本发明的目的、特征、及优点能更明显易懂，下文特举优选实施例，并结合所附图示图1至图6，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。

请参照图1，本发明多个实施例的显示装置1包括显示面板10。在一不限定的实施例中显示面板10为液晶显示面板，且显示装置1还包括背光模块（未图标）配置用于供应显示面板10背光源。显示面板10包括基板11，其中基板11具有显示区AA以及位于显示区AA外的非显示区EA。多个像素电极13、多个薄膜晶体管15、多个扫描线17以及多个数据线19形成于基板11的显示区AA。扫描线驱动电路20形成于基板11的非显示区EA。扫描线驱动电路20电连接于扫描线17，并藉由扫描线17提供输出信号至每一薄膜晶体管15，藉此控制薄膜晶体管15的开关状态。数据驱动电路30电连接于数据线19，并藉由数据线19提供输出信号至每一薄膜晶体管15，藉此提供像素电极13的驱动电压。

如图1所示，扫描线驱动电路20包括多个移位寄存单元21，每一移位寄存单元21均接收来自外部电路的频率信号，且前一移位寄存单元21的输出信号为后一移位寄存单元21的输入信号，例如，第N-2级的输出信号为第N级移位寄存单元21的输入信号，依此类推。由于移位寄存单元21间的连接关系为本领域技术人员所熟知，且非本发明欲强调的特征，故不加以赘述。

请参照图2，以下详细描述本发明的一实施例中单一移位寄存单元21的结构。可以明白的是，虽然本发明的每一级的移位寄存单元的结构都相同，但本发明并不限定每一级的移位寄存单元的结构需相同，每一级移位寄存单元的结构可以加以改变。

每一移位寄存单元21包括第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4。在此实施例中，上述晶体管T1-T7皆具有控制电极、第一电极以及第二电极。在此实施例中，第一电极指源极，第二电极指漏极，但并不限制于此。

图2中，Out(n-2)代表第N-2级移位缓存器21的输出信号，亦即来自于第N-2级移位缓存器的输出。Out(n)代表第N级移位缓存器的输出。Out(n+2)代表第N+2级移位缓存器21的输出信号，亦即来自于第N+2级移位缓存器的输出。CK1代表频率信号，而VSS代表基准电压。

第一晶体管T1的第一电极电连接频率信号，第一晶体管T1的第二电极电连接至扫描线17（图1）。第二晶体管T2为双栅极晶体管，其控制电极具有下栅极电极T21与上栅极电极T22。第二晶体管T2的下栅极电极T21电连接前一移位寄存单元的输出信号Out(n-2)，且第二晶体管T2的上栅极电极T22电连接至第二晶体管T2的下栅极电极T21。第二晶体管T2的第一电极电连接前一移位寄存单元的输出信号Out(n-2)，第二晶体管T2的第二电极电连接至第一晶体管T1的控制电极。

第三晶体管T3的第一电极电连接至第一晶体管T1的控制电极，第三晶体管T3的第二电极电连接至基准电位VSS。第四晶体管T4为双栅极晶体管，其控制电极具有下栅极电极T41与上栅极电极T42。第四晶体管T4的下栅极电极T41电连接至第二晶体管T2的第二电极，且第四晶体管T4的上栅极电极T42电连接至基准电位VSS。第四晶体管T4的控制电极电连接至第二晶体管T2的第二电极，第四晶体管T4的第一电极电连接至第三晶体管T3的控制电极，第四晶体管T4的第二电极电连接至基准电位VSS。

请参照图3A、3B，图3A显示本发明的一实施例的第二晶体管T2的俯视图，图3B显示图3A的A-A’截线的剖面图。第二晶体管T2包括下栅极电极T21、第一介电层T23、半导体层T24、第一电极T25、第二电极T26、第二介电层T27以及上栅极电极T22。

下栅极电极T21形成于液晶面板10的基板11（图1）上，第一介电层T23覆盖于下栅极电极T21与基板11上。半导体层T24形成于第一介电层T23上，其中半导体层T24的组成包括非晶硅（a-si）、低温复晶硅（LTPS）、氧化钽（IGZO）其中的一者，或半导体层T24包含蚀刻中止层。第一电极T25与第二电极T26分别位于半导体层T24的相对两侧。第二介电层T27覆盖于第一电极T25与第二电极T26与半导体层T24上，其中上栅极电极T22相对半导体层T24形成于第二介电层T27上。值得注意的是，开孔V形成于第二电极T26的外侧并穿过第一介电层T23以及第二介电层T27，其中上栅极电极T22经由开孔V连接于下栅极电极T21。

值得注意的是，半导体层T24接近下栅极电极T21的一侧具有前沟道区域F1，且半导体层T24接近上栅极电极T22的一侧具有后沟道区域B1，其中第二晶体管T2的上栅极电极T22的宽度大于或等于沟道区域F1的沟道长度，且第二晶体管T2的上栅极电极的宽度大于或等于后沟道区域B1的沟道长度，以确实控制前、后沟道区域F1、B1的开关。

请参照图4A、4B，图4A显示本发明的一实施例的第四晶体管T4的俯视图，图4B显示图4A的B-B’截线的剖面图。第四晶体管T4包括下栅极电极T41、第一介电层T43、半导体层T44、第一电极T45、第二电极T46、第二介电层T47以及上栅极电极T42。

下栅极电极T41形成于液晶面板10的基板11（图1）上，第一介电层T43覆盖于下栅极电极T41与基板11上。半导体层T44形成于第一介电层T43上，其中半导体层T44的组成包括非晶硅（a-si）、低温复晶硅（LTPS）、氧化钽（IGZO）其中的一者，或半导体层T44包含蚀刻中止层。第一电极T45与第二电极T46分别位于半导体层T44的相对两侧。第二介电层T47覆盖于第一电极T45与第二电极T46与半导体层T44上，其中上栅极电极T42相对半导体层T44形成于第二介电层T47上。值得注意的是，开孔V’形成于第二电极T46的外侧并穿过第一介电层T43以及第二介电层T47，其中上栅极电极T42经由开孔V’连接导电层T48，以电连接至基准电位VSS。

值得注意的是，半导体层T44接近下栅极电极T41的一侧具有前沟道区域F2，且半导体层T44接近上栅极电极T42的一侧具有后沟道区域B2，其中第四晶体管T4的上栅极电极T42的宽度大于或等于沟道区域F2的沟道长度，且第四晶体管T4的上栅极电极的宽度大于或等于后沟道区域B2的沟道长度，以确实控制前、后沟道区域F2、B2的开关。

请再次参照图2，每一移位寄存单元21可适应性地增加第五晶体管T5、第六晶体管T6以及第七晶体管T7，以增加电路的稳定性，其配置方式如下：

第五晶体管T5的控制电极电连接至次一移位寄存单元的输出信号Out(n+2)，第五晶体管T5的第一电极电连接至第一晶体管T1的第二电极，第五晶体管T5的第二电极电连接至基准电位VSS。第六晶体管T6的控制电极电连接至次一移位寄存单元的输出信号Out(n+2)，第六晶体管T6的第一电极电连接至第一晶体管T1的控制电极，第六晶体管T6的第二电极电连接至基准电位VSS。第七晶体管T7的控制电极及第一电极电连接频率信号，第七晶体管T7的第二电极电连接至第三晶体管T3的控制端。

下述进一步说明晶体管T1-T7的动作方式：第二晶体管T2受来自第N-2级的移位寄存单元21的输出信号Out(n-2)启动后，第一晶体管T1送出输出信号Out(n)。接着，第五晶体管T5与第六晶体管T6受来自第N+2级的移位寄存单元21的输出信号Out(n+2)启动后，因为第一晶体管T1的控制电极的电压位准等于基准电压VSS，所以第一晶体管T1会截止。

此外，第七晶体管T7受频率信号的控制，定期开启第三晶体管T3，使第一晶体管T1的控制电极的电压位准位于基准电压VSS。为此，第一晶体管T1在下一个输出信号Out(n-2)提供前，稳定维持于关闭状态。然而，当下一个输出信号Out(n-2)提供时，第四晶体管T4受节点P的电压位准控制而开启，使第三晶体管T3的控制电极的电压位准位于基准电压VSS。在第三晶体管T3截止后，第一晶体管T1不受其限制而正常开启。上述节点P的电压位准相同于第二晶体管T2的第二电极的电压位准。

值得注意的是，由于移位寄存单元21设置于基板11的非显示区EA，移位寄存单元21易受基板11对侧的彩色滤光基板（未图标）的电压所影响，而造成晶体管T1-T7的后沟道区域意外开启（漏电流）。因此，本实施例的移位寄存单元21藉由使用双栅极晶体管的第二晶体管T2以及第四晶体管T4克服上述问题。详而言之，第二晶体管T2开启时，上、下栅极电极T22、T21皆为高电压位准Vgh，因此前、后沟道区域同时开启，藉此增大第二晶体管T2的电流量；第二晶体管T2关闭时，上、下栅极电极T22、T21皆为低电压位准Vgl，上栅极电极T22可控制第二晶体管T2的后沟道区域维持关闭状态。另一方面，第四晶体管T4关闭时，下栅极电极T41为低电压位准Vgl且上栅极电极T42的电压位准位于基准电压VSS，上栅极电极T42可控制第四晶体管T4的后沟道区域维持关闭状态。由于第二晶体管T2以及第四晶体管T4的后沟道区域可受上栅极电极所控制，故第二晶体管T2以及第四晶体管T4不会受到彩色滤光基板的电压所影响而意外开启，于是移位寄存单元21的控制准确性得以提高。

另一方面，第二晶体管T2以及第四晶体管T4的第二介电层T27、T47的组成包括PFA(PolymerFilmonArray)、SiO2、SiNx等材料，藉由增加该材料的厚度，可产生遮蔽彩色滤光基板侧的电压的功效。在一具体实施例中，第二介电层T27、T47的厚度介于2000-30000埃之间，并且上栅极电极T22、T42的组成包括铟锡氧化物、铟锌氧化物、铝、铜、钼其中的一者。

应当明白的是，虽然在此实施例中第二晶体管T2以及第四晶体管T4皆为双栅极晶体管，但不应限制于此。在一些实施例中，移位寄存单元中仅第二晶体管采用双栅极晶体管但第四晶体管采用单栅极晶体管时，即可达到稳定抑制噪声的功效。在另一些实施例中，移位寄存单元中第二晶体管以及第四晶体管皆采用双栅极晶体管时，可进一步达到抑制噪声的功效。

请参照图5，本发明另一实施例的移位寄存单元21’包括移位寄存单元21以及进位单元23、第八晶体管T8、二个第九晶体管T9、T9a、第十晶体管T10以及第十一晶体管T11。进位单元23用于提供输出信号Carry(n)至次一进位单元以加强移位寄存单元21’的信号强度。如图5所示，进位单元23包含晶体管T1a、T2a、T3a、T5a、T6a，其中晶体管T1a、T2a、T3a、T5a、T6a的连接关系相似于移位寄存单元21的晶体管T1、T2、T3、T5、T6的连接关系。值得注意的是，进位单元23的晶体管T3a的控制端连接至移位寄存单元21的第四晶体管T4的第一电极，且移位寄存单元21的第二晶体管T2以及进位单元23的第二晶体管T2同样电连接于前一级进位输出信号Carry(n-2)。另外，晶体管T3、T3a与晶体管T9a皆受节点Z的电压位准所控制。

第八晶体管T8电连接于移位寄存单元21的第七晶体管，以减少第七晶体管T7的应力。第九晶体管T9、T9a分别电连接于移位寄存单元21与进位单元23的输出端，用以下拉输出端的噪声。第十晶体管T10的控制端电连接至次一级进位输出信号Carry(n+2)，第十晶体管T10的第一电极电连接至前一级进位输出信号Carry(n-2)，第十晶体管T10的第二电极电连接至进位单元23的第一晶体管T1a的控制端。第十一晶体管T11的控制端连接于电压位准Reset，确保移位寄存单元21’在显示装置开启前无任何噪声电压存在于移位寄存单元21’。

请参照第6A、6B、6C图。图6A显示图5的电路布局中第二晶体管T2、T2a及第四晶体管T4取代为单栅极晶体管时电路输出端的电压-时间关系图；图6B显示图5的电路布局中第四晶体管T4取代为单栅极晶体管时电路输出端的电压-时间关系图；图6C显示图5的移位寄存单元21’输出端的电压-时间关系图。

同时观看图6A、6B将发现，第二晶体管T2、T2a采用双栅极晶体管的电压输出（图6B）较第二晶体管T2、T2a采用单栅极晶体管的电压输出来的稳定（图6A）。并且，第二晶体管T2、T2a以及第四晶体管T4同时采用双栅极晶体管的电压输出（图6C）较第二晶体管T2、T2a采用双栅极晶体管但第四晶体管T4采用单栅极晶体管的电压输出（图6B）来的稳定。

因此，在一些实施例中，移位寄存单元中仅第二晶体管采用双栅极晶体管但第四晶体管采用单栅极晶体管时，即可达到稳定抑制噪声的功效。在另一些实施例中，移位寄存单元中第二晶体管以及第四晶体管皆采用双栅极晶体管时，可进一步达到抑制噪声的功效。

综上所述，本发明藉由移位暂存电路的电路设计，改善现有移位暂存电路的缺点，其中在一实施例中移位暂存电路的输出元件（第二晶体管）以及控制元件（第四晶体管）处是双栅极晶体管，是故控制准确度随之提高。因此，利用本发明的显示装置可有较稳定的显示效果。此外，本发明的双栅极晶体管的结构设计，亦有助于简化工艺、减少生产成本的效果。

虽然本发明已以优选实施例揭露于上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (11)

1.一种显示装置，包括：

显示面板，具有显示区以及位于所述显示区外的非显示区，且包括：

多个像素电极，位于所述显示区内；

多个扫描线，位于所述显示区内，电连接于所述多个像素电极；以及

扫描线驱动器，位于所述非显示区内，且包括多个移位寄存单元，每一移位寄存单元均接收来自外部电路的频率信号，且前一移位寄存单元的输出信号为后一移位寄存单元的输入信号，每一移位寄存单元包括：

第一晶体管，所述第一晶体管的第一电极电连接所述频率信号，所述第一晶体管的第二电极电连接至所述扫描线；

第二晶体管，为双栅极晶体管，所述第二晶体管的控制电极包括下栅极电极与上栅极电极，所述第二晶体管的下栅极电极电连接前一移位寄存单元的输出信号，所述第二晶体管的上栅极电极电连接至所述第二晶体管的下栅极电极，所述第二晶体管的第一电极电连接前一移位寄存单元的输出信号，所述第二晶体管的第二电极电连接至所述第一晶体管的控制电极；

第三晶体管，所述第三晶体管的第一电极电连接至所述第一晶体管的控制电极，所述第三晶体管的第二电极电连接至基准电位；以及

第四晶体管，所述第四晶体管的第一电极电连接至所述第三晶体管的控制电极，所述第四晶体管的第二电极电连接至所述基准电位。

2.如权利要求1所述的显示装置，其中所述第四晶体管为双栅极晶体管，所述第四晶体管的控制电极包括下栅极电极与上栅极电极，所述第四晶体管的下栅极电极电连接至所述第二晶体管的第二电极，所述第四晶体管的上栅极电极电连接至所述基准电位或电连接至所述第四晶体管的下栅极电极。

3.如权利要求1所述的显示装置，其中每一所述移位寄存单元还包括：

第五晶体管，所述第五晶体管的控制电极电连接至次一移位寄存单元的输出信号，所述第五晶体管的第一电极电连接至所述第一晶体管的第二电极，所述第五晶体管的第二电极电连接至所述基准电位；以及

第六晶体管，所述第六晶体管的控制电极电连接至次一移位寄存单元的输出信号，所述第六晶体管的第一电极电连接至所述第一晶体管的控制电极，所述第六晶体管的第二电极电连接至所述基准电位。

4.如权利要求3所述的显示装置，其中每一所述移位寄存单元还包括：

第七晶体管，所述第七晶体管的控制电极及第一电极电连接所述频率信号，所述第七晶体管的第二电极电连接至所述第三晶体管的控制电极。

5.如权利要求1所述的显示装置，其中所述第二晶体管的上栅极电极的组成包括铟锡氧化物、铟锌氧化物、铝、铜、钼其中的一者。

6.如权利要求1所述的显示装置，其中所述显示面板还包括基板，所述第二晶体管的下栅极电极形成于所述基板上，且所述第二晶体管还包括：

第一介电层，覆盖于所述第二晶体管的下栅极电极与所述基板上；

半导体层，形成于所述第一介电层上，其中所述第二晶体管的第一电极与第二电极位于所述半导体层的相对两侧；以及

第二介电层，覆盖于所述第二晶体管的第一电极与第二电极与所述半导体层上，其中所述第二晶体管的上栅极电极相对所述半导体层形成于所述第二介电层上。

7.如权利要求6所述的显示装置，其中前沟道区域定义于所述半导体层接近所述第二晶体管的下栅极电极的一侧，所述第二晶体管的上栅极电极的宽度大于或等于所述前沟道区域的沟道长度。

8.如权利要求6所述的显示装置，其中后沟道区域定义于所述半导体层接近所述第二晶体管的上栅极电极的一侧，所述第二晶体管的上栅极电极的宽度大于或等于所述后沟道区域的沟道长度。

9.如权利要求6所述的显示装置，其中所述第二介电层的厚度介于2000-30000埃。

10.如权利要求6所述的显示装置，其中所述半导体层的组成包括非晶硅、低温复晶硅、氧化钽其中的一者。

11.如权利要求6所述的显示装置，其中所述半导体层包含蚀刻中止层。