TWI512740B - 移位暫存裝置及其電壓調整裝置 - Google Patents

移位暫存裝置及其電壓調整裝置 Download PDF

Info

Publication number
TWI512740B
TWI512740B TW103116258A TW103116258A TWI512740B TW I512740 B TWI512740 B TW I512740B TW 103116258 A TW103116258 A TW 103116258A TW 103116258 A TW103116258 A TW 103116258A TW I512740 B TWI512740 B TW I512740B
Authority
TW
Taiwan
Prior art keywords
control
coupled
pull
signal
transistor
Prior art date
Application number
TW103116258A
Other languages
English (en)
Other versions
TW201543495A (zh
Inventor
Che Wei Tung
Yi Suei Liao
Wei Li Lin
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW103116258A priority Critical patent/TWI512740B/zh
Publication of TW201543495A publication Critical patent/TW201543495A/zh
Application granted granted Critical
Publication of TWI512740B publication Critical patent/TWI512740B/zh

Links

Description

移位暫存裝置及其電壓調整裝置

本發明是有關於一種移位暫存裝置及其電壓調整裝置,且特別是有關於一種可降低漏電流的移位暫存裝置及其電壓調整裝置。

目前閘極驅動電路結構(gate driver on array;GOA)顯示器多由薄膜電晶體(thin film transistor;TFT)所構成。其中,閘極驅動電路結構等效上為移位暫存器。

由於薄膜電晶體的元件特性,當薄膜電晶體的汲極與源極間受到較大偏壓VDS時,漏電流將對應增加,而可能導致閘極驅動電路結構的輸出發生異常。為了改善此現象,習知的閘極驅動電路使用雙閘薄膜電晶體(double-gate thin-film transistor)中串接的兩個薄膜電晶體來均分電路運作時可能承受的較大偏壓VDS,藉以減少漏電流。其中,這兩個薄膜電晶體的控制端彼此相連,且其中一個薄膜電晶體以其源極與另一個薄膜電晶體的汲極相連,而此連接點(以下以第三端稱之)在雙閘薄膜電晶體關 閉時為浮接。然而,由於第三端的電壓準位往往為未知,故從圖1可看出,第三端的波形F1明顯低於驅動端的波形Q1。換言之,習知的閘極驅動電路其抑制漏電流的效果仍有限。

本發明提供一種移位暫存裝置與其電壓調整裝置,可改善漏電流的問題而具有較佳的穩定性。

本發明提出的移位暫存裝置包括多數個移位暫存單元,且所述移位暫存單元相互串連耦接。其中第N級的移位暫存單元包括輸出驅動電路、第一電容、上拉電路、下拉電路以及輔助下拉電路。輸出驅動電路耦接至輸出端以及驅動端,輸出驅動電路由驅動端接收驅動信號,並依據驅動信號及時序信號以產生輸出信號。第一電容耦接在輸出端以及驅動端間。上拉電路其一端耦接至驅動端,其另一端接收N-P級輸出信號。上拉電路依據上拉控制信號及N-P級輸出信號以產生驅動信號。下拉電路耦接在驅動端、輸出端以及參考接地端間,並依據下拉控制信號以穩定驅動信號及輸出信號上的電壓準位。輔助下拉電路耦接至驅動端、輸出端以及參考接地端間,依據N+Z級輸出信號以拉低驅動信號及輸出端上的電壓。其中,上拉電路、下拉電路以及輔助下拉電路的至少其中之一包括電壓調整單元,且電壓調整單元包括雙閘極薄膜電晶體、第二電容以及預充電開關。雙閘極薄膜電晶體具有第一控制端、第二控制端、第一端、第二端以及第三端,雙閘 極薄膜電晶體的第一控制端與第二控制端共同耦接至N+Z級輸出信號、下拉控制信號或上拉控制信號,雙閘極薄膜電晶體的第一端耦接至驅動端,且其第二端耦接至參考接地端或N-P級輸出信號。第二電容的第一端耦接至雙閘極薄膜電晶體的第三端,且第二電容的第二端耦接至輸出端。預充電開關的第一端接收N-P級時序信號,且其第二端耦接至雙閘極薄膜電晶體的第三端,預充電開關之控制端耦接至N-P級時序信號或上拉控制信號以導通或斷開。其中,N、P、Z為正整數且P小於N。

本發明另提出的移位暫存裝置包括多數個移位暫存單元,且所述移位暫存單元相互串連耦接。其中第N級的移位暫存單元包括輸出驅動電路、第一電容、上拉電路、下拉電路以及輔助下拉電路。輸出驅動電路耦接至輸出端以及驅動端,輸出驅動電路由驅動端接收驅動信號,並依據驅動信號及時序信號以產生輸出信號。第一電容耦接在輸出端以及驅動端間。上拉電路其一端耦接至驅動端,其另一端接收N-P級輸出信號。上拉電路依據上拉控制信號及N-P級輸出信號以產生驅動信號。下拉電路耦接在驅動端、輸出端以及參考接地端間,並依據下拉控制信號以拉低驅動信號及輸出信號上的電壓準位。輔助下拉電路耦接至驅動端、輸出端以及參考接地端間,依據N+Z級輸出信號以拉低驅動信號及輸出端上的電壓準位。其中,上拉電路、下拉電路以及輔助下拉電路的至少其中之一包括電壓調整單元,且電壓調整單元包括雙閘極薄膜電晶體以及第二電容。雙閘極薄膜電晶體具有第 一控制端、第二控制端、第一端、第二端以及第三端,雙閘極薄膜電晶體的第一控制端與第二控制端共同耦接至N+Z級輸出信號、下拉控制信號或上拉控制信號,雙閘極薄膜電晶體的第一端耦接至驅動端,且其第二端耦接至參考接地端或N-P級輸出信號。第二電容耦接在雙閘極薄膜電晶體的第一端與第三端間。其中,N、P、Z為正整數且P小於N。

本發明提出的電壓調整裝置適用於整合型閘極驅動電路的移位暫存單元。對應第N級移位暫存單元的電壓調整裝置包括雙閘極薄膜電晶體、電容以及預充電開關。雙閘極薄膜電晶體具有第一控制端、第二控制端、第一端、第二端以及第三端。雙閘極薄膜電晶體的第一控制端與第二控制端共同耦接至N+Z級輸出信號、下拉控制信號或上拉控制信號。雙閘極薄膜電晶體的第一端耦接至驅動端以下拉或產生驅動信號,且其第二端耦接至參考接地端或N-P級輸出信號。電容的第一端耦接至雙閘極薄膜電晶體的第三端,電容的第二端耦接至輸出端以產生輸出信號。預充電開關其第一端接收N-P級時序信號,且其第二端耦接至雙閘極薄膜電晶體的第三端,預充電開關之控制端耦接至預充電控制信號或N-P級時序信號。其中,N、P、Z為正整數且P小於N。

本發明另提出的電壓調整裝置適用於整合型閘極驅動電路的移位暫存單元。對應第N級移位暫存單元的電壓調整裝置包括雙閘極薄膜電晶體以及電容。雙閘極薄膜電晶體具有第一控制端、第二控制端、第一端、第二端以及第三端,雙閘極薄膜電晶 體的第一控制端與第二控制端共同耦接至N+Z級輸出信號、下拉控制信號或一上拉控制信號,雙閘極薄膜電晶體的第一端耦接至驅動端,且其第二端耦接至參考接地端或N-P級輸出信號。電容耦接在雙閘極薄膜電晶體的第一端與第三端間。其中,N、P、Z為正整數且P小於N。

基於上述,本發明實施例所提出的移位暫存裝置與電壓調整裝置利用預充電開關以及電容耦合效應,以調整雙閘極薄膜電晶體其第三端的電壓準位至接近於驅動端的電壓準位,可改善移位暫存裝置漏電流的問題,實現較佳的穩定性。

為讓本案的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。

200、600、700、800‧‧‧移位暫存單元

210、610、710、810‧‧‧輸出驅動電路

220、620、720、820‧‧‧上拉電路

230、630、730、830‧‧‧下拉電路

240、640、740、840‧‧‧輔助下拉電路

250、650、750、850‧‧‧下拉控制電路

260‧‧‧上拉控制電路

660_1、660_2、760_1、760_2、860_1、860_2、620_1、620_2‧‧‧電路

300、400、500‧‧‧電壓調整單元

310、410、510、622、742、832‧‧‧雙閘極薄膜電晶體

C、Cx‧‧‧電容

CT1、CT2‧‧‧控制端

F‧‧‧第三端

F1、F2、Q1、Q2‧‧‧波形

G‧‧‧輸出端

G(n)、G(n-p)、G(n-2)、G(n+4)、G(n+z)‧‧‧輸出信號

HC(n)、HC(n-p)、HC(n-2)‧‧‧時序信號

K(n)‧‧‧下拉控制信號

LC‧‧‧低頻時脈信號

M1~M3、M11、M21、M31~M32、M41~M42、M51~M54、M61、M62‧‧‧電晶體

Q‧‧‧驅動端

Q(n)、Q(n-p)、Q(n-2)‧‧‧驅動信號

ST(n)‧‧‧上拉控制信號

SWx‧‧‧預充電開關

VSS‧‧‧參考接地端

圖1是習知移位暫存單元的波形圖。

圖2是依照本發明一實施例所繪示的移位暫存單元的方塊示意圖。

圖3是依照本發明一實施例所繪示的電壓調整裝置的電路圖。

圖4是依照本發明一實施例所繪示的電壓調整裝置的電路圖。

圖5是依照本發明一實施例所繪示的電壓調整裝置的電路 圖。

圖6是依照本發明一實施例所繪示的移位暫存單元的電路圖。

圖7是依照本發明一實施例所繪示的移位暫存單元的電路圖。

圖8是依照本發明一實施例所繪示的移位暫存單元的電路圖。

圖9是本發明實施例的移位暫存單元的波形圖。

本發明實施例所提出的移位暫存裝置包括相互串連耦接的多個移位暫存單元。請參照圖2,圖2是依照本發明一實施例所繪示的移位暫存裝置中的第N級的移位暫存單元200的方塊圖。移位暫存單元200包括輸出驅動電路210、電容C、上拉電路220、下拉電路230以及輔助下拉電路240。其中,輸出驅動電路210耦接至輸出端G以及驅動端Q。輸出驅動電路由驅動端Q接收驅動信號Q(n),並依據驅動信號Q(n)及時序信號HC(n)以決定輸出端G上的電壓準位,而產生輸出信號G(n)。

電容C耦接在輸出端G以及驅動端Q間。上拉電路220的一端耦接至驅動端Q,而其另一端接收N-P級輸出信號G(n-p)。上拉電路220依據上拉控制信號ST(n)及N-P級輸出信號G(n-p)以決定驅動端Q的電壓準位,而產生驅動信號Q(n)。

下拉電路230耦接在驅動端Q、輸出端G以及參考接地端VSS間,並依據下拉控制信號K(n)以拉低驅動端Q及輸出端G的電壓準位。輔助下拉電路240耦接至驅動端Q、輸出端G以及參考接地端VSS間,並依據N+Z級輸出信號G(n+z)以拉低驅動端Q及輸出端G上的電壓。

另外,移位暫存單元200還可包括下拉控制電路250以及上拉控制電路260。詳細來說,下拉控制電路250耦接至驅動端Q,並接收低頻時脈信號LC,下拉控制電路250依據低頻時脈信號LC以及驅動信號Q(n)以產生下拉控制信號K(n),從而控制下拉單元230的作動。至於上拉控制電路260則接收N-P級時序信號HC(n-p)及N-P級驅動信號Q(n-p),並依據N-P級驅動信號Q(n-p)以提供N-P級時序信號HC(n-p)以作為上拉控制信號ST(n),藉以控制上拉電路220的電路運作。

需說明的是,移位暫存單元200在其上拉電路220、下拉電路230以及輔助下拉電路240的至少其中之一還可包括電壓調整單元。在此以圖3至圖5的電壓調整單元300、400、500進行說明,且電壓調整單元300、400、500中的任一可用作上述上拉電路220、下拉電路230或輔助下拉電路240中的至少其中之一的電壓調整單元,藉以改善移位暫存單元發生漏電流現象的問題。需說明的是,在以下實施例中,上述的N-P級將以N-2級為例,且N+Z級將以N+4級為例進行說明,然本發明並不限於此。

圖3是本發明一實施例的電壓調整單元300的電路圖, 並可包括雙閘極薄膜電晶體310、電容Cx以及預充電開關SWx。其中,雙閘極薄膜電晶體310包括電晶體M1及M2,電晶體M1及M2並分別具有控制端CT1與CT2,且控制端CT1與CT2可共同耦接至N+4級輸出信號G(n+4)、下拉控制信號K(n)或上拉控制信號ST(n)。雙閘極薄膜電晶體310的第一端耦接至驅動端Q以下拉或產生驅動信號Q(n),且其第二端耦接至參考接地端VSS或N-2級輸出信號G(n-2),且電晶體M1的第二端耦接至電晶體M2的第一端並作為雙閘極薄膜電晶體的第三端F。在此實施例中,預充電開關SWx包括電晶體M3,且電晶體M3的第一端接收N-2級時序信號HC(n-2),電晶體M3的控制端接收預充電控制信號或耦接至上拉控制信號ST(n),電晶體M3的第二端則耦接至雙閘極薄膜電晶體310的第三端F。在本實施例中,預充電開關SWx以上拉控制信號ST(n)作為預充電控制信號,並依據上拉控制信號ST(n)以導通或斷開。當上拉控制信號ST(n)為高電壓準位而使預充電開關SWx導通時,N-2級時序信號HC(n-2)將對雙閘極薄膜電晶體310的第三端F進行充電。之後,上拉控制信號ST(n)轉為低電壓準位,且輸出信號G(n)轉為高電壓準位,使第三端F的電壓準位藉由電容Cx而被抬升至接近於輸出端G的電壓準位,或甚至高於輸出端G的電壓準位。藉此,可有效降低驅動端Q與第三端F之間的電壓差,亦即可使電晶體M1的汲極與源極間的電壓差可有效被降低(例如接近0伏特(V)),藉以減少漏電流的產生。

圖4繪示出本發明另一實施例的電壓調整單元400的電 路圖。電壓調整單元400包括雙閘極薄膜電晶體410、電容Cx以及預充電開關SWx,雙閘極薄膜電晶體410包括電晶體M1及M2。與圖3的電壓調整單元300不同的是,電壓調整單元400的預充電開關SWx中,電晶體M3的控制端耦接至其第一端,並共同耦接至N-2級時序信號HC(n-2)。因此,當N-2級時序信號HC(n-2)為高電壓準位時,可使預充電開關SWx導通,並同時以N-2級時序信號HC(n-2)對雙閘極薄膜電晶體410的第三端F進行充電,而達到類似前述實施例的效果而減少漏電流。

圖5繪示出本發明另一實施例的電壓調整單元500的電路圖。電壓調整單元500包括雙閘極薄膜電晶體510以及電容Cx,且雙閘極薄膜電晶體510包括電晶體M1及M2。與圖3的電壓調整單元300不同的是,圖5的電壓調整單元500將電容Cx耦接於驅動端Q與第三端F之間,使驅動端Q的電壓準位變化可以透過電容Cx而直接耦合至第三端F,故此實施例的電壓調整單元500也可實現降低驅動端Q與第三端F之間的電壓差,從而改善漏電流現象發生的問題。需說明的是,當考量寄生電容效應時,此實施例中第三端F的電壓準位可能較驅動端Q的電壓準位低。然而,即使受寄生電容影響,電容Cx仍可有效減少驅動端Q與第三端F之間的電壓差,從而減少漏電流產生。

藉此,利用上述實施例的電壓調整單元中的預充電開關SWx對雙閘極薄膜電晶體的第三端F進行充電,並利用電容Cx的耦合效應抬升第三端F的電壓準位,可將第三端F的電壓準位 調整至接近於驅動端Q,有效改善移位暫存單元200中漏電流現象發生的問題。

接著以電壓調整單元300的電路架構為例,並各舉實施例以說明將電壓調整單元300應用至移位暫存單元200的上拉電路220、下拉電路230以及輔助下拉電路240中的情況。

圖6是依照本發明一實施例所繪示的移位暫存單元600的電路圖。其中,移位暫存單元600包括輸出驅動電路610、電容C、上拉電路620、下拉電路630、輔助下拉電路640、下拉控制電路650以及由電路660_1以及660_2所構成的上拉控制電路。輸出驅動電路610包括電晶體M11,電晶體M11依據其控制端所接收的驅動信號Q(n),並利用其第一端所接收的時序信號HC(n),以決定輸出端G上的電壓準位,而產生輸出信號G(n)。電容C則耦接在輸出端G以及驅動端Q間。

下拉電路630包括電晶體M31及M32。電晶體M31的第一端耦接至輸出端G,且其控制端接收下拉控制信號K(n),其第二端則耦接至參考接地端VSS,藉以在下拉控制信號K(n)為高電壓準位時使電晶體M31導通,而將輸出端G的電壓準位下拉至參考接地端VSS的電壓準位。相類似地,電晶體M32的第一端耦接至該驅動端Q,且其控制端接收下拉控制信號K(n),其第二端則耦接至參考接地端VSS,藉以在下拉控制信號K(n)為高電壓準位時使電晶體M32導通,而將驅動端Q的電壓準位下拉至參考接地端VSS的電壓準位。

輔助下拉電路640包括電晶體M41及M42。電晶體M41的第一端耦接至驅動端Q,其控制端接收N+4級輸出信號G(n+4),且其第二端耦接至參考接地端VSS,藉以在N+4級輸出信號G(n+4)為高電壓準位時使電晶體M41導通,而將驅動端Q的電壓準位下拉至參考接地端VSS的電壓準位。相類似地,電晶體M42的第一端耦接至輸出端G,其控制端接收N+4級輸出信號G(n+4),且其第二端耦接至參考接地端VSS,藉以在N+4級輸出信號G(n+4)為高電壓準位時使電晶體M42導通,而將輸出端G的電壓準位下拉至參考接地端VSS的電壓準位。

下拉控制電路650包括電晶體M51~M54。其中,電晶體M51的第一端及控制端接收低頻時脈信號LC。電晶體M52的第一端耦接至電晶體M51的第二端,電晶體M52的控制端耦接至驅動端Q,且其第二端耦接至參考接地端VSS。電晶體M53的第一端接收低頻時脈信號LC,其控制端耦接至電晶體M51的第二端,且電晶體M53的第二端產生下拉控制信號K(n)。電晶體M54的第一端耦接至電晶體M53的第二端,電晶體M54的控制端耦接至驅動端Q,且其第二端耦接至參考接地端VSS。藉此,下拉控制電路650所產生的下拉控制信號K(n)可用以控制下拉電路630以拉低驅動端Q及輸出端G上的電壓準位。

上拉控制電路由電路660_1以及660_2所構成。上拉控制電路包括電晶體M61以及M62。電晶體M61的第一端接收前級時序信號(如:N-2級時序信號HC(n-2)),其控制端接收前級驅 動信號(如:N-2級驅動信號Q(n-2)),而其第二端產生上拉控制信號ST(n),以控制上拉電路620以拉高驅動信號Q(n)的電壓準位。電晶體M62的第一端耦接至電晶體M61的第二端,電晶體M62的第二端耦接至參考接地端GND,電晶體M62的控制端則接收下拉控制信號K(n)。其中,電晶體M62依據下拉控制信號K(n)來拉低上拉控制信號ST(n)的電壓值。

需說明的是,本實施例的上拉電路620由電路620_1以及620_2所構成。上拉電路620包括電壓調整單元,且此電壓調整單元是以圖3中電壓調整單元300的電路架構來實現,並包括雙閘極薄膜電晶體622的電晶體M1與M2、電容Cx以及預充電開關SWx的電晶體M3。其中,雙閘極薄膜電晶體622的控制端CT1與CT2共同耦接至上拉控制信號ST(n),且雙閘極薄膜電晶體622的第一端耦接至驅動端Q,其第二端則耦接至N-2級輸出信號G(n-2)。另外,電容Cx的第一端耦接至雙閘極薄膜電晶體622的第三端F,電容Cx的第二端則耦接至輸出端G。預充電開關SWx的第一端接收N-2級時序信號HC(n-2),其第二端耦接至雙閘極薄膜電晶體622的第三端F。預充電開關SWx並依據上拉控制信號ST(n)以導通或斷開,且在其為導通時以第一端接收的N-2級時序信號HC(n-2)對第三端F充電。之後,當上拉控制信號ST(n)轉為低電壓準位且輸出信號G(n)轉為高電壓準位時,藉由電容Cx的耦合效應,第三端F的電壓準位可被抬升至接近於輸出端G的電壓準位,藉此,驅動端Q與第三端F之間的電壓差大幅降低,可改 善漏電流現象的問題。

圖7是依照本發明另一實施例所繪示的移位暫存單元700的電路圖。其中,移位暫存單元700包括輸出驅動電路710、電容C、上拉電路720、下拉電路730、輔助下拉電路740、下拉控制電路750以及由電路760_1以及760_2所構成的上拉控制電路。與圖6的移位暫存單元600不同的是,本實施例是將圖3中電壓調整單元300的電路架構應用於輔助下拉電路740中。此電壓調整單元包括雙閘極薄膜電晶體742的電晶體M1與M2、電容Cx以及預充電開關SWx的電晶體M3。其中,雙閘極薄膜電晶體742的控制端CT1與CT2共同耦接至N+4級輸出信號G(n+4),其第一端耦接至驅動端Q,其第二端耦接至參考接地端VSS。類似地,此實施例透過輔助下拉電路740中的電壓調整單元調整第三端F的電壓準位,可大幅降低驅動端Q與第三端F之間的電壓差,改善漏電流的問題。

另外,本實施例的上拉電路720包括電晶體M21,且電晶體M21的一端耦接至驅動端Q,其另一端接收N-2級輸出信號G(n-2)。上拉電路720依據上拉控制信號ST(n)及N-2級輸出信號G(n-2)以決定驅動端Q的電壓準位,而產生驅動信號Q(n)。

圖8是依照本發明另一實施例所繪示的移位暫存單元800的電路圖。其中,移位暫存單元800包括輸出驅動電路810、電容C、上拉電路820、穩壓電路830、輔助下拉電路840、下拉控制電路850以及由電路860_1及860_2構成的上拉控制電路。 與圖6的移位暫存單元600不同的是,本實施例是將圖3中電壓調整單元300的電路架構應用於下拉電路830中。此電壓調整單元包括雙閘極薄膜電晶體832的電晶體M1與M2、電容Cx以及預充電開關SWx的電晶體M3。其中,雙閘極薄膜電晶體832的控制端CT1與CT2共同耦接至下拉控制信號K(n),其第一端耦接至驅動端Q,而其第二端則耦接至參考接地端VSS。類似地,此實施例透過下拉電路830中的電壓調整單元調整第三端F的電壓準位,可大幅降低驅動端Q與第三端F之間的電壓差,藉以改善漏電流的產生。

藉此,應用本發明實施例者可依其需求而將電壓調整單元用作移位暫存單元中的上拉電路、輔助下拉電路以及下拉電路的至少其中之一的電壓調整單元,如此一來,可藉由調整第三端F的電壓準位而大幅降低驅動端Q與第三端F之間的電壓差,改善漏電流的問題。

需強調的是,圖4與圖5所提出之電壓調整單元400、500也可參照上述方式而分別應用於上拉電路、輔助下拉電路以及下拉電路至少其一之中,並亦能達到類似於上述改善漏電流的效果。

圖9是本發明實施例的移位暫存裝置的第三端F與驅動端Q的波形圖。相對於圖1,圖9中第三端F的波形F2與低於驅動端Q的波形Q2的電壓差可明顯獲得抑制。換言之,本發明實施例的移位暫存裝置能夠有效降低漏電流。

綜上所述,本發明實施例所提出的移位暫存裝置與電壓 調整單元利用預充電開關以及電容耦合效應,以調整雙閘極薄膜電晶體其第三端的電壓準位至接近於驅動端的電壓準位,可改善移位暫存裝置漏電流的問題,實現較佳的穩定性。

雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

200‧‧‧移位暫存單元

210‧‧‧輸出驅動電路

220‧‧‧上拉電路

230‧‧‧下拉電路

240‧‧‧輔助下拉電路

250‧‧‧下拉控制電路

260‧‧‧上拉控制電路

C‧‧‧電容

G‧‧‧輸出端

G(n)、G(n-p)、G(n+z)‧‧‧輸出信號

HC(n)、HC(n-p)‧‧‧時序信號

K(n)‧‧‧下拉控制信號

LC‧‧‧低頻時脈信號

Q‧‧‧驅動端

Q(n)、Q(n-p)‧‧‧驅動信號

ST(n)‧‧‧上拉控制信號

VSS‧‧‧參考接地端

Claims (11)

  1. 一種移位暫存裝置,包括:多數個移位暫存單元,該些移位暫存單元相互串連耦接,其中第N級的移位暫存單元包括:一輸出驅動電路,耦接至一輸出端以及一驅動端,該輸出驅動電路由該驅動端接收一驅動信號,並依據該驅動信號及一時序信號以產生一輸出信號;一第一電容,耦接在該輸出端以及該驅動端間;一上拉電路,其一端耦接至該驅動端,其另一端接收一N-P級輸出信號,該上拉電路依據一上拉控制信號及該N-P級輸出信號以產生該驅動信號;一下拉電路,耦接在該驅動端、該輸出端以及一參考接地端間,依據一下拉控制信號以拉低該驅動信號及該輸出信號的電壓準位;以及一輔助下拉電路,耦接至該驅動端、該輸出端以及該參考接地端間,依據一N+Z級輸出信號以拉低該驅動信號及該輸出端的電壓準位,其中,該上拉電路、該下拉電路以及該輔助下拉電路的至少其中之一包括:一電壓調整單元,包括:一雙閘極薄膜電晶體,具有第一控制端、第二控制端、第一端、第二端以及第三端,其第一控制端與第二控制端共 同耦接至該N+Z級輸出信號、該下拉控制信號或該上拉控制信號,其第一端耦接至該驅動端,其第二端耦接至該參考接地端或該N-P級輸出信號;一第二電容,其第一端耦接至該雙閘極薄膜電晶體的第三端,該第二電容的第二端耦接至該輸出端;以及一預充電開關,其第一端接收一N-P級時序信號,其第二端耦接至該雙閘極薄膜電晶體的第三端,該預充電開關之控制端耦接至該N-P級時序信號或該上拉控制信號,其中,N、P、Z為正整數且P小於N。
  2. 如申請專利範圍第1項所述的移位暫存裝置,其中第N級移位暫存單元更包括:一下拉控制電路,耦接至該驅動端以及一低頻時脈信號,依據該低頻時脈信號以及該驅動信號以產生該下拉控制信號。
  3. 如申請專利範圍第2項所述的移位暫存裝置,其中該下拉控制電路更包括:一第一電晶體,具有第一端、第二端以及控制端,該第一電晶體的第一端及控制端接收該低頻時脈信號;一第二電晶體,具有第一端、第二端以及控制端,該第二電晶體的第一端耦接至該第一電晶體的第二端,該第二電晶體的控制端耦接至該驅動端,該第二電晶體的第二端耦接至該參考接地端;一第三電晶體,具有第一端、第二端以及控制端,該第三電 晶體的第一端接收該低頻時脈信號,該第三電晶體的控制端耦接至該第一電晶體的第二端,該第三電晶體的第二端產生該下拉控制信號;以及一第四電晶體,具有第一端、第二端以及控制端,該第四電晶體的第一端耦接至該第三電晶體的第二端,該第四電晶體的控制端耦接至該驅動端,該第四電晶體的第二端耦接至該參考接地端。
  4. 如申請專利範圍第1項所述的移位暫存裝置,其中第N級移位暫存單元更包括:一上拉控制電路,接收該N-P級時序信號及該N-P級驅動信號,並依據該N-P級驅動信號與該N-P級時序信號以產生該上拉控制信號。
  5. 如申請專利範圍第4項所述的移位暫存裝置,其中該上拉控制電路包括:一第一電晶體,具有第一端、第二端以及控制端,該電晶體的第一端接收該N-P級時序信號,該電晶體的控制端接收該N-P級驅動信號,該電晶體的第二端產生該上拉控制信號;以及一第二電晶體,具有第一端、第二端以及控制端,該第二電晶體的第一端耦接至該第一電晶體的第二端,該第二電晶體的第二端耦接至該參考接地端,該第二電晶體的控制端接收該下拉控制信號。
  6. 如申請專利範圍第1項所述的移位暫存裝置,其中該輔助 下拉電路更包括:一第一電晶體,具有第一端、第二端以及控制端,該電晶體的第一端耦接至該輸出端,該電晶體的控制端接收該N+Z級輸出信號,該電晶體的第二端耦接至該參考接地端;以及一第二電晶體,具有第一端、第二端以及控制端,該電晶體的第一端耦接至該驅動端,該電晶體的控制端接收該N+Z級輸出信號,該電晶體的第二端耦接至該參考接地端。
  7. 如申請專利範圍第1項所述的移位暫存裝置,其中該下拉電路更包括:一第一電晶體,具有第一端、第二端以及控制端,該電晶體的第一端耦接至該輸出端,該電晶體的控制端接收該下拉控制信號,該電晶體的第二端耦接至該參考接地端;一第二電晶體,具有第一端、第二端以及控制端,該電晶體的第一端耦接至該驅動端,該電晶體的控制端接收該下拉控制信號,該電晶體的第二端耦接至該參考接地端。
  8. 一種移位暫存裝置,包括:多數個移位暫存單元,該些移位暫存單元相互串連耦接,其中第N級的移位暫存單元包括:一輸出驅動電路,耦接至一輸出端以及一驅動端,該輸出驅動電路由該驅動端接收一驅動信號,並依據該驅動信號及一時序信號以產生一輸出信號;一第一電容,耦接在該輸出端以及該驅動端間; 一上拉電路,其一端耦接至該驅動端,其另一端接收一N-P級輸出信號,該上拉電路依據一上拉控制信號及該N-P級輸出信號以產生該驅動信號;一下拉電路,耦接在該驅動端、該輸出端以及一參考接地端間,依據一下拉控制信號以拉低該驅動信號及該輸出信號的電壓準位;以及一輔助下拉電路,耦接至該驅動端、該輸出端以及該參考接地端間,依據一N+Z級輸出信號以拉低該驅動信號及該輸出端上的電壓準位,其中,該上拉電路、該下拉電路以及該輔助下拉電路的至少其中之一包括:一電壓調整單元,包括:一雙閘極薄膜電晶體,具有第一控制端、第二控制端、第一端、第二端以及第三端,其第一控制端與第二控制端共同耦接至該N+Z級輸出信號、該下拉控制信號或該上拉控制信號,其第一端耦接至該驅動端,其第二端耦接至該參考接地端或該N-P級輸出信號;以及一第二電容,耦接在該雙閘極薄膜電晶體的第一端與第三端間,其中,N、P、Z為正整數且P小於N。
  9. 一種電壓調整裝置,適用於整合型閘極驅動電路的移位暫存單元,對應第N級移位暫存單元的電壓調整裝置包括: 一雙閘極薄膜電晶體,具有第一控制端、第二控制端、第一端、第二端以及第三端,其第一控制端與第二控制端共同耦接至一N+Z級輸出信號、一下拉控制信號或一上拉控制信號,其第一端耦接至一驅動端以下拉或產生一驅動信號,其第二端耦接至一參考接地端或一N-P級輸出信號;一電容,其第一端耦接至該雙閘極薄膜電晶體的第三端,該電容的第二端耦接至一輸出端;以及一預充電開關,其第一端接收一N-P級時序信號,其第二端耦接至該雙閘極薄膜電晶體的第三端,該預充電開關之控制端耦接至一預充電控制信號或該N-P級時序信號,其中,N、P、Z為正整數且P小於N。
  10. 如申請專利範圍第9項所述的電壓調整裝置,其中該預充電開關包括:一電晶體,具有第一端、第二端以及控制端,該電晶體的第一端接收該N-P級時序信號,該電晶體的控制端接收該預充電控制信號或耦接至該電晶體的第一端,該電晶體的第二端耦接至該雙閘極薄膜電晶體的第三端。
  11. 一種電壓調整裝置,適用於整合型閘極驅動電路的移位暫存單元,對應第N級移位暫存單元的電壓調整裝置包括:一雙閘極薄膜電晶體,具有第一控制端、第二控制端、第一端、第二端以及第三端,其第一控制端與第二控制端共同耦接至一N+Z級輸出信號、該下拉控制信號或一上拉控制信號,其第一 端耦接至該驅動端,其第二端耦接至該參考接地端或一N-P級輸出信號;以及一電容,耦接在該雙閘極薄膜電晶體的第一端與第三端間,其中,N、P、Z為正整數且P小於N。
TW103116258A 2014-05-07 2014-05-07 移位暫存裝置及其電壓調整裝置 TWI512740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103116258A TWI512740B (zh) 2014-05-07 2014-05-07 移位暫存裝置及其電壓調整裝置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103116258A TWI512740B (zh) 2014-05-07 2014-05-07 移位暫存裝置及其電壓調整裝置
CN201410304842.6A CN104123903B (zh) 2014-05-07 2014-06-30 移位暂存装置及其电压调整装置

Publications (2)

Publication Number Publication Date
TW201543495A TW201543495A (zh) 2015-11-16
TWI512740B true TWI512740B (zh) 2015-12-11

Family

ID=51769293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103116258A TWI512740B (zh) 2014-05-07 2014-05-07 移位暫存裝置及其電壓調整裝置

Country Status (2)

Country Link
CN (1) CN104123903B (zh)
TW (1) TWI512740B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564863B (zh) * 2016-02-05 2017-01-01 聯詠科技股份有限公司 顯示面板的閘極驅動器及其操作方法
TWI688942B (zh) * 2018-06-14 2020-03-21 友達光電股份有限公司 閘極驅動裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104732935B (zh) * 2015-02-10 2017-05-10 昆山龙腾光电有限公司 一种栅极驱动单元及使用其的显示装置
TWI563514B (en) * 2015-06-05 2016-12-21 Au Optronics Corp Shift register circuit
CN106486042B (zh) * 2015-09-02 2019-08-23 南京瀚宇彩欣科技有限责任公司 移位寄存器及显示装置
TWI562114B (en) * 2015-12-30 2016-12-11 Au Optronics Corp Shift register and shift register circuit
TWI638348B (zh) 2017-08-25 2018-10-11 友達光電股份有限公司 Shift register and touch display device thereof
CN110010079B (zh) * 2018-06-14 2020-10-23 友达光电股份有限公司 栅极驱动装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317779B2 (en) * 2003-02-10 2008-01-08 Samsung Electronics Co., Ltd. Method of driving transistor and shift register performing the same
US20090235171A1 (en) * 2008-03-14 2009-09-17 Adams Chad A Apparatus and method for implementing write assist for static random access memory arrays

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
TWI384756B (zh) * 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器
GB2481008A (en) * 2010-06-07 2011-12-14 Sharp Kk Active storage pixel memory
CN103123773B (zh) * 2011-11-21 2016-08-03 上海天马微电子有限公司 Amoled像素驱动电路
CN103680344B (zh) * 2012-09-21 2016-01-20 群康科技(深圳)有限公司 显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317779B2 (en) * 2003-02-10 2008-01-08 Samsung Electronics Co., Ltd. Method of driving transistor and shift register performing the same
US20090235171A1 (en) * 2008-03-14 2009-09-17 Adams Chad A Apparatus and method for implementing write assist for static random access memory arrays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564863B (zh) * 2016-02-05 2017-01-01 聯詠科技股份有限公司 顯示面板的閘極驅動器及其操作方法
US9875711B2 (en) 2016-02-05 2018-01-23 Novatek Microelectronics Corp. Gate driver of display panel and operation method thereof
TWI688942B (zh) * 2018-06-14 2020-03-21 友達光電股份有限公司 閘極驅動裝置

Also Published As

Publication number Publication date
CN104123903A (zh) 2014-10-29
CN104123903B (zh) 2016-08-24
TW201543495A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
KR101818383B1 (ko) 게이트 드라이버 온 어레이 회로
KR101613000B1 (ko) 시프트 레지스터 유닛 및 그 구동 방법, 시프트 레지스터 및 디스플레이 장치
US9875706B1 (en) GOA circuit of reducing feed-through voltage
KR101879144B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
US9396813B2 (en) Shift register cell, shift register, gate driver and display panel
US9437324B2 (en) Shift register unit, driving method thereof, shift register and display device
US9640276B2 (en) Shift register unit and gate driving circuit
KR101879145B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
TWI509593B (zh) 移位暫存器
KR102019578B1 (ko) Goa 회로 및 액정 디스플레이
KR101957067B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
KR101957066B1 (ko) 자기보상 기능을 구비하는 게이트 전극 구동회로
US9558702B2 (en) Self-compensating gate driving circuit
US7317780B2 (en) Shift register circuit
US8243058B2 (en) Gate driving circuit and display device having the gate driving circuit
US9564090B2 (en) Liquid crystal display panel and gate drive circuit thereof
JP6691991B2 (ja) 走査駆動回路
US10262572B2 (en) Gate-on-array driving unit, gate-on-array driving method, gate-on-array driving circuit, and display device
US7436241B2 (en) Charge pump
US20160322115A1 (en) Shift Register Unit, Driving Method Thereof, Gate Driving Circuit and Display Apparatus
US9887013B2 (en) Shift register unit, shift register, and display apparatus
DE102004064250B3 (de) Schieberegister und Treiberverfahren für dieses sowie LCD-Treibervorrichtung mit einem solchen
US6970530B1 (en) High-reliability shift register circuit
US9626928B2 (en) Liquid crystal display device comprising gate driver on array circuit
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件