TWI420458B - 閘極驅動電路 - Google Patents

閘極驅動電路 Download PDF

Info

Publication number
TWI420458B
TWI420458B TW99135759A TW99135759A TWI420458B TW I420458 B TWI420458 B TW I420458B TW 99135759 A TW99135759 A TW 99135759A TW 99135759 A TW99135759 A TW 99135759A TW I420458 B TWI420458 B TW I420458B
Authority
TW
Taiwan
Prior art keywords
potential
shift register
node
transistor
pull
Prior art date
Application number
TW99135759A
Other languages
English (en)
Other versions
TW201218153A (en
Inventor
Chin Wei Liu
Wen Pin Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW99135759A priority Critical patent/TWI420458B/zh
Publication of TW201218153A publication Critical patent/TW201218153A/zh
Application granted granted Critical
Publication of TWI420458B publication Critical patent/TWI420458B/zh

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

閘極驅動電路
本發明係有關於一種閘極驅動電路，尤指一種低動態功率的閘極驅動電路。
在先前技術中，由於移位暫存器的上拉電晶體不僅負責對液晶顯示面板上的掃描線充放電，亦必須驅動前一級移位暫存器的下拉電晶體以及下一級移位暫存器的輸入電晶體，因此上拉電晶體的尺寸必須很大，導致上拉電晶體的寄生電容亦隨之變大。因為上拉電晶體的的汲極端係用以接收高頻時脈訊號，因此上拉電晶體的大寄生電容將會產生額外的動態消耗功率f*Cgd*V^2，其中f係為高頻時脈訊號的頻率、V係為高頻時脈訊號的電壓高低差及Cgd係為寄生電容的電容值。另外，為了保證耦接於像素的電晶體開關完全開啟，高頻時脈訊號的高準位電位通常會高於25伏特，如此更造成較大的動態功率消耗。
本發明的一實施例提供一種閘極驅動電路。該閘極驅動電路包含一第n級移位暫存器及一第n級緩衝輸出電路。該第n級移位暫存器係用以利用一低頻時脈訊號、一第一高頻時脈訊號、一第三高頻時脈訊號、一第n+2級移位暫存器的續傳節點的電位和一第n-2級緩衝輸出電路的輸出節點的電位，產生該第n級移位暫存器的續傳節點的電位、該第n級移位暫存器的第一節點的電位和該第n級移位暫存器的下拉控制訊號；及該第n級緩衝輸出電路係用以利用一參考高電位、該下拉控制訊號、該第n級移位暫存器的第一節點的電位，和該第n+2級移位暫存器的續傳節點的電位或該第一高頻時脈訊號，改變該第n級緩衝輸出電路的輸出節點的電位。
請參照第1圖，第1圖係本發明的一實施例說明閘極驅動電路100的示意圖。閘極驅動電路100包含複數級移位暫存器102及複數級緩衝輸出電路104，圖中僅繪示第n級移位暫存器102及第n級緩衝輸出電路104。如第1圖所示，第n級移位暫存器102係利用低頻時脈訊號LC、第一高頻時脈訊號HC1、第三高頻時脈訊號HC3、參考低電位VSS、第n+2級移位暫存器的續傳節點STN(n+2)的電位和第n-2級緩衝輸出電路的輸出節點G(n-2)的電位，產生第n級移位暫存器的續傳節點STN(n)的電位、第n級移位暫存器的第一節點Q(n)的電位和第n級移位暫存器的下拉控制訊號PD，其中複數級移位暫存器的耦接關係為單數級移位暫存器與單數級移位暫存器之間彼此串接以及雙數級移位暫存器與雙數級移位暫存器之間彼此串接，因此，第n+2級移位暫存器相對於第n級移位暫存器102來說，實際上係為下一級的移位暫存器。其中第一高頻時脈訊號HC1與第三高頻時脈訊號HC3的關係將於後續第3圖中加以說明。
如第1圖所示，第n級緩衝輸出電路104係耦接於第n級移位暫存器102，利用參考高電位VDD、下拉控制訊號PD、第n級移位暫存器的第一節點Q(n)的電位和第n+2級移位暫存器的續傳節點STN(n+2)的電位或第一高頻時脈訊號HC1，改變第n級緩衝輸出電路的輸出節點G(n)的電位，其中參考高電位VDD係為直流電壓且高於第三高頻時脈訊號HC3的高準位電位。在本發明的實施例中，因為第n級移位暫存器的續傳節點STN(n)不用驅動第n-2級移位暫存器的下拉電晶體以及第n+2移位暫存器的輸入電晶體，所以第三高頻時脈訊號HC3的高準位電位可以比參考高電位VDD低，例如參考高電位VDD可為25V，而第三高頻時脈訊號HC3的高準位電位可為20V，但本發明並不受限於此。
請參照第2圖，第2圖係為第1圖閘極驅動電路100的電路之示意圖。第n級移位暫存器102包含下拉電路1022、輸入電晶體1024、上拉電晶體1026及下拉電晶體1028。下拉電路1022係利用第n級移位暫存器102的第一節點Q(n)的電位及低頻時脈訊號LC，產生第n級移位暫存器的下拉控制訊號PD，且將第一節點Q(n)的電位下拉至第n級緩衝輸出電路的輸出節點G(n)的電位和第n級移位暫存器的續傳節點STN(n)的電位下拉至參考低電位VSS。輸入電晶體1024具有第一端，耦接於第n-2級緩衝輸出電路的輸出節點G(n-2)，第二端係用以接收第一高頻時脈訊號HC1，及第三端係耦接於第一節點Q(n)。輸入電晶體1024係利用第一高頻時脈訊號HC1和第n-2級緩衝輸出電路的輸出節點G(n-2)的電位，對第一節點Q(n)充電。上拉電晶體1026具有第一端，用以接收第三高頻時脈訊號HC3，第二端係耦接於第一節點Q(n)，及第三端係耦接於第n級移位暫存器的續傳節點STN(n)。上拉電晶體1026係利用第三高頻時脈訊號HC3及第一節點Q(n)的電位，改變第n級移位暫存器的續傳節點STN(n)的電位。下拉電晶體1028具有第一端，耦接於上拉電晶體1026的第三端，第二端係用以接收第n+2級移位暫存器的續傳節點STN(n+2)的電位，及第三端係耦接於參考低電位VSS。下拉電晶體1028係利用第n+2級移位暫存器的續傳節點STN(n+2)的電位，將第n級移位暫存器的續傳節點STN(n)的電位下拉至參考低電位VSS。而上述輸入電晶體1024、上拉電晶體1026及下拉電晶體1028係為玻璃基板上之薄膜電晶體。
如第2圖所示，第n級緩衝輸出電路104包含第一電晶體1042、第二電晶體1044及第三電晶體1046。第一電晶體1042具有第一端，用以接收參考高電位VDD，第二端係耦接於第n級移位暫存器的第一節點Q(n)，及第三端係用以改變第n級緩衝輸出電路的輸出節點G(n)的電位。第二電晶體1044具有第一端，耦接於第一電晶體1042的第三端，第二端係用以接收第n+2級移位暫存器的續傳節點STN(n+2)的電位或第一高頻時脈訊號HC1，及第三端係用以接收參考低電位VSS。第三電晶體1046具有第一端，耦接於第一電晶體1042的第三端，第二端係用以接收第n級移位暫存器的下拉控制訊號PD，及第三端係用以接收參考低電位VSS。而上述第一電晶體1042、第二電晶體1044及第三電晶體1046係為玻璃基板上之薄膜電晶體。當第n+2級移位暫存器的續傳節點STN(n+2)的電位或第一高頻時脈訊號HC1為高電位(此時下拉控制訊號PD為高電位)時，第二電晶體1044開啟使得第n級緩衝輸出電路的輸出節點G(n)的電位為低電位。但因為第n級緩衝輸出電路的輸出節點G(n)的電位已被放電至低電位，導致第二電晶體1044關閉，此時第n級緩衝輸出電路的輸出節點G(n)呈現低電位浮接的狀態。因此，加入第三電晶體1046，以確保第n級緩衝輸出電路的輸出節點G(n)的電位為低電位。
請參照第3圖和第4圖，第3圖係說明第一高頻時脈訊號HC1、第二高頻時脈訊號HC2、第三高頻時脈訊號HC3和第四高頻時脈訊號HC4之間的關係的示意圖，第4圖係說明多級緩衝輸出電路的輸出節點的電位變化之示意圖。上拉電晶體1026係根據第三高頻時脈訊號HC3，改變第n級移位暫存器102的續傳節點STN(n)的電位；第n-1級移位暫存器的上拉電晶體係根據第二高頻時脈訊號HC2，改變第n-1級移位暫存器的續傳節點STN(n-1)的電位；第n-2級移位暫存器的上拉電晶體係根據第一高頻時脈訊號HC1，改變第n--2級移位暫存器的續傳節點STN(n-2)的電位；及第n-3級移位暫存器的上拉電晶體係根據第四高頻時脈訊號HC4，改變第n-3級移位暫存器的續傳節點STN(n-3)的電位。由於本發明的實施例所提供的移位暫存器的耦接關係為單數級移位暫存器與單數級移位暫存器之間彼此串接以及雙數級移位暫存器與雙數級移位暫存器之間彼此串接，因此，第n+2級移位暫存器相對於第n級移位暫存器102來說，實際上係為下一級的移位暫存器。所以，第n級緩衝輸出電路104係由第n+2級移位暫存器的續傳節點STN(n+2)的電位或第一高頻時脈訊號HC1(第一高頻時脈訊號HC1和續傳節點STN(n+2)的電位有相同的上升邊緣)，將第n級移位暫存器102的輸出節點G(n)的電位拉至參考低電位VSS。另外，因為第一高頻時脈訊號HC1、第二高頻時脈訊號HC2、第三高頻時脈訊號HC3和第四高頻時脈訊號HC4之間的關係如第3圖所示，因此，如第4圖所示，第n級緩衝輸出電路的輸出節點G(n)的電位變化和第n-1級、第n+1級緩衝輸出電路的輸出節點G(n-1)、G(n+1)的輸出電位變化會有部份重疊，但和第n-2級、第n+2級緩衝輸出電路的輸出節點G(n-2)、G(n+2)的輸出電位變化則不會重疊。
再者，因為第n級移位暫存器的續傳節點STN(n)不用驅動第n-2級移位暫存器的下拉電晶體以及第n+2移位暫存器的輸入電晶體，所以第三高頻時脈訊號HC3的高準位電位可以比參考高電位VDD低，且上拉電晶體1026的尺寸可以縮小，使得寄生電容變小。由式(1)可知，動態消耗功率P_dynamic因此而減少：
P_dynamic=f*Cgd*V^2　(1)
其中f係為第三高頻時脈訊號HC3的頻率，Cgd係為上拉電晶體1026的寄生電容，V係為上拉電晶體1026的高低電壓差。而第一電晶體1042的第一端係接收參考高電位VDD，參考高電位VDD係為直流電壓，因此，造成的動態消耗功率非常小。
綜上所述，本發明所提供的閘極驅動電路，係利用第n級緩衝輸出電路的輸出節點的電位取代第n級移位暫存器的續傳節點的電位，驅動第n-2級移位暫存器的下拉電晶體以及第n+2移位暫存器的輸入電晶體。因此，第n級移位暫存器的上拉電晶體的尺寸可以縮小，且第三高頻時脈訊號HC3的高準位電位亦可降低，使得動態消耗功率減少。另外，參考高電位VDD係為直流電壓，因此，第n級緩衝輸出電路的動態消耗功率非常小，且又因為參考高電位VDD高於第三高頻時脈訊號HC3的高準位電位，所以輸出電壓有足夠的能力去推動負載。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．閘極驅動電路
102．．．第n級移位暫存器
104．．．第n級緩衝輸出電路
1022．．．下拉電路
1024．．．輸入電晶體
1026．．．上拉電晶體
1028．．．下拉電晶體
1042．．．第一電晶體
1044．．．第二電晶體
1046．．．第三電晶體
HC1．．．第一高頻時脈訊號
HC2．．．第二高頻時脈訊號
HC3．．．第三高頻時脈訊號
HC4．．．第四高頻時脈訊號
G(n)、G(n-1)、G(n-2)、G(n+1)、G(n+2)．．．輸出節點
STN(n)、STN(n+2)．．．續傳節點
Q(n)．．．第一節點
LC．．．低頻時脈訊號
PD．．．下拉控制訊號
VDD．．．參考高電位
VSS．．．參考低電位
第1圖係本發明的一實施例說明閘極驅動電路的示意圖。
第2圖係為第1圖閘極驅動電路的電路之示意圖。
第3圖係說明第一高頻時脈訊號、第二高頻時脈訊號、第三高頻時脈訊號和第四高頻時脈訊號之間的關係的示意圖。
第4圖係說明多級緩衝輸出電路的輸出節點的電位變化之示意圖。
100．．．閘極驅動電路
102．．．第n級移位暫存器
104．．．第n級緩衝輸出電路
1022．．．下拉電路
1024．．．輸入電晶體
1026．．．上拉電晶體
1028．．．下拉電晶體
1042．．．第一電晶體
1044．．．第二電晶體
1046．．．第三電晶體
HC1．．．第一高頻時脈訊號
HC3．．．第三高頻時脈訊號
G(n)、G(n-2)．．．輸出節點
STN(n)、STN(n+2)．．．續傳節點
Q(n)．．．第一節點
LC．．．低頻時脈訊號
PD．．．下拉控制訊號
VDD．．．參考高電位
VSS．．．參考低電位

Claims (7)

  1. 一種閘極驅動電路，包含：一第n級移位暫存器，用以利用一低頻時脈訊號、一第一高頻時脈訊號、一第三高頻時脈訊號、一第n+2級移位暫存器的續傳節點的電位和一第n-2級緩衝輸出電路的輸出節點的電位，產生該第n級移位暫存器的續傳節點的電位、該第n級移位暫存器的第一節點的電位和該第n級移位暫存器的下拉控制訊號；及一第n級緩衝輸出電路，用以利用一參考高電位、該下拉控制訊號、該第n級移位暫存器的第一節點的電位，和該第n+2級移位暫存器的續傳節點的電位或該第一高頻時脈訊號，改變該第n級緩衝輸出電路的輸出節點的電位。其中該第n級移位暫存器包含：一下拉電路，用以利用該第一節點的電位及該低頻時脈訊號，產生該第n級移位暫存器的下拉控制訊號，且將該第一節點的電位下拉至該第n級緩衝輸出電路的輸出節點的電位和該第n級移位暫存器的續傳節點的電位下拉至一參考低電位；一輸入電晶體，耦接於該下拉電路，用以利用該第一高頻時脈訊號和該第n-2級緩衝輸出電路的輸出節點的電位，對該第一節點充電；一上拉電晶體，耦接於該輸入電晶體，用以利用該第三高 頻時脈訊號及該第一節點的電位，改變該第n級移位暫存器的續傳節點的電位；及一下拉電晶體，耦接於該上拉電晶體，用以利用該第n+2級移位暫存器的續傳節點的電位，將該第n級移位暫存器的續傳節點的電位下拉至該參考低電位；其中該輸入電晶體具有一第一端，耦接於該第n-2級緩衝輸出電路的輸出節點，一第二端，用以接收該第一高頻時脈訊號，及一第三端；其中該上拉電晶體具有一第一端，用以接收該第三高頻時脈訊號，一第二端，耦接於該第一節點，及一第三端；其中該下拉電晶體具有一第一端，耦接於該上拉電晶體的第三端，一第二端，用以接收該第n+2級移位暫存器的續傳節點的電位，及一第三端；其中該第n級緩衝輸出電路包含：一第一電晶體，具有一第一端，用以接收該參考高電位，一第二端，耦接於該第n級移位暫存器的第一節點，及一第三端，用以改變該第n級緩衝輸出電路的輸出節點的電位；一第二電晶體，具有一第一端，耦接於該第一電晶體的第三端，一第二端，用以接收該第n+2級移位暫存器的續傳節點的電位或該第一高頻時脈訊號，及一第三端，用以接收該參考低電位；及一第三電晶體，具有一第一端，耦接於該第一電晶體的第 三端，一第二端，用以接收該第n級移位暫存器的下拉控制訊號，及一第三端，用以接收該參考低電位。
  2. 如請求項1所述之閘極驅動電路，其中該輸入電晶體、該上拉電晶體及該下拉電晶體係為一玻璃基板上之薄膜電晶體。
  3. 如請求項1所述之閘極驅動電路，其中該參考高電位係為直流電壓且高於該第三高頻時脈訊號的高準位電位。
  4. 如請求項1所述之閘極驅動電路，其中該第一電晶體、該第二電晶體及該第三電晶體係為一玻璃基板上之薄膜電晶體。
  5. 如請求項1所述之閘極驅動電路，其中該上拉電晶體係用以根據該第三高頻時脈訊號，改變該第n級移位暫存器的續傳節點的電位，一第n-2級移位暫存器的一上拉電晶體係用以根據該第一高頻時脈訊號，改變該第n-2級移位暫存器的一續傳節點的電位，其中該第n-2級移位暫存器的該續傳節點的電位係用以將該第n級移位暫存器的該輸出節點的電位下拉至該參考低電位。
  6. 如請求項1所述之閘極驅動電路，其中一第n-1級移位暫存器的上拉電晶體係用以根據一第二高頻時脈訊號，改變該第n-1級移位暫存器的續傳節點的電位，一第n-3級移位暫存器的上拉 電晶體係用以根據一第四高頻時脈訊號，改變該第n-3級移位暫存器的續傳節點的電位，其中該第n-3級移位暫存器的該續傳節點的電位係用以將該第n-1級移位暫存器的一輸出節點的電位下拉至該參考低電位。
  7. 如請求項1所述之閘極驅動電路，其中該參考高電位係為直流電壓且高於該第三高頻時脈訊號的高準位電位。
TW99135759A 2010-10-20 2010-10-20 閘極驅動電路 TWI420458B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99135759A TWI420458B (zh) 2010-10-20 2010-10-20 閘極驅動電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99135759A TWI420458B (zh) 2010-10-20 2010-10-20 閘極驅動電路

Publications (2)

Publication Number Publication Date
TW201218153A TW201218153A (en) 2012-05-01
TWI420458B true TWI420458B (zh) 2013-12-21

Family

ID=46552442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99135759A TWI420458B (zh) 2010-10-20 2010-10-20 閘極驅動電路

Country Status (1)

Country Link
TW (1) TWI420458B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9442593B2 (en) 2014-07-03 2016-09-13 Lg Display Co., Ltd. Touch screen panel integrated display device and display panel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4160242A1 (en) * 2017-03-27 2023-04-05 Waveguide Corporation Integrated sensors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200639790A (en) * 2005-02-05 2006-11-16 Samsung Electronics Co Ltd Gate driver, display device having the same and method of driving the same
TW200820184A (en) * 2006-10-24 2008-05-01 Chunghwa Picture Tubes Ltd Display panel and driving method thereof for liquid crystal display
US20090079715A1 (en) * 2007-09-21 2009-03-26 Kim Bora Gate driver and method of driving display apparatus having the same
US20090174646A1 (en) * 2008-01-07 2009-07-09 Samsung Electronics Co., Ltd. Gate driver with error blocking mechanism, method of operating the same, and display device having the same
US20100060619A1 (en) * 2005-04-11 2010-03-11 Samsung Electronics Co., Ltd Gate drive device for display device and display device having the same
US20100238143A1 (en) * 2009-03-17 2010-09-23 Sheng-Chao Liu High-reliability gate driving circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200639790A (en) * 2005-02-05 2006-11-16 Samsung Electronics Co Ltd Gate driver, display device having the same and method of driving the same
US20100060619A1 (en) * 2005-04-11 2010-03-11 Samsung Electronics Co., Ltd Gate drive device for display device and display device having the same
TW200820184A (en) * 2006-10-24 2008-05-01 Chunghwa Picture Tubes Ltd Display panel and driving method thereof for liquid crystal display
US20090079715A1 (en) * 2007-09-21 2009-03-26 Kim Bora Gate driver and method of driving display apparatus having the same
US20090174646A1 (en) * 2008-01-07 2009-07-09 Samsung Electronics Co., Ltd. Gate driver with error blocking mechanism, method of operating the same, and display device having the same
US20100238143A1 (en) * 2009-03-17 2010-09-23 Sheng-Chao Liu High-reliability gate driving circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9442593B2 (en) 2014-07-03 2016-09-13 Lg Display Co., Ltd. Touch screen panel integrated display device and display panel
TWI573122B (zh) * 2014-07-03 2017-03-01 樂金顯示科技股份有限公司 觸控螢幕面板積體顯示裝置與顯示面板

Also Published As

Publication number Publication date
TW201218153A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US7317780B2 (en) Shift register circuit
TWI410944B (zh) 顯示裝置之移位暫存器
TWI400686B (zh) 液晶顯示器之移位暫存器
TWI404036B (zh) 液晶顯示器
KR101818384B1 (ko) Goa회로구조
WO2016070543A1 (zh) 移位寄存器单元、栅极驱动电路及显示装置
JP6328153B2 (ja) シフトレジスタ、表示装置、ゲート駆動回路及び駆動方法
US8290114B2 (en) Shift register with low power consumption
TWI421872B (zh) 能降低耦合效應之移位暫存器
JP6181850B2 (ja) シフトレジスタユニット及び表示装置
US7760846B2 (en) Shift register and liquid crystal display (LCD)
US20140160000A1 (en) Shift register unit, gate driving circuit, and display device comprising the same
WO2021007932A1 (zh) Goa电路
WO2016192267A1 (zh) 移位寄存器、栅极驱动电路和显示装置
WO2017045346A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
TWI433460B (zh) 可增加驅動能力之第ｎ級移位暫存器及增加移位暫存器驅動能力之方法
WO2014166251A1 (zh) 移位寄存器单元及栅极驱动电路
JP2008108374A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2008112550A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2017535105A (ja) Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
WO2016161727A1 (zh) 移位寄存器单元及其驱动方法、阵列基板栅极驱动装置、以及显示面板
CN102097074B (zh) 栅极驱动电路
US8836633B2 (en) Display driving circuit and display panel using the same
WO2018192326A1 (zh) 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
WO2021203485A1 (zh) Goa 电路及显示面板