TWI527044B - 移位暫存器 - Google Patents

Description

移位暫存器

本發明是有關於一種移位暫存器，且特別是有關於一種可降低漏電流並具有回復功能的移位暫存器。

在目前液晶顯示面板的設計中，閘極驅動器等效上為移位暫存器。其中，移位暫存器的穩壓電路透過兩組互補的低頻信號運作，可減輕其中的開關元件所受的應力(stress)效應。

然而，上述設計中的開關元件可能存在漏電的風險。詳細而言，移位暫存器可包括多個相互串接的移位暫存單元。圖1繪示出習知移位暫存單元100的電路圖，而圖2則對應於移位暫存單元100的信號波形圖。其中，下拉電路111、112依據第一低頻信號LC1、第二低頻信號LC2而分別產生下拉控制信號P(n)、K(n)，並藉以控制下拉電路111、112中作為開關的電晶體M1、M2。時序信號HC1用以上拉驅動信號Q(n)。以電晶體M1為例，在週期T中，電晶體M1因下拉控制信號P(n)為低電壓準位而為斷開狀態。此時，由於時序信號HC1為高準位信號，輸出驅動電路130將拉高輸出信號G(n)的電壓準位。驅動信號Q(n)電壓準位 則透過電晶體M3以依據前級的起始信號ST(n-2)以及輸出信號G(n-2)來拉升至高電壓準位。換言之，儘管此時的電晶體M1為斷開，但上拉的驅動信號Q(n)將使電晶體M1的汲極與源極之間承受到更大的電壓差，導致嚴重的漏電流而影響驅動信號Q(n)的電壓準位。

本發明提供一種移位暫存器，可改善漏電流嚴重的問題，藉以維持驅動信號的電壓準位，並具有回復(recovery)功能而可減輕應力效應，從而增加移位暫存器的壽命。

本發明提出的移位暫存器包括多數個移位暫存單元，且所述移位暫存單元相互串接。其中，第N級的移位暫存單元包括多數個下拉電路、電容以及輸出驅動電路，N為正整數。各下拉電路耦接驅動端及移位暫存單元的輸出端，接收並依據下拉控制信號以拉低驅動端上的驅動信號及輸出端上的輸出信號的電壓準位。電容串接在驅動端及輸出端間。輸出驅動電路耦接驅動端及輸出端，並依據驅動信號以拉高輸出信號的電壓準位。其中，各下拉電路包括電壓調整電路以及第一開關。電壓調整電路用以提供偏壓電壓。第一開關具有第一端以及第二端。第一開關的第一端耦接驅動端，而其第二端接收偏壓電壓，且第一開關依據對應的下拉控制信號以導通或斷開。

基於上述，本發明實施例所提出的移位暫存器依據驅動 信號或輸出訊號而對應調整下拉電路中開關上的電壓差，可降低移位暫存器發生漏電流現象的問題，藉以維持驅動信號的電壓準位，並具有回復功能而可減輕應力效應，從而增加移位暫存器的壽命。

為讓本案的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、300、400、700、800‧‧‧移位暫存單元

111~112、311~312、411~412、611、711~712、811~812‧‧‧下 拉電路

130、330、430、730、830‧‧‧輸出驅動電路

320、420‧‧‧上拉電路

340、440、740、840‧‧‧主要下拉電路

421、721、821‧‧‧起始信號產生電路

422、722、822‧‧‧上拉開關

451、452‧‧‧下拉控制信號產生電路

C‧‧‧電容

G‧‧‧輸出端

G(n)、G(n-2)、G(n+4)‧‧‧輸出信號

HC(n+2)、HC1‧‧‧時序信號

K(n)、P(n)‧‧‧下拉控制信號

LC1‧‧‧第一低頻信號

LC2‧‧‧第二低頻信號

M1~M3、M11~M16、M21~M22、M3~M4、M51~M58‧‧‧電晶體

Q‧‧‧驅動端

Q(n)‧‧‧驅動信號

S11~S12、S2~S5‧‧‧開關

ST(n)、ST(n-2)‧‧‧起始信號

T1~T6‧‧‧週期

VA、VB‧‧‧偏壓電壓

VSS‧‧‧參考接地電壓

VS1~VS2、VS61~VS82‧‧‧電壓調整電路

圖1是習知移位暫存單元的電路圖。

圖2是習知移位暫存單元的信號波形圖。

圖3是依照本發明一實施例所繪示的移位暫存單元的方塊示意圖。

圖4是依照本發明一實施例所繪示的移位暫存單元的電路圖。

圖5是依照本發明一實施例所繪示的移位暫存單元的信號波形圖。

圖6是依照本發明一實施例所繪示的下拉電路的電路圖。

圖7是依照本發明一實施例所繪示的移位暫存單元的電路圖。

圖8是依照本發明一實施例所繪示的移位暫存單元的電路圖。

本發明實施例所提出的移位暫存器包括相互串接的多個移位暫存單元。請參照圖3，圖3是依照本發明一實施例所繪示的第N級的移位暫存單元300的方塊圖。移位暫存單元300包括下拉電路311、312、電容C、上拉電路320以及輸出驅動電路330。其中，各下拉電路311、312耦接驅動端Q及移位暫存單元300的輸出端G。下拉電路311、312分別接收並依據下拉控制信號P(n)、K(n)以拉低驅動端Q上的驅動信號Q(n)及輸出端G上的輸出信號G(n)的電壓準位。另外，驅動端Q上的驅動信號Q(n)的電壓準位，更可以由第N-2級的移位暫存單元中的輸出訊號G(n-2)與起始信號ST(n-2)來進行拉升的動作。

電容C串接在驅動端Q及輸出端G間。上拉電路320耦接驅動端Q，並依據第N-2級的輸出信號G(n-2)與起始信號ST(n-2)以拉高本級的驅動信號Q(n)的電壓準位。輸出驅動電路330耦接驅動端Q及輸出端G，並依據驅動信號Q(n)以拉高輸出信號G(n)的電壓準位。上拉電路320並產生第N級的起始信號ST(n)。在此，起始信號ST(n)可傳送至第N+2級的移位暫存單元，以作為第N+2級的移位暫存單元拉高其驅動信號Q(n+2)的依據。

詳細而言，下拉電路311包括電壓調整電路VS1以及開關S11，開關S11電性連接電壓調整電路VS1。下拉電路312則包括開關S12，開關S12電性連接電壓調整電路VS2。以下拉電路 311為例，在下拉電路311中，電壓調整電路VS1用以提供偏壓電壓VA，而開關S11的第一端耦接驅動端Q，第二端則接收偏壓電壓VA。開關S11依據對應的下拉控制信號P(n)而導通或斷開，藉以接收電壓調整電路VS1所產生的偏壓電壓VA。相類似的，在下拉電路312中，電壓調整電路VS2用以提供偏壓電壓VB，而開關S12的第一端耦接驅動端Q，第二端則接收偏壓電壓VB。開關S12依據對應的下拉控制信號K(n)而導通或斷開，藉以接收電壓調整電路VS2所產生的偏壓電壓VB。

除此之外，以電壓調整電路VS1為範例，電壓調整電路VS1可依據驅動信號Q(n)或輸出信號G(n)而決定是否提供偏壓電壓VA。詳細而言，在當驅動信號Q(n)或輸出信號G(n)的電壓值大於預設的臨界電壓時，電壓調整電路VS1會產生偏壓電壓VA，並提供偏壓電壓VA至開關S11的第二端，使得開關S11的第二端的電壓準位可以相應於抬升的驅動信號Q(n)或輸出信號G(n)而抬升。如此一來，開關S11的第一端與第二端間的電壓差不會隨著驅動信號Q(n)或輸出信號G(n)的抬升而改變。以開關S11為電晶體為範例，則其汲極與源極之間的電壓差較不易受抬升的驅動信號Q(n)或輸出信號G(n)所影響，故可降低移位暫存器發生漏電現象的問題，並維持驅動信號Q(n)的電壓準位。

此外，本實施例的移位暫存單元300還可包括主要下拉電路340。主要下拉電路340耦接至驅動端Q，用以下拉驅動信號Q(n)至一固定電壓準位。

請參照圖4，圖4是依照本發明一實施例所繪示的移位暫存單元400的電路圖。移位暫存單元400包括下拉電路411、下拉電路412、電容C、由起始信號產生電路421及上拉開關422組成的上拉電路420、輸出驅動電路430以及主要下拉電路440。在此以下拉電路411為例，並搭配圖5所繪示的信號波形圖以詳加說明。

下拉電路411可包括電壓調整電路VS1、開關S11、S2以及S3。其中，電壓調整電路VS1包括電晶體M11，電晶體M11的第一端與其控制端共同耦接至輸出端G，而其第二端則耦接至開關S11的第二端，電晶體M11用以依據輸出信號G(n)調整開關S11之第二端的偏壓電壓VA。在週期T1中，輸出端G上的輸出信號G(n)為高電壓準位，且驅動信號Q(n)透過電容C而對應輸出信號G(n)的抬升動作而對應被抬升。此時，輸出信號G(n)高於臨界電壓而使電晶體M11導通，故電壓調整電路VS1依據輸出信號G(n)並將其高電壓準位提供至開關S11的第二端以作為偏壓電壓VA。上述的臨界電壓可以是電晶體M11的臨界電壓，或是高於電晶體M11的臨界電壓的另一預設電壓準位，應用本實施例者可依其設計需求來決定使電晶體M11導通並用以提供偏壓電壓VA的輸出信號G(n)的電壓準位。

因此，藉由電晶體M11相應於輸出信號G(n)的運作，開關S11其第二端的電壓準位會根據抬升的輸出信號G(n)的電壓準位而抬升，而使開關S11其第一端與第二端之間的電壓差的變化 不易受到驅動信號Q(n)所抬升的電壓準位影響，故可改善移位暫存器發生漏電現象的問題，並維持驅動信號Q(n)的電壓準位。

另一方面，下拉電路411的電路架構還可以避免特定偏壓對於開關S11、S2及S3的長時間操作所造成的臨界電壓飄移現象。其中，透過開關S2的切換，開關S11可依據第二低頻信號LC2是否為致能準位而對應受到正偏壓或負偏壓電壓，藉以避免長時間受到特定偏壓之應力效應而造成開關S11的臨界電壓飄移。同時，開關S2和S3所受到的應力效應亦可以透過連接至第二低頻信號LC2而被降低。

以圖4中的下拉電路411為例，開關S2的第一端耦接至開關S11的第二端，開關S2的第二端接收第二低頻信號LC2，且開關S2的控制端依據第N+2級的時序信號HC(n+2)而導通或斷開。開關S3則串接在輸出端G以及開關S2的第二端間，且開關S3的控制端依據下拉控制信號P(n)而導通或斷開。並請再參照圖5的信號波形圖，其中，在週期T4結束之前為第一低頻信號LC1的作用期間，此時的第一低頻信號LC1為被致能的狀態，在週期T4結束之後則為第二低頻信號LC2的作用期間，而此時的第二低頻信號LC2被致能。

在週期T2中，第N+2級的時序信號HC(n+2)為高電壓準位，以使開關S2導通，並使開關S11的第二端被拉低至低電壓準位。在週期T3中，第N+2級的時序信號HC(n+2)轉態為低電壓準位，開關S2對應斷開。在此同時，輸出信號G(n)低於臨界電壓而 關閉電晶體M11，使開關S11的第二端維持為低電壓準位。並且，開關S11的控制端接收高電壓準位的下拉控制信號P(n)，使開關S11的控制端的電壓準位高於其第二端的電壓準位，故開關S11可等效地被視為受到正偏壓電壓。在週期T4中，第N+2級的時序信號HC(n+2)為高電壓準位使得開關S2導通，並將開關S11的第二端拉低至低電壓準位。此時，開關S11的控制端接收高電壓準位的下拉控制信號P(n)，故開關S11其控制端的電壓準位高於其第二端的電壓準位，而可將開關S11等效視為受到正偏壓電壓。

當移位暫存單元400切換至第二低頻信號LC2的作用期間之後，第二低頻信號LC2被致能為高電壓準位，而第一低頻信號LC1則被禁能而為低電壓準位。在週期T5中，第N+2級的時序信號HC(n+2)為高電壓準位而使開關S2導通，並將開關S11的第二端拉升至第二低頻信號LC2的高電壓準位。此時，開關S11的控制端接收低電壓準位的下拉控制信號P(n)，故開關S11的控制端的電壓準位低於其第二端的電壓準位，使得開關S11可在等效上被視為受到負偏壓電壓。而在週期T6中，第N+2級的時序信號HC(n+2)轉態為低電壓準位，開關S2對應斷開。在此同時，輸出信號G(n)維持低於臨界電壓的電壓準位而關閉電晶體M11，使開關S11的第二端維持為高電壓準位。因此，開關S11的控制端接收低電壓準位的下拉控制信號P(n)，使開關S11等效上可因控制端的電壓準位低於其第二端的電壓準位而被視為受到負偏壓電壓。

換言之，藉由本實施例中開關S2的運作，可在第一低頻信號LC1與第二低頻信號LC2的作用期間分別以正、負偏壓電壓對開關S11進行操作，藉以回復其臨界電壓，避免長時間的特定偏壓操作而可減輕應力效應造成臨界電壓飄移。

同時，藉由上述設計，開關S2和S3也可因此而減輕所受之應力效應。如同前述，開關S2可依據第二低頻信號LC2和第N+2級的時序信號HC(n+2)之間的電壓差而使其所受到的偏壓在正偏壓或負偏壓電壓之間切換。同理，開關S3亦可依據第二低頻信號LC2和下拉控制信號P(n)之間的電壓差而使其所受到的偏壓在正偏壓或負偏壓電壓之間切換。因此，藉由對於開關上正、負偏壓的切換，本實施例的移位暫存單元400不僅可減輕開關S11因應力效應造成的臨界電壓漂移的問題，也可同時改善並降低開關S2和S3所受的應力效應。

相類似的，下拉電路412可包括電壓調整電路VS2、開關S12、開關S4和開關S5，且其中電壓調整電路VS2可包括電晶體M12。在下拉電路412中，藉由電晶體M12相應於輸出信號G(n)的運作，開關S12其第二端的電壓準位會根據抬升的輸出信號G(n)的電壓準位而抬升，而使開關S12其第一端與第二端之間的電壓差的變化不易受到驅動信號Q(n)所抬升的電壓準位影響。另外，開關S4可使開關S12在第一低頻信號LC1與第二低頻信號LC2的作用期間分別操作於正、負偏壓電壓，以減輕開關S12的臨界電壓因應力效應造成的臨界電壓飄移現象，且開關S4、S5亦 可藉由此設計而同時改善其所受之應力效應。本實施例的下拉電路412與下拉電路411具有類似架構，故下拉電路412中各元件的作動細節可參考上述關於下拉電路411的說明。

另外，移位暫存單元400還可包括多數個下拉控制信號產生電路451、452，並分別耦接至下拉電路411、412。下拉控制信號產生電路451、452可分別依據第一低頻信號LC1及第二低頻信號LC2來分別產生下拉控制信號P(n)及K(n)。以下拉控制信號產生電路451為例，下拉控制信號產生電路451包括電晶體M51~M54。其中，電晶體M51的第一端與控制端共同接收第一低頻信號LC1。電晶體M52的第一端耦接至電晶體M51的第一端，電晶體M52的控制端耦接至電晶體M51的第二端，電晶體M52的第二端用以產生對應的下拉控制信號P(n)。

電晶體M53的第一端耦接至電晶體M51的第二端，電晶體M53的第二端耦接至參考接地電壓VSS，電晶體M53的控制端接收驅動信號Q(n)。電晶體M54的第一端耦接至電晶體M52的第二端，電晶體M54的第二端耦接至參考接地電壓VSS，電晶體M54的控制端接收驅動信號Q(n)。

因此，電晶體M53和M54依據驅動信號Q(n)而決定下拉控制信號P(n)之電壓準位。而電晶體M51和M52則依據第一低頻信號LC1，並在電晶體M54關閉時於電晶體M52的第二端產生下拉控制信號P(n)。

下拉控制信號產生電路452則包括電晶體M55~M58。相 類似的，電晶體M57和M58依據驅動信號Q(n)以決定下拉控制信號K(n)之電壓準位，而電晶體M55和M56則依據第二低頻信號LC2，並在電晶體M58關閉時於電晶體M56的第二端產生下拉控制信號K(n)。下拉控制信號產生電路452的電路架構與下拉控制信號產生電路451的電路架構類似，故其細節可參照下拉控制信號產生電路451的說明。

上拉電路可用以依據第N-2級的輸出信號G(n-2)與起始信號ST(n-2)以拉高本級的驅動信號Q(n)的電壓準位。詳細來說，上拉電路包括起始信號產生電路421以及上拉開關422。起始信號產生電路421可包括電晶體M21，其第一端接收時序信號HC1，其第二端產生起始信號ST(n)，且其控制端耦接驅動端Q。起始信號產生電路421耦接驅動端Q並接收時序信號HC1，起始信號產生電路421依據驅動信號Q(n)以提供時序信號HC1來產生起始信號ST(n)。

在此，驅動信號Q(n)則可以利用第N-2級的移位暫存單元中的輸出信號與起始信號來拉升其電壓準位，其中，第N-2級的移位暫存單元中的上拉電路與上拉電路420的電路架構是相同的。

上拉開關422可包括電晶體M22，其第一端接收第N-2級的輸出信號G(n-2)，其控制端接收第N-2級的起始信號ST(n-2)，且其第二端耦接至本級的驅動信號Q(n)。而上拉開關422則耦接在第N-2級的輸出訊號G(n-2)與驅動端間，且上拉開關422 依據第N-2級的起始信號ST(n-2)以導通或斷開，並藉以拉高本級的驅動信號Q(n)的電壓準位。

因此，當驅動信號Q(n)為高電壓準位時，起始信號產生電路421導通，並提供時序信號HC1以作為控制上拉開關422的起始信號ST(n)。當時序信號HC1為高電壓準位時，上拉開關422導通，並可接收第N-2級的輸出信號G(n-2)，而將第本級的移位暫存單元400的驅動端Q上拉至第N-2級的輸出信號G(n-2)的電壓準位。

驅動電路430可包括電晶體M3，且其第一端接收時序信號HC1，其控制端接收驅動信號Q(n)，而其第二端耦接至輸出端G。電晶體M3依據驅動信號Q(n)而導通，並產生輸出信號G(n)以驅動後級電路。

主要下拉電路440耦接在驅動端Q以及參考接地電壓VSS間，並依據第N+4級的輸出信號G(n+4)來拉低驅動信號Q(n)的電壓值。主要下拉電路440可包括電晶體M4，其第一端耦接至驅動端Q，其控制端接收第N+4級的輸出信號G(n+4)，且其第二端耦接參考接地電壓VSS，藉以將驅動信號Q(n)的電壓值拉低至參考接地電壓VSS。

請參照圖6，圖6是依照本發明另一實施例所繪示的下拉電路611的電路圖。在圖6中，下拉電路611包括電壓調整電路VS61、開關S11、S2以及S3，與圖4的下拉電路411不同的是，圖6的下拉電路611中，電壓調整電路VS61包括電晶體M12，電 晶體M12的第一端耦接至輸出端G，其控制端耦接至驅動端Q，且其第二端耦接至開關S11的第二端。因此，利用驅動信號Q(n)與輸出信號G(n)的相關性，可使開關S11其第二端的電壓準位相應於抬升的驅動信號Q(n)而抬升，故可降低移位暫存單元600發生漏電現象的問題，並維持驅動信號Q(n)的電壓準位。

請參照圖7，圖7是依照本發明另一實施例所繪示的移位暫存單元700的電路圖。在圖7中，移位暫存單元700包括下拉電路711、下拉電路712、電容C、由起始信號產生電路721及上拉開關722組成的上拉電路、輸出驅動電路730以及主要下拉電路740。與圖4的移位暫存單元400不同的是，電壓調整電路VS71、VS72分別包括電晶體M13、M14，電晶體M13、M14依據驅動信號Q(n)以其第一端接收起始信號ST(n)，且以第二端耦接至開關S11、S12的第二端。由於起始信號ST(n)反應於驅動信號Q(n)，並且透過起始信號ST(n)來控制電壓調整電路VS71、VS72的偏壓電壓產生動作，可以避免輸出信號G(n)受到電壓調整電路VS71、VS72的干擾，故透過電晶體M13、M14可分別使開關S11、S12其第二端的電壓準位相應於抬升的驅動信號Q(n)而抬升，從而降低移位暫存單元700發生漏電現象的問題，並維持驅動信號Q(n)的電壓準位。

請參照圖8，圖8是依照本發明另一實施例所繪示的移位暫存單元800的電路圖。在圖8中，移位暫存單元800包括下拉電路811、下拉電路812、電容C、起始信號產生電路821以及上 拉開關822組成的上拉電路、輸出驅動電路830以及主要下拉電路840。與圖7的移位暫存單元700不同的是，電壓調整電路VS81、VS82分別包括電晶體M15、M16。電晶體M15、M16以其第一端與其控制端共同接收起始信號ST(n)，並以其第二端耦接至開關S11、S12的第二端。類似地，利用電壓調整電路VS81、VS82中的電晶體M15、M16，可分別使開關S11、S12其第二端的電壓準位相應於抬升的驅動信號Q(n)而抬升，從而降低移位暫存單元800發生漏電現象的問題，並維持驅動信號Q(n)的電壓準位。

綜上所述，本發明實施例所提出的移位暫存器依據驅動信號而對應調整下拉電路中開關上的電壓差，可降低移位暫存器發生漏電現象的問題，藉以維持驅動信號的電壓準位，並具有回復功能而可減輕應力效應，從而增加移位暫存器的壽命。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

300‧‧‧移位暫存單元

311、312‧‧‧下拉電路

320‧‧‧上拉電路

330‧‧‧輸出驅動電路

340‧‧‧主要下拉電路

C‧‧‧電容

G‧‧‧輸出端

G(n)、G(n-2)‧‧‧輸出信號

K(n)、P(n)‧‧‧下拉控制信號

Q‧‧‧驅動端

Q(n)‧‧‧驅動信號

ST(n)、ST(n-2)‧‧‧起始信號

S11、S12‧‧‧第一開關

VA、VB‧‧‧偏壓電壓

VS1、VS2‧‧‧電壓調整電路

Claims (15)

1. 一種移位暫存器，包括：多數個移位暫存單元，該些移位暫存單元相互串接，其中，第N級的移位暫存單元包括：多數個下拉電路，各該下拉電路耦接一驅動端及該第N級移位暫存單元的一輸出端，並依據一下拉控制信號用以拉低該驅動端上的一驅動信號及該輸出端上的一輸出信號的電壓準位；一電容，耦接在該驅動端及該輸出端之間；以及一輸出驅動電路，耦接該驅動端及該輸出端，依據該驅動信號以產生該輸出信號，其中，各該下拉電路包括：一第一開關，具有一控制端、一第一端以及一第二端，其第一端耦接該驅動端，其控制端用以接收該下拉控制信號；以及一電壓調整電路，耦接於該第一開關之該第二端，用以調整該第一開關之該第二端的電壓準位；其中，N為正整數。
2. 如申請專利範圍第1項所述的移位暫存器，其中該電壓調整電路用以在該驅動信號或該輸出信號的電壓值大於一臨界電壓時產生一電壓並提供該電壓至該第一開關的該第二端。
3. 如申請專利範圍第1項所述的移位暫存器，其中該電壓調整電路包括： 一電晶體，具有一第一端、一第二端以及一控制端，該第一端與該控制端共同耦接至該輸出端，該電晶體的該第二端耦接至該第一開關的該第二端。
4. 如申請專利範圍第1項所述的移位暫存器，其中該電壓調整電路包括：一電晶體，具有一第一端、一第二端以及一控制端，該第一端耦接至該輸出端，該電晶體的該控制端耦接至該驅動端，該電晶體的該第二端耦接至該第一開關的該第二端。
5. 如申請專利範圍第1項所述的移位暫存器，更包含一上拉電路，耦接該驅動端，用以依據一第N-2級的輸出信號控制該級移位暫存單元之驅動信號，其中該上拉電路包括：一起始信號產生電路，耦接該驅動端並接收一時序信號，該起始信號產生電路依據該驅動信號以提供該時序信號來產生一起始信號；以及一上拉開關，耦接在該N-2級移位暫存器之輸出端以及該級移位暫存單元之一驅動端之間，該上拉開關依據該N-2級移位暫存器之起始信號以導通或斷開，並藉以控制該級移位暫存單元之驅動信號的電壓準位。
6. 如申請專利範圍第5項所述的移位暫存器，其中該起始信號產生電路包括：一第一電晶體，具有一第一端、一第二端以及一控制端，該第一端用以接收該時序信號，該第一電晶體的該第二端用以產生 該起始信號，該第一電晶體的控制端耦接該驅動端。
7. 如申請專利範圍第6項所述的移位暫存器，其中該上拉開關包括：一第二電晶體，具有一第一端、一第二端以及一控制端，其第一端耦接至該N-2級移位暫存器之輸出端，該第二電晶體的該控制端接收該N-2級移位暫存器之起始信號，該第二電晶體的該第二端耦接該級移位暫存單元之驅動端。
8. 如申請專利範圍第5項所述的移位暫存器，其中該電壓調整電路包括：一電晶體，具有一第一端、一第二端以及一控制端，該第一端與該控制端共同接收該起始信號，該電晶體的該第二端耦接至該第一開關的該第二端。
9. 如申請專利範圍第5項所述的移位暫存器，其中該電壓調整電路包括：一電晶體，具有一第一端、一第二端以及一控制端，該第一端接收該起始信號，該電晶體的該控制端耦接至該驅動端，該電晶體的該第二端耦接至該第一開關的該第二端。
10. 如申請專利範圍第1項所述的移位暫存器，其中各該下拉電路更包括：一第二開關，具有一第一端、一第二端以及一控制端，該第一端耦接至該第一開關的該第二端，該第二開關的該第二端接收一低頻信號，且該第二開關之該控制端用以接收一第N+2級時序 信號；以及一第三開關，串接在該輸出端以及該第二開關的第二端間，該第三開關之一控制端用以接收該下拉控制信號。
11. 如申請專利範圍第1項所述的移位暫存器，其中各該移位暫存單元更包括：多數個下拉控制信號產生電路，分別耦接至該些下拉電路之一，各該些下拉控制信號產生電路依據一第一低頻信號或一第二低頻信號來分別產生該些下拉控制信號。
12. 如申請專利範圍第11項所述的移位暫存器，其中各該下拉控制信號產生電路包括：一第三電晶體，具有一第一端、一第二端以及一控制端，該第一端與該控制端共同接收該第一低頻信號或該第二低頻信號；一第四電晶體，具有一第一端、一第二端以及一控制端，該第一端耦接至該第三電晶體的該第一端，該第四電晶體的該控制端耦接至該第三電晶體的該第二端，該第二電晶體的第二端用以產生對應的一下拉控制信號；一第五電晶體，具有一第一端、一第二端以及一控制端，該第一端耦接至該第三電晶體的第二端，該第五電晶體的該第二端耦接至一參考接地端，該第五電晶體的該控制端用以接收該驅動信號；以及一第六電晶體，具有一第一端、一第二端以及一控制端，該第一端耦接至該第四電晶體的該第二端，該第六電晶體的該第二 端耦接至該參考接地端，該第六電晶體的該控制端用以接收該驅動信號。
13. 如申請專利範圍第1項所述的移位暫存器，其中各該移位暫存單元更包括：一主要下拉電路，耦接在該驅動端以及一參考接地電壓間，依據一第N+4級輸出信號來拉低該驅動信號的電壓值。
14. 如申請專利範圍第13項所述的移位暫存器，其中該主要下拉電路包括：一電晶體，具有一第一端、一第二端以及一控制端，該第一端耦接至該驅動端，該控制端接收該第N+4級輸出信號，該第二端耦接該參考接地電壓。
15. 如申請專利範圍第1項所述的移位暫存器，其中該輸出驅動電路包括：一電晶體，具有一第一端、一第二端以及一控制端，該第一端接收一時序信號，該電晶體的該控制端接收該驅動信號，該電晶體的該第二端耦接至該輸出端以產生該輸出信號。