CN113539202A - 栅极驱动电路及显示面板 - Google Patents

Abstract

本申请适用于显示技术领域，提供了一种栅极驱动电路及显示面板。栅极驱动电路包括N个依次排列的有效移位暂存器，N个有效移位暂存器分为m个有效移位暂存器组，每个有效移位暂存器组包括n个有效移位暂存器；N、n和m为大于1的正整数，N＝m×n。第m个有效移位暂存器组中的n个有效移位暂存器均接收下拉控制信号，下拉控制信号达到第一预设电压时，第m个有效移位暂存器组中的n个有效移位暂存器根据下拉控制信号控制预设低电位下拉栅极扫描信号和工作点电压信号的电位。本申请实施例的栅极驱动电路不需要虚拟移位暂存器提供信号，有效移位暂存器也可实现讯号清除，减少了虚拟移位暂存器的使用数量，便于实现显示面板的窄边框设计。

Description

栅极驱动电路及显示面板

技术领域

本申请属于显示技术领域，尤其涉及一种栅极驱动电路及显示面板。

背景技术

电子设备实现显示功能的主要部件是显示面板，显示面板需要栅极驱动电路对栅极线进行扫描，以驱动显示面板进行图像显示。传统的栅极驱动电路一般需要多个虚拟移位暂存器提供信号，使有效移位暂存器完成栅极扫描信号和工作点电压信号的下拉清除。虚拟移位暂存器的使用导致显示面板的边框区较宽，不便于实现显示面板的窄边框设计。

发明内容

本申请实施例提供了一种栅极驱动电路及显示面板，在下拉控制信号达到第一预设电压时，第m个有效移位暂存器组中的n个有效移位暂存器根据下拉控制信号控制预设低电位下拉栅极扫描信号和工作点电压信号的电位，不需要虚拟移位暂存器提供信号，有效移位暂存器也可以实现栅极扫描信号和工作点电压信号的下拉清除，减少虚拟移位暂存器的使用数量，便于实现显示面板的窄边框设计。

第一方面，本申请实施例提供了一种栅极驱动电路，包括N个依次排列的有效移位暂存器，N个所述有效移位暂存器分为m个有效移位暂存器组，每一个所述有效移位暂存器组包括n个依次排列的有效移位暂存器；其中，N、n和m均为大于1的正整数，且N＝m×n；

第m个所述有效移位暂存器组中的n个有效移位暂存器均用于接收下拉控制信号，在所述下拉控制信号达到第一预设电压时，第m个所述有效移位暂存器组中的n个有效移位暂存器根据所述下拉控制信号控制预设低电位下拉栅极扫描信号和工作点电压信号的电位；其中，在第m个所述有效移位暂存器组中的第n个有效移位暂存器接收到的时钟信号由高电平转变为低电平时，所述下拉控制信号达到第一预设电压。

在第一方面的一种可能的实现方式中，第一个所述有效移位暂存器组中的前x个有效移位暂存器用于接收预充控制信号，在所述预充控制信号达到第二预设电压时，第一个所述有效移位暂存器组中的前x个有效移位暂存器根据所述预充控制信号输出栅极扫描信号；其中，x为正整数，且x≤n。

在第一方面的一种可能的实现方式中，所述有效移位暂存器包括：

预充模块，用于接收第一栅极信号，并根据所述第一栅极信号输出预充电压信号；

输出模块，用于接收时钟信号和所述预充电压信号，并根据所述时钟信号和所述预充电压信号输出栅极扫描信号；所述输出模块还用于在所述时钟信号由高电平转变为低电平时，控制低电平的时钟信号下拉所述栅极扫描信号的电位；

下拉模块，用于接收第二栅极信号，并在所述第二栅极信号达到开启电压时，控制所述预设低电位下拉所述扫描信号的电位；在所述时钟信号由高电平转变为低电平时，所述第二栅极信号达到所述开启电压。

在第一方面的一种可能的实现方式中，所述下拉模块包括第一开关，所述第一开关的第一端与所述输出模块的输出端电连接，所述第一开关的第二端与所述预设低电位电连接；

所述第一开关的第三端用于接收所述第二栅极信号，在所述第二栅极信号达到所述开启电压时，所述第一开关控制所述预设低电位下拉所述栅极扫描信号的电位。

在第一方面的一种可能的实现方式中，所述下拉模块还包括第二开关，所述第二开关的第一端与所述输出模块电连接，所述第二开关的第二端与所述预设低电位电连接；

所述第二开关的第三端用于接收所述第二栅极信号，在所述第二栅极信号达到所述开启电压时，所述第二开关控制所述预设低电位下拉所述工作点电压信号的电位；其中，所述工作点电压信号由所述输出模块根据所述时钟信号和所述预充电压信号生成。

在第一方面的一种可能的实现方式中，所述预充模块包括第三开关，所述第三开关的第一端和所述第三开关的第三端电连接，所述第三开关的第二端与所述输出模块电连接，所述第三开关的第三端用于接收所述第一栅极信号；所述第三开关根据所述第一栅极信号输出所述预充电压信号。

在第一方面的一种可能的实现方式中，所述输出模块包括第五开关，所述第五开关的第一端用于接收所述时钟信号，所述第五开关的第二端用于输出栅极扫描信号，所述第五开关的第三端分别与所述预充模块和所述下拉模块电连接；所述第五开关用于在所述时钟信号由高电平转变为低电平时，控制低电平的时钟信号下拉所述栅极扫描信号的电位。

在第一方面的一种可能的实现方式中，所述输出模块还包括第四开关，所述第四开关的第一端用于接收所述时钟信号，所述第四开关的第二端用于输出后级移位暂存器使用的第四栅极信号，所述第四开关的第三端分别与所述预充模块和所述下拉模块电连接。

在第一方面的一种可能的实现方式中，所述有效移位暂存器还包括：

控制模块，用于根据预设指令生成下拉维持信号；以及

下拉维持模块，用于根据所述下拉维持信号控制所述预设低电位下拉所述栅极扫描信号和所述工作点电压信号的电位。

第二方面，本申请实施例提供了一种显示面板，包括阵列基板、彩膜基板和液晶层，所述阵列基板上设置有N个像素单元、N个栅极线路和第一方面任一项所述的栅极驱动电路，N个所述栅极线路和N个所述像素单元一一对应连接，所述栅极驱动电路中的N个有效移位暂存器和N个所述栅极线路一一对应连接，其中，N为大于1的正整数。

本申请实施例与现有技术相比存在的有益效果是：

本申请实施例提供的栅极驱动电路包括N个有效移位暂存器，N个有效移位暂存器依次排列，N个有效移位暂存器分为m个有效移位暂存器组，每一个有效移位暂存器组包括n个依次排列的有效移位暂存器，其中，N、n和m均为大于1的正整数，且N＝m×n。第m个有效移位暂存器组中的n个有效移位暂存器均用于接收下拉控制信号，在下拉控制信号达到第一预设电压时，第m个有效移位暂存器组中的n个有效移位暂存器根据下拉控制信号控制预设低电位下拉栅极扫描信号和工作点电压信号的电位。本申请实施例提供的栅极驱动电路不需要虚拟移位暂存器提供信号，有效移位暂存器也可以实现栅极扫描信号和工作点电压信号的下拉清除，减少了虚拟移位暂存器的使用数量，便于实现显示面板的窄边框设计。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例一提供的栅极驱动电路的结构示意图；

图2是本申请实施例一提供的栅极驱动电路的工作时序图；

图3是本申请实施例二提供的栅极驱动电路的结构示意图；

图4是本申请实施例三提供的有效移位暂存器的原理框图；

图5是本申请实施例三提供的有效移位暂存器的电路连接示意图；

图6是本申请实施例四提供的显示面板中阵列基板的结构示意图；

图7为本申请实施例四提供的显示面板的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当…时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

实施例一：

图1是本申请一实施例提供的栅极驱动电路的结构示意图。参见图1所示，栅极驱动电路包括N个有效移位暂存器11，N个有效移位暂存器11依次排列，N个有效移位暂存器11分为m个有效移位暂存器组10，每一个有效移位暂存器组10包括n个依次排列的有效移位暂存器11，其中，N、n和m均为大于1的正整数，且N＝m×n。

具体地，显示面板中包括N条栅极线，N条栅极线依次排列，并且N条栅极线相互平行设置。N个有效移位暂存器和N条栅极线一一对应连接。有效移位暂存器11根据时钟信号输出栅极扫描信号，驱动对应的栅极线进行扫描。

前m+1个有效移位暂存器组10中的有效移位暂存器11根据后级有效移位暂存器11输出的栅极信号(图1中的F(n)信号)，控制预设低电位下拉栅极扫描信号和工作点电压信号的电位。

第m个有效移位暂存器组10中的n个有效移位暂存器11均接收下拉控制信号PDS。在第m个有效移位暂存器组中的第n个有效移位暂存器接收到的时钟信号由高电平转变为低电平时，下拉控制信号达到第一预设电压，第m个有效移位暂存器组10中的n个有效移位暂存器11根据下拉控制信号PDS控制预设低电位下拉栅极扫描信号和工作点电压信号的电位，实现讯号的清除。当时钟信号为高电平时，下拉控制信号PDS为低电平，有效移位暂存器11不进行讯号清除。

由此栅极驱动电路不需要虚拟移位暂存器提供信号，有效移位暂存器11也可以实现讯号清除，减少了虚拟移位暂存器的使用数量，便于实现显示面板的窄边框设计。

需要说明的是，图1所示的每个有效移位暂存器组10包括4个有效移位暂存器11，图1仅是作为示例性说明，并不对每个有效移位暂存器组10中包括有效移位暂存器11的个数进行限定。根据实际情况，还可以设置每个有效移位暂存器组10中包括其它个数的有效移位暂存器11。

为了清楚说明栅极驱动电路的具体工作原理，下面以一个具体的实施例进行说明。

假设栅极驱动电路包括1080个有效移位暂存器11，其中4个有效移位暂存器11为一个有效移位暂存器组10，图2为栅极驱动电路中最后一个有效移位暂存器组10的工作时序图。

图2(A)为传统的栅极驱动电路最后一个有效移位暂存器组10的工作时序图，其中信号F(1081)、信号F(1082)、信号F(1083)和信号F(1084)需要有由虚拟移位暂存器提供，以使有效移位暂存器实现讯号的清除。

图2(B)为本申请实施例提供的栅极驱动电路最后一个有效移位暂存器组10的工作时序图，由图2(B)可以看出，下拉控制信号PDS可以控制最后一个有效移位暂存器组10中的有效移位暂存器11进行讯号清除动作，不需要虚拟移位暂存器。从而减少了虚拟移位暂存器的使用数量，便于实现显示面板的窄边框设计。

实施例二：

图3是本申请另一实施例提供的栅极驱动电路的结构示意图。参见图3所示，第一个有效移位暂存器组10中的前x个有效移位暂存器11用于接收预充控制信号STV，在预充控制信号STV达到第二预设电压时，第一个有效移位暂存器组10中的前x个有效移位暂存器11根据预充控制信号STV输出栅极扫描信号；其中，x为正整数，且x≤n。

具体地，预充控制信号STV达到第二预设电压时，有效移位暂存器11可以根据预充控制信号STV按照逻辑信号输出栅极扫描信号，对栅极线进行扫描显示画面。

传统的栅极驱动电路中前x个有效移位暂存器11的预充控制信号STV需要虚拟移位暂存器提供。而本申请的栅极驱动电路使用预充控制信号STV直接对x个有效移位暂存器11进行驱动，减少了虚拟移位暂存器的使用数量，实现显示面板的窄边框设计。

需要说明的是，图3中所示的为前2个有效移位暂存器11接收预充控制信号STV，图3仅是作为示例性说明，并不对接收预充控制信号STV的有效移位暂存器11的个数进行限定。根据实际情况，还可以设置其它个数的有效移位暂存器11接收预充控制信号STV。

实施例三：

图4示出了本申请一实施例提供的有效移位暂存器的原理框图。参见图4所示，有效移位暂存器11包括：

预充模块，用于接收第一栅极信号，并根据第一栅极信号输出预充电压信号。对于第一个有效移位暂存器组10中的前x个有效移位暂存器11，有效移位暂存器11的预充模块接收的第一栅极信号为预充控制信号STV。对于除第一个有效移位暂存器组10中的前x个有效移位暂存器11之外的有效移位暂存器11，有效移位暂存器11的预充模块接收的第一栅极信号为前级的有效移位暂存器11输出的信号。

输出模块，用于接收时钟信号和预充电压信号，并根据时钟信号和工作点电压信号输出栅极扫描信号。在时钟信号由高电平转变为低电平时，输出模块控制低电平的时钟信号下拉栅极扫描信号的电位。

下拉模块，用于接收第二栅极信号，并在第二栅极信号达到开启电压时，控制预设低电位下拉扫描信号的电位。当时钟信号由高电平转变为低电平时，第二栅极信号达到开启电压。

对于第m个有效移位暂存器组10中的n个有效移位暂存器11，有效移位暂存器11的下拉模块接收的第二栅极信号为下拉控制信号PDS。对于除第m个有效移位暂存器组10中的n个有效移位暂存器11之外的有效移位暂存器11，有效移位暂存器11的下拉模块接收的第二栅极信号为后级有效移位暂存器11输出的信号。

当时钟信号结束后，时钟信号由高电平转换为低电平。输出模块控制预设低电位下拉栅极扫描信号，同时下拉模块控制下拉栅极扫描信号。输出模块和下拉模块同时对栅极扫描信号进行下拉，加快了栅极扫描信号的下拉速度，从而减少了防错充时间，改善了拖尾现象。

需要说明的是，前级有效移位暂存器11指的是当前有效移位暂存器11之前的有效移位暂存器11，前级有效移位暂存器11可以是与当前有效移位暂存器11相邻的有效移位暂存器11，也可以是与当前有效移位暂存器11不相邻的有效移位暂存器11。后级有效移位暂存器11指的是当前有效移位暂存器11之后的有效移位暂存器11，后级有效移位暂存器11可以是与当前有效移位暂存器11相邻的有效移位暂存器11，也可以是与当前有效移位暂存器11不相邻的有效移位暂存器11。

图5示出了本申请一实施例提供的有效移位暂存器的电路连接示意图，参见图5所示。

预充模块100包括第三开关T3，第三开关T3的第一端和第三开关T3的第三端电连接，第三开关T3的第二端与输出模块200电连接，第三开关T3的第三端用于接收第一栅极信号F(n-2)；第三开关根据第一栅极信号F(n-2)输出预充电压信号。

输出模块200包括第四开关T4和第五开关T5。第四开关T4的第一端用于接收时钟信号CK，第四开关T4的第二端用于输出后级移位暂存器使用的第四栅极信号F(n)，第四开关T4的第三端分别与预充模块100和下拉模块300电连接。

第五开关T5的第一端用于接收时钟信号CK，第五开关T5的第二端用于输出栅极扫描信号G(n)，第五开关T5的第三端分别与预充模块100和下拉模块300电连接；第五开关T5用于在时钟信号CK由高电平转变为低电平时，控制低电平的时钟信号CK下拉栅极扫描信号G(n)的电位。

当时钟信号CK结束后，时钟信号CK由高电平转换为低电平。第五开关T5在一段时间内处于导通状态，栅极扫描信号G(n)通过第五开关T5回流到低电平的时钟信号CK，低电平的时钟信号CK下拉栅极扫描信号G(n)的电位。

下拉模块300包括第一开关T1和第二开关T2。第一开关T1的第一端与输出模块200的输出端电连接，第一开关T1的第二端与预设低电位Vss电连接。第一开关T1的第三端用于接收第二栅极信号F(n+4)，在第二栅极信号F(n+4)达到开启电压时，第一开关T1控制预设低电位Vss下拉栅极扫描信号G(n)的电位。当时钟信号CK由高电平转变为低电平时，第二栅极信号F(n+4)达到开启电压。

第二开关T2的第一端与输出模块200电连接，第二开关T2的第二端与预设低电位Vss电连接，第二开关T2的第三端用于接收第二栅极信号F(n+4)。在第二栅极信号F(n+4)达到开启电压时，第二开关T2控制预设低电位Vss下拉工作点电压信号Q(n)的电位。工作点电压信号Q(n)由输出模块200根据时钟信号CK和预充电压信号生成。

当时钟信号CK由高电平转变为低电平时，输出模块200和下拉模块300同时下拉栅极扫描信号G(n)的电位，加快了栅极扫描信号G(n)的下拉速度，从而减少了防错充时间，改善了拖尾现象。

控制模块400根据预设指令生成下拉维持信号。下拉维持模块500根据下拉维持信号控制预设低电位Vss下拉工作点电压信号Q(n)和栅极扫描信号G(n)的电位。

实施例四：

本申请还公开了一种显示面板，如图6和图7所示，显示面板包括阵列基板60、彩膜基板70和液晶层80，阵列基板60上设置有N个像素单元63、N个栅极线路和上述所述的栅极驱动电路，N个栅极线路62和N个像素单元63一一对应连接，栅极驱动电路中的N个有效移位暂存器61和N个栅极线路62一一对应连接，其中，N为大于1的正整数。

本实施例显示面板中的栅极驱动电路减少了虚拟移位暂存器的使用数量，便于显示面板的窄边框设计。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种栅极驱动电路，包括N个依次排列的有效移位暂存器，N个所述有效移位暂存器分为m个有效移位暂存器组，每一个所述有效移位暂存器组包括n个依次排列的有效移位暂存器；其中，N、n和m均为大于1的正整数，且N＝m×n，其特征在于：

第m个所述有效移位暂存器组中的n个有效移位暂存器均用于接收下拉控制信号，在所述下拉控制信号达到第一预设电压时，第m个所述有效移位暂存器组中的n个有效移位暂存器根据所述下拉控制信号控制预设低电位下拉栅极扫描信号和工作点电压信号的电位；其中，在第m个所述有效移位暂存器组中的第n个有效移位暂存器接收到的时钟信号由高电平转变为低电平时，所述下拉控制信号达到第一预设电压。

2.根据权利要求1所述的栅极驱动电路，其特征在于，第一个所述有效移位暂存器组中的前x个有效移位暂存器用于接收预充控制信号，在所述预充控制信号达到第二预设电压时，第一个所述有效移位暂存器组中的前x个有效移位暂存器根据所述预充控制信号输出栅极扫描信号；其中，x为正整数，且x≤n。

3.根据权利要求1或2所述的栅极驱动电路，其特征在于，所述有效移位暂存器包括：

预充模块，用于接收第一栅极信号，并根据所述第一栅极信号输出预充电压信号；

输出模块，用于接收时钟信号和所述预充电压信号，并根据所述时钟信号和所述预充电压信号输出栅极扫描信号；所述输出模块还用于在所述时钟信号由高电平转变为低电平时，控制低电平的时钟信号下拉所述栅极扫描信号的电位；

下拉模块，用于接收第二栅极信号，并在所述第二栅极信号达到开启电压时，控制所述预设低电位下拉所述扫描信号的电位；在所述时钟信号由高电平转变为低电平时，所述第二栅极信号达到所述开启电压。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述下拉模块包括第一开关，所述第一开关的第一端与所述输出模块的输出端电连接，所述第一开关的第二端与所述预设低电位电连接；

所述第一开关的第三端用于接收所述第二栅极信号，在所述第二栅极信号达到所述开启电压时，所述第一开关控制所述预设低电位下拉所述栅极扫描信号的电位。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述下拉模块还包括第二开关，所述第二开关的第一端与所述输出模块电连接，所述第二开关的第二端与所述预设低电位电连接；

所述第二开关的第三端用于接收所述第二栅极信号，在所述第二栅极信号达到所述开启电压时，所述第二开关控制所述预设低电位下拉所述工作点电压信号的电位；其中，所述工作点电压信号由所述输出模块根据所述时钟信号和所述预充电压信号生成。

6.根据权利要求3所述的栅极驱动电路，其特征在于，所述预充模块包括第三开关，所述第三开关的第一端和所述第三开关的第三端电连接，所述第三开关的第二端与所述输出模块电连接，所述第三开关的第三端用于接收所述第一栅极信号；所述第三开关根据所述第一栅极信号输出所述预充电压信号。

7.根据权利要求3所述的栅极驱动电路，其特征在于，所述输出模块包括第五开关，所述第五开关的第一端用于接收所述时钟信号，所述第五开关的第二端用于输出栅极扫描信号，所述第五开关的第三端分别与所述预充模块和所述下拉模块电连接；所述第五开关用于在所述时钟信号由高电平转变为低电平时，控制低电平的时钟信号下拉所述栅极扫描信号的电位。

8.根据权利要求7所述的栅极驱动电路，其特征在于，所述输出模块还包括第四开关，所述第四开关的第一端用于接收所述时钟信号，所述第四开关的第二端用于输出后级移位暂存器使用的第四栅极信号，所述第四开关的第三端分别与所述预充模块和所述下拉模块电连接。

9.根据权利要求3所述的栅极驱动电路，其特征在于，所述有效移位暂存器还包括：

控制模块，用于根据预设指令生成下拉维持信号；以及

下拉维持模块，用于根据所述下拉维持信号控制所述预设低电位下拉所述栅极扫描信号和所述工作点电压信号的电位。

10.一种显示面板，其特征在于，包括阵列基板、彩膜基板和液晶层，所述阵列基板上设置有N个像素单元、N个栅极线路和如权利要求1至6任一项所述的栅极驱动电路，N个所述栅极线路和N个所述像素单元一一对应连接，所述栅极驱动电路中的N个有效移位暂存器和N个所述栅极线路一一对应连接，其中，N为大于1的正整数。

Images