TWI738567B - 顯示面板檢測電路 - Google Patents

Abstract

本發明揭露一種顯示面板檢測電路，其具有閘極驅動電路以驅動顯示面板的複數個像素，閘極驅動電路包含上拉電路、上拉控制電路以及下拉電路。上拉電路與下拉電路耦接於操作節點。下拉電路耦接於上拉電路及上拉控制電路，下拉電路包含雙閘極電晶體，雙閘極電晶體的第一端耦接於輸出節點，雙閘極電晶體的第二端耦接於低電壓源，雙閘極電晶體的控制端包含上閘極及下閘極，上閘極耦接於控制節點，下閘極耦接於雙閘極電晶體的第二端。

Description

顯示面板檢測電路

本發明是關於一種顯示面板檢測電路，特別是關於一種藉由在下拉電路中設置雙閘極電晶體，通過逆向導通來使下拉電路能提供像素電路測試訊號的顯示面板檢測電路。

在顯示面板當中，每一像素列會連接至閘極驅動電路，通過閘極驅動電路來驅動顯示面板中各個像素顯示相應的灰階畫面。為降低顯示面板邊框寬度，上述的閘極驅動電路會將電路中的電晶體製作於陣列段，節省外接晶片花費，也減少顯示區域周邊電路所需的設置空間，進而達到顯示面板窄邊框的目標。

在針對顯示面板的像素陣列進行檢測時，一般會通過短路桿(Shorting bar)的設置將訊號合併，測試各個像素單元是否異常。但在閘極驅動電路陣列的設置下，短路桿的設計將受到阻礙。首先，短路桿設置會須增加額外的電路開關來達成測試的目標，但新增電路的面積將影響窄邊框的設計。另外，設計這些額外開關雖然能阻隔及減少檢測誤差，但在面板顯示時將可能造成驅動負載的效應惡化，影響顯示品質。

綜觀前所述，習知的顯示面板檢測電路的設計上仍然具有相當之缺陷，因此，本發明藉由設計一種顯示面板檢測電路，針對現有技術之缺失加以改善，以解決現有技術的問題，進而增進產業上之實施利用。

有鑑於上述習知技術之問題，本發明之目的在於提供一種顯示面板檢測電路，其藉由下拉電路當中雙閘極電晶體的設置，於測試階段提供像素電路所需的測試訊號，解決測試電路需額外設置電路開關的問題。

根據上述目的，本發明之實施例提出一種顯示面板檢測電路，其具有閘極驅動電路以驅動顯示面板的複數個像素，閘極驅動電路包含上拉電路、上拉控制電路以及下拉電路。上拉電路耦接於操作節點、輸出節點及時脈訊號源，上拉電路依據時脈訊號源之時脈訊號與操作節點的電壓，由輸出節點輸出閘極驅動訊號。上拉控制電路耦接於操作節點，上拉控制電路接收第一驅動訊號以上拉操作節點的電壓。下拉電路耦接於上拉電路、上拉控制電路及低電壓源，下拉電路包含雙閘極電晶體，雙閘極電晶體的第一端耦接於輸出節點，雙閘極電晶體的第二端耦接於低電壓源，雙閘極電晶體的控制端包含上閘極及下閘極，上閘極耦接於控制節點，下閘極耦接於雙閘極電晶體的第二端。

在本發明的實施例中，控制節點可接收第二驅動訊號，當第二驅動訊號為高電位，雙閘極電晶體正向導通，下拉電路下拉輸出節點的電壓。

在本發明的實施例中，控制節點可接收第二驅動訊號，當第二驅動訊號為低電位，雙閘極電晶體逆向導通，下拉電路上拉輸出節點的電壓以產生測試訊號。

在本發明的實施例中，上拉控制電路可包含第一電晶體，第一電晶體的第一端及控制端耦接第一驅動訊號，第一電晶體的第二端耦接操作節點。上拉電路可包含一第二電晶體，第二電晶體的第一端耦接時脈訊號源，第二電晶體的第二端耦接輸出節點，第二電晶體的控制端耦接操作節點。下拉電路可包含第三電晶體，第三電晶體的第一端耦接操作節點，第三電晶體的第二端耦接低電壓源，第三電晶體的控制端耦接控制節點。

在本發明的實施例中，閘極驅動電路可耦接於像素電路，像素電路包含發光電晶體、驅動電晶體、切換電晶體、重設電晶體、第一電容以及第二電容。發光電晶體的第一端耦接於高電壓源，發光電晶體的控制端耦接於第一輸出節點。驅動電晶體的第一端耦接於發光電晶體的第二端，驅動電晶體的第二端耦接於發光元件。切換電晶體的第一端耦接於驅動電晶體的控制端，切換電晶體的第二端耦接於掃描電路，切換電晶體的控制端耦接於第二輸出節點。重設電晶體的第一端耦接於驅動電晶體的第二端，重設電晶體的第二端耦接於接地電壓，重設電晶體的控制端耦接於第三輸出節點。第一電容的第一端耦接於驅動電晶體的控制端及切換電晶體的第一端，第一電容的第二端耦接於重設電晶體的第一端。第二電容的第一端耦接於發光電晶體的第一端，第二電容的第二端耦接於驅動電晶體的第二端。

在本發明的實施例中，控制節點可接收第二驅動訊號，當第二驅動訊號為低電位，雙閘極電晶體逆向導通，下拉電路上拉該第一輸出節點的電壓以產生測試訊號，關閉該發光電晶體。

在本發明的實施例中，控制節點可接收第二驅動訊號，當第二驅動訊號為低電位，雙閘極電晶體逆向導通，下拉電路產生測試訊號，用於控制輸出節點。

承上所述，依本發明實施例所揭露的顯示面板檢測電路，其包含驅動像素電路的閘極驅動電路，而閘極驅動電路中包含上拉電路、上拉控制電路及下拉電路。藉由下拉電路當中雙閘極電晶體的設置，於正向導通時下拉輸出節點的電壓，而逆向導通時上拉輸出節點以提供像素電路的測試訊號。無需增加額外的開關電路來進行像素陣列的測試，也避免設置額外電路增加顯示面板邊框寬度，同時影響面板顯示效果。

11:上拉電路

12:上拉控制電路

13:下拉電路

21:像素電路

22:閘極驅動電路

100:顯示面板

131,T4:雙閘極電晶體

AA:顯示區

A1:正向導通

A2:逆向導通

CK:時脈訊號源

C1:第一電容

C2:第二電容

DATA:掃描電路

DR:驅動電晶體

EM:發光電晶體

GOA:閘極驅動電路

G1:輸出節點

G2:控制節點

G11:第一輸出節點

G12:第二輸出節點

G13:第三輸出節點

LED:發光二極體

Q1:操作節點

RS:重設電晶體

ST:控制訊號源

SW:切換電晶體

T1:第一電晶體

T2:第二電晶體

T3:第三電晶體

VDD:高電壓源

VSS:低電壓源

VSUS:接地端

為使本發明之技術特徵、內容與優點及其所能達成之功效更為顯而易見，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下：第1圖為本發明實施例之顯示面板檢測電路之方塊圖。

第2圖為本發明實施例之閘極驅動電路之示意圖。

第3圖為本發明實施例之像素電路之示意圖。

為利瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與 精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。

在附圖中，為了淸楚起見，放大了層、膜、面板、區域、導光件等的厚度或寬度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的「連接」，其可以指物理及/或電性的連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。此外，應當理解，儘管術語「第一」、「第二」、「第三」在本文中可以用於描述各種元件、部件、區域、層及/或部分，其係用於將一個元件、部件、區域、層及/或部分與另一個元件、部件、區域、層及/或部分區分開。因此，僅用於描述目的，而不能將其理解為指示或暗示相對重要性或者其順序關係。

除非另有定義，本文所使用的所有術語(包括技術和科學術語)具有與本發明所屬技術領域的通常知識者通常理解的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地如此定義。

請參閱第1圖，其為本發明實施例之顯示面板檢測電路之方塊圖。如圖所示，顯示面板100當中包含顯示區AA，顯示區AA為複數個像素構成的像素陣列，像素陣列中的每一列分別設置資料線，各個資料線連接至閘極驅 動電路GOA，由閘極驅動電路GOA提供資料線所需的驅動訊號，驅動顯示區AA中的各個像素。

閘極驅動電路GOA包含上拉電路11、上拉控制電路12以及下拉電路13。上拉電路11耦接於操作節點Q1、輸出節點G1及時脈訊號源CK，上拉電路11依據時脈訊號源CK之時脈訊號與操作節點Q1的電壓，由輸出節點G1輸出閘極驅動訊號，驅動資料線上的各個像素。上拉控制電路12與上拉電路11耦接於操作節點Q1，上拉控制電路12接收控制訊號源ST的第一驅動訊號以上拉操作節點Q1的電壓。下拉電路13耦接於上拉電路11、上拉控制電路12及低電壓源VSS，下拉電路13包含雙閘極電晶體(Double Gate with back-gate Source synchronies,DGS)131。本實施例中的雙閘極電晶體131，是指電晶體結構包含上閘極及下閘極，其中下閘極與源極做訊號連接，雙閘極電晶體131結構的電性特徵是單一電流方向，當在逆向偏壓下會有漏電流流通。這樣的電性特徵原本不適合閘極驅動電路GOA當中雙向操作的數位電路，然而，在下拉電路13當中，並不需要如上拉電路11進行充放電的雙向操作，因此在下拉電路13當中設置雙閘極電晶體131，其中的雙閘極電晶體131第一端耦接於輸出節點G1，雙閘極電晶體131的第二端耦接於低電壓源VSS，雙閘極電晶體131的控制端包含上閘極及下閘極，上閘極耦接於控制節點G2，下閘極耦接於雙閘極電晶體131的第二端。

下拉電路13的雙閘極電晶體131，其控制端的上閘極耦接於控制節點G2，通過控制節點G2接收第二驅動訊號，控制雙閘極電晶體131的導通方向。當顯示面板100在實際進行顯示操作的驅動狀態下，控制節點G2的第二驅動訊號為高電位，雙閘極電晶體131正向導通，電流由第一端的輸出節點G1朝第二端的低電壓源VSS流動，使得下拉電路13下拉輸出節點G1的電壓。當顯示面板 100在進行面板測試的狀態下，第二驅動訊號為低電位，由於雙閘極電晶體131的電性特徵，並不會關閉與輸出節點G1的導通關係，反而是形成逆向導通的狀態，通過由低電壓源VSS拉高電壓，可藉由下拉電路13上拉輸出節點G1的電壓以產生測試訊號。在本實施例中，通過在下拉電路13當中設置雙閘極電晶體131，可降低面板測試時需額外設置開關的問題，直接利用雙閘極電晶體131正向及逆向導通的特性，提供測試時所需的測試訊號。雙閘極電晶體131在實際驅動面板像素時，則可正常下拉輸出節點G1的電壓，避免額外開關的設置造成閘極驅動電路GOA的負載效應惡化。

請參閱第2圖，其為本發明實施例之閘極驅動電路之示意圖。如圖所示，閘極驅動電路GOA包含第一電晶體T1、第二電晶體T2、第三電晶體T3以及雙閘極電晶體T4，與前述實施例相同或相似的元件以相同符號表示。第一電晶體T1的第一端及控制端以二極體連接的方式耦接於控制訊號源ST，第一電晶體T1的第二端耦接操作節點Q1。第一電晶體T1接收控制訊號源ST的第一驅動訊號來控制操作節點Q1的電壓位準。第二電晶體T2的第一端耦接時脈訊號源CK，第二電晶體T2的第二端耦接輸出節點G1，第二電晶體T2的控制端耦接操作節點Q1。第二電晶體T2依據時脈訊號源CK之時脈訊號與操作節點Q1的電壓，由輸出節點G1輸出閘極驅動訊號，驅動資料線上的各個像素。

相對於上拉輸出節點G1的第一電晶體T1及第二電晶體T2，閘極驅動電路GOA的下拉電路可包含第三電晶體T3及雙閘極電晶體T4，第三電晶體T3的第一端耦接操作節點Q1，第三電晶體T3的第二端耦接低電壓源VSS，第三電晶體T3的控制端耦接控制節點G2。雙閘極電晶體T4第一端耦接於輸出節點G1，雙閘極電晶體T4的第二端耦接於低電壓源VSS，雙閘極電晶體T4的控制端 包含上閘極及下閘極，上閘極耦接於控制節點G2，下閘極耦接於雙閘極電晶體T4的第二端。控制節點G2傳送第二驅動訊號，控制第三電晶體T3及雙閘極電晶體T4的導通或關閉。當第二驅動訊號為高電位時，第三電晶體T3及雙閘極電晶體T4均為正向導通A1狀態，雙閘極電晶體T4耦接於輸出節點G1，電流由第一端的輸出節點G1朝第二端的低電壓源VSS流動，使得雙閘極電晶體T4下拉輸出節點G1的電壓。當第二驅動訊號為低電位時，第三電晶體T3關閉，雙閘極電晶體T4則逆向導通A2，通過低電壓源VSS拉高電壓，由雙閘極電晶體T4上拉輸出節點G1的電壓來做為測試訊號。

在本實施例中，第一電晶體T1、第二電晶體T2及第三電晶體T3可通過控制各電晶體的控制端於低電位來關閉上述電晶體，再藉由雙閘極電晶體T4的逆向導通特性，由低電壓源VSS提供面板所需的測試訊號。相較於設置額外的測試電路或電晶體開關，本實施利確實能達到降低電晶體設置的效果，降低走線區的設置面積來降低面板邊框寬度。藉由低電壓源VSS提供測試訊號，也較容易外接至提供測試訊號的訊號源，在控制像素電路時，可針對像素電路當中不同電晶體個別進行控制，有助於測試時實際測試資料電壓寫入的狀態，避免測試電路的訊號於像素電路中互相干擾而影響測試良率。

請參閱第3圖，其為本發明實施例之像素電路之示意圖。如圖所示，顯示面板的像素電路21包含發光電晶體EM、驅動電晶體DR、切換電晶體SW、重設電晶體RS、第一電容C1以、第二電容C2及發光二極體LED。發光電晶體EM的第一端耦接於高電壓源VDD，發光電晶體EM的控制端耦接於第一輸出節點G11。驅動電晶體DR的第一端耦接於發光電晶體EM的第二端，驅動電晶體DR的第二端耦接於發光二極體LED，發光二極體的另一端耦接於低電壓源 VSS。切換電晶體SW的第一端耦接於驅動電晶體DR的控制端，切換電晶體SW的第二端耦接於掃描電路DATA，切換電晶體SW的控制端耦接於第二輸出節點G12。重設電晶體RS的第一端耦接於驅動電晶體DR的第二端，重設電晶體RS的第二端耦接於接地端VSUS，重設電晶體RS的控制端耦接於第二輸出節點G12。第一電容C1的第一端耦接於驅動電晶體DR的控制端及切換電晶體SW的第一端，第一電容C1的第二端耦接於重設電晶體RS的第一端。第二電容C2的第一端耦接於發光電晶體EM的第一端，第二電容C2的第二端耦接於驅動電晶體DR的第二端。

第一輸出節點G11、第二輸出節點G12、第三輸出節點G13分別控制發光電晶體EM、切換電晶體SW及重設電晶體RS的閘極，其在閘極驅動電路22當中可分別具有前述實施例所述的上拉電路、上拉控制電路及下拉電路，且下拉電路中設置雙閘極電晶體，通過控制節點接收的第二驅動訊號，逆向導通雙閘極電晶體，進而上拉輸出節點的電壓來控制發光電晶體EM、切換電晶體SW及重設電晶體RS。

在本實施例中，第一輸出節點G11可控制發光電晶體EM關閉，第二輸出節點G12及第三輸出節點G13則開啟切換電晶體SW及重設電晶體RS，使得像素電路21能接收到掃描電路DATA傳送的資料訊號，測試像素寫入資料訊號的情形。但本揭露不侷限於此，在其他實施例當中，依據不同測試類型，第一輸出節點G11、第二輸出節點G12、第三輸出節點G13可獨立控制各個電晶體的開關來進行不同的像素電路測試。

本實施例是以四個電晶體兩個電容的像素驅動電路為例，控制電晶體閘極需要三個閘極訊號輸入，但本揭露不侷限於此，其他數量的電晶體及 電容的像素驅動電路也包含於本揭露當中，當閘極驅動電路的輸出端控制驅動電路中電晶體的閘極時，通過閘極驅動電路當中設置的雙閘極電晶體，可同樣在不增加電路開關元件的情況下，讓閘極驅動電路也能提供測試訊號來對像素電路進行檢測。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

11:上拉電路

12:上拉控制電路

13:下拉電路

100:顯示面板

131:雙閘極電晶體

AA:顯示區

CK:時脈訊號源

GOA:閘極驅動電路

G1:輸出節點

G2:控制節點

Q1:操作節點

ST:控制訊號源

VSS:低電壓源

Claims (9)

1. 一種顯示面板檢測電路，其具有一閘極驅動電路以驅動顯示面板的複數個像素，該閘極驅動電路包含：一上拉電路，耦接於一操作節點、一輸出節點及一時脈訊號源，該上拉電路依據該時脈訊號源之一時脈訊號與該操作節點的電壓，由該輸出節點輸出一閘極驅動訊號；一上拉控制電路，耦接於該操作節點，該上拉控制電路接收一第一驅動訊號以上拉該操作節點的電壓；以及一下拉電路，耦接於該上拉電路、該上拉控制電路及一低電壓源，該下拉電路包含一雙閘極電晶體，該雙閘極電晶體的第一端耦接於該輸出節點，該雙閘極電晶體的第二端耦接於該低電壓源，該雙閘極電晶體的控制端包含一上閘極及一下閘極，該上閘極耦接於一控制節點，該下閘極耦接於該雙閘極電晶體的該第二端。
2. 如申請專利範圍第1項所述之顯示面板檢測電路，其中該控制節點接收一第二驅動訊號，當該第二驅動訊號為高電位，該雙閘極電晶體正向導通，該下拉電路下拉該輸出節點的電壓。
3. 如申請專利範圍第1項所述之顯示面板檢測電路，其中該控制節點接收一第二驅動訊號，當該第二驅動訊號為低電位，該雙閘極電晶體逆向導通，該下拉電路上拉該輸出節點的電壓以產生一測試訊號。
4. 如申請專利範圍第1項所述之顯示面板檢測電路，其中該上拉控制電路包含一第一電晶體，該第一電晶體的第一端及控 制端耦接該第一驅動訊號，該第一電晶體的第二端耦接該操作節點。
5. 如申請專利範圍第4項所述之顯示面板檢測電路，其中該上拉電路包含一第二電晶體，該第二電晶體的第一端耦接該時脈訊號源，該第二電晶體的第二端耦接該輸出節點，該第二電晶體的控制端耦接該操作節點。
6. 如申請專利範圍第5項所述之顯示面板檢測電路，其中該下拉電路包含一第三電晶體，該第三電晶體的第一端耦接該操作節點，該第三電晶體的第二端耦接該低電壓源，該第三電晶體的控制端耦接該控制節點。
7. 如申請專利範圍第1項所述之顯示面板檢測電路，其中該閘極驅動電路耦接於一像素電路，該像素電路包含：一發光電晶體，該發光電晶體的第一端耦接於一高電壓源，該發光電晶體的控制端耦接於第一輸出節點；一驅動電晶體，該驅動電晶體的第一端耦接於該發光電晶體的第二端，該驅動電晶體的第二端耦接於一發光元件；一切換電晶體，該切換電晶體的第一端耦接於該驅動電晶體的控制端，該切換電晶體的第二端耦接於一掃描電路，該切換電晶體的控制端耦接於第二輸出節點；一重設電晶體，該重設電晶體的第一端耦接於該驅動電晶體的第二端，該重設電晶體的第二端耦接於一接地電壓，該重設電晶體的控制端耦接於第三輸出節點；一第一電容，該第一電容的第一端耦接於該驅動電晶體的控制端及該切換電晶體的第一端，該第一電容的第二端耦接 於該重設電晶體的第一端；以及一第二電容，該第二電容的第一端耦接於該發光電晶體的第一端，該第二電容的第二端耦接於該驅動電晶體的第二端。
8. 如申請專利範圍第7項所述之顯示面板檢測電路，其中該控制節點接收一第二驅動訊號，當該第二驅動訊號為低電位，該雙閘極電晶體逆向導通，該下拉電路上拉該第一輸出節點的電壓以產生一測試訊號，關閉該發光電晶體。
9. 如申請專利範圍第7項所述之顯示面板檢測電路，其中該控制節點接收一第二驅動訊號，當該第二驅動訊號為低電位，該雙閘極電晶體逆向導通，該下拉電路產生一測試訊號，用於控制一輸出節點。

Images