TWI744096B - 閘極驅動電路 - Google Patents

閘極驅動電路 Download PDF

Info

Publication number
TWI744096B
TWI744096B TW109140308A TW109140308A TWI744096B TW I744096 B TWI744096 B TW I744096B TW 109140308 A TW109140308 A TW 109140308A TW 109140308 A TW109140308 A TW 109140308A TW I744096 B TWI744096 B TW I744096B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
pull
node
shift register
Prior art date
Application number
TW109140308A
Other languages
English (en)
Other versions
TW202221686A (zh
Inventor
邱韋嘉
李明賢
吳佳恩
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW109140308A priority Critical patent/TWI744096B/zh
Priority to CN202110457681.4A priority patent/CN113129804B/zh
Application granted granted Critical
Publication of TWI744096B publication Critical patent/TWI744096B/zh
Publication of TW202221686A publication Critical patent/TW202221686A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本發明揭露一種閘極驅動電路，其包含複數個移位暫存器以驅動閘極線上的像素，移位暫存器分別包含移位暫存電路以及遠端上拉配合電路。移位暫存電路接收控制訊號及第一時脈訊號以控制第一輸出節點的電壓。遠端上拉配合電路藉由第二輸出節點耦接於閘極線的另一端，遠端上拉配合電路包含上拉電晶體及下拉電晶體，藉由第一時脈訊號、前級移位暫存電路的上拉節點以及第二時脈訊號，控制第二輸出節點的電壓。

Description

閘極驅動電路
本發明是關於一種閘極驅動電路，特別是關於一種藉由遠端上拉配合電路的設置，減少移位暫存器的邊界寬度並提升輸出節點電壓上升/下降的時間，避免產生充電不足問題的閘極驅動電路。
現有顯示面板的驅動電路，會藉由閘極驅動電路驅動顯示區中的各個像素，進而顯示畫面。但由於顯示面板的尺寸逐漸擴大，解析度也逐漸擴大，加上面板更新頻率增加，對於閘極驅動電路的需求也相應提升。然而，因應顯示面板窄邊框的設計趨勢，降低面板周邊設置閘極驅動電路的面積將是開發顯示器時的重要目標。
在各種降低電路設置面積的設計中，通過單邊設置驅動電路或交錯的單邊驅動方式設置閘極驅動電路，能降低所需電晶體的數量，達到降低電路設置面積的目標。不過單邊驅動的閘極驅動電路，在掃描線的另一端往往因為充電時間不足，造成面板兩端顯示不一致，影響顯示器的顯示品質。若是設置雙邊驅動的閘極驅動電路，又會明顯增加設置電晶體的區域，增加邊框寬度而背離窄邊框的目標。
綜觀前所述，習知的閘極驅動電路的設計上仍然具有相當之缺陷，因此，本發明藉由設計一種閘極驅動電路，針對現有技術之缺失加以改善，以解決現有技術的問題，進而增進產業上之實施利用。
有鑑於上述習知技術之問題，本發明之目的在於提供一種閘極驅動電路，其藉由遠端上拉配合電路的設置，降低電路設置面積並同時解決充電不足的問題。
根據上述目的，本發明之實施例提出一種閘級驅動電路，包含複數個移位暫存器的串接電路，複數個移位暫存器分別連接於顯示器的閘極線以驅動閘極線上的複數個像素，複數個移位暫存器分別包含移位暫存電路以及遠端上拉配合電路。其中，移位暫存電路包含第一輸出節點及上拉節點，第一輸出節點耦接於閘極線的一端，移位暫存電路接收控制訊號以上拉上拉節點的電壓，且接收第一時脈訊號以控制第一輸出節點的電壓。遠端上拉配合電路，藉由第二輸出節點耦接於閘極線的另一端，遠端上拉配合電路包含上拉電晶體及下拉電晶體，上拉電晶體的第一端耦接第一時脈訊號，上拉電晶體的第二端耦接於第二輸出節點，上拉電晶體的控制端耦接於前級移位暫存電路的上拉節點，下拉電晶體的第一端耦接於第二輸出節點，下拉電晶體的第二端耦接於電壓源，下拉電晶體的控制端耦接於第二時脈訊號。
在本發明的實施例中，移位暫存電路可包含第一移位暫存電路及第二移位暫存電路，第一移位暫存電路與第二移位暫存電路分別設置於顯示器的兩不同側。遠端上拉配合電路可包含第一遠端上拉配合電路及第二遠端上拉 配合電路，第一移位暫存電路與第一遠端上拉配合電路交錯設置於顯示器的一側，第二移位暫存電路與第二遠端上拉配合電路交錯設置於顯示器的另一側。
在本發明的實施例中，第一時脈訊號可為移位暫存器的當級時脈訊號，第二時脈訊號可為後級移位暫存電路的時脈訊號。
在本發明的實施例中，第一時脈訊號可為移位暫存器的當級時脈訊號，第二時脈訊號可為外接時脈訊號。第一時脈訊號的相位為第二時脈訊號的相位的2倍。
在本發明的實施例中，移位暫存電路包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體、第十電晶體、第十一電晶體、第十二電晶體以及第十三電晶體。其中，第一電晶體的第一端耦接於第一節點，第一電晶體的第二端耦接於反掃訊號，第一電晶體的控制端耦接於後二級驅動訊號。第二電晶體的第一端耦接於正掃訊號，第二電晶體的第二端耦接於第一節點，第二電晶體的控制端耦接於前二級驅動訊號。第三電晶體的第一端耦接於電阻的第一端，第三電晶體的第二端耦接於低電壓源，第三電晶體的控制端耦接於第一節點。第四電晶體的第一端耦接於高電壓源，第四電晶體的第二端耦接於電阻的第二端，第四電晶體的控制端耦接於後二級時脈訊號。第五電晶體的第一端及控制端耦接於重設訊號，第五電晶體的第二端耦接於第二節點。第六電晶體的第一端耦接於上拉節點，第六電晶體的第二端耦接於低電壓源，第六電晶體的控制端耦接於第二節點。第七電晶體的第一端耦接於第一時脈訊號，第七電晶體的控制端耦接於第三節點。第八電晶體的第一端耦接於第四節點，第八電晶體的第二端耦接於低電壓源，第八電晶體的控制端耦接於第二節點。第九電晶體的第一 端耦接於第五節點，第九電晶體的第二端耦接於上拉節點，第九電晶體的控制端耦接於高電壓源。第十電晶體的第一端耦接於第七電晶體的第二端，第十電晶體的第二端耦接於第一輸出節點，第十電晶體的控制端耦接於第七電晶體的控制端。第十一電晶體的第一端及控制端耦接於第四節點，第十一電晶體的第二端耦接於第六電晶體的第一端。第十二電晶體的第一端耦接於第一時脈訊號，第十二電晶體的第二端耦接於當級控制訊號，第十二電晶體的控制端耦接於第五節點。第十三電晶體的第一端耦接於當級控制訊號，第十三電晶體的第二端耦接於低電壓源，第十三電晶體的控制端耦接於第二節點。
承上所述，依本發明實施例所揭露的閘極驅動電路，可在顯示器設置雙邊驅動的閘極驅動電路，藉由遠端上拉配合電路的設置，達到雙邊驅動以降低電壓上升及下降時間的效果，避免如單邊驅動的閘極驅動電路產生充電不足的問題。另一方面，通過移位暫存電路與遠端上拉配合電路的設置，能降低所需電晶體的設置空間，有效降低顯示器邊界寬度，達到縮小邊框的目標。
10,20:移位暫存器
11,21:移位暫存電路
12,22:遠端上拉配合電路
100:顯示器
D2U:反掃訊號
G1,G2,G3,G4,Gn:第一輸出節點
HC1:第一時脈訊號
HC2:第二時脈訊號
HC3:第三時脈訊號
HC4:第四時脈訊號
HCn:本級時脈訊號
HCn+1:後級時脈訊號
HCn+2:後二級時脈訊號
N1:第一節點
N2:第二節點
N3:第三節點
N4:第四節點
N5:第五節點
P1,P2,P3,P4:上拉節點訊號
P,Pn-1:上拉節點
R:電阻
R1,R2,R3,R4,Rn:第二輸出節點
RPF:外接時脈訊號
RPM1:第一遠端上拉配合電路
RPM2:第二遠端上拉配合電路
RPM3:第三遠端上拉配合電路
RPM4:第四遠端上拉配合電路
RST:重設訊號
S1:第一掃描線
S2:第二掃描線
S3:第三掃描線
S4:第四掃描線
SR1:第一移位暫存電路
SR2:第二移位暫存電路
SR3:第三移位暫存電路
SR4:第四移位暫存電路
SRn:第n級移位暫存電路
SROUT:最大負載節點
STn:本級控制訊號
STn+2:後二級驅動訊號
STn-2:前二級驅動訊號
T1~T13:第一電晶體~第十三電晶體
T21,T23:上拉電晶體
T22,T24:下拉電晶體
U2D:正掃訊號
VGH:高電壓源
XDONB:低電壓源
為使本發明之技術特徵、內容與優點及其所能達成之功效更為顯而易見，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下：第1圖為本發明實施例之閘極驅動電路之示意圖。
第2圖為本發明實施例之移位暫存器之示意圖。
第3圖為本發明實施例之移位暫存電路之示意圖。
第4圖為本發明另一實施例之移位暫存器之示意圖。
為利瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。
在附圖中，為了淸楚起見，放大了層、膜、面板、區域、導光件等的厚度或寬度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的「連接」，其可以指物理及/或電性的連接。再者，「電性連接」或「耦合」係可為二元件間存在其它元件。此外，應當理解，儘管術語「第一」、「第二」、「第三」在本文中可以用於描述各種元件、部件、區域、層及/或部分，其係用於將一個元件、部件、區域、層及/或部分與另一個元件、部件、區域、層及/或部分區分開。因此，僅用於描述目的，而不能將其理解為指示或暗示相對重要性或者其順序關係。
除非另有定義，本文所使用的所有術語(包括技術和科學術語)具有與本發明所屬技術領域的通常知識者通常理解的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地如此定義。
請參閱第1圖，其為本發明實施例之閘極驅動電路之示意圖。如圖所示，在顯示器100當中，複數個閘極線分別連接顯示區中的複數個像素，並且通過周邊串接的閘極驅動電路來驅動各個像素，控制各個像素顯示各自的灰階亮度而使顯示器100呈現欲顯示的畫面。
在本實施例中，顯示區中可設置複數個像素陣列，而陣列中的每一列可通過掃描線來傳送閘極驅動訊號，例如圖中所示的第一掃描線S1、第二掃描線S2、第三掃描線S3、第四掃描線S4等，掃描線的數量依據顯示器的解析度有所不同。為驅動各條掃描線上的各個像素，於掃描線的兩端設置驅動電路，由驅動電路提供各個像素的閘極驅動訊號。閘極驅動電路包含複數個移位暫存器，這些移位暫存器分別包含移位暫存電路以及遠端上拉配合電路。如圖所示，第一掃描線S1的兩端包含第一移位暫存電路SR1及第一遠端上拉配合電路RPM1，第二掃描線S2的兩端包含第二移位暫存電路SR2及第二遠端上拉配合電路RPM2，第三掃描線S3的兩端包含第三移位暫存電路SR3及第三遠端上拉配合電路RPM3，第四掃描線S4的兩端包含第四移位暫存電路SR4及第四遠端上拉配合電路RPM4，以下依此類推。在本實施例中第一移位暫存電路SR1與第三移位暫存電路SR3設置於線路左側，第二移位暫存電路SR2與第四移位暫存電路SR4設置於線路右側，即本級移位暫存電路與下一級移位暫存電路設置於顯示器100的兩不同側。相應地，第一遠端上拉配合電路RPM1與第三遠端上拉配合電路RPM3設置於線路右側，第二遠端上拉配合電路RPM2與第四遠端上拉配合電路RPM4設置於線路左側，本級遠端上拉配合電路與下一級遠端上拉配合電路同樣設置於顯示器100的兩不同側，且遠端上拉配合電路與移位暫存電路交錯設置。
第一掃描線S1的一端耦接於第一移位暫存電路SR1的第一輸出節點G1，而第一掃描線S1的另一端則耦接第一遠端上拉配合電路RPM1的第二輸出節點R1，第一移位暫存電路SR1及第一遠端上拉配合電路RPM1均接收第一時脈訊號HC1，第一移位暫存電路SR1接收第一控制訊號，控制第一輸出節點G1的電壓，第一遠端上拉配合電路RPM1則接收前級移位暫存器上拉節點的控制訊號及後級移位暫存器的時脈訊號，控制第二輸出節點R1的電壓。接續的第二掃描線S2一端耦接於第二移位暫存電路SR2的第一輸出節點G2，另一端耦接於第二遠端上拉配合電路RPM2的第二輸出節點R2。與第一掃描線S1不同，第二掃描線S2的移位暫存器與遠端上拉配合電路設置位置相反於第一掃描線S1的設置位置。第二移位暫存電路SR2及第二遠端上拉配合電路RPM2接收第二時脈訊號HC2，第二移位暫存電路SR2接收第二控制訊號，控制第一輸出節點G2的電壓，第二遠端上拉配合電路RPM2則接收前級移位暫存器上拉節點的控制訊號(第一上拉節點訊號P1)及後級移位暫存器的時脈訊號(第三時脈訊號HC3)。第三掃描線S3及第四掃描線S4則類似於第一掃描線S1及第二掃描線S2的設置，第三移位暫存電路SR3及第三遠端上拉配合電路RPM3接收第三時脈訊號HC3，第四移位暫存電路SR4及第四遠端上拉配合電路RPM4接收第四時脈訊號HC4，並配合第三上拉節點訊號P3、第四上拉節點訊號P4等來控制第一輸出節點G3、G4與第二輸出節點R3、R4的電壓。後續掃描線路則依此類推，分別於線路兩端設置移位暫存電路及遠端上拉配合電路，且移位暫存電路與遠端上拉配合電路於顯示器100的側邊交錯設置。
以第一掃描線S1為例，通過在第一掃描線S1的兩端來提供驅動訊號，能使得掃描線上的最大負載節點SROUT位置位於第一掃描線S1的中心，相 較於單側設置移位暫存電路，最大負載節點SROUT會形成於掃描線的另一端而需要更大的電壓負載，其電壓上升及下降的時間過大，容易產生充電不足的問題，本實施例通過雙邊驅動的設置能將電壓上升及下降所需時間降低，避免充電不足的問題產生。不過，設置雙邊驅動的電路，必須在顯示器100的兩側邊界增加電路設置空間，不利於顯示器100縮小邊框的發展趨勢，因此，在雙邊驅動電路的設置上，本實施例通過在掃描線的一端設置遠端上拉配合電路，降低原本設置移位暫存電路所需的空間，使得顯示器100的邊界能減少20%的設置空間，確實達到降低邊界電路設置空間的目標。閘極驅動電路當中的移位暫存器，即移位暫存電路與遠端上拉配合電路，將於以下實施例中更詳細的說明。
請參閱第2圖，其為本發明實施例之移位暫存器之示意圖。如圖所示，閘極驅動電路包含n級的移位暫存器10，其分別包含移位暫存電路11及遠端上拉配合電路12，移位暫存器10的級數可依據顯示器的解析度來決定。在移位暫存電路11當中，第n級移位暫存電路SRn通過第一輸出節點Gn連接於掃描線的一端，第n級移位暫存電路SRn耦接於高電壓源VGH及低電壓源XDONB，且接收正掃訊號U2D、反掃訊號D2U、本級時脈訊號HCn、本級控制訊號STn以及重設訊號RST，控制第一輸出節點Gn的電壓來驅動掃描線上的像素。
遠端上拉配合電路12通過第二輸出節點Rn連接於掃描線的另一端，遠端上拉配合電路12包含上拉電晶體T21及下拉電晶體T22，上拉電晶體T21的第一端耦接本級時脈訊號HCn，上拉電晶體T21的第二端耦接於第二輸出節點Rn，上拉電晶體T21的控制端耦接於前級移位暫存電路的上拉節點Pn-1。下拉電晶體T22的第一端耦接於第二輸出節點Rn，下拉電晶體T22的第二端耦接於低電壓源XDONB，下拉電晶體T22的控制端耦接於後一級移位暫存器的後級時脈訊 號HCn+1。由於遠端上拉配合電路12不需要如移位暫存電路11設置同樣數量的電晶體，在電路布置空間上可有效的節省空間，相較於兩側設有相同移位暫存電路的設置，可減少20%的設置面積。
通過本級時脈訊號HCn及前級移位暫存電路的上拉節點Pn-1的訊號控制，上拉電晶體T21可以提升閘極驅動電路10電壓上升的時間，通過低電壓源XDONB及後級時脈訊號HCn+1的控制，下拉電晶體T22可以提升閘極驅動電路10電壓下降的時間。在前述設置面積縮減的情況下，同時達到提升電壓上升及下降的時間，避免產生充電不足的問題。
請參閱第3圖，其為本發明實施例之移位暫存電路之示意圖。如圖所示，第n級移位暫存電路SRn為13個電晶體形成的驅動電路，其包含第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10、第十一電晶體T11、第十二電晶體T12以及第十三電晶體T13。第一電晶體T1的第一端耦接於第一節點N1，第一電晶體T2的第二端耦接於反掃訊號D2U，第一電晶體T1的控制端耦接於後二級驅動訊號STn+2。第二電晶體T2的第一端耦接於正掃訊號U2D，第二電晶體T2的第二端耦接於第一節點N1，第二電晶體T1的控制端耦接於前二級驅動訊號STn-2。第一電晶體T1或第二電晶體T2的開關決定移位暫存電路正向掃描或反向掃描的掃描方向。
第三電晶體T3的第一端耦接於電阻R的第一端，第三電晶體T3的第二端耦接於低電壓源XDONB，第三電晶體T3的控制端耦接於第一節點N1。第四電晶體T4的第一端耦接於高電壓源VGH，第四電晶體T4的第二端耦接於電阻R的第二端，第四電晶體T4的控制端耦接於後二級時脈訊號HCn+2。第五電晶體 T5的第一端及控制端耦接於重設訊號RST，第五電晶體T5的第二端耦接於第二節點N2。第六電晶體T6的第一端耦接於上拉節點P，第六電晶體T6的第二端耦接於低電壓源XDONB，第六電晶體T6的控制端耦接於第二節點N2。
第七電晶體T7的第一端耦接於本級時脈訊號HCn，第七電晶體T7的控制端耦接於第三節點N3。第八電晶體T8的第一端耦接於第四節點N4，第八電晶體T8的第二端耦接於低電壓源XDONB，第八電晶體T8的控制端耦接於第二節點N2。第九電晶體T9的第一端耦接於第五節點N5，第九電晶體T9的第二端耦接於上拉節點P，第九電晶體T9的控制端耦接於高電壓源VGH。第十電晶體T10的第一端耦接於第七電晶體T7的第二端，第十電晶體T10的第二端耦接於第一輸出節點Gn，第十電晶體T10的控制端耦接於第七電晶體T7的控制端。第十一電晶體T11的第一端及控制端耦接於第四節點N4，第十一電晶體T11的第二端耦接於第六電晶體T6的第一端。第十二電晶體T12的第一端耦接於本級時脈訊號HCn，第十二電晶體T12的第二端耦接於本級控制訊號STn，第十二電晶體T12的控制端耦接於第五節點N5。第十三電晶體T13的第一端耦接於本級控制訊號STn，第十三電晶體T13的第二端耦接於低電壓源XDONB，第十三電晶體T13的控制端耦接於第二節點N2。
請參閱第4圖，其為本發明另一實施例之移位暫存器之示意圖。如圖所示，閘極驅動電路包含n級的移位暫存器20，其分別包含移位暫存電路21及遠端上拉配合電路22，移位暫存器20的級數可依據顯示器的解析度來決定。在移位暫存電路21當中，第n級移位暫存電路SRn通過第一輸出節點Gn連接於掃描線的一端，第n級移位暫存電路SRn耦接於高電壓源VGH及低電壓源XDONB，且接收正掃訊號U2D、反掃訊號D2U、本級時脈訊號HCn、本級控制 訊號STn以及重設訊號RST，控制第一輸出節點Gn的電壓來驅動掃描線上的像素。
在本實施例中，遠端上拉配合電路22通過第二輸出節點Rn連接於掃描線的另一端，遠端上拉配合電路22包含上拉電晶體T23及下拉電晶體T24，上拉電晶體T23的第一端耦接本級時脈訊號HCn，上拉電晶體T23的第二端耦接於第二輸出節點Rn，上拉電晶體T23的控制端耦接於前級移位暫存電路的上拉節點Pn-1。下拉電晶體T24的第一端耦接於第二輸出節點Rn，下拉電晶體T22的第二端耦接於低電壓源XDONB，下拉電晶體T24的控制端耦接於外接時脈訊號RPF。外接時脈訊號RPF可為移位暫存器驅動時脈訊號外的獨立時脈訊號源，其時脈訊號的相位可為本級時脈訊號HCn相位的兩倍，通過外接時脈訊號RPF來控制下拉電晶體T24，可更有效率的提升電壓下降時間。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
10:移位暫存器
11:移位暫存電路
12:遠端上拉配合電路
D2U:反掃訊號
Gn:第一輸出節點
HCn:本級時脈訊號
HCn+1:後級時脈訊號
Pn-1:上拉節點
Rn:第二輸出節點
RST:重設訊號
SRn:第n級移位暫存電路
STn:本級控制訊號
T21:上拉電晶體
T22:下拉電晶體
U2D:正掃訊號
VGH:高電壓源
XDONB:低電壓源

Claims (6)

  1. 一種閘極驅動電路，包含複數個移位暫存器的串接電路，該複數個移位暫存器分別連接於一顯示器的一閘極線以驅動該閘極線上的複數個像素，該複數個移位暫存器分別包含：一移位暫存電路，包含一第一輸出節點及一上拉節點，該第一輸出節點耦接於該閘極線的一端，該移位暫存電路接收一控制訊號以上拉該上拉節點的電壓，且接收一第一時脈訊號以控制該第一輸出節點的電壓；以及一遠端上拉配合電路，藉由一第二輸出節點耦接於該閘極線的另一端，該遠端上拉配合電路包含一上拉電晶體及一下拉電晶體，該上拉電晶體的第一端耦接該第一時脈訊號，該上拉電晶體的第二端耦接於該第二輸出節點，該上拉電晶體的控制端耦接於前級移位暫存電路的該上拉節點，該下拉電晶體的第一端耦接於該第二輸出節點，該下拉電晶體的第二端耦接於一電壓源，該下拉電晶體的控制端耦接於一第二時脈訊號。
  2. 如請求項1所述之閘極驅動電路，其中該移位暫存電路包含一第一移位暫存電路及一第二移位暫存電路，該第一移位暫存電路與該第二移位暫存電路分別設置於該顯示器的兩不同側；其中該遠端上拉配合電路包含一第一遠端上拉配合電路及一第二遠端上拉配合電路，該第一移位暫存電路與該第一遠端上拉配合電路交錯設置於該顯示器的一側，該第二移位暫存電路與該第二遠端上拉配合電路交錯設置於該顯 示器的另一側。
  3. 如請求項1所述之閘極驅動電路，其中該第一時脈訊號為該移位暫存器的當級時脈訊號，該第二時脈訊號為後級移位暫存電路的時脈訊號。
  4. 如請求項1所述之閘極驅動電路，其中該第一時脈訊號為該移位暫存器的當級時脈訊號，該第二時脈訊號為一外接時脈訊號。
  5. 如請求項4所述之閘極驅動電路，其中該第一時脈訊號的相位為該第二時脈訊號的相位的2倍。
  6. 如請求項1所述之閘極驅動電路，其中該移位暫存電路包含：一第一電晶體，該第一電晶體的第一端耦接於一第一節點，該第一電晶體的第二端耦接於一反掃訊號，該第一電晶體的控制端耦接於一後二級驅動訊號；一第二電晶體，該第二電晶體的第一端耦接於一正掃訊號，該第二電晶體的第二端耦接於該第一節點，該第二電晶體的控制端耦接於一前二級驅動訊號；一第三電晶體，該第三電晶體的第一端耦接於一電阻的一第一端，該第三電晶體的第二端耦接於一低電壓源，該第三電晶體的控制端耦接於該第一節點；一第四電晶體，該第四電晶體的第一端耦接於一高電壓源，該第四電晶體的第二端耦接於該電阻的一第二端，該第四電晶體的控制端耦接於一後二級時脈訊號； 一第五電晶體，該第五電晶體的第一端及控制端耦接於一重設訊號，該第五電晶體的第二端耦接於一第二節點；一第六電晶體，該第六電晶體的第一端耦接於該上拉節點，該第六電晶體的第二端耦接於該低電壓源，該第六電晶體的控制端耦接於該第二節點；一第七電晶體，該第七電晶體的第一端耦接於該第一時脈訊號，該第七電晶體的控制端耦接於一第三節點；一第八電晶體，該第八電晶體的第一端耦接於一第四節點，該第八電晶體的第二端耦接於該低電壓源，該第八電晶體的控制端耦接於該第二節點；一第九電晶體，該第九電晶體的第一端耦接於一第五節點，該第九電晶體的第二端耦接於該上拉節點，該第九電晶體的控制端耦接於該高電壓源；一第十電晶體，該第十電晶體的第一端耦接於該第七電晶體的第二端，該第十電晶體的第二端耦接於該第一輸出節點，該第十電晶體的控制端耦接於該第七電晶體的控制端；一第十一電晶體，該第十一電晶體的第一端及控制端耦接於該第四節點，該第十一電晶體的第二端耦接於該第六電晶體的第一端；一第十二電晶體，該第十二電晶體的第一端耦接於該第一時脈訊號，該第十二電晶體的第二端耦接於一當級控制訊號，該第十二電晶體的控制端耦接於該第五節點；以及一第十三電晶體，該第十三電晶體的第一端耦接於該當級控制訊號，該第十三電晶體的第二端耦接於該低電壓源，該 第十三電晶體的控制端耦接於該第二節點。
TW109140308A 2020-11-18 2020-11-18 閘極驅動電路 TWI744096B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109140308A TWI744096B (zh) 2020-11-18 2020-11-18 閘極驅動電路
CN202110457681.4A CN113129804B (zh) 2020-11-18 2021-04-27 栅极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109140308A TWI744096B (zh) 2020-11-18 2020-11-18 閘極驅動電路

Publications (2)

Publication Number Publication Date
TWI744096B true TWI744096B (zh) 2021-10-21
TW202221686A TW202221686A (zh) 2022-06-01

Family

ID=76780307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140308A TWI744096B (zh) 2020-11-18 2020-11-18 閘極驅動電路

Country Status (2)

Country Link
CN (1) CN113129804B (zh)
TW (1) TWI744096B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078457B (zh) * 2021-11-26 2024-03-08 京东方科技集团股份有限公司 栅极驱动电路以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239608A1 (en) * 2001-10-16 2004-12-02 Woo-Suk Chung Shift register and liquid crystal display having the same
TW201134097A (en) * 2010-03-24 2011-10-01 Au Optronics Corp Shift register with low power consumption
TW201201513A (en) * 2010-06-23 2012-01-01 Au Optronics Corp Shift register circuit and shift register
TW201915987A (zh) * 2017-09-29 2019-04-16 友達光電股份有限公司 移位暫存器及其控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922790B1 (ko) * 2003-02-28 2009-10-21 엘지디스플레이 주식회사 액정 패널의 게이트 구동 장치
TWI379310B (en) * 2008-08-27 2012-12-11 Au Optronics Corp Shift register
TWI459368B (zh) * 2012-09-14 2014-11-01 Au Optronics Corp 顯示裝置及其閘極信號產生方法
TWI478142B (zh) * 2012-11-01 2015-03-21 Au Optronics Corp 顯示裝置與其驅動模組、電壓控制電路和方法
TWI463460B (zh) * 2013-05-10 2014-12-01 Au Optronics Corp 電壓拉升電路、移位暫存器和閘極驅動模組
TWI478132B (zh) * 2013-06-14 2015-03-21 Au Optronics Corp 閘極驅動電路
TWI512703B (zh) * 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
CN105185342B (zh) * 2015-10-15 2018-03-27 武汉华星光电技术有限公司 栅极驱动基板和使用栅极驱动基板的液晶显示器
KR102565459B1 (ko) * 2016-07-14 2023-08-09 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
TWI627616B (zh) * 2017-08-02 2018-06-21 友達光電股份有限公司 影像顯示面板及其閘極驅動電路
TWI625711B (zh) * 2017-08-29 2018-06-01 友達光電股份有限公司 閘極驅動電路
CN107633831B (zh) * 2017-10-18 2020-02-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108922485B (zh) * 2018-07-17 2020-06-12 惠科股份有限公司 栅极驱动电路结构、显示面板、以及栅极驱动电路结构的驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239608A1 (en) * 2001-10-16 2004-12-02 Woo-Suk Chung Shift register and liquid crystal display having the same
TW201134097A (en) * 2010-03-24 2011-10-01 Au Optronics Corp Shift register with low power consumption
TW201201513A (en) * 2010-06-23 2012-01-01 Au Optronics Corp Shift register circuit and shift register
TW201915987A (zh) * 2017-09-29 2019-04-16 友達光電股份有限公司 移位暫存器及其控制方法

Also Published As

Publication number Publication date
TW202221686A (zh) 2022-06-01
CN113129804A (zh) 2021-07-16
CN113129804B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
US9129576B2 (en) Gate driving waveform control
TWI406503B (zh) 移位暫存器電路
KR101143531B1 (ko) 액정 디스플레이 게이트 구동 장치
JP4912023B2 (ja) シフトレジスタ回路
US7907696B2 (en) Shift register
US9793004B2 (en) Shift register, gate driver, and display apparatus
JP4713246B2 (ja) 液晶表示素子
US7924259B2 (en) Shift register array, and display apparatus
JP4968681B2 (ja) 半導体回路とそれを用いた表示装置並びにその駆動方法
TWI627616B (zh) 影像顯示面板及其閘極驅動電路
JP5472781B2 (ja) シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法
JP5346741B2 (ja) シフトレジスタ、当該シフトレジスタを有するゲートドライバ、液晶ディスプレイ装置及びゲート駆動信号としてのパルスを発生する方法
US9336720B2 (en) Organic light-emitting diode display panel
TWI420493B (zh) 閘極驅動電路
US9377994B2 (en) Gate driver circuit
KR101432717B1 (ko) 표시 장치 및 이의 구동 방법
KR20080081822A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
TW201839739A (zh) 閘極驅動電路與採用其之顯示裝置
KR20070000984A (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
US20030063048A1 (en) Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof
KR20130062127A (ko) 액정 디스플레이 장치
TWI744096B (zh) 閘極驅動電路
WO2021248584A1 (zh) 一种 goa 电路、显示面板和显示装置
TWI708227B (zh) 雙向閘極驅動陣列電路
JP2007242129A (ja) シフトレジスタ回路およびそれを備える画像表示装置