TWI708227B - 雙向閘極驅動陣列電路 - Google Patents

雙向閘極驅動陣列電路 Download PDF

Info

Publication number
TWI708227B
TWI708227B TW108130628A TW108130628A TWI708227B TW I708227 B TWI708227 B TW I708227B TW 108130628 A TW108130628 A TW 108130628A TW 108130628 A TW108130628 A TW 108130628A TW I708227 B TWI708227 B TW I708227B
Authority
TW
Taiwan
Prior art keywords
circuit
scan
shift register
redundant
positive
Prior art date
Application number
TW108130628A
Other languages
English (en)
Other versions
TW202109482A (zh
Inventor
張恒豪
黃俊豪
陳哲賢
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108130628A priority Critical patent/TWI708227B/zh
Priority to CN202010111190.XA priority patent/CN111145679B/zh
Application granted granted Critical
Publication of TWI708227B publication Critical patent/TWI708227B/zh
Publication of TW202109482A publication Critical patent/TW202109482A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本發明揭露一種雙向閘極驅動陣列電路，其包含閘極驅動電路、正掃冗餘電路、反掃冗餘電路以及選擇電路。閘極驅動電路包含複數個驅動移位暫存器，分別耦接於複數個像素之掃描線。正掃冗餘電路耦接於最末移位暫存器，反掃冗餘電路耦接於第一移位暫存器。選擇電路分別耦接於閘極驅動電路、正掃冗餘電路及反掃冗餘電路，選擇電路依據正掃訊號關閉反掃冗餘電路，或依據反掃訊號關閉正掃冗餘電路。

Description

雙向閘極驅動陣列電路
本發明是關於一種雙向閘極驅動陣列(Gate on array,GOA)電路，特別是關於一種能降低所需線路緩衝之雙向閘極驅動陣列電路。
對於各種顯示裝置而言，當中所包含的複數個像素單元，可以透過設置閘極驅動陣列電路，將複數個閘極驅動訊號傳送到各個像素單元，控制各個像素單元之開啟、關閉，或是控制像素之亮度來使得顯示裝置呈現出對應之畫面。
在掃描技術當中，已經具備能夠進行雙向掃描之顯示裝置，透過不同方向的掃描方式，期能提高顯示品質。然而，執行雙向掃描的控制電路，由於電路元件的設置，造成在掃描時需要耗費更多的線路緩衝區來達成雙向掃描的效果，在硬體設置上反而產生過高的成本及浪費，因此，如何克服上述問題，將是致力於發展的重要課題。
綜觀前所述，習知的雙向閘極驅動陣列電路在使用上仍然具有相當之缺陷，因此，本發明藉由設計一種能降低線路緩衝的電路，針對現有技術之缺失加以改善，確保雙向閘極驅動陣列電路能適用大部分的控制晶片，進而增進產業上之實施利用。
有鑑於上述習知技藝之問題，本發明之目的在於提供一種雙向閘極驅動陣列電路，其藉由設置選擇電路之設計，降低雙向閘極驅動陣列電路掃描時需要大量線路暫存的問題。
根據上述目的，本發明之實施例提出一種雙向閘極驅動陣列電路，其包含閘極驅動電路(GOA circuit)、正掃冗餘(dummy)電路、反掃冗餘(dummy)電路以及選擇電路。其中，閘極驅動電路包含複數個驅動移位暫存器，分別耦接於複數個像素之掃描線，閘極驅動電路接收正掃訊號由第一移位暫存器朝最末移位暫存器之方向進行正向掃描，或接收反掃訊號由最末移位暫存器朝第一移位暫存器之方向進行反向掃描。正掃冗餘電路包含複數個正掃冗餘移位暫存器，正掃冗餘電路之第一正掃冗餘移位暫存器耦接於最末移位暫存器。反掃冗餘電路包含複數個反掃冗餘移位暫存器，反掃冗餘電路之最末反掃冗餘移位暫存器耦接於第一移位暫存器。選擇電路分別耦接於閘極驅動電路、正掃冗餘電路及反掃冗餘電路，選擇電路依據正掃訊號關閉反掃冗餘電路，或依據反掃訊號關閉正掃冗餘電路。
具體地，選擇電路可包含第一開關、第二開關、第三開關及第四開關，第一開關耦接反掃冗餘電路之第一反掃冗餘移位暫存器、第二開關耦接第一移位暫存器、第三開關耦接最末移位暫存器及第四開關耦接正掃冗餘電路之最末正掃冗餘移位暫存器。正掃訊號關閉第一開關及第三開關以斷開與第一反掃冗餘移位暫存器及最末移位暫存器之連接，並開啟第二開關及第四開關以導通第一移位暫存器及最末正掃冗餘移位暫存器來進行正向掃描，或者反掃訊 號關閉第二開關及第四開關以斷開與第一移位暫存器及最末正掃冗餘移位暫存器之連接，並開啟第一開關及第三開關以導通第一反掃冗餘移位暫存器及最末移位暫存器來進行反向掃描。
承上所述，依本發明實施例所揭露之雙向閘極驅動陣列電路，其可在正向掃描時，避開反掃冗餘電路，減少所需線路緩衝之數量；同樣地，可在反向掃描時，避開正掃冗餘電路，減少所需線路緩衝之數量。因此，節省雙向閘極驅動陣列電路之控制晶片所需支援之線路緩衝數量，進而降低整體成本並增加可適用晶片之選擇性。
10、20、30、40:雙向閘極驅動陣列電路
11、21、31、41:閘極驅動電路
12、22、32、42:正掃冗餘電路
13、23、33、43:反掃冗餘電路
14:選擇電路
CK1~CK8:時脈訊號
Da:資料
DP1~DPm、D5~D8:正掃冗餘移位暫存器
DR1~DRm、D1~D4:反掃冗餘移位暫存器
D/U:反掃訊號線
D2U:反掃訊號
G1~Gn:驅動移位暫存器
G(1)~G(n):閘極驅動訊號
H1~H14:時脈週期
PS:正向掃描
RS:反向掃描
ST、ST(1)~ST(n)、VST:啟動訊號
S1:第一選擇電路
S2:第二選擇電路
S3:第三選擇電路
S4:第四選擇電路
TN1~TN4:N型電晶體
TP1~TP2:P型電晶體
U/D:正掃訊號線
U2D:正掃訊號
為使本發明之技術特徵、內容與優點及其所能達成之功效更為顯而易見，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下：第1圖係為本發明實施例之雙向閘極驅動陣列電路之示意圖。
第2圖係為本發明另一實施例之雙向閘極驅動陣列電路之示意圖。
第3圖係為本發明另一實施例之雙向閘極驅動陣列電路之波形圖。
第4圖係為本發明又一實施例之雙向閘極驅動陣列電路之示意圖。
第5圖係為本發明再一實施例之雙向閘極驅動陣列電路之示意圖。
第6圖係為本發明實施例之一傳三雙向閘極驅動陣列電路之波形圖。
第7圖係為本發明實施例之一傳五雙向閘極驅動陣列電路之波形圖。
為利瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。
在附圖中，為了淸楚起見，放大了層、膜、面板、區域、導光件等的厚度或寬度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反地，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的“連接”，其可以指物理及/或電性的連接。再者，“電性連接”或“耦合”係可為二元件間存在其它元件。此外，應當理解，儘管術語“第一”、“第二”、“第三”在本文中可以用於描述各種元件、部件、區域、層及/或部分，其係用於將一個元件、部件、區域、層及/或部分與另一個元件、部件、區域、層及/或部分區分開。因此，僅用於描述目的，而不能將其理解為指示或暗示相對重要性或者其順序關係。
除非另有定義，本文所使用的所有術語(包括技術和科學術語)具有與本發明所屬技術領域的通常知識者通常理解的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地如此定義。
請參閱第1圖，其係為本發明實施例之雙向閘極驅動陣列電路之示意圖。如圖所示，雙向閘極驅動陣列電路10包含閘極驅動電路11、正掃冗餘電路12、反掃冗餘電路13以及選擇電路14。其中，閘極驅動電路11包含n個驅動移位暫存器(G1~Gn)，分別耦接於各個像素之掃描線，控制各個像素的開啟及關閉，將資料寫入各個像素。當執行正向掃描PS時，閘極驅動電路11的第一移位暫存器G1接收正掃訊號的啟動訊號ST，輸出第一閘極驅動訊號G(1)，驅動像素當中電晶體的閘極。接著第二移位暫存器G2接收第一移位暫存器G1的閘極驅動訊號G(1)，作為其啟動訊號ST(1)，輸出第二閘極驅動訊號G(2)，直到最末移位暫存器Gn接收前一級移位暫存器Gn-1之閘極驅動訊號G(n-1)，作為啟動訊號而輸出最末閘極驅動訊號G(n)。第1圖中各個驅動移位暫存器之輸出箭頭是以正向掃描PS為例，由第一移位暫存器G1朝最末移位暫存器Gn之方向輸出訊號，相反地，由最末移位暫存器Gn朝第一移位暫存器G1之方向進行則稱為反向掃描RS。反向掃描RS由最末移位暫存器Gn接收啟動訊號ST，輸出閘極驅動訊號G(1)，作為前一級之啟動訊號ST(1)，直到第一移位暫存器G1輸出閘極驅動訊號G(n)，完成反向掃描RS。
為了增加閘極驅動電路11之可靠度，在閘極驅動電路11之後會設置正掃冗餘電路12，其包含m個正掃冗餘移位暫存器(DP1~DPm)，如圖所示，正 掃冗餘電路12之第一正掃冗餘移位暫存器DP1耦接於最末移位暫存器Gn。這些正掃冗餘移位暫存器並非用來驅動像素，而是提供後級移位暫存器訊號。由於雙向閘極驅動陣列電路具備反向掃描RS之功能，因此在閘極驅動電路11之前也必須設置反掃冗餘電路13，反掃冗餘電路13包含m個反掃冗餘移位暫存器(DR1~DRm)，反掃冗餘電路13之最末反掃冗餘移位暫存器DRm耦接於第一移位暫存器G1。在本實施例當中，正掃冗餘電路12與反掃冗餘電路13當中設置對應數量之移位暫存器，此外，在此實施方式中，閘極驅動電路11、正掃冗餘電路12及反掃冗餘電路13當中，移位暫存器之設置數量，滿足為雙向閘極驅動陣列電路當中相數(Phase)數量之倍數。例如雙向閘極驅動陣列電路之時脈訊號數量為L，則n/L及m/L之結果為常數。
基於上述的電路設計，當執行正向掃描PS時，原本的啟動訊號ST會先經過反掃冗餘電路13，增加線路緩衝(line buffer)的需求，線路緩衝是指啟動訊號ST從開始到寫入第一資料前的時脈週期(clock)數量。反掃冗餘電路13會增加正向掃描PS時，啟動訊號ST開始到第一移位暫存器G1輸出第一閘極驅動訊號G(1)所需要之線路緩衝。同樣地，在反向掃描RS時，正掃冗餘電路12會增加啟動訊號ST開始到最末移位暫存器Gn輸出第一閘極驅動訊號G(1)需要之線路緩衝。一般而言積體電路(IC)所能支援線路緩衝有一定的限制，數量大於4的選擇性較少，若雙向閘極驅動陣列電路10需要超過4條的線路緩衝，需要特別訂製，將會大幅增加整個閘極驅動陣列的製造成本。
為了節省前端冗餘電路造成增加線路緩衝的問題，本實施例設置選擇電路14，其分別耦接於閘極驅動電路11、正掃冗餘電路12及反掃冗餘電路13，在執行正向掃描PS時，選擇電路14依據接收到之正掃訊號U2D，關閉反掃 冗餘電路13，使得啟動訊號ST避開反掃冗餘電路13，減少使用線路緩衝的數量。相對地，執行反向掃描RS時，選擇電路14依據接收到之反掃訊號D2U，關閉正掃冗餘電路12，使得啟動訊號ST避開正掃冗餘電路12，同樣減少使用線路緩衝的數量。
請參閱第2圖，其係為本發明另一實施例之雙向閘極驅動陣列電路之示意圖。如圖所示，雙向閘極驅動陣列電路20包含閘極驅動電路21、正掃冗餘電路22及反掃冗餘電路23，其為1傳3之架構。其中，閘極驅動電路21包含n個驅動移位暫存器(G1~Gn)，正掃冗餘電路22包含4個移位暫存器(第一正掃冗餘移位暫存器D5~第四正掃冗餘移位暫存器D8，反掃冗餘電路23包含4個移位暫存器(第一反掃冗餘移位暫存器D1~第四反掃冗餘移位暫存器D4)。選擇電路包含第一選擇電路S1、第二選擇電路S2、第三選擇電路S3及第四選擇電路S4，第一選擇電路S1耦接反掃冗餘電路23之第一反掃冗餘移位暫存器D1、第二選擇電路S2耦接閘極驅動電路21之第一移位暫存器G1、第三選擇電路S3耦接閘極驅動電路21之最末移位暫存器Gn、第四選擇電路S4耦接正掃冗餘電路22之第四正掃冗餘移位暫存器D8。第一選擇電路S1及第三選擇電路S3連接到反掃訊號線D/U，第二選擇電路S2及第四選擇電路S4連接到正掃訊號線U/D，當正掃訊號線U/D為高電位(U2D=1)而反掃訊號線D/U為低電位(D2U=0)，雙向閘極驅動陣列電路20執行正向掃描PS，由第一移位暫存器G1往最末移位暫存器Gn的方向進行掃描；當正掃訊號線U/D為低電位(U2D=0)而反掃訊號線D/U為高電位(D2U=1)，雙向閘極驅動陣列電路20執行反向掃描RS，由最末移位暫存器Gn往第一移位暫存器G1的方向進行掃描。
在正向掃描PS時，正掃訊號線U/D為高電位(U2D=1)而反掃訊號線D/U為低電位(D2U=0)，第一選擇電路S1及第三選擇電路S3關閉以斷開與第一反掃冗餘移位暫存器D1及最末移位暫存器Gn之連接，第二選擇電路S2及第四選擇電路S4開啟以導通第一移位暫存器G1及第四正掃冗餘移位暫存器D8來進行正向掃描PS。相反地，在反向掃描RS時，正掃訊號線U/D為低電位(U2D=0)而反掃訊號線D/U為高電位(D2U=1)，第二選擇電路S2及第四選擇電路S4關閉以斷開與第一移位暫存器G1及第四正掃冗餘移位暫存器D4之連接，第一選擇電路S1及第三選擇電路S3開啟以導通第一反掃冗餘移位暫存器D1及最末移位暫存器Gn來進行反向掃描RS。
請參閱第3圖，其係為本發明另一實施例之雙向閘極驅動陣列電路之波形圖。延續第2圖之實施例，當進行正向掃描PS時，正掃訊號線U/D為高電位而反掃訊號線D/U為低電位，第一選擇電路S1關閉以斷開與第一反掃冗餘移位暫存器D1之連接，因此第一反掃冗餘移位暫存器D1受到控制而無訊號輸出。此時第二選擇電路S2開啟使得第一移位暫存器G1能接收到啟動訊號ST電路之第一啟動訊號ST1，進而依據時脈訊號HC1輸出同樣之驅動訊號波形，由於第一啟動訊號ST1無須經過第一反掃冗餘移位暫存器D1至第四反掃冗餘移位暫存器D4，所需要的線路緩衝能由原本的7條節省為3條，有效降低線路緩衝之數量。此時，第三選擇電路S3同樣關閉而斷開與最末移位暫存器Gn之連接，同樣不輸出訊號，直到接收到前一級移位暫存器Gn-2之輸出，才輸出最末閘極驅動訊號G(n)。第四選擇電路S4開啟而由電路控制第四正掃冗餘移位暫存器D8，重設最後一級的閘極驅動電路。在本實施例當中，是由第一啟動訊號ST1控制奇數的移位暫存器(G1、G3...)，由第二啟動訊號ST2控制偶數的移位暫存器(G2、G4...)。 由於本實施例之雙向閘極驅動陣列電路包含四個時脈訊號，其相數為4，依據前一實施例所述，閘極驅動電路中包含之移位暫存器之數量為4的倍數，正掃冗餘移位暫存器及反掃冗餘移位暫存器之數量也必須為4的倍數。
請參閱第4圖，其係為本發明又一實施例之雙向閘極驅動陣列電路之示意圖。如圖所示，雙向閘極驅動陣列電路30包含閘極驅動電路31、正掃冗餘電路32及反掃冗餘電路33。其中，閘極驅動電路31包含n個驅動移位暫存器(G1~Gn)，正掃冗餘電路32包含4個移位暫存器(第一正掃冗餘移位暫存器D5~第四正掃冗餘移位暫存器D8，反掃冗餘電路33包含4個移位暫存器(第一反掃冗餘移位暫存器D1~第四反掃冗餘移位暫存器D4)。請參閱前述實施例之說明，相同之元件將不再重複描述。與前述實施例差異之處，在於本實施例當中，選擇電路之第一開關包含第一N型電晶體TN1、第二開關包含第二N型電晶體TN2、第三開關包含第三N型電晶體TN3及第四開關包含第四N型電晶體TN4。第一N型電晶體TN1之一端連接啟動訊號ST電路、另一端連接第一反掃冗餘移位暫存器D1且控制端連接反掃訊號線D/U。第二N型電晶體TN2之一端連接啟動訊號ST電路、另一端連接第一移位暫存器G1且控制端連接正掃訊號線U/D。第三N型電晶體TN3之一端連接啟動訊號ST電路、另一端連接最末移位暫存器Gn且控制端連接反掃訊號線D/U。第四N型電晶體TN4之一端連接啟動訊號ST電路、另一端連接第四正掃冗餘移位暫存器D8且控制端連接正掃訊號線U/D。
在正向掃描PS時，正掃訊號線U/D為高電位(U2D=1)而反掃訊號線D/U為低電位(D2U=0)，第一N型電晶體TN1及第三N型電晶體TN3關閉以斷開與第一反掃冗餘移位暫存器D1及最末移位暫存器Gn之連接，第二N型電晶體TN2及第四N型電晶體TN4開啟以導通第一移位暫存器G1及第四正掃冗餘移位 暫存器D8來進行正向掃描PS。相反地，在反向掃描RS時，正掃訊號線U/D為低電位(U2D=0)而反掃訊號線D/U為高電位(D2U=1)，第二N型電晶體TN2及第四N型電晶體TN4關閉以斷開與第一移位暫存器G1及第四正掃冗餘移位暫存器D4之連接，第一N型電晶體TN1及第三N型電晶體TN3開啟以導通第一反掃冗餘移位暫存器D1及最末移位暫存器Gn來進行反向掃描RS。
請參閱第5圖，其係為本發明再一實施例之雙向閘極驅動陣列電路之示意圖。如圖所示，雙向閘極驅動陣列電路40包含閘極驅動電路41、正掃冗餘電路42及反掃冗餘電路43。其中，閘極驅動電路41包含n個驅動移位暫存器(G1~Gn)，正掃冗餘電路42包含4個移位暫存器(第一正掃冗餘移位暫存器D5~第四正掃冗餘移位暫存器D8，反掃冗餘電路43包含4個移位暫存器(第一反掃冗餘移位暫存器D1~第四反掃冗餘移位暫存器D4)。請參閱前述實施例之說明，相同之元件將不再重複描述。與前述實施例差異之處，在於本實施例當中，選擇電路之第一開關包含第一P型電晶體TP1、第二開關包含第一N型電晶體TN1、第三開關包含第二N型電晶體TN2及第四開關包含第二P型電晶體TP2。第一P型電晶體TP1之一端連接啟動訊號ST電路、另一端連接第一反掃冗餘移位暫存器D1且控制端連接正掃訊號線U/D。第一N型電晶體TN1之一端連接啟動訊號ST電路、另一端連接第一移位暫存器G1且控制端連接正掃訊號線U/D。第二N型電晶體TN2之一端連接啟動訊號ST電路、另一端連接最末移位暫存器Gn且控制端連接反掃訊號線D/U。第二P型電晶體TP2之一端連接啟動訊號ST電路、另一端連接第四正掃冗餘移位暫存器D8且控制端連接反掃訊號線D/U。
在正向掃描PS時，正掃訊號線U/D為高電位(U2D=1)而反掃訊號線D/U為低電位(D2U=0)，第一P型電晶體TP1及第二N型電晶體TN2斷開與第一 反掃冗餘移位暫存器D1及最末移位暫存器Gn之連接，第一N型電晶體TN1及第二P型電晶體TP2導通第一移位暫存器G1及第四正掃冗餘移位暫存器D8來進行正向掃描PS。相反地，在反向掃描RS時，正掃訊號線U/D為低電位(U2D=0)而反掃訊號線D/U為高電位(D2U=1)，第一N型電晶體TN1及第二P型電晶體TP2斷開與第一移位暫存器G1及第四正掃冗餘移位暫存器D4之連接，第一P型電晶體TP1及第二N型電晶體TN2導通第一反掃冗餘移位暫存器D1及最末移位暫存器Gn來進行反向掃描RS。
請參閱第6圖，其係為本發明實施例之一傳三雙向閘極驅動陣列電路之波形圖。如圖所示，請參閱第4圖或第5圖，當本實施例之雙向閘極驅動陣列電路為一傳三之型態時，其波形圖可以看出，在未設置選擇電路時，當啟動訊號VST於第一時脈週期H1送出後，其時脈訊號(CK1~CK4)依序產生，然而，由於雙向電路的設計，第一移位暫存器G1之前還有反掃冗餘移位暫存器(D1~D4)，啟動訊號VST需要多出4條線路緩衝以提供上述反掃冗餘移位暫存器(D1~D4)之時脈訊號，因而當第一移位暫存器G1實際寫入資料Da時，已經為第八時脈週期H8，也就是原始的雙向閘極驅動陣列電路需要7個線路緩衝區才能真正寫入像素資料Da。當加入本實施例當中的選擇電路後，由於選擇電路關閉了反掃冗餘電路，可減少反掃冗餘移位暫存器(D1~D4)所需要的線路緩衝，使得新的第一移位暫存器G1n在第四時脈週期即能寫入資料Da，節省了3條線路緩衝。有效降低控制晶片所需支援之線路緩衝數量，進而降低整體成本。
請參閱第7圖，其係為本發明實施例之一傳五雙向閘極驅動陣列電路之波形圖。如圖所示，當本實施例之雙向閘極驅動陣列電路為一傳五之型態時，其波形圖可以看出，在未設置選擇電路時，當啟動訊號VST於第一時脈週 期H1送出後，其時脈訊號(CK1~CK8)依序產生，與前一實施例類似，啟動訊號VST需要反掃冗餘移位暫存器(D1~D8)之時脈訊號，因而當第一移位暫存器G1實際寫入資料Da時，已經為第十三時脈週期H13，也就是原始的雙向閘極驅動陣列電路需要12個線路緩衝區才能真正寫入像素資料Da。當加入本實施例當中的選擇電路後，由於選擇電路關閉了反掃冗餘電路，可減少反掃冗餘移位暫存器(D1~D8)所需要的線路緩衝，使得新的第一移位暫存器G1n在第五時脈週期H5即能寫入資料Da，節省了8條線路緩衝。有效降低控制晶片所需支援之線路緩衝數量，進而降低整體成本。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
10:雙向閘極驅動陣列電路
11:閘極驅動電路
12:正掃冗餘電路
13:反掃冗餘電路
14:選擇電路
DP1~DPm:正掃冗餘移位暫存器
DR1~DRm:反掃冗餘移位暫存器
D2U:反掃訊號
G1~Gn:驅動移位暫存器
G(1)~G(n):閘極驅動訊號
PS:正向掃描
RS:反向掃描
ST、ST(1)~ST(n):啟動訊號
U2D:正掃訊號

Claims (6)

  1. 一種雙向閘極驅動陣列電路，其包含：一閘極驅動電路，係包含複數個驅動移位暫存器，分別耦接於複數個像素之一掃描線，該閘極驅動電路接收一正掃訊號由一第一移位暫存器朝一最末移位暫存器之方向進行一正向掃描，或接收一反掃訊號由該最末移位暫存器朝該第一移位暫存器之方向進行一反向掃描；一正掃冗餘電路，係包含複數個正掃冗餘移位暫存器，該正掃冗餘電路之一第一正掃冗餘移位暫存器耦接於該最末移位暫存器；一反掃冗餘電路，係包含複數個反掃冗餘移位暫存器，該反掃冗餘電路之一最末反掃冗餘移位暫存器耦接於該第一移位暫存器；以及一選擇電路，係分別耦接於該閘極驅動電路、該正掃冗餘電路及該反掃冗餘電路，該選擇電路依據該正掃訊號關閉該反掃冗餘電路，或依據該反掃訊號關閉該正掃冗餘電路；其中該選擇電路包含一第一開關、一第二開關、一第三開關及一第四開關，該第一開關耦接該反掃冗餘電路之一第一反掃冗餘移位暫存器、該第二開關耦接該第一移位暫存器、該第三開關耦接該最末移位暫存器及該第四開關耦接該正掃冗餘電路之一最末正掃冗餘移位暫存器；其中該選擇電路包含一第一開關、一第二開關、一第三開關及一第四開關，該第一開關耦接該反掃冗餘電路之一第一反掃冗餘移位暫存器、該第二開關耦接該第一移位暫存器、該第 三開關耦接該最末移位暫存器及該第四開關耦接該正掃冗餘電路之一最末正掃冗餘移位暫存器；。
  2. 如請求項1所述之雙向閘極驅動陣列電路，其中該第一開關包含一第一電晶體及一第二電晶體，該第一電晶體之一端連接一正掃訊號線、另一端連接該第一反掃冗餘移位暫存器且控制端連接一啟動訊號電路，該第二電晶體之一端連接一反掃訊號線、另一端連接該第一反掃冗餘移位暫存器且控制端連接該啟動訊號電路；該第二開關包含一第三電晶體及一第四電晶體，該第三電晶體之一端連接該正掃訊號線、另一端連接該第一移位暫存器且控制端連接該啟動訊號電路，該第四電晶體之一端連接該反掃訊號線、另一端連接該第一移位暫存器且控制端連接該啟動訊號電路；該第三開關包含一第五電晶體及一第六電晶體，該第五電晶體之一端連接該正掃訊號線、另一端連接該最末移位暫存器且控制端連接該啟動訊號電路，該第六電晶體之一端連接該反掃訊號線、另一端連接該最末移位暫存器且控制端連接該啟動訊號電路；以及該第四開關包含一第七電晶體及一第八電晶體，該第七電晶體之一端連接該正掃訊號線、另一端連接該最末正掃冗餘移位暫存器且控制端連接該啟動訊號電路，該第八電晶體之一端連接該反掃訊號線、另一端連接該最末正掃冗餘移位暫存器且控制端連接該啟動訊號電路。
  3. 如請求項1所述之雙向閘極驅動陣列電路，其中該第一開關 包含一第一N型電晶體，該第一N型電晶體之一端連接一啟動訊號電路、另一端連接該第一反掃冗餘移位暫存器且控制端連接一反掃訊號線；該第二開關包含一第二N型電晶體，該第二N型電晶體之一端連接該啟動訊號電路、另一端連接該第一移位暫存器且控制端連接一正掃訊號線；該第三開關包含一第三N型電晶體，該第三N型電晶體之一端連接該啟動訊號電路、另一端連接該最末移位暫存器且控制端連接該反掃訊號線；以及該第四開關包含一第四N型電晶體，該第四N型電晶體之一端連接該啟動訊號電路、另一端連接該最末正掃冗餘移位暫存器且控制端連接該正掃訊號線。
  4. 如請求項1所述之雙向閘極驅動陣列電路，其中該第一開關包含一第一P型電晶體，該第一P型電晶體之一端連接一啟動訊號電路、另一端連接該第一反掃冗餘移位暫存器且控制端連接一正掃訊號線；該第二開關包含一第一N型電晶體，該第一N型電晶體之一端連接該啟動訊號電路、另一端連接該第一移位暫存器且控制端連接該正掃訊號線；該第三開關包含一第二N型電晶體，該第二N型電晶體之一端連接該啟動訊號電路、另一端連接該最末移位暫存器且控制端連接一反掃訊號線；以及 該第四開關包含一第二P型電晶體，該第二P型電晶體之一端連接該啟動訊號電路、另一端連接該最末正掃冗餘移位暫存器且控制端連接該反掃訊號線。
  5. 如請求項1所述之雙向閘極驅動陣列電路，其中該雙向閘極驅動陣列電路之時脈訊號包含一相數，該複數個驅動移位暫存器之數量為該相數之數量的倍數，且該複數個正掃冗餘移位暫存器之數量及該複數個反掃冗餘移位暫存器之數量均為該相數之數量的倍數。
  6. 如請求項1所述之雙向閘極驅動陣列電路，其中該複數個正掃冗餘移位暫存器之數量與該複數個反掃冗餘移位暫存器之數量相同。
TW108130628A 2019-08-27 2019-08-27 雙向閘極驅動陣列電路 TWI708227B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108130628A TWI708227B (zh) 2019-08-27 2019-08-27 雙向閘極驅動陣列電路
CN202010111190.XA CN111145679B (zh) 2019-08-27 2020-02-24 双向栅极驱动阵列电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108130628A TWI708227B (zh) 2019-08-27 2019-08-27 雙向閘極驅動陣列電路

Publications (2)

Publication Number Publication Date
TWI708227B true TWI708227B (zh) 2020-10-21
TW202109482A TW202109482A (zh) 2021-03-01

Family

ID=70527800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130628A TWI708227B (zh) 2019-08-27 2019-08-27 雙向閘極驅動陣列電路

Country Status (2)

Country Link
CN (1) CN111145679B (zh)
TW (1) TWI708227B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756969B (zh) * 2020-12-07 2022-03-01 友達光電股份有限公司 移位暫存器電路
TWI818667B (zh) * 2022-08-10 2023-10-11 友達光電股份有限公司 顯示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200400516A (en) * 2002-06-10 2004-01-01 Samsung Electronics Co Ltd Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
CN1868003A (zh) * 2002-06-10 2006-11-22 三星电子株式会社 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法
CN102789757A (zh) * 2011-05-18 2012-11-21 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
TW201608545A (zh) * 2014-08-22 2016-03-01 友達光電股份有限公司 顯示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207865B2 (ja) * 2007-11-12 2013-06-12 三菱電機株式会社 シフトレジスタ
JP5219958B2 (ja) * 2009-08-05 2013-06-26 三菱電機株式会社 スタートパルス生成回路
JP5436335B2 (ja) * 2010-05-25 2014-03-05 三菱電機株式会社 走査線駆動回路
TWI627616B (zh) * 2017-08-02 2018-06-21 友達光電股份有限公司 影像顯示面板及其閘極驅動電路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200400516A (en) * 2002-06-10 2004-01-01 Samsung Electronics Co Ltd Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
CN1868003A (zh) * 2002-06-10 2006-11-22 三星电子株式会社 移位寄存器、具有此移位寄存器的液晶显示装置和使用其驱动扫描线的方法
CN102789757A (zh) * 2011-05-18 2012-11-21 三星电子株式会社 栅极驱动电路及具有该栅极驱动电路的显示设备
TW201608545A (zh) * 2014-08-22 2016-03-01 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
TW202109482A (zh) 2021-03-01
CN111145679B (zh) 2022-10-18
CN111145679A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
JP4912023B2 (ja) シフトレジスタ回路
JP4031414B2 (ja) 平板表示装置の両方向駆動回路及び駆動方法
TWI491175B (zh) 移位暫存器
JP7267935B2 (ja) シフトレジスターおよび駆動方法、ゲート駆動回路および表示装置
US7817770B2 (en) Shift register with lower coupling effect and a related LCD
JP5057645B2 (ja) 駆動ユニット及びこれを有する表示装置
US7136041B2 (en) Bi-directional driving circuit of liquid crystal display panel
TWI708227B (zh) 雙向閘極驅動陣列電路
CN110459190B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
WO2013037157A2 (zh) 液晶显示面板与栅极驱动电路
JP2587546B2 (ja) 走査回路
WO2017177632A1 (zh) 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
WO2019184323A1 (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US6788757B1 (en) Bi-directional shift-register circuit
TWI744096B (zh) 閘極驅動電路
US20060013352A1 (en) Shift register and flat panel display apparatus using the same
US11557359B2 (en) Shift register and gate driver circuit
WO2024174771A1 (zh) 驱动电路、显示装置
TW200302451A (en) Integrated circuit free from accumulation of duty ratio errors
US20080266220A1 (en) Scan driver
US20200258436A1 (en) Display panel and driving method
TWI731820B (zh) 移位暫存電路
TWI643013B (zh) 顯示器
TW202025117A (zh) 閘極驅動電路及其顯示面板
WO2020107643A1 (zh) 液晶面板及其栅极驱动电路