TW201608545A - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TW201608545A
TW201608545A TW103129056A TW103129056A TW201608545A TW 201608545 A TW201608545 A TW 201608545A TW 103129056 A TW103129056 A TW 103129056A TW 103129056 A TW103129056 A TW 103129056A TW 201608545 A TW201608545 A TW 201608545A
Authority
TW
Taiwan
Prior art keywords
control
path end
path
shift register
node
Prior art date
Application number
TW103129056A
Other languages
English (en)
Other versions
TWI546786B (zh
Inventor
林雅婷
黃郁升
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW103129056A priority Critical patent/TWI546786B/zh
Priority to CN201410662355.7A priority patent/CN104318901B/zh
Priority to US14/625,920 priority patent/US9865196B2/en
Publication of TW201608545A publication Critical patent/TW201608545A/zh
Application granted granted Critical
Publication of TWI546786B publication Critical patent/TWI546786B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Multimedia (AREA)

Abstract

一種顯示面板，在顯示區的兩側分設第一閘極線驅動電路與第二閘極線驅動電路，並分別透過第一閘極線與第二閘極線控制顯示區中的同一個像素。第一閘極線驅動電路電性耦接至第一閘極線以提供第一控制訊號至第一閘極線；第二閘極線驅動電路電性耦接至第二閘極線以提供第二控制訊號至第二閘極線。此外，第二閘極線驅動電路電性耦接至發光控制線以提供發光控制訊號至發光控制線，並藉由發光控制線控制同一個像素何時發光。

Description

顯示面板
本發明是有關於一種顯示面板的驅動電路。
平面顯示器是以像素電路為基礎來顯示畫面的一種顯示裝置，而不同的像素電路可能就需要不一樣的驅動電路設計來搭配才能使畫面正常顯示。
請參照圖1，其為一般常見的一種平面顯示器中的像素電路的電路圖。像素電路10藉由兩個閘極控制訊號Scan_N與Scan_N-1以及一個發光控制訊號EM，控制P型電晶體T1、T2、T3、T4、T5與T6以及兩個電容Cst1與Cst2，以藉此在發光體驅動工作電位OVDD、VIN與OVSS的供給下，決定何時接收顯示資料DATA以及控制發光二極體D1何時發光。舉例而言，圖1的電路圖為第一電晶體的控制端僅連接閘極控制訊號Scan_N-1，第一電晶體的第一端僅連接電容Cst1的第一端、電容Cst2的第二端、電晶體T3的第一端與電晶體T4的控制端，以及第一電晶體的第二端僅連接至發光體驅動工作電位VIN。電晶體T2的控制端僅連接發光控制訊號EM與電晶體T5的控制端、電晶體T2的第一端僅連接電容Cst1的第二端與發光體驅動工作電位OVDD、電晶體T2的第二端連接電晶體T4的第一端與電晶體T6的第一端。電晶體T3的控制 端僅連接電容Cst2的第一端、電晶體T6的控制端與閘極控制訊號Scan_N，電晶體T3的第二端僅連接電晶體T4的第二端與電晶體T5的第一端。電晶體T5的第二端僅連接發光二極體D1的第一端，而發光二極體D1的第二端僅連接發光體驅動工作電位OVSS。電晶體T6的第二端僅連接顯示資料DATA。應對於此種像素電路，目前使用的驅動電路如圖2所示。
請參照圖2，其為目前使用的一種平面顯示器中的驅動電路的電路方塊圖。在平面顯示器20之中，包括了一個顯示區200，這個顯示區中設置有許多個如圖1所示的像素電路，而每一個像素電路都需要兩個閘極控制訊號Scan_N與Scan_N-1以及發光控制訊號EM的控制。如圖所示，為了明確化各控制訊號與像素電路之間的關係，第一行的像素電路接收的閘極控制訊號分別由第一閘極控制訊號產生單元Scan_P(1)與第二閘極控制訊號產生單元Scan_P-1(1)提供，而第一行的像素電路接收的發光控制訊號則由發光控制訊號產生單元EMP(1)提供。因此，當顯示區200中有960行的像素電路存在時，就必須存在Scan_P(1)、Scan_P(2)、...、Scan_P(959)與Scan_P(960)共960個第一閘極控制訊號產生單元，以及Scan_P-1(1)、Scan_P-1(2)、...、Scan_P-1(959)與Scan_P-1(960)共960個第二閘極控制訊號產生單元，另外還要提供EMP(1)、EMP(2)、...、EMP(959)與EMP(960)共960個發光控制訊號產生單元。
如圖2所示，在目前的驅動電路中，第一閘極控制訊號產生單元Scan_P(1)~Scan_P(960)以及第二閘極控制訊號產生單元Scan_P-1(1)~Scan_P-1(960)會被設置在顯示區200的同一側，而發光控制訊號產生單元EMP(1)~EMP(960) 則被設置在顯示區200的另一側。每一個第一閘極控制訊號產生單元Scan_P(1)~Scan_P(960)與每一個第二閘極控制訊號產生單元Scan_P-1(1)~Scan_P-1(960)會分別受控於一個對應的移位暫存器RSR(1)~RSR(960)，例如：成對之第一閘極控制訊號Scan_P(1)與第二閘極控制訊號產生單元Scan_P-1(1)僅會受到移位暫存器RSR(1)所控制，其餘對應關係依照上述類推；類似的，每一個發光控制訊號產生單元EMP(1)~EMP(960)也會分別受控於一個對應的移位暫存器LSR(1)~LSR(960)，例如：發光控制訊號產生單元EMP(1)僅會受到移位暫存器LSR(1)所控制，其餘對應關係依照上述類推，其中，移位暫存器LSR(1)~LSR(960)與移位暫存器RSR(1)~RSR(960)是不同的元件或群組。此外，為了更容易的設計時脈訊號，有時候還會在這個驅動電路中額外加上幾個冗餘移位暫存器RBDSR、LUDSR與LBDSR，例如：冗餘移位暫存器RBDSR僅連接於最後一個移位暫存器RSR(960)，冗餘暫存器LUDSR僅連接第一個移位暫存器LSR(1)，而冗餘暫存器LBDSR僅連接最後一個移位暫存器LSR(960)。
這樣的驅動電路足以使顯示面板20正常的顯示畫面。然而，由於在搭配如圖1所示的像素電路10進行顯示操作時，閘極控制訊號Scan_N與Scan_N-1在驅動時會面臨阻抗不匹配的問題，所以此種驅動電路容易導致顯示面板20的發光均勻性不佳。此外，常用的移位暫存器搭配第一、第二閘極控制訊號產生單元與發光控制訊號產生單元需要非常多的電晶體，一旦在製程上出現誤差而造成電晶體的電性飄疑，就很容易造成移位暫存器的功能異常而使顯示效果劣化。最後，需提供至此種驅動電路之相異的各類控制訊號多達十數 個，使得負責提供這些控制訊號的訊號源的設計變得十分複雜。
本發明之一實施例所提供的顯示面板包括顯示區、第一閘極線驅動電路以及第二閘極線驅動電路。其中，顯示區包括多個像素，每一個像素根據第一閘極線所傳遞的第一控制訊號與第二閘極線所傳遞的第二控制訊號而決定如何處理資料線上所傳遞的資料，並根據發光控制線所傳遞的發光控制訊號而決定何時發光。第一閘極線驅動電路設置於顯示區外的第一區域內，且此第一閘極線驅動電路電性耦接至前述的第一閘極線以提供第一控制訊號至第一閘極線。第二閘極線驅動電路則設置於顯示區外的第二區域內，且此第二閘極線驅動電路電性耦接至前述的第二閘極線以提供第二控制訊號至第二閘極線。此外，第二閘極線驅動電路還電性耦接至發光控制線以提供發光控制訊號至發光控制線。其中，前述的第一區域與第二區域位於顯示區的不同側，且用於第一像素之第一控制訊號的第一致能時段與第二控制訊號的第二致能時段之間的最小時間間隔，與第一致能時段的時間長度相當。
本發明將閘極控制訊號產生器分成兩區，如此就可以將驅動阻抗大的控制訊號Scan_N獨立驅動，並將驅動阻抗較小的控制訊號Scan_N-2與發光控制訊號EM以另一組電路進行驅動。並且，藉由新式的第一閘極線驅動電路與第二閘極線驅動電路，可以減少整體使用的開關數量，因此可以有效的提升製程偏移量的容忍範圍，更不易因為製程誤差所 導致的電性飄移而影響到電路的正常運作並導致顯示效果劣化。此外，藉由本技術所提供的電路設計，僅需提供不到十個控制訊號就可以輕易的控制兩側的閘極線驅動電路，因此可以降低訊號源的設計複雜度。
10‧‧‧像素電路
20、30‧‧‧平面顯示器
200、300、1900‧‧‧顯示區
302、304‧‧‧像素
320‧‧‧資料線
330、400‧‧‧第一閘極線驅動電路
332、334‧‧‧第一閘極線
340、1400‧‧‧第二閘極線驅動電路
342、346‧‧‧第二閘極線
500、LSR(1)~LSR(960)、LBDSR、LUDSR、RSR(1)、RSR(2)、RSR(959)、RSR(960)、RBDSR、SR(D1)、SR(1)、SR(2)、SR(N-1)、SR(N)、SR(N+1)、SRA(UD1)~SRA(UD4)、SRA(1)~SRA(960)、SRA(BD1)、SRA(BD2)、SRB(UD1)、SRB(UD2)、SRB(1)~SRB(960)、SRB(BD1)~SRB(BD4)‧‧‧移位暫存器
510、600、600a‧‧‧第一上拉電路模組
520、700、700a‧‧‧第一下拉電路模組
530、800、800a‧‧‧第一上拉控制模組
540、900、900a‧‧‧第一下拉控制模組
610、620、630、710、720、810、820、910、920、930、940、1012、1022、1032、1042、1510a、1510b、1710a~1710e、1720a、1720b、1730a、1730b、1740a~1740e、1750a~1750e、1760、1770、1780、1790a~1790e、1800a、1800b、1810a、1810b、T1、T2、T3、T4、T5、T6‧‧‧P型電晶體
612、622、632、712、722、812、822、912、922、932、942、1014、1024、1034、1044、1512a、1512b、1712a~1712e、1722a、1722b、1732a、1732b、1742a~1742e、1752a~1752e、1762、1772、1782、1792a~1792e、1802a、1802b、1812a、1812b‧‧‧控制端
614、616、624、626、634、636、714、716、724、726、814、816、824、826、914、916、924、926、934、936、944、946、1016、1018、1026、1028、1036、1038、1046、 1048、1514a、1514b、1516a、1516b、1714a~1714e、1716a~1716e、1724a、1726a、1724b、1726b、1734a、1736a、1734b、1736b、1744a~1744e、1746a~1746e、1754a~1754e、1756a~1756e、1764、1766、1774、1776、1784、1786、1794a~1794e、1796a~1796e、1804a、1806a、1804b、1806b、1814a、1816a、1814b、1816b‧‧‧通路端
1010、1010a‧‧‧第二上拉控制模組
1020、1020a‧‧‧第二下拉控制模組
1030、1030a、1500、1500a‧‧‧第二上拉電路模組
1200、1600‧‧‧移位暫存器與閘極控制訊號產生器的組合電路
Boot(N)‧‧‧第二控制節點
C、C1、C2、C3、Cst1、Cst2‧‧‧電容
CN1(N)、CN2(N)、CN3(N)‧‧‧控制節點
CK1‧‧‧時脈訊號
D1‧‧‧發光二極體
DATA‧‧‧顯示資料
EM、EM(1)~EM(960)、EM(N)‧‧‧發光控制訊號
EMC(1)~EMC(960)、EMC(N)‧‧‧發光控制訊號產生單元
EMP(N)‧‧‧發光控制訊號產生節點
EN1‧‧‧致能訊號
GCS1(1)~GCS1(960)、GCS1(N-1)、GCS1(N)、GCS1(N+1)、GCS2(1)~GCS2(960)、GCS2(N-2)、GCS2(N-1)、GCS2(N)、GCS2(N+1)、GCS2(N+2)、GCS2(N+3)、GCS2(N+4)‧‧‧閘極控制訊號產生器
VGH‧‧‧第一工作電位
VGL‧‧‧第二工作電位
OVDD、VIN、OVSS‧‧‧發光體驅動工作電位
Q(N)‧‧‧第一控制節點
S(N-1)、S(N)、S(N+1)、VST1、VST2、VST3‧‧‧啟動訊號
Scan_N、Scan_N-1‧‧‧閘極控制訊號
Scan_N(1)~Scan_N(960)、Scan_N(N-1)、Scan_N(N)、Scan_N(N+1)‧‧‧第一控制訊號
Scan_N-2(1)~Scan_N-2(960)、Scan_N-2(N-2)、Scan_N-2(N-1)、Scan_N-2(N)、Scan_N-2(N+1)、Scan_N-2(N+2)、Scan_N-2(N+3)、Scan_N-2(N+4)‧‧‧第二控制訊號
Scan_P(1)~Scan_P(960)‧‧‧第一閘極控制訊號產生單元
Scan_P-1(1)~Scan_P-1(960)‧‧‧第二閘極控制訊號產生單元
SN(N)‧‧‧閘極控制訊號輸出節點
ST(N)‧‧‧啟動訊號節點
TP1~TP10‧‧‧操作期間
圖1為目前使用的一種平面顯示器中的像素電路的電路圖。
圖2為目前使用的一種平面顯示器中的驅動電路的電路方塊圖。
圖3為根據本發明一實施例之平面顯示器的電路方塊圖。
圖4為根據本發明一實施例之第一閘極線驅動電路的電路方塊圖。
圖5為根據本發明一實施例之第一閘極線驅動電路中的移位暫存器的電路方塊圖。
圖6為根據本發明一實施例之移位暫存器中的第一上拉電路模組的詳細電路圖。
圖7為根據本發明一實施例之移位暫存器中的第一下拉電路模組的詳細電路圖。
圖8為根據本發明一實施例之移位暫存器中的第一上拉控制模組的詳細電路圖。
圖9為根據本發明一實施例之移位暫存器中的第一下拉控制模組的詳細電路圖。
圖10為根據本發明一實施例之第一閘極線驅動電路中的閘極控制訊號產生器的電路方塊圖。
圖11為根據本發明一實施例之第一閘極線驅動電路中的閘極控制訊號產生器的詳細電路圖。
圖12為根據本發明一實施例之第一閘極線驅動電路中的一級移位暫存器與閘極控制訊號產生器的詳細電路圖。
圖13為根據本發明一實施例之第一閘極線驅動電路中的一級移位暫存器與閘極控制訊號產生器的操作時序圖。
圖14A為根據本發明一實施例之第二閘極線驅動電路的電路方塊圖。
圖14B為根據本發明一實施例之第二閘極線驅動電路中的單一閘極控制訊號產生器及發光控制訊號產生器與其他電路單元之間的電性通路示意圖。
圖15為根據本發明一實施例之第二閘極線驅動電路中的閘極控制訊號產生器的電路圖。
圖16為根據本發明一實施例之第二閘極線驅動電路中的一級移位暫存器與閘極控制訊號產生器的詳細電路圖。
圖17A為根據本發明一實施例之發光控制訊號產生器的第一部分的電路圖。
圖17B為圖17A所示之實施例之發光控制訊號產生器的第二部份的電路圖。
圖17C為圖17A所示之實施例之發光控制訊號產生器的第三部份的電路圖。
圖18為根據本發明一實施例之發光控制訊號產生器的操作時序圖。
圖19為根據本發明另一實施例之平面顯示器的電路方塊圖。
請參照圖3，其為根據本發明一實施例之平面顯示器的電路方塊圖。在本實施例中，平面顯示器30包括顯示區300、第一閘極線驅動電路330、第二閘極線驅動電路340、資料線320、第一閘極線332與334、第二閘極線342與346以及發光控制線344與348。此外，顯示區220中具有多個像素302與304，每一個像素則受到對應的第一、第二閘極線以及發光控制線的影響。舉例來說，像素302電性耦接到第一閘極線332、第二閘極線342、發光控制線344與資料線320，並根據第一閘極線332所傳遞的控制訊號Scan_N(1)(後將Scan_N通稱為第一控制訊號)與第二閘極線342所傳遞的控制訊號Scan_N-2(1)(後將Scan_N-2通稱為第二控制訊號)，決定如何處理在資料線320上傳遞的資料，並根據發光控制線所傳遞的發光控制訊號EM(1)而決定於何時發光。類似的，像素304電性耦接到第一閘極線334、第二閘極線346、發光控制線348與資料線320，並根據第一閘極線334所傳遞的第一控制訊號Scan_N(2)與第二閘極線346所傳遞的第二控制訊號Scan_N-2(2)，決定如何處理在資料線320上傳遞的資料，並根據發光控制線所傳遞的發光控制訊號EM(2)而決定於何時發光。
像素302與304的詳細電路可為如圖1所示的像素電路10，但原本接收控制訊號Scan_N-1之處則改為接收此處的第二控制訊號Scan_N-2。當然，像素302與304也可以是另外設計電路，但仍應以第一控制訊號Scan_N與第二控制訊號Scan_N-2為其控制訊號，以能與本實施例提供的控制訊號相搭配。
如圖3所示，第一閘極線驅動電路330被設置在顯示區300外左側的區域中，而第二閘極線驅動電路340則被設置在顯示區300外右側的區域中。第一閘極線驅動電路330電性耦接至第一閘極線332與334，以分別將第一控制訊號Scan_N(1)與Scan_N(2)提供至對應的第一閘極線332與334。第二閘極線驅動電路340除了電性耦接至第二閘極線342與346之外，還進一步電性耦接至發光控制線344與348，藉此，第二閘極線驅動電路340可以將第二控制訊號Scan_N-2(1)與Scan_N-2(2)分別提供至對應的第二閘極線342與346，並將發光控制訊號EM(1)與EM(2)分別提供至對應的發光控制線344與348。
藉由上述的設計方式，可以將驅動阻抗差別較大的訊號分開。以第一控制訊號Scan_N與發光控制訊號EM，以及採用與第二控制訊號Scan_N-2來替代閘極控制訊號Scan_N-1以驅動圖1之像素電路10的狀況來說，第一控制訊號Scan_N必須負責讀取資料以及進行臨界電壓的補償，所以造成其在驅動時的阻抗負載(RC Loading)比第二控制訊號Scan_N-2與發光控制訊號EM在驅動時的阻抗負載大上許多。因此，可以將第一控制訊號Scan_N設計由第一閘極線驅動電路330單獨產生，而將第二控制訊號Scan_N-2與發光控制訊號EM設計由第二閘極線驅動電路340產生。
接下來請參照圖4，其為根據本發明一實施例之第一閘極線驅動電路的電路方塊圖。在本實施例中，第一閘極線驅動電路400包括了移位暫存器SR(D1)、SR(1)、SR(2)、...、SR(N-1)、SR(N)與SR(N+1)等等，以及閘極控制訊號產生器(另稱第一閘極控制訊號產生器)GCS1(1)、 GCS1(2)、...、GCS1(N-1)、GCS1(N)、GCS1(N+1)等等。每一個閘極控制訊號產生器GCS1(1)、GCS1(2)、GCS1(N-1)、GCS1(N)與GCS1(N+1)電性耦接到對應的幾個移位暫存器SR(1)、SR(2)、SR(N-1)、SR(N)與SR(N+1)，並根據所電性耦接之移位暫存器的輸出而產生對應的第一控制訊號Scan_N(1)、Scan_N(2)、Scan_N(N-1)、Scan_N(N)與Scan_N(N+1)。舉例而言，閘極控制訊號產生器GCS1(1)會連接移位暫存器SR(D1)、SR(1)與SR(2)而產生Scan_N(1)，閘極控制訊號產生器GCS1(N)會連接移位暫存器SR(N-1)、SR(N)與SR(N+1)而產生第一控制訊號Scan_N(N)，其餘對應關係依照上述類推；換言之，移位暫存器SR(1)會連接閘極控制訊號產生器GCS1(1)與GCS1(2)，移位暫存器SR(N)會連接閘極控制訊號產生器GCS1(N-1)、GCS1(N)與GCS1(N+1)，其餘對應關係依照上述類推。
如圖4所示，前述的移位暫存器SR(D1)、SR(1)、SR(2)、...、SR(N-1)、SR(N)與SR(N+1)等等，是以級連的方式逐一連接。啟動訊號VST1首先被提供至移位暫存器SR(D1)，之後藉由移位暫存器SR(D1)的操作，使得SR(D1)產生一個對應的輸出訊號並往下一級移位暫存器SR(1)傳遞，這一個過程看起來就像是啟動訊號VST1被移位暫存器SR(D1)延遲了一段時間之後再被傳遞給移位暫存器SR(1)，也是級連的移位暫存器的運作基礎。移位暫存器SR(D1)產生的輸出訊號對於移位暫存器SR(1)的意義，就相當於是啟動訊號VST1對移位暫存器SR(D1)的意義。也就是說，移位暫存器SR(D1)的輸出就是移位暫存器SR(1)運作時所需要的啟動訊號。相同的，移位暫存器SR(1)的輸出就成了移位暫存器SR(2) 運作時所需要的啟動訊號。以此類推，移位暫存器SR(N-1)的輸出就成了移位暫存器SR(N)運作時所需要的啟動訊號，而移位暫存器SR(N)的輸出則成了移位暫存器SR(N+1)運作時所需要的啟動訊號。
此外，本實施例中並沒有與移位暫存器SR(D1)相對應的第一閘極控制訊號產生器，移位暫存器SR(D1)在此處只是做為訊號時序的搭配調整以及產生下一級移位暫存器所需使用的啟動訊號之用，一般將此類的移位暫存器稱為冗餘(Dummy)移位暫存器。冗餘移位暫存器的數量並沒有一定的限制，但通常是根據到各輸入或輸出訊號在時間上所需要的順序來控制冗餘移位暫存器的數量。因此，在本案中所需的冗餘移位暫存器並不限於本實施例中所提出的一個，而是可因應實際需求加以調整。
接下來請參照圖5，其為根據本發明一實施例之第一閘極線驅動電路中的移位暫存器的電路方塊圖。在本實施例中，第N級的移位暫存器500包括了第一上拉電路模組510、第一下拉電路模組520、第一上拉控制模組530與第一下拉控制模組540。其中的第一上拉電路模組510接收第一工作電位VGH以及由第N-1級移位暫存器提供至此第N級的移位暫存器之啟動訊號S(N-1)，並根據啟動訊號S(N-1)及第N級移位暫存器提供之啟動訊號S(N)，決定是否開啟第一工作電位VGH至第一控制節點Q(N)的電性通路。第一下拉電路模組520接收第二工作電位VGL以及由第N+1級的移位暫存器提供之啟動訊號S(N+1)，並根據啟動訊號S(N+1)決定是否開啟第二工作電位VGL至第一控制節點Q(N)的電性通路。第一上拉控制模組530接收第一工作電位VGH並電性耦接至第 一控制節點Q(N)，並根據該第一控制節點Q(N)之電位而決定是否開啟第一工作電位VGH分別至第二控制節點Boot(N)與至啟動訊號節點ST(N)的電性通路。第一下拉控制模組540接收時脈訊號CK1、第二工作電位VGL及第N-1級移位暫存器提供之啟動訊號S(N-1)，且根據啟動訊號S(N-1)決定是否將第二工作電位VGL傳遞至第二控制節點Boot(N)，並根據第二控制節點Boot(N)之電位決定是否開啟時脈訊號CK1至啟動訊號節點ST(N)的電性通路。最終，啟動訊號節點ST(N)的電位就組成此第N級移位暫存器提供之啟動訊號S(N)，並且也同時做為提供至移位暫存器LSR(N)的輸出訊號。
接下來將藉由舉例來提供更為詳細的電路圖。在此要先說明的是，雖然在以下的實施例中都是以P型電晶體為實施方式，但由於這些P型電晶體在各實施例中是做為開關之用，所以實際上在僅需達成上述各模組功能的前提下，在不同的實際應用中也可以將P型電晶體改用其他類型的開關來取代。
請參照圖6，其為根據本發明一實施例之移位暫存器中的第一上拉電路模組的詳細電路圖。在本實施例中，第一上拉電路模組600包括了三個P型電晶體610、620與630。P型電晶體610的控制端612接收前級(第N-1級)移位暫存器提供之啟動訊號S(N-1)，其通路端614接收第一工作電位VGH，通路端616則電性耦接至第一控制節點Q(N)。P型電晶體620的控制端622接收本級(第N級)移位暫存器提供之啟動訊號S(N)，其通路端624接收第一工作電位VGH，通路端626則電性耦接至第一控制節點Q(N)。P型電晶體630的控制端632同樣接收本級(第N級)移位暫存器提供之啟動 訊號S(N)，其通路端634接收第一工作電位VGH，通路端636則電性耦接至次級(第N+1級)移位暫存器之第一控制節點Q(N+1)。
接下來請參照圖7，其為根據本發明一實施例之移位暫存器中的第一下拉電路模組的詳細電路圖。在本實施例中，第一下拉電路模組700包括了兩個P型電晶體710與720。P型電晶體710的控制端712接收啟動訊號S(N+1)，其通路端714則電性耦接至第一控制節點Q(N)。P型電晶體720的控制端722同樣接收啟動訊號S(N+1)，其通路端724與P型電晶體710的通路端716電性耦接，而通路端726則接收第二工作電位VGL。
接下來請參照圖8，其為根據本發明一實施例之移位暫存器中的第一上拉控制模組的詳細電路圖。在本實施例中，第一上拉控制模組800包括兩個P型電晶體810與820。P型電晶體810的控制端812電性耦接至第一控制節點Q(N)，其通路端814接收第一工作電位VGH，通路端816電性耦接至第二控制節點Boot(N)。P型電晶體820的控制端822同樣電性耦接至第一控制節點Q(N)，其通路端824接收第一工作電位VGH，而通路端826則電性耦接至啟動訊號節點ST(N)。
接下來請參照圖9，其為根據本發明一實施例之移位暫存器中的第一下拉控制模組的詳細電路圖。在本實施例中，第一下拉控制模組900包括P型電晶體910、920、930與940以及電容C。P型電晶體910的控制端912接收前級(第N-1級)移位暫存器提供之啟動訊號S(N-1)，通路端914則電性耦接至第二控制節點Boot(N)。P型電晶體920的控制端922同樣接收啟動訊號S(N-1)，其通路端924電性耦接至P型電 晶體910的通路端916，而通路端926則接收第二工作電位VGL。P型電晶體930的控制端932電性耦接至第二控制節點Boot(N)，其通路端934電性耦接至啟動訊號節點ST(N)。P型電晶體940的通路端942同樣電性耦接至第二控制節點Boot(N)，其通路端944電性耦接至P型電晶體930的通路端936，而通路端946則接收時脈訊號CK1。電容C的一端電性耦接至第二控制節點Boot(N)，而另一端則電性耦接至啟動訊號節點ST(N)。
接下來將配合圖式說明閘極控制訊號產生器的內部電路。請參照圖10，其為根據本發明一實施例之閘極控制訊號產生器的電路方塊圖。在本實施例中，閘極控制訊號產生器1000包括第二上拉控制模組1010、第二下拉控制模組1020以及第二上拉電路模組1030。如圖所示，第二上拉控制模組1010除了接收第一工作電位VGH之外，還電性耦接至第一控制節點Q(N)及閘極控制訊號輸出節點SN(N)，以藉由第一控制節點Q(N)之電位而決定是否開啟第一工作電位VGH至閘極控制訊號輸出節點SN(N)的電性通路；第二下拉控制模組1020除了接收致能訊號EN1之外，還電性耦接至啟動訊號節點ST(N)及閘極控制訊號輸出節點SN(N)，以藉由啟動訊號節點ST(N)之電位而決定是否開啟致能訊號EN1至閘極控制訊號輸出節點SN(N)的電性通路；第二上拉電路模組1030接收前級(第N-1級)移位暫存器提供之啟動訊號S(N-1)、後級(第N+1級)移位暫存器提供之啟動訊號S(N+1)與第一工作電位VGH，而且還電性耦接至閘極控制訊號輸出節點SN(N)，以藉由啟動訊號S(N-1)與啟動訊號S(N+1)來決定是否開啟第一工作電位VGH至閘極控制訊號輸出節點 SN(N)的電性通路。最終，閘極控制訊號輸出節點SN(N)的電位組成第N級移位暫存器提供之第一控制訊號Scan_N(N)。
請參照圖11，其為根據本發明一實施例之閘極控制訊號產生器的詳細電路圖。在本實施例中，閘極控制訊號產生器1000a包括了第二上拉控制模組1010a、第二下拉控制模組1020a以及第二上拉電路模組1030a。第二上拉控制模組1010a包括一個P型電晶體1012，其控制端1014電性耦接至前述的第一控制節點Q(N)，通路端1016接收第一工作電位VGH，而通路端1018則電性耦接至閘極控制訊號輸出節點SN(N)。第二下拉控制模組1020a包括一個P型電晶體1022，其控制端1024電性耦接至啟動訊號節點ST(N)，通路端1026電性耦接至閘極控制訊號輸出節點SN(N)，而通路端1028則接收致能訊號EN1。第二上拉電路模組1030a包括兩個P型電晶體1032與1042，其中P型電晶體1032的控制端1034接收前級(第N-1級)移位暫存器提供之啟動訊號S(N-1)，其通路端1036接收第一工作電位VGH，而通路端1038則電性耦接至閘極控制訊號輸出節點SN(N)；P型電晶體1042的控制端1044接收由次級(第N+1級)移位暫存器所提供的啟動訊號S(N+1)，其通路端1046接收第一工作電位VGH，通路端1048則電性耦接至閘極控制訊號輸出節點SN(N)。
若將上述各實施例結合在一起，則可得到如圖12所示的一級移位暫存器與閘極控制訊號產生器的詳細電路圖。在本實施例中，電路1200的大多數電路元件與連接方式均如圖5~圖11所示，在此不多加敘述。此外，為了穩定電路的運作，在電路1200中還另外增加了電容C1，而電容C2則相當於圖9所示之電容C。電容C1的一端電性耦接至第一 控制節點Q(N)，另一端則接收第二工作電位VGL。整個電路1200的運作方式將搭配以下的時序圖進行說明。
請參照圖13，其為根據本發明一實施例之第一閘極線驅動電路的操作時序圖，並請配合參照圖5~圖12以方便理解以下說明。
若以第1級移位暫存器來看，則其輸入波形則如前所述般為最開始時所提供的啟動訊號VST1。若以第N級移位暫存器及對應的閘極控制訊號產生器為例，則根據上述說明內容，其輸入波形應為第N-1級移位暫存器的輸出訊號，亦即由第N-1級移位暫存器所提供的啟動訊號S(N-1)。以下將以第N級移位暫存器為說明主體。
如圖13所示，啟動訊號S(N-1)在操作期間TP1的開頭處由高電位轉為低電位，並在操作期間TP1之中保持在低電位。如此一來，圖6所示的P型電晶體610、圖9所示的P型電晶體910與920，以及圖11所示的P型電晶體1032都會在操作期間TP1之中保持導通狀態。據此，第一控制節點Q(N)與第一工作電位VGH之間的電性通路就可藉由P型電晶體610而導通，第二控制節點Boot(N)與第二工作電位VGL之間的電性通路則可藉由P型電晶體910與920而導通，且閘極控制訊號輸出節點SN(N)與第一工作電位VGH之間的電性通路也藉由P型電晶體1032而導通。所以，在操作期間TP1內，第一控制節點Q(N)與閘極控制訊號輸出節點SN(N)的電位會維持在高電位，而第二控制節點Boot(N)的電位則被從高電位向下拉低至低電位(約與第二工作電位VGL相同)。
因為閘極控制訊號輸出節點SN(N)的電位會組成第一控制訊號Scan_N(N)，所以第一控制訊號Scan_N(N)在操 作期間TP1內會維持在高電位。
由於第一控制節點Q(N)在操作期間TP1內被維持在高電位，因此圖8所示之P型電晶體810、820以及圖11所示之P型電晶體1012就不會被導通。相對的，由於第二控制節點Boot(N)的電位被拉低至低電位，所以圖9所示的P型電晶體930與940會被導通，而啟動訊號節點ST(N)與時脈訊號CK1之間的電性通路也將藉由P型電晶體930與940而導通。因此，啟動訊號節點ST(N)在操作期間TP1內的電位將與時脈訊號CK1同樣維持在高電位。而由於啟動訊號節點ST(N)維持在高電位，所以啟動訊號S(N)也會同樣維持在高電位。如此一來，包括圖6所示的P型電晶體620與630以及圖11所示的電晶體1022也都會維持在不導通的狀態。
接下來如圖13所示，在操作期間TP1結束時，啟動訊號S(N-1)在操作期間TP2的開頭處會由低電位轉為高電位，並在操作期間TP2之中保持在高電位。隨著啟動訊號S(N-1)由低電位轉為高電位，圖6所示的P型電晶體610、圖9所示的P型電晶體910與920，以及圖11所示的P型電晶體1032就會由導通狀態轉為不導通狀態。因此，P型電晶體610、P型電晶體910與920以及P型電晶體1032在操作期間TP2之中都會保持在不導通狀態。因此，第一控制節點Q(N)的電位保持不變，而第二控制節點Boot(N)的電位則因為P型電晶體910受電容C2耦合效應(Couple Effect)而被拉往更低的電位(更低於第二工作電位VGL)。隨著第二控制節點Boot(N)的電位被下拉，在操作期間TP2內的第二控制節點Boot(N)的電位會比時脈訊號CK1的低電位還要更低一些，所以圖9所示的P型電晶體930與940仍保持在導通狀態，而啟動訊號節點ST(N)與時脈 訊號CK1之間的電性通路也將藉由P型電晶體930與940而保持導通。因此，啟動訊號節點ST(N)在操作期間TP2內的電位將與時脈訊號CK1同樣變成並維持在低電位。
由於啟動訊號節點ST(N)在操作期間TP2內會轉換成低電位，因此如圖6所示的P型電晶體620會被導通，並因此使第一控制節點Q(N)穩定在高電位狀態。在此同時，圖6所示的P型電晶體630也會因為同樣的原因被導通，所以次級(第N+1級)移位暫存器中的第一控制節點Q(N+1)的電位也會被拉升並穩定在高電位狀態。因為第一控制節點Q(N)被穩定在高電位狀態，而啟動訊號節點ST(N)被轉換成低電位狀態，所以如圖11所示的P型電晶體1012不會導通，但P型電晶體1022會被導通。
此外，依照本級移位暫存器的運作結果，在前級(第N-1級)移位暫存器的啟動訊號S(N-1)變為高電位之後，本級(第N級)移位暫存器的啟動訊號S(N)才會轉為低電位，所以以此推算次級(第N+1級)移位暫存器的啟動訊號S(N+1)在操作期間TP2之內將會維持在高電位狀態。因此，圖11所示的P型電晶體1042在操作期間TP2內也將維持在不導通的狀態。
根據上述，圖11中的P型電晶體1012、1032與1042在操作期間TP2內都維持在不導通狀態，而P型電晶體1022則相反地維持在導通狀態。因此，閘極控制訊號輸出節點SN(N)與致能訊號EN1之間的電性通路會被導通，並因此使閘極控制訊號輸出節點SN(N)的電位在操作期間TP2之內與致能訊號EN1一樣，在致能訊號EN1的高電位脈衝之後一起維持在低電位狀態。
同樣的，因為閘極控制訊號輸出節點SN(N)的電 位會組成第一控制訊號Scan_N(N)，所以在操作期間TP2內，當致能訊號EN1降到低電位之後，第一控制訊號Scan_N(N)也會下降到低電位。
再接下來，仍如圖13所示，在操作期間TP2結束時，啟動訊號S(N+1)在操作期間TP3的開頭處會因為次級移位暫存器的運作而由高電位轉為低電位，並在操作期間TP3之中保持在低電位。而隨著啟動訊號S(N+1)轉為低電位，圖7所示的P型電晶體710與720就會轉為導通狀態，並因此而導通第一控制節點Q(N)與第二工作電位VGL之間的電性通路。隨著第一控制節點Q(N)與第二工作電位VGL之間的電性通路被導通，第一控制節點Q(N)的電位就會被下拉至低電位(約與第二工作電位VGL相同)，並使得圖8所示的P型電晶體810與820以及圖11所示的P型電晶體1012都轉為導通。此外，啟動訊號S(N+1)轉為低電位之時，圖11所示的P型電晶體1042也會導通。據此，閘極控制訊號輸出節點SN(N)與第一工作電位VGH之間的電性通路就藉著P型電晶體1012與1042而導通，並使得閘極控制訊號輸出節點SN(N)的電位被拉升至高電位。
同樣的，因為閘極控制訊號輸出節點SN(N)的電位會組成第一控制訊號Scan_N(N)，所以在操作期間TP3內，第一控制訊號Scan_N(N)也會被上拉到高電位。
再者，如上所述，因為第一控制節點Q(N)的電位被下拉至低電位而使得P型電晶體810與820都轉為導通，所以可以藉由P型電晶體810導通第二控制節點Boot(N)與第一工作電位VGH之間的電性通路，並藉由P型電晶體820而導通啟動訊號節點ST(N)與第一工作電位VGH之間的電性通路。據 此，第二控制節點Boot(N)與啟動訊號節點ST(N)的電位都會被上拉至約略等同於第一工作電位VGH的高電位。由於啟動訊號節點ST(N)的電位組成啟動訊號S(N)，所以在操作期間TP3內，啟動訊號S(N)會由低電位轉為高電位，並維持在高電位的狀態。
接下來請參照圖14A，其為根據本發明一實施例之第二閘極線驅動電路的電路方塊圖。在本實施例中，第二閘極線驅動電路1400包括了多個移位暫存器，如移位暫存器SR(D1)、SR(1)、SR(2)、SR(3)、...、SR(N-1)、SR(N)、SR(N+1)與SR(N+2)等等，還有多個閘極控制訊號產生器，如閘極控制訊號產生器GCS2(1)、GCS2(2)、GCS2(3)、...、GCS2(N-1)、GCS2(N)、GCS2(N+1)與GCS2(N+2)等等，以及多個發光控制訊號產生器，如發光控制訊號產生器EMC(1)、EMC(2)、EMC(3)、...、EMC(N-1)、GMC(N)、EMC(N+1)與EMC(N+2)等等。移位暫存器SR(D1)、SR(1)、SR(2)、SR(3)、...、SR(N-1)、SR(N)、SR(N+1)與SR(N+2)是以級連的方式逐一連接，並與圖4所示的移位暫存器相同的方式，將啟動訊號VST2逐級向後傳遞。再者，每一個閘極控制訊號產生器與每一個發光控制訊號產生器都會電性耦接到數個對應的移位暫存器，以根據所電性耦接的移位暫存器的輸出而分別產生對應的第二控制訊號與發光控制訊號。
本實施例中使用的移位暫存器SR(D1)、SR(1)、SR(2)、SR(3)、SR(N-1)、SR(N)、SR(N+1)與SR(N+2)與圖4所示之實施例中使用的移位暫存器是相同的，所以標示了與圖4的移位暫存器相同的標號。但是，本實施例中使用的閘極控制訊號產生器與圖4所示之實施例中使用的閘極控制訊號 產生器是不同的。然而，這並非限定第二閘極線驅動電路1400中所使用的移位暫存器一定要與第一閘極線驅動電路中所使用的相同。事實上，只要是能夠達到同樣功效的移位暫存器，都可以拿來當作可行的替換設計。
值得一提的是，雖然對於圖14A中的一個閘極控制訊號產生器，如GCS2(N)，只繪出與移位暫存器SR(N)之間的電性通路，但實際上一個閘極控制訊號產生器是不只與一個移位暫存器電性耦接的。同樣的，一個發光控制訊號產生器也不只與一個移位暫存器電性耦接。為了圖式的簡潔，在圖14A中僅繪示了部分電性通路，而詳細的單一閘極控制訊號產生器及發光控制訊號產生器與其他電路單元之間的電性耦接關係則繪製在圖14B之中。
請參照圖14B，其為根據本發明一實施例之第二閘極線驅動電路中的單一閘極控制訊號產生器及發光控制訊號產生器與其他電路單元之間的電性通路示意圖。在本實施例中，與第N級移位暫存器SR(N)相對應的閘極控制訊號產生器GCS2(N)除了電性耦接到第N級移位暫存器SR(N)之外，還進一步電性耦接到閘極控制訊號產生器GCS2(N-1)與GCS2(N+1)，以藉此取得對應的第二控制訊號Scan_N-2(N-1)與Scan_N-2(N+1)而產出對應的第二控制訊號Scan_N-2(N)。再者，與第N級移位暫存器SR(N)相對應的發光控制訊號產生器EMC(N)則電性耦接到閘極控制訊號產生器GCS2(N-2)、GCS2(N-1)、GCS2(N)、GCS2(N+1)、GCS2(N+2)、GCS2(N+3)以及GCS2(N+4)，以取得對應的第二控制訊號Scan_N-2(N-2)、Scan_N-2(N-1)、Scan_N-2(N)、Scan_N-2(N+1)、Scan_N-2(N+2)、Scan_N-2(N+3)與 Scan_N-2(N+4)，並藉此產出對應的發光控制訊號EM(N)。
請參照圖15，其為根據本發明一實施例之第二閘極線驅動電路中的閘極控制訊號產生器的電路圖。本實施例所示的閘極控制訊號產生器包括了一個第二上拉電路模組1500，其電性耦接至第一工作電位VGH、與前級(第N-1級)移位暫存器相對應之閘極控制訊號產生器GCS2(N-1)所輸出之第二控制訊號Scan_N-2(N-1)、與次級(第N+1級)移位暫存器相對應之閘極控制訊號產生器GCS2(N+1)所輸出之第二控制訊號Scan_N-2(N+1)，以及本級(第N級)移位暫存器之啟動訊號節點ST(N)所提供之啟動訊號S(N)。
更詳細地，在第二上拉電路模組1500中包括了兩個P型電晶體1510a與1510b。電晶體1510a的控制端1512a接收第二控制訊號Scan_N-2(N-1)，通路端1514a接收第一工作電位VGH，而通路端1516a則電性耦接至啟動訊號節點ST(N)；電晶體1510b的控制端1512b則接收第二控制訊號Scan_N-2(N+1)，通路端1514b接收第一工作電位VGH，而通路端1516b則同樣電性耦接至啟動訊號節點ST(N)。藉此，第二上拉電路模組1500可以根據第二控制訊號Scan_N-2(N-1)與Scan_N-2(N+1)而決定是否開啟第一工作電位VGH至啟動訊號節點ST(N)的電性通路。
基於本實施例中的閘極控制訊號產生器的設計，第N級移位暫存器的啟動訊號節點ST(N)會電性耦接至閘極控制訊號輸出節點SN(N)。因此，在本實施例所設計之電路中，電性耦接至啟動訊號節點ST(N)其實就相當於電性耦接至閘極控制訊號輸出節點SN(N)。而據此，啟動訊號節點ST(N)的電位就能組成第N級移位暫存器提供之第二控制訊 號Scan_N-2(N)。類似的，在第二閘極線驅動電路中，所接收的各級的第二控制訊號，會相當於各級移位暫存器於啟動訊號節點ST(N)所提供的啟動訊號。例如，當提及接收第二控制訊號Scan_N-2(N-1)時，就相當於第N-1級移位暫存器於啟動訊號節點ST(N-1)所提供的啟動訊號S(N-1)。
接下來請參照圖16，其為根據本發明一實施例之第二閘極線驅動電路中的一級移位暫存器與閘極控制訊號產生器的詳細電路圖。在本實施例所示之電路1600中包括了第一上拉電路模組600a、第一下拉電路模組700a、第一上拉控制模組800a、第一下拉控制模組900a以及第二上拉電路模組1500a。其中，第一上拉電路模組600a、第一下拉電路模組700a、第一上拉控制模組800a以及第一下拉控制模組900a的詳細電路及耦接關係與圖12所示之實施例中的第一上拉電路模組600、第一下拉電路模組700、第一上拉控制模組800以及第一下拉控制模組900大致相同。然而，雖然在第一上拉電路模組600a、第一下拉電路模組700a、第一上拉控制模組800a以及第一下拉控制模組900a所接收的訊號包括第二控制訊號Scan_N-2(N-1)、Scan_N-2(N)與Scan_N-2(N+1)，但如前所述，這些第二控制訊號Scan_N-2(N-1)、Scan_N-2(N)與Scan_N-2(N+1)實際上等同於對應之移位暫存器所產生的啟動訊號S(N-1)、S(N)與S(N+1)。因此，其操作方式與先前實施例中所述者相同，在此不再贅述。
除上述之外，第二上拉電路模組1500a與啟動訊號節點ST(N)之間的電性耦接關係也與圖15所示者相同，在此不再贅述。請參考圖16，其中啟動訊號節點ST(N)所提供之啟動訊號S(N)的電位只在第二控制訊號Scan_N-2(N-1)與 Scan_N-2(N+1)為低時，透過第二上拉電路模組1500a而被拉升至第一工作電位VGH。另外，請參考圖12，可以發現啟動訊號節點ST(N)所提供之啟動訊號S(N)的電位，會在第二控制節點Boot(N)與時脈訊號CK1同時為低電位的時候被拉低至工作電位VGL，而在其餘時間則是維持在第一工作電位VGH。於是，圖12與圖16所示之兩電路1200與1600所產生的啟動訊號S(N)的波形是一致的。而由於啟動訊號節點ST(N)的電位在電路1600中就相當於第二控制訊號Scan_N-2(N)，因此電路1600所產生的第二控制訊號Scan_N-2(N)，會在第二控制節點Boot(N)與時脈訊號CK1同時為低電位的時候被拉低至第二工作電位VGL。
接下來請參照圖17A、17B與17C，其中圖17A為根據本發明一實施例之發光控制訊號產生器的第一部分的電路圖，圖17B為同一實施例之發光控制訊號產生器的第二部份的電路圖，而圖17C則為同一實施例之發光控制訊號產生器的第三部份的電路圖。如圖17A、17B與17C所示，本實施例所提供的發光控制訊號產生器包括了P型電晶體1710a~1710e、1720a~1720b、1730a~1730b、1740a~1740e、1750a~1750e、1760、1770、1780、1790a~1790e、1800a~1800b與1810a~1810b，以及一個電容C3。以下將以第N級發光控制訊號產生器EMC(N)為例進行說明。
請先參照圖17A，P型電晶體1710a的控制端1712a接收與前一級(第N-1級)移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N-1)，其通路端1714a接收第一工作電位VGH，通路端1716a則電性耦接至控制節點CN1(N)。P型電晶體1710b的控制端1712b接收與 本級(第N級)移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N)，其通路端1714b接收第一工作電位VGH，通路端1716b電性耦接至控制節點CN1(N)。P型電晶體1710c的控制端1712c接收與次一級(第N+1級)移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N+1)，其通路端1714c接收第一工作電位VGH，通路端1716c電性耦接至控制節點CN1(N)。P型電晶體1710d的控制端1712d接收與次二級(第N+2級)移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N+2)，其通路端1714c接收第一工作電位VGH，通路端1716c電性耦接至控制節點CN1(N)。P型電晶體1710e的控制端1712e接收與次三級(第N+3級)移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N+3)，其通路端1714e接收第一工作電位VGH，通路端1716e電性耦接至控制節點CN1(N)。
再者，P型電晶體1720a的控制端1722a接收與前二級(第N-2級)移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N-2)，通路端1726a則接收第二工作電位VGL。P型電晶體1730a的控制端1732a電性耦接至P型電晶體1720a的通路端1724a，其通路端1734a電性耦接至控制節點CN1(N)，通路端1736a則接收第二工作電位VGL。P型電晶體1720b的控制端1722b接收與次四級(第N+4級)移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N+4)，通路端1726b則接收第二工作電位VGL。P型電晶體1730b的控制端1732b電性耦接至P型電晶體1720b的通路端1724b，其通路端1734b電性耦接至控制節點CN1(N)，而 通路端1736b則接收第二工作電位VGL。電容C3的一端電性耦接至控制節點CN1(N)，第二端則接收第二工作電位VGL。
接下來請參照圖17B，P型電晶體1740a、1740b、1740c、1740d與1740e的控制端1742a、1742b、1742c、1742d與1742e各自電性耦接至控制節點CN1(N)(透過接點B')；其各自的通路端1744a、1744b、1744c、1744d與1744e分別接收第一工作電位VGH(透過接點A')，而各通路端1746a、1746b、1746c、1746d與1746e則分別電性耦接至控制節點CN2(N)。
再者，P型電晶體1750a的控制端1752a接收與第N-1級移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N-1)，其通路端1754a電性耦接至控制節點CN2(N)，通路端1756a則接收第二工作電位VGL(透過接點C')。P型電晶體1750b的控制端1752b接收與第N級移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N)，其通路端1754b電性耦接至控制節點CN2(N)，通路端1756b則接收第二工作電位VGL(透過接點C')。P型電晶體1750c的控制端1752c接收與第N+1級移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N+1)，其通路端1754c電性耦接至控制節點CN2(N)，通路端1756c則接收第二工作電位VGL(透過接點C')。P型電晶體1750d的控制端1752d接收與第N+2級移位暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N+2)，其通路端1754d電性耦接至控制節點CN2(N)，通路端1756d則接收第二工作電位VGL(透過接點C')。P型電晶體1750e的控制端1752e接收與第N+3級移位 暫存器相對應之閘極控制訊號產生器所產生之第二控制訊號Scan_N-2(N+3)，其通路端1754e電性耦接至控制節點CN2(N)，通路端1756e則接收第二工作電位VGL(透過接點C')。
此外，P型電晶體1760的控制端1762同樣電性耦接至控制節點CN1(N)(透過接點B')，其通路端1764接收第一工作電位VGH，通路端1766電性耦接至控制節點CN3(N)。P型電晶體1770的控制端電性耦接至控制節點CN2(N)，通路端1774電性耦接至控制節點CN3(N)，通路端1776接收第二工作電位VGL(透過接點C')。
接下來請參照圖17C，P型電晶體1780的控制端電性耦接至控制節點CN3(N)(透過接點B")，通路端1784接收第一工作電位VGH(透過接點A"及接點A')，通路端1786電性耦接至發光控制訊號產生節點EMP(N)。再者，P型電晶體1790a的控制端1792a接收第二控制訊號Scan_N-2(N-1)，P型電晶體1790b的控制端1792b接收第二控制訊號Scan_N-2(N)，P型電晶體1790c的控制端1792c接收第二控制訊號Scan_N-2(N+1)，P型電晶體1790d的控制端1792d接收第二控制訊號Scan_N-2(N+2)，P型電晶體1790e的控制端1792e接收第二控制訊號Scan_N-2(N+3)；這些P型電晶體1790a~1790e的通路端1794a~1794e分別接收第一工作電位VGH(透過接點A"及接點A')，而這些P型電晶體1790a~1790e的通路端1796a~1796e則分別電性耦接至發光控制訊號產生節點EMP(N)。
此外，P型電晶體1800a的控制端1802a接收第二控制訊號Scan_N-2(N-2)，通路端1806a則接收第二工作電位VGL。P型電晶體1810a的控制端1812a電性耦接至P型 電晶體1800a的通路端1804a，其通路端1814a電性耦接至發光控制訊號產生節點EMP(N)，通路端1816a則接收第二工作電位VGL。P型電晶體1800b的控制端1802b接收第二控制訊號Scan_N-2(N+4)，通路端1806b則接收第二工作電位VGL。P型電晶體1810b的控制端1812b電性耦接至P型電晶體1800b的通路端1804b，其通路端1814b電性耦接至發光控制訊號產生節點EMP(N)，通路端1816b則接收第二工作電位VGL。
在上述的電路中，發光控制訊號產生節點EMP(N)的電位即可組成發光控制訊號產生器EMC(N)所產生的發光控制訊號EM(N)。從另一個角度來看，發光控制訊號產生器EMC(N)是利用第二控制訊號Scan_N-2(N-2)~Scan_N-2(N+4)而產生對應的發光控制訊號EM(N)，這也是圖14B之發光控制訊號產生器EMC(N)會同時電性耦接至閘極控制訊號產生器GCS2(N-2)~GCS2(N+4)的緣故。當然，如先前所述，第二控制訊號Scan_N-2其實與同一移位暫存器的啟動訊號S相同，因此第二控制訊號Scan_N-2(N-2)~Scan_N-2(N+4)實質上將與對應之移位暫存器所產生的啟動訊號S(N-2)~S(N+4)相同。據此，實際上也可以將圖14B之發光控制訊號產生器EMC(N)同時電性耦接至移位暫存器SR(N-2)~SR(N+4)的啟動訊號節點ST(N-2)~ST(N+4)，如此也能得到同樣的操作目的。
接下來請參照圖18，其為根據本發明一實施例之發光控制訊號產生器的操作時序圖。同樣以圖17A~17C所示之第N級發光控制訊號產生器為例，在操作期間TP4之中，第二控制訊號Scan_N-2(N-2)為低電位，而第二控制訊號 Scan_N-2(N-1)~Scan_N-2(N+4)皆為高電位，因此P型電晶體1720a被導通，使得P型電晶體1730a的控制端被下拉至接近第二工作電位VGL，並因此導通P型電晶體1730a的兩個通路端1734a與1736a之間的電性通路。根據同樣的理由，P型電晶體1810a的兩個通路端1814a與1816a之間的電性通路也被導通。而由於第二控制訊號Scan_N-2(N-1)~Scan_N-2(N+4)皆為高電位，因此P型電晶體1710a~1710e、1750a~1750e以及1790a~1790e，還有P型電晶體1720b、1730b、1800b與1810b都不導通。是以，控制節點CN1(N)的電位會被維持在接近第二工作電位VGL的低電位狀態。同樣的，發光控制訊號產生節點EMP(N)的電位也會被維持在接近第二工作電位VGL的低電位狀態。由於發光控制訊號產生節點EMP(N)的電位將組成發光控制訊號EM(N)，所以發光控制訊號EM(N)在操作期間TP4之內會維持在低電位狀態。
在操作期間TP5中，第二控制訊號Scan_N-2(N-1)為低電位，而第二控制訊號Scan_N-2(N-2)由低電位轉為高電位，而第二控制訊號Scan_N-2(N)~Scan_N-2(N+4)則皆保持為高電位。因此，原本不導通的P型電晶體1710a、1750a與1790a會轉為導通；故使得原本導通的P型電晶體1730a與1810a變為不導通狀態。因此，控制節點CN1(N)會轉為高電位，而發光控制訊號產生節點EMP(N)的電位也會被拉高至接近第一工作電位VGH的高電位狀態。根據上述，發光控制訊號EM(N)在操作期間TP5之內會維持在高電位狀態。
接下來在操作期間TP6~TP9的這一段時間內，第二控制訊號Scan_N-2(N)~Scan_N-2(N+3)會輪流被拉至高電位狀態，因此P型電晶體1710b~1710e、1750b~1750e以及 1790b~1790e會輪流導通。因此，類似於操作期間TP5的原因，在操作期間TP6~TP9的這一段時間內，發光控制訊號產生節點EMP(N)的電位也會被拉高至接近第一工作電位VGH的高電位狀態。因此，發光控制訊號EM(N)在操作期間TP6~TP9的這一段時間內會維持在高電位狀態。
最後，在操作期間TP10之中，第二控制訊號Scan_N-2(N+4)為低電位，而第二控制訊號Scan_N-2(N-2)~Scan_N-2(N+3)皆為高電位，因此P型電晶體1720b被導通，使得P型電晶體1730b的控制端被下拉至接近第二工作電位VGL，並因此導通P型電晶體1730b的兩個通路端1734b與1736b之間的電性通路。根據同樣的理由，P型電晶體1810b的兩個通路端1814b與1816b之間的電性通路也被導通。而由於第二控制訊號Scan_N-2(N-2)~Scan_N-2(N+3)皆為高電位，因此P型電晶體1710a~1710e、1750a~1750e以及1790a~1790e，還有P型電晶體1720a、1730a、1800a與1810a都不導通。是以，控制節點CN1(N)的電位會被維持在接近第二工作電位VGL的低電位狀態。同樣的，發光控制訊號產生節點EMP(N)的電位也會被維持在接近第二工作電位VGL的低電位狀態。因此，發光控制訊號EM(N)在操作期間TP10之內會維持在低電位狀態。
綜上所述，由前述實施例所提供的發光控制訊號產生器EMC(N)可以產生一個時間長度為五個第二控制訊號週期的發光控制訊號EM(N)。
上述的內容以舉例的方式說明了一種可適用於本提案中的電路架構，但此技術領域者當能依照實際所需，在不脫離本提案的精神下修改細部的電路架構。例如，若為 了減少各類控制訊號的數量，還可以藉由調整冗餘移位暫存器的數量而達成。請參照圖19，其為根據本發明另一實施例之平面顯示器的電路方塊圖。
如圖19所示，顯示區1900由左側的移位暫存器區以及右側的移位暫存器區合作驅動。其中，左側的移位暫存器區由上而下包含了四個上部的冗餘移位暫存器SRA(UD1)~SRA(UD4)、多個移位暫存器SRA(1)~SRA(960)以及兩個下部的冗餘移位暫存器SRA(BD1)與SRA(BD2)，而右側的移位暫存器區由上而下則包含了兩個上部的冗餘移位暫存器SRB(UD1)與SRB(UD2)、多個移位暫存器SRB(1)~SRB(960)以及四個下部的冗餘移位暫存器SRB(BD1)~SRB(BD4)。如此一來，在由上往下的閘極線掃描時，就可以使兩邊採用同樣的啟動訊號VST1，減少控制訊號所需的數量。而當由下往上掃描時，也可以採用同樣的啟動訊號VST3即可正常操作。使用此種架構，對於左側的移位暫存器區需提供第一工作電位VGH、第二工作電位VGL、時脈訊號CK1(含反相時脈訊號)以及致能訊號EN1；相對的，對於右側的移位暫存器區則需要提供第一工作電位VGH、第二工作電位VGL以及時脈訊號CK1(含反相時脈訊號)。因此，訊號源需要提供至移位暫存器區的訊號數量不到十個，若以訊號種類來計算，則最多也只需要五種訊號。
同樣的，為了畫面的簡潔，對於右側的移位暫存器區中的一個閘極控制訊號產生器，只繪出與對應的移位暫存器之間的電性通路，但實際上一個閘極控制訊號產生器是不只與一個移位暫存器電性耦接的。同樣的，一個發光控制訊號產生器也不只與一個移位暫存器電性耦接。詳細的單一 閘極控制訊號產生器及發光控制訊號產生器與其他電路單元之間的電性耦接關係可參照圖14B所示之內容。
此外，較佳地，上述每個實施例之各種單元或驅動電路的電路圖中的電晶體係整合於面板，即電晶體係與像素、資料線以及閘極線一起形成於面板的基板上，而各種單元或驅動電路不是晶片經由壓合於面板的基板上。因此可稱為GOA(gate driver integrated on array/glass)電路。根據上述，本發明的實施例將閘極控制訊號產生器分成兩區，如此就可以將驅動阻抗大的控制訊號Scan_N獨立驅動，並將驅動阻抗較小的控制訊號Scan_N-1與發光控制訊號EM以另一組電路進行驅動。並且，藉由新式的第一閘極線驅動電路與第二閘極線驅動電路，可以減少整體使用的開關數量，因此可以有效的提升製程偏移量的容忍範圍，更不易因為製程誤差所導致的電性飄移而影響到電路的正常運作並導致顯示效果劣化。再者，藉由冗餘移位暫存器的數量調整，還可以減少所需訊號的數量，降低電路佈局的複雜度。
1900‧‧‧顯示區
SRA(UD1)~SRA(UD4)、SRA(1)~SRA(960)、SRA(BD1)、SRA(BD2)、SRB(UD1)、SRB(UD2)、SRB(1)~SRB(960)、SRB(BD1)~SRB(BD4)‧‧‧移位暫存器
EM、EM(1)~EM(960)‧‧‧發光控制訊號
EMC(1)~EMC(960)、EMC(N)‧‧‧發光控制訊號產生單元
EMP(N)‧‧‧發光控制訊號產生節點
GCS1(1)~GCS1(960)、GCS2(1)~GCS2(960)‧‧‧閘極控制訊號產生器
VST1、VST3‧‧‧啟動訊號
Scan_N(1)~Scan_N(960)‧‧‧第一控制訊號
Scan_N-2(1)~Scan_N-2(960)‧‧‧第二控制訊號

Claims (20)

  1. 一種顯示面板，包括：一顯示區，包括多個像素，每一該些像素根據一第一閘極線所傳遞的一第一控制訊號與一第二閘極線所傳遞的一第二控制訊號而決定如何處理一資料線上所傳遞的資料，並根據一發光控制線所傳遞的一發光控制訊號而決定何時發光；一第一閘極線驅動電路，設置於該顯示區外的一第一區域，該第一閘極線驅動電路電性耦接至該第一閘極線以提供該第一控制訊號至該第一閘極線；以及一第二閘極線驅動電路，設置於該顯示區外的一第二區域，該第二閘極線驅動電路電性耦接至該第二閘極線以提供該第二控制訊號至該第二閘極線，且該第二閘極線驅動電路電性耦接至該發光控制線以提供該發光控制訊號至該發光控制線，其中，該第一區域與該第二區域位於該顯示區的不同側，其中，用於一第一像素之該第一控制訊號的一第一致能時段與該第二控制訊號的一第二致能時段之間的最小時間間隔，與該第一致能時段的時間長度相當。
  2. 如申請專利範圍第1項所述之顯示面板，其中該第一閘極線驅動電路包括：多個移位暫存器，該些移位暫存器以級連方式逐一連接，並將一啟動訊號由該些移位暫存器中的一第N級移位暫存器傳遞至一第N+1級移位暫存器；以及多個第一閘極控制訊號產生器，每一該些第一閘極控制 訊號產生器電性耦接至該些移位暫存器之一，以根據所電性耦接之該移位暫存器的輸出而產生對應之該第一控制訊號。
  3. 如申請專利範圍第2項所述之顯示面板，其中該第N級移位暫存器包括：一第一上拉電路模組，接收一第一工作電位以及由一第N-1級移位暫存器提供至該第N級移位暫存器之該啟動訊號，並根據該第N-1級移位暫存器提供之該啟動訊號及該第N級移位暫存器提供之該啟動訊號，決定是否開啟該第一工作電位至一第一控制節點的電性通路；一第一下拉電路模組，接收一第二工作電位以及由該第N+1級移位暫存器提供之該啟動訊號，並根據該第N+1級移位暫存器提供之該啟動訊號決定是否開啟該第二工作電位至該第一控制節點的電性通路；一第一上拉控制模組，接收該第一工作電位並電性耦接至該第一控制節點，該第一上拉控制模組根據該第一控制節點之電位而決定是否開啟該第一工作電位分別至一第二控制節點與至一啟動訊號節點的電性通路；以及一第一下拉控制模組，接收一時脈訊號、該第二工作電位及該第N-1級移位暫存器提供之該啟動訊號，該第一下拉控制模組根據該第N-1級移位暫存器提供之該啟動訊號決定是否將該第二工作電位傳遞至該第二控制節點，並根據該第二控制節點之電位決定是否開啟該時脈訊號至該啟動訊號節點的電性通路，其中，該啟動訊號節點的電位組成該第N級移位暫存器提供之該啟動訊號。
  4. 如申請專利範圍第3項所述之顯示面板，其中該第一上拉電路模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N-1級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該第一控制節點；一第二開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該第一控制節點；以及一第三開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位。
  5. 如申請專利範圍第3項所述之顯示面板，其中該第一下拉電路模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N+1級移位暫存器提供之該啟動訊號，其第一通路端電性耦接至該第一控制節點；一第二開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N+1級移位暫存器提供之該啟動訊號，其第一通路端電性耦接至該第一開關的第二通路端，其第二通路端接收該第二工作電位；以及一電容，具有第一端與第二端，其第一端電性耦接至該第一控制節點，其第二端接收該第二工作電位。
  6. 如申請專利範圍第3項所述之顯示面板，其中該第一上拉控制模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第一控制節點，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該第二控制節點；以及一第二開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第一控制節點，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該啟動訊號節點。
  7. 如申請專利範圍第3項所述之顯示面板，其中該第一下拉控制模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N-1級移位暫存器提供之該啟動訊號，其第一通路端電性耦接至該第二控制節點；一第二開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N-1級移位暫存器提供之該啟動訊號，其第一通路端電性耦接至該第一開關的第二通路端，其第二通路端接收該第二工作電位；一第三開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第二控制節點，其第一通路端電性耦接至該啟動訊號節點；一第四開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第二控制節點，其第一通路端電性耦接至該第三開關的第二通路端，其第二通路端接收該時脈訊 號；以及一電容，具有第一端與第二端，其第一端電性耦接至該啟動訊號節點，其第二端電性耦接至該第二控制節點。
  8. 如申請專利範圍第3項所述之顯示面板，其中該些第一閘極控制訊號產生器中，至少有一者包括：一第二上拉控制模組，接收該第一工作電位並電性耦接至該第一控制節點及一閘極控制訊號輸出節點，以藉由該第一控制節點之電位而決定是否開啟該第一工作電位至該閘極控制訊號輸出節點的電性通路；一第二下拉控制模組，接收一致能訊號並電性耦接至該啟動訊號節點及該閘極控制訊號輸出節點，以藉由該啟動訊號節點之電位而決定是否開啟該致能訊號至該閘極控制訊號輸出節點的電性通路；以及一第二上拉電路模組，接收該第N-1級移位暫存器提供之該啟動訊號、該第N+1級移位暫存器提供之該啟動訊號與該第一工作電位，且電性耦接至該閘極控制訊號輸出節點，以藉由該第N-1級移位暫存器提供之該啟動訊號與該第N+1級移位暫存器提供之該啟動訊號，決定是否開啟該第一工作電位至該閘極控制訊號輸出節點的電性通路，其中，該閘極控制訊號輸出節點的電位組成該第N級移位暫存器提供之該第一控制訊號。
  9. 如申請專利範圍第8項所述之顯示面板，其中該第二上拉控制模組包括：一開關，具有控制端、第一通路端與第二通路端，其控 制端電性耦接至該第一控制節點，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該閘極控制訊號輸出節點。
  10. 如申請專利範圍第8項所述之顯示面板，其中該第二下拉控制模組包括：一開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該啟動訊號節點，其第一通路端電性耦接至該閘極控制訊號輸出節點，其第二通路端接收該致能訊號。
  11. 如申請專利範圍第8項所述之顯示面板，其中該第二上拉電路模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N-1級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該閘極控制訊號輸出節點；以及一第二開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N+1級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該閘極控制訊號輸出節點。
  12. 如申請專利範圍第1項所述之顯示面板，其中該第二閘極線驅動電路包括：多個移位暫存器，該些移位暫存器以級連方式逐一連接，並將一啟動訊號由該些移位暫存器中的一第N級移位暫存器傳遞至一第N+1級移位暫存器； 多個第二閘極控制訊號產生器，每一該些第二閘極控制訊號產生器電性耦接至該些移位暫存器之一，以根據所電性耦接之該移位暫存器的輸出而產生對應之該第二控制訊號；以及多個發光控制訊號產生器，每一該些發光控制訊號產生器電性耦接至部分該些移位暫存器，以根據所電性耦接之部分該些移位暫存器的輸出而產生對應之該發光控制訊號。
  13. 如申請專利範圍第12項所述之顯示面板，其中該第N級移位暫存器包括：一第一上拉電路模組，接收一第一工作電位以及由一第N-1級移位暫存器提供至該第N級移位暫存器之該啟動訊號，並根據該第N-1級移位暫存器提供之該啟動訊號及該第N級移位暫存器提供之該啟動訊號，決定是否開啟該第一工作電位至一第一控制節點的電性通路；一第一下拉電路模組，接收一第二工作電位以及由該第N+1級移位暫存器提供之該啟動訊號，並根據該第N+1級移位暫存器提供之該啟動訊號決定是否開啟該第二工作電位至該第一控制節點的電性通路；一第一上拉控制模組，接收該第一工作電位並電性耦接至該第一控制節點，該第一上拉控制模組根據該第一控制節點之電位而決定是否開啟該第一工作電位分別至一第二控制節點與至一啟動訊號節點的電性通路；以及一第一下拉控制模組，接收一時脈訊號、該第二工作電位及該第N-1級移位暫存器提供之該啟動訊號，該第一下拉控制模組根據該第N-1級移位暫存器提供之該啟動訊號決定 是否將該第二工作電位傳遞至該第二控制節點，並根據該第二控制節點之電位決定是否開啟該時脈訊號至該啟動訊號節點的電性通路，其中，該啟動訊號節點的電位組成該第N級移位暫存器提供之該啟動訊號。
  14. 如申請專利範圍第13項所述之顯示面板，其中該第一上拉電路模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N-1級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該第一控制節點；一第二開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該第一控制節點；以及一第三開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位。
  15. 如申請專利範圍第13項所述之顯示面板，其中該第一下拉電路模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N+1級移位暫存器提供之該啟動訊號，其第一通路端電性耦接至該第一控制節點；一第二開關，具有控制端、第一通路端與第二通路端， 其控制端接收該第N+1級移位暫存器提供之該啟動訊號，其第一通路端電性耦接至該第一開關的第二通路端，其第二通路端接收該第二工作電位；以及一電容，具有第一端與第二端，其第一端電性耦接至該第一控制節點，其第二端接收該第二工作電位。
  16. 如申請專利範圍第13項所述之顯示面板，其中該第一上拉控制模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第一控制節點，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該第二控制節點；以及一第二開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第一控制節點，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該啟動訊號節點。
  17. 如申請專利範圍第13項所述之顯示面板，其中該第一下拉控制模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N-1級移位暫存器提供之該啟動訊號，其第一通路端電性耦接至該第二控制節點；一第二開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N-1級移位暫存器提供之該啟動訊號，其第一通路端電性耦接至該第一開關的第二通路端，其第二通路端接收該第二工作電位；一第三開關，具有控制端、第一通路端與第二通路端， 其控制端電性耦接至該第二控制節點，其第一通路端電性耦接至該啟動訊號節點；一第四開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第二控制節點，其第一通路端電性耦接至該第三開關的第二通路端，其第二通路端接收該時脈訊號；以及一電容，具有第一端與第二端，其第一端電性耦接至該啟動訊號節點，其第二端電性耦接至該第二控制節點。
  18. 如申請專利範圍第13項所述之顯示面板，其中該些第二閘極控制訊號產生器中，至少有一者包括：一第二上拉電路模組，接收該第N-1級移位暫存器提供之該啟動訊號、該第N+1級移位暫存器提供之該啟動訊號與該第一工作電位，且電性耦接至該啟動訊號節點，以藉由該第N-1級移位暫存器提供之該啟動訊號與該第N+1級移位暫存器提供之該啟動訊號，決定是否開啟該第一工作電位至該啟動訊號節點的電性通路，其中，該啟動訊號節點的電位組成該第N級移位暫存器提供之該第二控制訊號。
  19. 如申請專利範圍第18項所述之顯示面板，其中該第二上拉電路模組包括：一第一開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N-1級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該啟動訊號節點；以及 一第二開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N+1級移位暫存器提供之該啟動訊號，其第一通路端接收該第一工作電位，其第二通路端電性耦接至該啟動訊號節點。
  20. 如申請專利範圍第13項所述之顯示面板，其中該些發光控制訊號產生器中，至少有一者包括：一第一開關、一第二開關、一第三開關、一第四開關與一第五開關，各具有控制端、第一通路端與第二通路端，該第一、第二、第三、第四與第五開關的第一通路端接收該第一工作電位，該第一、第二、第三、第四與第五開關的第二通路端電性耦接至一第一控制節點，且該第一、第二、第三、第四與第五開關的控制端分別接收該第N-1級移位暫存器提供之該啟動訊號、該第N級移位暫存器提供之該啟動訊號、該第N+1級移位暫存器提供之該啟動訊號、一第N+2級移位暫存器提供之該啟動訊號與一第N+3級移位暫存器提供之該啟動訊號，其中該第N+2級移位暫存器為該第N+1級移位暫存器之下一級移位暫存器，該第N+3級移位暫存器為該第N+2級移位暫存器之下一級移位暫存器；一第六開關，具有控制端、第一通路端與第二通路端，其控制端接收一第N-2級移位暫存器提供之該啟動訊號，其第二通路端接收該第二工作電位，其中，該第N-2級移位暫存器為該第N-1級移位暫存器之上一級移位暫存器；一第七開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第六開關的第一通路端，其第一通路端電性耦接至該第一控制節點，其第二通路端接收該第二工 作電位；一第八開關，具有控制端、第一通路端與第二通路端，其控制端接收一第N+4級移位暫存器提供之該啟動訊號，其第二通路端接收該第二工作電位，其中，該第N+4級移位暫存器為該第N+3級移位暫存器之下一級移位暫存器；一第九開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第八開關的第一通路端，其第一通路端電性耦接至該第一控制節點，其第二通路端接收該第二工作電位；一電容，具有第一端與第二端，其第一端電性耦接至該第一控制節點，其第二端接收該第二工作電位；一第十開關、一第十一開關、一第十二開關、一第十三開關與一第十四開關，各具有控制端、第一通路端與第二通路端，該第十、第十一、第十二、第十三與第十四開關的控制端耦接至該第一控制節點，該第十、第十一、第十二、第十三與第十四開關的第一通路端接收該第一工作電位，該第十、第十一、第十二、第十三與第十四開關的第一通路端電性耦接至一第二控制節點；一第十五開關、一第十六開關、一第十七開關、一第十八開關與一第十九開關，各具有控制端、第一通路端與第二通路端，該第十五、第十六、第十七、第十八與第十九開關的控制端分別接收該第N-1級移位暫存器提供之該啟動訊號、該第N級移位暫存器提供之該啟動訊號、該第N+1級移位暫存器提供之該啟動訊號、該第N+2級移位暫存器提供之該啟動訊號與該第N+3級移位暫存器提供之該啟動訊號，該第十五、第十六、第十七、第十八與第十九開關的第一通路 端電性耦接至該第二控制節點，該第十五、第十六、第十七、第十八與第十九開關的第二通路端接收該第二工作電位；一第二十開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第一控制節點，其第一通路端接收該第一工作電位，其第二通路端電性耦接至一第三控制節點；一第二十一開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第二控制節點，其第一通路端電性耦接至該第三控制節點，其第二通路端接收該第二工作電位；一第二十二開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第三控制節點，其第一通路端接收該第一工作電位，其第二通路端電性耦接至一發光控制訊號產生節點，其中該發光控制訊號產生節點的電位組成該發光控制訊號；一第二十三開關、一第二十四開關、一第二十五開關、一第二十六開關與一第二十七開關，各具有控制端、第一通路端與第二通路端，該第二十三、二十四、二十五、二十六與二十七開關之控制端分別接收該第N-1級移位暫存器提供之該啟動訊號、該第N級移位暫存器提供之該啟動訊號、該第N+1級移位暫存器提供之該啟動訊號、該第N+2級移位暫存器提供之該啟動訊號與該第N+3級移位暫存器提供之該啟動訊號，該第二十三、二十四、二十五、二十六與二十七開關之第一通路端接收該第一工作電位，該第二十三、二十四、二十五、二十六與二十七開關之第二通路端電性耦接至該發光控制訊號產生節點；一第二十八開關，具有控制端、第一通路端與第二通路 端，其控制端接收該第N-2級移位暫存器提供之該啟動訊號，其第二通路端接收該第二工作電位；一第二十九開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第二十八開關之第一通路端，其第一通路端電性耦接至該發光控制訊號產生節點，其第二通路端接收該第二工作電位；一第三十開關，具有控制端、第一通路端與第二通路端，其控制端接收該第N+4級移位暫存器提供之該啟動訊號，其第二通路端接收該第二工作電位；以及一第三十一開關，具有控制端、第一通路端與第二通路端，其控制端電性耦接至該第三十開關之第一通路端，其第一通路端電性耦接至該發光控制訊號產生節點，其第二通路端接收該第二工作電位。
TW103129056A 2014-08-22 2014-08-22 顯示面板 TWI546786B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103129056A TWI546786B (zh) 2014-08-22 2014-08-22 顯示面板
CN201410662355.7A CN104318901B (zh) 2014-08-22 2014-11-18 显示面板
US14/625,920 US9865196B2 (en) 2014-08-22 2015-02-19 Display panel of combining gate control signal and emitting control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103129056A TWI546786B (zh) 2014-08-22 2014-08-22 顯示面板

Publications (2)

Publication Number Publication Date
TW201608545A true TW201608545A (zh) 2016-03-01
TWI546786B TWI546786B (zh) 2016-08-21

Family

ID=52374125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129056A TWI546786B (zh) 2014-08-22 2014-08-22 顯示面板

Country Status (3)

Country Link
US (1) US9865196B2 (zh)
CN (1) CN104318901B (zh)
TW (1) TWI546786B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111145679A (zh) * 2019-08-27 2020-05-12 友达光电股份有限公司 双向栅极驱动阵列电路
TWI706390B (zh) * 2019-02-21 2020-10-01 友達光電股份有限公司 顯示面板與顯示裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102104332B1 (ko) * 2013-07-16 2020-04-27 삼성디스플레이 주식회사 게이트 구동부의 에러 검출 장치 및 이를 포함하는 표시 장치 및 이를 이용한 게이트 구동부의 에러 검출 방법
CN104821153B (zh) * 2015-05-29 2017-06-16 京东方科技集团股份有限公司 栅极驱动电路及oled显示装置
KR102413874B1 (ko) * 2015-07-02 2022-06-29 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시장치
CN105096861B (zh) * 2015-08-04 2017-12-22 武汉华星光电技术有限公司 一种扫描驱动电路
CN105632383B (zh) * 2016-01-11 2018-09-11 京东方科技集团股份有限公司 一种测试电路、测试方法、显示面板及显示装置
CN105633122A (zh) * 2016-01-13 2016-06-01 深圳市华星光电技术有限公司 显示装置
CN107221277A (zh) * 2016-03-21 2017-09-29 北京小米移动软件有限公司 显示屏组件、终端以及显示屏控制方法
US10510314B2 (en) * 2017-10-11 2019-12-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit having negative gate-source voltage difference of TFT of pull down module
CN111383598A (zh) * 2020-04-26 2020-07-07 中国科学院微电子研究所 像素补偿电路及其控制方法、显示驱动装置、显示设备
TWI749998B (zh) * 2021-01-12 2021-12-11 友達光電股份有限公司 移位暫存電路及畫素驅動裝置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611660B1 (ko) * 2004-12-01 2006-08-10 삼성에스디아이 주식회사 유기 전계 발광 장치 및 동작 방법
KR100748321B1 (ko) 2006-04-06 2007-08-09 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 표시장치
KR100759688B1 (ko) * 2006-04-07 2007-09-17 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법
KR101243811B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
TWI344132B (en) 2006-10-25 2011-06-21 Au Optronics Corp Display panels and display units
JP2008233123A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置
KR100807062B1 (ko) * 2007-04-06 2008-02-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP5056265B2 (ja) * 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
KR101429711B1 (ko) * 2007-11-06 2014-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그것의 구동 방법
KR101404547B1 (ko) 2007-12-26 2014-06-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
TWI426526B (zh) * 2009-08-12 2014-02-11 Au Optronics Corp 移位暫存器電路
US8325127B2 (en) * 2010-06-25 2012-12-04 Au Optronics Corporation Shift register and architecture of same on a display panel
KR101674479B1 (ko) * 2010-08-10 2016-11-10 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101790705B1 (ko) * 2010-08-25 2017-10-27 삼성디스플레이 주식회사 양방향 주사 구동 장치 및 이를 이용한 표시 장치
TWI438763B (zh) * 2011-10-21 2014-05-21 Au Optronics Corp 顯示面板及其閘極驅動電路
KR101869056B1 (ko) * 2012-02-07 2018-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
CN102760406B (zh) * 2012-07-13 2015-01-28 京东方科技集团股份有限公司 发光控制电路、发光控制方法和移位寄存器
TWI500265B (zh) 2012-11-22 2015-09-11 Au Optronics Corp 移位暫存器
JP2015011274A (ja) * 2013-07-01 2015-01-19 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 発光表示装置及びその駆動方法
KR102257941B1 (ko) * 2014-06-17 2021-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI595472B (zh) * 2014-06-23 2017-08-11 友達光電股份有限公司 顯示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706390B (zh) * 2019-02-21 2020-10-01 友達光電股份有限公司 顯示面板與顯示裝置
CN111145679A (zh) * 2019-08-27 2020-05-12 友达光电股份有限公司 双向栅极驱动阵列电路
TWI708227B (zh) * 2019-08-27 2020-10-21 友達光電股份有限公司 雙向閘極驅動陣列電路

Also Published As

Publication number Publication date
US9865196B2 (en) 2018-01-09
US20160055829A1 (en) 2016-02-25
CN104318901A (zh) 2015-01-28
CN104318901B (zh) 2017-01-18
TWI546786B (zh) 2016-08-21

Similar Documents

Publication Publication Date Title
TWI546786B (zh) 顯示面板
CN109427285B (zh) 选通驱动电路和使用该选通驱动电路的电致发光显示器
TWI534781B (zh) Scan drive circuit and organic light emitting display
TWI595472B (zh) 顯示面板
US9449711B2 (en) Shift register circuit and shading waveform generating method
US8184764B1 (en) Shift register with low power consumption
US7928942B2 (en) Signal-driving system and shift register unit thereof
TWI500265B (zh) 移位暫存器
US20150310819A1 (en) Gate Driver for Narrow Bezel LCD
CN108492763B (zh) 一种移位寄存器、驱动电路及驱动方法、显示装置
US20150123886A1 (en) Gate driving circuit for display
US20150028933A1 (en) Gate driving circuit for display
JP2009049985A (ja) 電子回路のブートストラップポイント電圧を低下する方法、及びその方法を用いた装置
US10319329B2 (en) Gate driving circuit, level shifter, and display device
CN108538244B (zh) 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
TW202034339A (zh) 移位暫存電路及閘極驅動器
CN108399887B (zh) 移位寄存器及其驱动方法、发射驱动电路和显示装置
US11587512B2 (en) Display panel and display device
CN103559913A (zh) 一种移位寄存器
CN108597452A (zh) 移位寄存器及其驱动方法、扫描驱动电路和显示装置
WO2019140943A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路
KR102637295B1 (ko) 디스플레이용 인버터 회로와 이를 포함하는 쉬프트 레지스터 및 디스플레이 장치
CN106486042B (zh) 移位寄存器及显示装置
KR20220080835A (ko) 게이트 회로 및 디스플레이 장치
TWI714293B (zh) 移位暫存電路